JP2012004434A - パターン形成方法およびパターン形成装置 - Google Patents
パターン形成方法およびパターン形成装置 Download PDFInfo
- Publication number
- JP2012004434A JP2012004434A JP2010139576A JP2010139576A JP2012004434A JP 2012004434 A JP2012004434 A JP 2012004434A JP 2010139576 A JP2010139576 A JP 2010139576A JP 2010139576 A JP2010139576 A JP 2010139576A JP 2012004434 A JP2012004434 A JP 2012004434A
- Authority
- JP
- Japan
- Prior art keywords
- region
- pattern
- coverage
- block copolymer
- types
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0147—Film patterning
- B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
Abstract
【課題】スループットを向上させ、半導体装置の製造コストを抑制するパターン形成方法およびパターン形成装置を提供する。
【解決手段】実施の形態のパターン形成方法は、被処理基板上の第1の領域に第1のパターンを形成する工程を行う。次に、実施の形態のパターン形成方法は、第1の領域とは異なる第2の領域に組成比の異なる複数種類のブロック共重合体を塗布する工程を行う。次に、実施の形態のパターン形成方法は、加熱処理により、塗布された複数種類のブロック共重合体に基づく複数種類の構造体からなる第2のパターンを第2の領域に形成する工程を行う。
【選択図】図4
【解決手段】実施の形態のパターン形成方法は、被処理基板上の第1の領域に第1のパターンを形成する工程を行う。次に、実施の形態のパターン形成方法は、第1の領域とは異なる第2の領域に組成比の異なる複数種類のブロック共重合体を塗布する工程を行う。次に、実施の形態のパターン形成方法は、加熱処理により、塗布された複数種類のブロック共重合体に基づく複数種類の構造体からなる第2のパターンを第2の領域に形成する工程を行う。
【選択図】図4
Description
本発明の実施の形態は、パターン形成方法およびパターン形成装置に関する。
従来の技術として、レジストパターンをマスクとして被加工膜をCMP(Chemical Mechanical Polishing)や加工する際、チップとして使用できないウエハ周辺部の領域にもレジストパターンを形成することで、CMPや加工による寸法のばらつきを抑制する方法が提案されている。
しかし、従来の方法では、ウエハ周辺部にレジストパターンを形成するためには、チップとして使用できないにも関わらず露光処理を行うため、スループットが低下し、また、コストが増大するという問題があった。
本発明の目的は、スループットを向上させ、半導体装置の製造コストを抑制するパターン形成方法およびパターン形成装置を提供することにある。
実施の形態のパターン形成方法は、被処理基板上の第1の領域に第1のパターンを形成する工程を行う。次に、実施の形態のパターン形成方法は、第1の領域とは異なる第2の領域に組成比の異なる複数種類のブロック共重合体を塗布する工程を行う。次に、実施の形態のパターン形成方法は、加熱処理により、塗布された複数種類のブロック共重合体に基づく複数種類の構造体からなる第2のパターンを第2の領域に形成する工程を行う。
[第1の実施の形態]
図1(a)は、第1の実施の形態に係るウエハの上面図である。被処理基板としてのウエハ1は、例えば、Si系結晶を主成分とする半導体基板である。ウエハ1は、図1(a)に示すように、例えば、デバイスを形成することができる複数のショット領域(第1の領域)10と、周辺部に位置するため、一部のチップでデバイスを形成することができない複数の欠けショット領域(第2の領域)12と、を有する。欠けショット領域12は、図1(a)において斜線で示している。なお、第1の領域は欠けショット領域12の他に、領域検査工程等で不良と判断されたデバイス領域でも構わない。
図1(a)は、第1の実施の形態に係るウエハの上面図である。被処理基板としてのウエハ1は、例えば、Si系結晶を主成分とする半導体基板である。ウエハ1は、図1(a)に示すように、例えば、デバイスを形成することができる複数のショット領域(第1の領域)10と、周辺部に位置するため、一部のチップでデバイスを形成することができない複数の欠けショット領域(第2の領域)12と、を有する。欠けショット領域12は、図1(a)において斜線で示している。なお、第1の領域は欠けショット領域12の他に、領域検査工程等で不良と判断されたデバイス領域でも構わない。
この第1の実施の形態では、ブロック共重合体をミクロ相分離させてパターンを形成する方法について説明する。
以下では、パターンをショット領域10に形成する方法として、ナノインプリント法を用いるものとする。そこで、ショット領域10は、1回テンプレートを押し付けることにより、パターンが形成される領域であるものとする。
ショット領域10におけるパターンの被覆率と、欠けショット領域12におけるパターンの被覆率が異なるとき、RIE(Reactive Ion Etching)法等の加工やCMP(Chemical Mechanical Polishing)法等により、ショット領域10と欠けショット領域12では、仕上がり寸法に差が生じることが知られている。
ここで、ショット領域10における被覆率とは、ショット領域10に形成されたパターンの占有面積と、ショット領域10の面積との比率である。また、欠けショット領域12における被覆率とは、欠けショット領域12に形成されたパターンの占有面積と、欠けショット領域12の面積との比率である。
本実施の形態においては、このショット領域10には、レジスト材を塗布してレジストパターン(第1のパターン)を形成する。一方、欠けショット領域12には、ブロック共重合体を塗布し、ブロック共重合体を自己組織化させてパターン(第2のパターン)を形成する。以下に、ブロック共重合体について説明する。
(ブロック共重合体の構成)
図1(b)は、第1の実施の形態に係るブロック共重合体の模式図である。図1(c)は、第1の実施の形態に係るブロック共重合体が自己組織化する前の様子を示す概略図である。図1(d)は、第1の実施の形態に係るブロック共重合体が自己組織化した後の様子を示す概略図である。
図1(b)は、第1の実施の形態に係るブロック共重合体の模式図である。図1(c)は、第1の実施の形態に係るブロック共重合体が自己組織化する前の様子を示す概略図である。図1(d)は、第1の実施の形態に係るブロック共重合体が自己組織化した後の様子を示す概略図である。
ブロック共重合体2は、例えば、図1(b)に示すように、2つの異なるポリマーブロック鎖A、Bが直線的に化学結合して構成される。この2つの異なるポリマーブロック鎖A、Bは、例えば、ポリスチレンとポリメチルメタクリレート、ポリスチレンとポリフェロセニルジメチルシレン、ポリスチレンとポリブタジエン、ポリスチレンとポリイソプレンなど、ミクロ相分離が容易となるものが好ましい。
本実施の形態では、ポリマーブロック鎖AとしてPS(Polystyrene)、ポリマーブロック鎖BとしてPMMA(Polymethyl Methacrylate)を用いる。なお、ブロック共重合体2は、例えば、ポリマーブロック鎖が3種類以上結合したものでも良い。また、ブロック共重合体2は、1種類以上のポリマーブロック鎖が中心から放射状に伸びたスター型、または一方のポリマーブロック鎖の主鎖に他方のポリマーブロック鎖がぶら下がったものでも良い。
この2つのポリマーブロック鎖A、Bは、それぞれ水と油のようにはじく性質があり、お互いに分離しようとする。しかし、ブロック共重合体2は、2つのポリマーブロック鎖A、Bが結合しているため、分離できない。その結果、ブロック共重合体2は、例えば、加熱処理を行うことにより、図1(c)に示すような無秩序状態から、図1(d)に示すような自己組織化した状態へとミクロ相分離を行う。ブロック共重合体2は、図1(d)に示すように、ミクロ相分離することにより、ポリマーブロック鎖と同程度の大きさL(例えば、数nm〜数百nm)のナノ構造体を形成する。
図2は、第1の実施の形態に係るミクロ相分離によって形成される構造体と、ポリマーブロック鎖の長さ、および2つのポリマーブロック鎖の長さの比の関係を示す概略図である。
ミクロ相分離によって生じる構造体の大きさは、ポリマーブロック鎖の長さ(分子量)で決まる。図2に示すように、ポリマーブロック鎖が短いと構造体は小さく、長いと大きくなる。一方、ブロック共重合体2は、2つのポリマーブロック鎖A、Bの長さの比(組成比)を変化させることにより、図2に示すように、球構造体、シリンダ構造体、共連続構造体およびラメラ構造体へとミクロ相分離を行う。
ここで、球構造体とは、例えば、ブロック共重合体2において、組成比が小さい方のポリマーブロック鎖が球状に集まることにより形成される構造体である。
シリンダ構造体とは、例えば、ブロック共重合体2において、組成比が小さい方のポリマーブロック鎖が柱状に集まることにより形成される構造体である。
共連続構造体とは、例えば、ブロック共重合体2において、組成比が小さい方のポリマーブロック鎖が三次元網目状に集まることにより形成される構造体である。
ラメラ構造体とは、例えば、組成比が等しいときに生じるものであり、2つの相が平面状に相互に積層して形成される構造体である。
また、ブロック共重合体2を構成するポリマーブロック鎖は、エッチングレートに差があることが好ましい。エッチングレートに差があることにより、ポリマーブロック鎖の一方を除去することができる。
つまり、組成比が小さい方のポリマーブロック鎖を除去した際の被覆率は、例えば、ラメラ構造体<共連続構造体<シリンダ構造体<球構造体となる。なお、ラメラ構造の被覆率は、50%となる。一方、組成比が大きい方のポリマーブロック鎖を除去した際の被覆率は、例えば、球構造体<シリンダ構造体<共連続構造体<ラメラ構造体となる。
また、ラメラ構造体を作成する場合、ブロック共重合体2から形成される膜は、例えば、PSとPMMAが並ぶピッチの1.5倍程度の膜厚であることが好ましい。球構造体およびシリンダ構造体を作成する場合、ブロック共重合体2から形成される膜は、例えば、PSとPMMAが並ぶピッチの等倍程度の膜厚であることが好ましい。以下に、このブロック共重合体2を用いた半導体装置の製造方法について説明する。
(半導体装置の製造方法)
図3(a)〜(e)は、第1の実施の形態に係る半導体装置の製造方法を示す要部断面図である。図4(a)は、第1の実施の形態に係るブロック共重合体を含む溶液を滴下された欠けショット領域の模式図である。図4(b)は、第1の実施の形態に係る欠けショット領域に形成された構造体の模式図である。図4(c)は、第1の実施の形態に係るPMMAを除去した後の欠けショット領域の模式図である。図4(a)〜(c)に示す欠けショット領域12は、第1〜第6の領域120〜125のうち、少なくとも1つの領域が欠けているものとする。なお、第1の領域は欠けショット領域12の他に、領域検査工程等で不良と判断されたデバイス領域でも構わないが、本実施形態では欠けショット領域12であるものとする。
図3(a)〜(e)は、第1の実施の形態に係る半導体装置の製造方法を示す要部断面図である。図4(a)は、第1の実施の形態に係るブロック共重合体を含む溶液を滴下された欠けショット領域の模式図である。図4(b)は、第1の実施の形態に係る欠けショット領域に形成された構造体の模式図である。図4(c)は、第1の実施の形態に係るPMMAを除去した後の欠けショット領域の模式図である。図4(a)〜(c)に示す欠けショット領域12は、第1〜第6の領域120〜125のうち、少なくとも1つの領域が欠けているものとする。なお、第1の領域は欠けショット領域12の他に、領域検査工程等で不良と判断されたデバイス領域でも構わないが、本実施形態では欠けショット領域12であるものとする。
本実施の形態では、PSとPMMAの組成を反転させた溶液41、42を用いることで、欠けショット領域12の被覆率を制御する方法について説明する。なお、以下の各実施の形態では、パターン形成装置4から射出される液滴の量は等しいものとする。また、以下の各実施の形態では、ウエハ1にレジストパターンを形成する方法は、テンプレート6を用いたナノインプリント法であるものとする。なお、ナノインプリント法を用いてレジストパターンを形成する領域は被処理基板において製品を取得する製品領域であり、欠けショット領域は被処理基板において製品を取得しない非製品領域である。
パターン形成装置4は、ノズル40a、40bと、加熱部40Bとを備えている。パターン形成装置4は、例えば、ノズル40aにより溶液41を目的の領域に供給した後、ノズル40bにより溶液42を目的の領域に供給するように構成されているものとする。
まず、被加工膜14が形成されたウエハ1を用意する。また、PSとPMMAの組成を反転した、2種類の溶液41、42を用意する。
この溶液41、42は、例えば、溶媒であるプロピオングリコールモノメチルエーテルにブロック共重合体を溶解し、パターン形成装置4のノズル40a、40bから射出できるように、濃度および粘度等が調整されている。
また、この溶液41、42は、例えば、PS(Mw:100000)とPMMA(Mw:40000)からなるブロック共重合体2に分子量(Mw)30000のPSホモポリマーを混合して溶媒に溶解し易いように、PSとPMMAの混合比を調整されている。溶液41は、例えば、PSとPMMAの組成比が80:20である。溶液42は、例えば、PSとPMMAの組成比が20:80である。なお、ブロック共重合体2は、組成比を反転させても溶媒に混ざるように、分子量が大きく変わらないことが好ましい。また、ブロック共重合体2は、ポリマーブロック鎖A、Bが等しい分子量となることがより好ましい。
次に、図3(a)に示すように、パターン形成装置4を用いて、欠けショット領域12に溶液41、42を、ここでは模式的に液滴1つで書いているが、例えば、1pLの液滴を複数滴下する。この溶液41、42の直径は、例えば、1μmである。なお、ウエハ1は、HMDS(Hexamethyldisilazane:ヘキサメチルジンラザン)雰囲気で180℃、60秒間疎水化処理がなされ、被加工膜14の表面エネルギーが調整されている。
具体的には、ショット領域10と欠けショット領域12の被覆率が等しくなるように、2種類の溶液41、42を滴下する。上記に示したように、1種類の組成の組み合わせで生じる構造体は、1種類であり、その被覆率は、構造体に応じたものとなる。ショット領域10の被覆率が、構造体に応じた被覆率と異なる場合、ショット領域10の被覆率と欠けショット領域12の被覆率とを等しくすることはできない。しかし、組成比を変えた複数の溶液を用いることにより、複数種類の構造体が形成され、欠けショット領域12の被覆率を制御することが可能となる。この欠けショット領域12の被覆率は、複数種類のブロック共重合体それぞれの塗布量および塗布位置によって決定される。なお、ショット領域10の被覆率は、ウエハ1の全てのショット領域10の被覆率の平均であっても良いし、ひとつのショット領域10の被覆率であっても良い。また、欠けショット領域12の被覆率は、ウエハ1の全ての欠けショット領域12の被覆率の平均であっても良いし、ひとつの欠けショット領域12の被覆率であっても良い。またさらに、欠けショット領域12の被覆率は、欠けショット領域12が隣接するショット領域10の被覆率に基づいて決定されても良い。
ここで、PSとPMMAの組成比が80:20となる溶液41では、PMMAが球体となる。一方、PSとPMMAの組成比が20:80となる溶液42では、PSが球体となる。つまり、エッチングレートがPSよりも大きいPMMAを除去することで、この2種類の溶液41、42が滴下された領域の被覆率は異なる。そこで、例えば、欠けショット領域12をいくつかの領域に分け、それぞれの領域に応じた溶液41、42を滴下することにより、欠けショット領域12の被覆率を所望の被覆率に制御することができる。
本実施の形態においては、図4(a)に示すように、例えば、欠けショット領域12を第1〜第6の領域120〜125に分け、第1、第3、第5および第6の領域120、122、124、125に、PSとPMMAの組成比が80:20となる溶液41を滴下する。また、例えば、第2および第4の領域121、123に、PSとPMMAの組成比が20:80となる溶液42を滴下する。
次に、滴下した溶液41、42を欠けショット領域12に塗り広げる。具体的には、例えば、テンプレート6を押し付けても良いし、ウエハ1を回転させて溶液を欠けショット領域12に塗り広げても良い。溶液41、42を塗り広げることにより、欠けショット領域12にブロック共重合体膜43が形成される。このブロック共重合体膜43の膜厚は、例えば、40nmである。
次に、図3(b)に示すように、加熱部40Bにより、ウエハ1の加熱処理を行う。この加熱処理は、窒素雰囲気中で220℃、数分間行われる。
この加熱処理により、ブロック共重合体膜43には、ミクロ相分離が生じ、図4(b)に示すように、相分離膜44が形成される。この相分離膜44には、PSとPMMAによるパターンが生じる。溶液41から形成される相分離膜44では、例えば、PMMAが直径40nmの球体となる。この球体となったPMMAの直径は、例えば、相分離膜44の膜厚と同じである。また、溶液42から形成される相分離膜44では、例えば、PSが直径40nmの球体となる。この球体となったPSの直径は、例えば、相分離膜44の膜厚と同じである。
次に、図3(c)に示すように、ショット領域10にレジスト材を塗布し、レジスト膜5を形成する。このレジスト材は、例えば、紫外線の照射により硬化するものである。なお、図3(c)に示す相分離膜44の点線の円は、ミクロ相分離により生じた球体を模式的に示したものである。
次に、図3(d)に示すように、ナノインプリント法により、レジストパターン50を形成する。具体的には、例えば、レジスト膜5にテンプレート6を押し付け、テンプレート6を介して紫外線7をレジスト膜5に照射し、レジスト膜5を硬化させてレジストパターン50を形成する。
次に、図3(e)および図4(c)に示すように、ドライエッチング法により、相分離膜44のPMMAを除去する。具体的には、酸素ガスによるドライエッチングを行う。この際、酸素ガスに対してエッチングレートが大きいPMMAが除去され、主にPSが被加工膜14上に残る。
つまり、図4(c)に示すように、例えば、溶液41を滴下した第1、第3、第5および第6の領域120、122、124、125では、球体となるPMMAが除去される。なお、球体であるPMMAが除去されるとき、例えば、PMMAの下のPSも除去され、図3(e)および図4(c)に示すように、円筒状の開口が形成される。
また、溶液42を滴下した第2および第4の領域121、123では、球体であるPSを残してPMMAが除去される。なお、PSの下のPMMAは、図3(e)に示すように、例えば、球体のPSがマスクとなってエッチングされにくいので、被加工膜14上に残る。
次に、パターン下の残膜を除去したレジストパターン50、およびPSをマスクとして被加工膜14を加工し、周知の工程を経て所望の半導体装置を得る。
(第1の実施の形態の効果)
上記の第1の実施の形態によれば、欠けショット領域12にレジストパターンを形成する方法と比べて、露光処理等を必要としないので、スループットが向上し、また、半導体装置の製造コストを抑制することができる。
上記の第1の実施の形態によれば、欠けショット領域12にレジストパターンを形成する方法と比べて、露光処理等を必要としないので、スループットが向上し、また、半導体装置の製造コストを抑制することができる。
また、上記の第1の実施の形態によれば、ショット領域10の被覆率に応じて、欠けショット領域12の被覆率を制御することができるので、ショット領域10における被加工膜14の仕上がり寸法の精度を向上させることができる。
さらに、第1の実施の形態によれば、1種類のブロック共重合体を用いて被覆率を制御するのではなく、複数種類のブロック共重合体を用いて被覆率を制御するので、1つの構造体により決まる被覆率以外の被覆率を実現することができる。
[第2の実施の形態]
第2の実施の形態は、ミクロ相分離によって異なる3つの構造体となる複数種類のブロック共重合体を用いて被覆率を制御する点で第1の実施の形態と異なっている。以下に記載の各実施の形態において、第1の実施の形態と構成および機能が同じ場合は、第1の実施の形態と同じ符号を付し、その説明は、省略するものとする。
第2の実施の形態は、ミクロ相分離によって異なる3つの構造体となる複数種類のブロック共重合体を用いて被覆率を制御する点で第1の実施の形態と異なっている。以下に記載の各実施の形態において、第1の実施の形態と構成および機能が同じ場合は、第1の実施の形態と同じ符号を付し、その説明は、省略するものとする。
(半導体装置の製造方法)
図5(a)〜(e)は、第2の実施の形態に係る半導体装置の製造方法を示す要部断面図である。図6(a)は、第2の実施の形態に係るブロック共重合体を含む溶液を滴下された欠けショット領域の模式図である。図6(b)は、第2の実施の形態に係る欠けショット領域に形成された構造体の模式図である。図6(a)および(b)に示す欠けショット領域12は、第1〜第6の領域120〜125のうち、少なくとも1つの領域が欠けているものとする。
図5(a)〜(e)は、第2の実施の形態に係る半導体装置の製造方法を示す要部断面図である。図6(a)は、第2の実施の形態に係るブロック共重合体を含む溶液を滴下された欠けショット領域の模式図である。図6(b)は、第2の実施の形態に係る欠けショット領域に形成された構造体の模式図である。図6(a)および(b)に示す欠けショット領域12は、第1〜第6の領域120〜125のうち、少なくとも1つの領域が欠けているものとする。
本実施の形態では、PSとPMMAの組成比を変え、ミクロ相分離により形成される3つの異なる構造体によって、欠けショット領域12の被覆率を制御する方法について説明する。なお、組成比を反転したブロック共重合体を組み合わせて用いても良い。
本実施の形態に係るパターン形成装置4は、例えば、溶液の種類に応じて3つのノズル40a、40b、40cを備えている。パターン形成装置4は、例えば、それぞれのノズル40a、40b、40cからそれぞれ1種類の溶液を目的の領域に滴下するように構成されているものとする。
まず、被加工膜14が形成されたウエハ1を用意する。また、ミクロ相分離により、球構造体を形成する第1の溶液45、シリンダ構造体を形成する第2の溶液46、およびラメラ構造体を形成する第3の溶液47を用意する。
この第1〜第3の溶液45〜47は、例えば、溶媒であるプロピオングリコールモノメチルエーテルにブロック共重合体を溶解し、パターン形成装置4のノズル40a、40b、40cから射出できるように、濃度および粘度等が調整されている。
球構造体となる第1の溶液45は、例えば、PSとPMMAの組成比が80:20である。シリンダ構造体となる第2の溶液46は、例えば、PSとPMMAの組成比が70:30である。ラメラ構造体となる第3の溶液47は、例えば、PSとPMMAの組成比が50:50である。
次に、図5(a)に示すように、パターン形成装置4を用いて、ノズル40aから第1の溶液45、ノズル40bから第2の溶液46、およびノズル40cから第3の溶液47を欠けショット領域12に滴下する。パターン形成装置4は、例えば、ステップアンドリピート方式で所定の領域にいずれかの溶液を滴下する。ウエハ1は、HMDS雰囲気で180℃、60秒間疎水化処理がなされ、被加工膜14の表面エネルギーが調整されている。なお、構造体の種類に応じて部分的に被加工膜14の表面エネルギーを調整しても良い。
本実施の形態においては、例えば、図6(a)に示すように、例えば、第3および第5の領域122、124には、第1の溶液45を滴下する。第1および第6の領域120、125には、例えば、第2の溶液46を滴下する。第2および第4の領域121、123には、例えば、第3の溶液47を滴下する。
次に、滴下した第1〜第3の溶液45〜47を欠けショット領域12に塗り広げる。
次に、図5(b)に示すように、加熱部40Bにより、ウエハ1の加熱処理を行う。この加熱処理は、窒素雰囲気中で220℃、数分間行われる。
この加熱処理により、ブロック共重合体膜43には、ミクロ相分離が生じ、図6(b)に示すように、球構造体、シリンダ構造体およびラメラ構造体を含む相分離膜44が形成される。
第1および第6の領域120、125は、図6(b)に示すように、シリンダ構造体が生じる。なお、図6(b)に示す第1および第6の領域120、125のPMMAの領域は、PMMAが、被加工膜14の表面から垂直方向に、かつ、円柱状に集まった構造体を示すものとする。
第2および第4の領域121、123は、図6(b)に示すように、ラメラ構造体が生じる。第3および第5の領域122、124は、図6(b)に示すように、球構造体が生じる。なお、図5(c)および(d)に示す相分離膜44の点線の円は、ミクロ相分離により生じた球体を模式的に示したものである。また、相分離膜44の点線の平行線は、ミクロ相分離により生じたシリンダ構造又はラメラ構造を模式的に示したものである。
次に、図5(c)に示すように、ショット領域10にレジスト材を塗布し、レジスト膜5を形成する。
次に、図5(d)に示すように、ナノインプリント法により、レジストパターン50を形成する。
次に、図5(e)に示すように、ドライエッチング法により、相分離膜44のPMMAを除去する。
第1の溶液45を滴下した第3および第5の領域122、124では、球体となるPMMAが除去される。
第2の溶液46を滴下した第1および第6の領域120、125では、シリンダ体となるPMMAが除去される。
第3の溶液47を滴下した第2および第4の領域121、123では、ラインとスペースが等間隔に並ぶラインアンドスペースパターンとなるPSを残してPMMAが除去される。
次に、パターン下の残膜を除去したレジストパターン50、およびPSをマスクとして被加工膜14を加工し、周知の工程を経て所望の半導体装置を得る。
(第2の実施の形態の効果)
上記の第2の実施の形態によれば、ブロック共重合体の組成比を反転させる場合と比べて、より正確に、欠けショット領域12の被覆率を制御することができる。
上記の第2の実施の形態によれば、ブロック共重合体の組成比を反転させる場合と比べて、より正確に、欠けショット領域12の被覆率を制御することができる。
また、上記の第2の実施の形態に係るパターン形成装置4によれば、溶液の種類に応じて複数のノズルを備えているので、ノズルを洗浄しながら複数の溶液を滴下するものと比べて、スループットが向上する。
[第3の実施の形態]
第3の実施の形態は、組成比の異なる複数種類のブロック共重合体を混合して塗布する点で上記の各実施の形態と異なっている。
第3の実施の形態は、組成比の異なる複数種類のブロック共重合体を混合して塗布する点で上記の各実施の形態と異なっている。
本実施の形態では、ミクロ相分離後、球構造体、シリンダ構造体、共連続構造体またはラメラ構造体となる複数のブロック共重合体を混合して欠けショット領域12に塗布する。
各構造体は、例えば、組成比、分子量、ブロック共重合体膜43の膜厚および下地の表面エネルギー等によって形成され易さが異なる。しかし、下地にケミカルガイドを形成することにより、ミクロ相分離による構造体の制御は可能である。このケミカルガイドとは、例えば、下地の表面エネルギーを部分的に変化させた領域である。なお、ケミカルガイドは、例えば、下地の結晶方位を用いても良い。
ケミカルガイドが疎水性を有し、ブロック共重合体がPSとPMMAからなるとき、ケミカルガイド上には、PSが集まり、当該ブロック共重合体に応じた構造体がケミカルガイド周辺に発生する。よって、複数種類のブロック共重合体が混合された溶液を下地に塗布する際、形成される構造体に応じてケミカルガイドを下地に形成することにより、構造体の形成を制御することができる。
(第3の実施の形態の効果)
上記の第3の実施の形態によれば、複数種類のブロック共重合体を混合して塗布することができるので、複数種類のブロック共重合体ごとに塗布する場合と比べて、スループットが向上する。
上記の第3の実施の形態によれば、複数種類のブロック共重合体を混合して塗布することができるので、複数種類のブロック共重合体ごとに塗布する場合と比べて、スループットが向上する。
(実施の形態の効果)
以上説明した各実施の形態によれば、複数種類のブロック共重合体のミクロ相分離を利用してパターンを形成するので、スループットを向上させ、半導体装置の製造コストを抑制することができる。
以上説明した各実施の形態によれば、複数種類のブロック共重合体のミクロ相分離を利用してパターンを形成するので、スループットを向上させ、半導体装置の製造コストを抑制することができる。
上記の各実施の形態において、ナノインプリント法によるパターンの形成方法を用いたがこれに限定されず、フォトリソグラフィ法、EUV(Extreme Ultra Violet)光リソグラフィ法等であっても良い。
また、上記の各実施の形態において、レジストパターンの形成前に、溶液の塗布と加熱処理を行ったが、各工程は、レジストパターンの形成方法、ポリマーブロック鎖の種類等に応じて順序を入れ替えることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…ウエハ、2…ブロック共重合体、4…パターン形成装置、10…ショット領域、12…欠けショット領域、40a〜40c…ノズル、40B…加熱部
Claims (6)
- 被処理基板上の第1の領域に第1のパターンを形成する工程と、
前記第1の領域とは異なる第2の領域に組成比の異なる複数種類のブロック共重合体を塗布する工程と、
加熱処理により、塗布された前記複数種類のブロック共重合体に基づく複数種類の構造体からなる第2のパターンを前記第2の領域に形成することを含むパターン形成方法。 - 前記第2のパターンの被覆率は、前記第2の領域が隣接する前記第1の領域の前記第1のパターンの被覆率に基づいて決定されることを特徴とする請求項1に記載のパターン形成方法。
- 前記第2のパターンの被覆率は、前記複数種類のブロック共重合体それぞれの塗布量および塗布位置によって決定されることを特徴とする請求項1または2に記載のパターン形成方法。
- 前記第1の領域は、前記被処理基板において製品を取得する製品領域であり、前記第2の領域は前記被処理基板において製品を取得しない非製品領域であることを特徴とする請求項1乃至3に記載のパターン形成方法。
- 第1の領域に第1のパターンが形成される被処理基板上の、前記第1の領域とは異なる第2の領域に組成比の異なる複数種類のブロック共重合体を供給するノズルと、
供給された前記複数種類のブロック共重合体に基づく複数種類の構造体からなる第2のパターンを前記第2の領域に形成するために前記被処理基板を加熱する加熱部とを備えることを特徴とするパターン形成装置。 - 前記ノズルは供給される前記ブロック共重合体の種類に応じて複数設けられていることを特徴とする請求項5に記載のパターン形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010139576A JP2012004434A (ja) | 2010-06-18 | 2010-06-18 | パターン形成方法およびパターン形成装置 |
US13/051,788 US20110312185A1 (en) | 2010-06-18 | 2011-03-18 | Pattern formation method and pattern formation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010139576A JP2012004434A (ja) | 2010-06-18 | 2010-06-18 | パターン形成方法およびパターン形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012004434A true JP2012004434A (ja) | 2012-01-05 |
Family
ID=45329054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010139576A Withdrawn JP2012004434A (ja) | 2010-06-18 | 2010-06-18 | パターン形成方法およびパターン形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110312185A1 (ja) |
JP (1) | JP2012004434A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012174984A (ja) * | 2011-02-23 | 2012-09-10 | Toshiba Corp | パターン形成方法 |
JP2013209515A (ja) * | 2012-03-30 | 2013-10-10 | Tokyo Ohka Kogyo Co Ltd | 組成物及びパターン形成方法 |
JP2014053494A (ja) * | 2012-09-07 | 2014-03-20 | Toshiba Corp | パターン形成方法 |
JP2014152331A (ja) * | 2013-02-08 | 2014-08-25 | Rohm & Haas Electronic Materials Llc | ブロック共重合体配合物およびそれに関する方法 |
WO2014133004A1 (ja) * | 2013-02-28 | 2014-09-04 | 東京エレクトロン株式会社 | 基板処理方法及びコンピュータ記憶媒体 |
JP2015033753A (ja) * | 2013-08-09 | 2015-02-19 | 東京応化工業株式会社 | 相分離構造を含む構造体の製造方法、相分離構造体及びブロックコポリマー組成物 |
US9153456B2 (en) | 2013-06-19 | 2015-10-06 | Kabushiki Kaisha Toshiba | Pattern forming method using block copolymers |
US9514938B2 (en) | 2013-06-12 | 2016-12-06 | Kabushiki Kaisha Toshiba | Method of forming pattern |
JP2017162929A (ja) * | 2016-03-08 | 2017-09-14 | 東芝メモリ株式会社 | パターン形成方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5758363B2 (ja) | 2012-09-07 | 2015-08-05 | 株式会社東芝 | パターン形成方法 |
CN106302637A (zh) * | 2016-07-28 | 2017-01-04 | 宁圣金融信息服务(上海)有限公司 | 动作指令云操作方法、系统和装置 |
CN111701783B (zh) * | 2019-06-14 | 2021-08-06 | 江城 | 一种让链条均匀上漆的链条加工方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5695817A (en) * | 1994-08-08 | 1997-12-09 | Tokyo Electron Limited | Method of forming a coating film |
JP3861197B2 (ja) * | 2001-03-22 | 2006-12-20 | 株式会社東芝 | 記録媒体の製造方法 |
JP2006324501A (ja) * | 2005-05-19 | 2006-11-30 | Toshiba Corp | 相変化メモリおよびその製造方法 |
-
2010
- 2010-06-18 JP JP2010139576A patent/JP2012004434A/ja not_active Withdrawn
-
2011
- 2011-03-18 US US13/051,788 patent/US20110312185A1/en not_active Abandoned
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012174984A (ja) * | 2011-02-23 | 2012-09-10 | Toshiba Corp | パターン形成方法 |
JP2013209515A (ja) * | 2012-03-30 | 2013-10-10 | Tokyo Ohka Kogyo Co Ltd | 組成物及びパターン形成方法 |
JP2014053494A (ja) * | 2012-09-07 | 2014-03-20 | Toshiba Corp | パターン形成方法 |
JP2014152331A (ja) * | 2013-02-08 | 2014-08-25 | Rohm & Haas Electronic Materials Llc | ブロック共重合体配合物およびそれに関する方法 |
WO2014133004A1 (ja) * | 2013-02-28 | 2014-09-04 | 東京エレクトロン株式会社 | 基板処理方法及びコンピュータ記憶媒体 |
JP2014168001A (ja) * | 2013-02-28 | 2014-09-11 | Tokyo Electron Ltd | 基板処理方法、プログラム及びコンピュータ記憶媒体。 |
US9514938B2 (en) | 2013-06-12 | 2016-12-06 | Kabushiki Kaisha Toshiba | Method of forming pattern |
US9153456B2 (en) | 2013-06-19 | 2015-10-06 | Kabushiki Kaisha Toshiba | Pattern forming method using block copolymers |
JP2015033753A (ja) * | 2013-08-09 | 2015-02-19 | 東京応化工業株式会社 | 相分離構造を含む構造体の製造方法、相分離構造体及びブロックコポリマー組成物 |
JP2017162929A (ja) * | 2016-03-08 | 2017-09-14 | 東芝メモリ株式会社 | パターン形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110312185A1 (en) | 2011-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012004434A (ja) | パターン形成方法およびパターン形成装置 | |
US9250528B2 (en) | Methods and compositions for providing spaced lithography features on a substrate by self-assembly of block copolymers | |
EP2948816B1 (en) | Surface nanoreplication using polymer nanomasks | |
TWI464544B (zh) | Pattern formation method | |
TWI765865B (zh) | 過濾器及過濾方法、微影用藥液純化品之製造方法以及光阻圖型形成方法 | |
US20130266727A1 (en) | Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography | |
US8956804B2 (en) | Self-assemblable polymer and methods for use in lithography | |
US9645489B2 (en) | Imprint lithography | |
KR20140083008A (ko) | 자가-조립가능한 중합체에 대한 패터닝된 방위 템플릿을 제공하는 방법 | |
TW200906600A (en) | Solvent-assisted layer formation for imprint lithography | |
JP5813604B2 (ja) | パターン形成方法 | |
TW200845127A (en) | Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers | |
JP6162145B2 (ja) | 自己組織化可能な重合体及びリソグラフィにおける使用方法 | |
US20150050599A1 (en) | Methods of providing patterned epitaxy templates for self-assemblable block copolymers for use in device lithography | |
JP5458136B2 (ja) | パターン形成方法およびインプリントモールド製造方法 | |
JP2014053476A (ja) | パターン形成方法 | |
US9235125B2 (en) | Methods of providing patterned chemical epitaxy templates for self-assemblable block copolymers for use in device lithography | |
ES2957553T3 (es) | Máscaras líquidas para procedimientos de microfabricación | |
JP6129773B2 (ja) | パターン形成方法 | |
JP2014170802A (ja) | パターン形成方法 | |
JP6549869B2 (ja) | 積層膜 | |
JP2012005939A (ja) | パターン形成方法 | |
JP6059608B2 (ja) | パターン形成方法 | |
US10157739B2 (en) | Orientation layer for directed self-assembly patterning process | |
KR101598827B1 (ko) | 비접촉 프린팅을 이용한 미세 구조물의 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130903 |