JP2012174984A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2012174984A
JP2012174984A JP2011037273A JP2011037273A JP2012174984A JP 2012174984 A JP2012174984 A JP 2012174984A JP 2011037273 A JP2011037273 A JP 2011037273A JP 2011037273 A JP2011037273 A JP 2011037273A JP 2012174984 A JP2012174984 A JP 2012174984A
Authority
JP
Japan
Prior art keywords
block
substrate
polymer film
block copolymer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011037273A
Other languages
English (en)
Other versions
JP5254381B2 (ja
Inventor
Satoshi Mikoshiba
智 御子柴
Kouji Asakawa
鋼児 浅川
Hiroko Nakamura
裕子 中村
Shigeki Hattori
繁樹 服部
Atsushi Hieno
敦 日恵野
Tsukasa Azuma
司 東
Yuriko Kiyono
由里子 清野
Masahiro Sugano
正洋 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011037273A priority Critical patent/JP5254381B2/ja
Priority to KR1020120015224A priority patent/KR101343760B1/ko
Priority to TW101105510A priority patent/TWI464544B/zh
Priority to US13/402,400 priority patent/US8808973B2/en
Publication of JP2012174984A publication Critical patent/JP2012174984A/ja
Application granted granted Critical
Publication of JP5254381B2 publication Critical patent/JP5254381B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

【課題】ブロックコポリマーのミクロ相分離を利用して、少ない工程で、且つ安価にパターンを形成することができるパターン形成方法を提供する。
【解決手段】実施形態によれば、基板上に高分子膜を形成し、前記高分子膜に対して選択的に第１および第２の条件でエネルギー線を照射することにより、前記高分子膜表面に、表面自由エネルギーの異なる第１および第２の領域を形成し、前記高分子膜上に、第１および第２のブロック鎖を含むブロックコポリマー層を形成し、前記ブロックコポリマーをミクロ相分離させることを特徴とするパターン形成方法が提供される。
【選択図】 図１

Description

本発明の実施形態は、半導体デバイスなどの微細加工に応用できるパターン形成方法に関する。
従来、ＬＳＩをはじめとする半導体デバイスの製造プロセスでは、リソグラフィーによる微細加工技術が採用されている。今後、さらに微細な加工が要求されることは確実であり、リソグラフィーにおける光源の短波長化およびレジストの高性能化が進められている。しかし、これらの対策による解像度の向上は困難になってきている。
これに対して、ブロックコポリマーの相分離構造を利用する微細加工技術が着目されている。この微細加工技術では、ブロックコポリマーの相分離構造を規則的に並べることが要求され、そのために種々の工夫がなされている。
しかし、半導体パターンには、微細パターンを形成する部分のみでなく、広い面積でバターンのない部分も存在する。このため、ブロックコポリマーの相分離を利用した加工方法を用いる場合、パターンの存在しない部分を形成するためには、微細パターン形成の前にレジストなどでパターンの存在しない部分をマスクする必要があった。
ブロックコポリマーを修飾するなどして、より少ない工程でパターンを形成するための種々の工夫もなされているが、そのようなブロックコポリマーの合成には多数の工程を要するため、かえってコストが高くなるという問題を有する。
米国特許第６，７４６，８２５号明細書 特開２００９−２９８９１１号公報
S. O. Kim et ai., Nature, Vol.424, pp.411-414 (2004） R. Ruiz et ai., Science, Vol. 321, pp. 936-939 (2008)
本発明が解決しようとする課題は、ブロックコポリマーのミクロ相分離を利用して、少ない工程で、且つ安価にパターンを形成することができるパターン形成方法を提供することである。
実施形態によれば、基板上に高分子膜を形成し、前記高分子膜に対して選択的に第１および第２の条件でエネルギー線を照射することにより、前記高分子膜表面に、表面自由エネルギーの異なる第１および第２の領域を形成し、前記高分子膜上に、第１および第２のブロック鎖を含むブロックコポリマー層を形成し、前記ブロックコポリマーをミクロ相分離させることを特徴とするパターン形成方法が提供される。前記第１および第２の領域の表面自由エネルギーに基づいて、前記第１および第２のブロック鎖を前記基板に対して垂直または平行に配向させることにより、前記第１の領域上のブロックコポリマー層と前記第２の領域上のブロックコポリマー層とで異なるミクロ相分離パターンを同時に形成することができる。
実施形態に係るパターン形成方法を説明する断面図。 実施例におけるブロックコポリマーのミクロ相分離パターンを示す平面図。
以下、実施の形態について、図面を参照しながら説明する。
図１は、実施形態に係るパターン形成方法を示す断面図である。図１を参照して、実施形態に係るパターン形成方法の概略について説明する。
図１（ａ）に示すように、基板１１上に、エネルギー線の照射により表面自由エネルギーが変化する高分子膜１２を形成する。その後、形成した高分子膜１２上に、選択的にエネルギー線を照射する。選択的なエネルギー線の照射は、例えば図１（ａ）に示すように、エネルギー線を照射したくない部分をマスク１３で遮蔽することにより行うことができる。その結果、図１（ｂ）に示すように、高分子膜１２上に表面自由エネルギーの異なる第１の領域１２ａおよび第２の領域１２ｂが形成される。続いて、高分子膜１２上に、ブロックコポリマー層１４を形成する（図１（ｃ））。ブロックコポリマーは、性質の異なる第１のブロック鎖および第２のブロック鎖を含む。ブロックコポリマー層１４の形成後、加熱してアニーリングすることにより、ブロックコポリマーをミクロ相分離させる。その結果、図１（ｄ）に示すように、高分子膜表面の自由エネルギーに応じて第１のブロック鎖および第２のブロック鎖が基板１１に対して垂直または平行に配向し、ブロックコポリマーのミクロ相分離パターンが形成される。図１（ｄ）においては、高分子膜の第１の領域１２ａ上のブロックコポリマーは、第１のブロック鎖および第２のブロック鎖が基板に対して平行に配向したことを表している。その結果として、第１のブロック鎖の層１４ａおよび第２のブロック鎖の層１４ｂが基板１１に対して平行に交互に積層されたラメラ相が形成されている。一方、高分子膜の第２の領域１２ｂ上のブロックコポリマーは、第１のブロック鎖および第２のブロック鎖が基板に対して垂直に配向している。その結果として、第１のブロック鎖の層１４ａおよび第２のブロック鎖１４ｂの層が、基板１１に対して垂直に交互に積層されたラメラ相が形成されている。
上記で説明したパターン形成方法の各工程および各部材について、さらに詳細に説明する。
基板としては、半導体デバイスに用いられる任意の基板を用いることができる。このような基板の例としては、シリコンウエハー、ドーピングされたシリコンウエハー、表面に絶縁層または電極もしくは配線となる金属層が形成されたシリコンウエハー、マスクブランク、ＧａＡｓ、ＡｌＧａＡｓなどのＩＩＩ−Ｖ族化合物半導体ウエハーを挙げることができる。他の基板の例として、クロムまたは酸化クロム蒸着基板、アルミニウム蒸着基板、ホスホシリケートガラス（ＰＳＧ）コートなどのパッシベーション酸化膜基板、スピンオングラス（ＳＯＧ）コート基板、ＳｉＮコート基板も挙げることができる。
なお、基板の表面に付着した有機不純物を除去するために、基板への紫外線照射などの前処理を行うことが好ましい。
高分子膜を形成する材料は、エネルギー線の照射により表面自由エネルギーが変化する材料であれば特に限定されないが、表面自由エネルギーの変化において体積収縮を伴わない材料が望ましい。Ｓｉ−Ｓｉ結合を持つ分子は、エネルギー線の照射により結合が開裂し、架橋反応や酸化反応により表面自由エネルギーを変化させる。そのため、高分子膜を形成する材料は、Ｓｉ−Ｓｉ結合をもつケイ素系材料であることが望ましい。製膜性の点から、Ｓｉ−Ｓｉ結合からなるオリゴマーおよび/またはポリマーであるポリシランが特に好ましい。ポリシランを使用する場合、ポリシラン主鎖が架橋した高分子であっても架橋していない鎖状高分子であってもかまわない。使用するポリシランは、塗布特性、高分子膜を製膜した後でブロックコポリマー層を製膜する際の溶剤耐性等によって適宜選択することができる。ポリシランの置換基は特に限定されないが、溶解性の観点から、水素原子、メチル基、フェニル基、フェノール基等であることが好ましい。
高分子膜の製膜方法としては、スピンコーティング、ディップコーティング、気相成長などを用いることができる。
スピンコーティングでは、高分子膜の材料を溶剤で希釈して基板上にスピンコートし、必要に応じてホットプレートなどの上でベークして形成する。
ディップコーティングでは、高分子膜の材料を溶剤で希釈し、その希釈溶液中に基板を一定時間浸漬し、高分子膜を形成する。
気相成長では、気圧を下げるか温度を上げるかまたはその両方によって高分子膜を形成する材料を気体状態とし、その中へ基板を導入し、一定時間曝露して基板表面に高分子膜を形成する。
スピンコーティングにおいて、高分子膜を形成する材料を溶剤で希釈する濃度は０．５〜３０ｗｔ％であることが好ましいが、特に限定されない。基板に対する塗れ広がりの程度に応じてその濃度を調整することが好ましい。用いる溶剤は、高分子膜形成材料によっても異なるが、高分子膜形成材料と反応を起こさないものが好ましい。このような溶剤としては、トルエン、キシレン、メシチレンなどの芳香族炭化水素類、シクロヘキサン、シクロヘプタン、シクロオクタン、シクロノナンなどのシクロアルカン類、ヘキサン、ヘプタン、オクタン、ノナン、デカンなどのアルカン類、メタノール、エタノール、１−プロパノール、２−プロパノールなどのアルキルアルコール類などが挙げられる。上述した溶剤以外にも、反応性、基板との濡れ性、揮発性の観点から、一般的なフォトレジストの溶剤に用いられるケトン類、セロソルブ類、およびエステル類といった有機溶媒も使用することができる。ケトン類としては、シクロヘキサノン、アセトン、エチルメチルケトン、メチルイソブチルケトンなどが挙げられる。セロソルブル類としては、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブアセテート、ブチルセロソルブアセテートなどが挙げられる。エステル類としては、酢酸エチル、酢酸ブチル、酢酸イソアミル、γ−ブチロラクトン、３−メトキシプロピオン酸メチルなどが挙げられる。溶剤は、必要に応じて２種以上を組み合わせて用いることができる。基板表面の官能基との反応性の観点から、脱水溶剤を用いることが好ましい。ホットプレートなどの上でベークするときの温度は、使用した溶剤を気化させ、流動性をなくす観点から１００〜２００℃であることが好ましい。
ディップコーティングにおいて、高分子膜形成材料を溶剤で希釈する濃度は１〜３０ｗｔ％であることが好ましい。用いる溶剤は、スピンコーティングで用いる溶剤と同様に、高分子膜形成材料と反応を起こさないものが好ましい。このような溶剤としては、トルエン、キシレン、メシチレンなどの芳香族炭化水素類、シクロヘキサン、シクロヘプタン、シクロオクタン、シクロノナンなどのシクロアルカン類、ヘキサン、ヘプタン、オクタン、ノナン、デカンなどのアルカン類、メタノール、エタノール、１−プロパノール、２−プロパノールなどのアルキルアルコール類などが挙げられる。基板表面の官能基との反応性の観点から、脱水溶剤を用いることが好ましい。希釈溶液への基板の浸漬後に、窒素やアルゴンなどの不活性ガスを吹き付けて溶剤を吹き飛ばし、場合によってはホットプレート上で加熱して溶剤を除去することが好ましい。
気相成長では、高分子膜形成材料を気体状態にするために、その材料の蒸気圧特性に応じて、気圧を下げるか温度を上げるかまたはその両方を行う。用いる高分子膜形成材料の沸点に依存するが、材料の安定性の観点から、減圧して気体状態に変わるまで温度を上げることが好ましい。気体状態の高分子膜形成材料が存在する空間に基板を入れるかまたは予め入れておき、１〜５時間基板表面を曝露することが好ましい。基板を曝露した後、必要に応じて、高分子膜の範囲を超えて吸着されている余分な高分子膜形成材料を溶剤で洗い流してもよい。用いる溶剤は、上記スピンコーティングに関連して記載したものが好ましい。
高分子膜に照射するエネルギー線は、高分子膜を形成する材料が感度をもつ波長を有するものであれば特に限定されない。具体的には、紫外線、水銀ランプのｉ線、ｈ線またはｇ線、キセノンランプ光、深紫外光（例えば、ＫｒＦもしくはＡｒＦなどのエキシマーレーザー光）、Ｘ線、シンクロトロンオービタルラジエーション（ＳＲ）、電子線、γ線およびイオンビームなどが挙げられる。
高分子膜表面の自由エネルギーは、高分子膜へのエネルギー線の照射により調整する。エネルギー線の照射は、高分子膜上に形成するブロックコポリマー層に含まれるブロックコポリマーが、目的とするミクロ相分離パターンに応じて配向するように調整する。例えば、表面自由エネルギーを低く維持したい領域をマスクで覆ってエネルギー線を部分的に遮蔽したり、エネルギー線の照射時間を変化させたり、領域によって使用するエネルギー線を変えることによって、高分子膜表面の自由エネルギーを調整することができる。
表面自由エネルギーを低く維持したい領域をマスクで覆い、表面自由エネルギーを大きくしたい領域のみにエネルギー線を照射した場合、エネルギー線照射部の表面自由エネルギーが選択的に上昇する。その結果、照射部および未照射部で表面自由エネルギーが異なることによるパターンが高分子膜上に形成される。表面自由エネルギーを小さくするほど高分子膜表面は疎水性になり、表面自由エネルギーを大きくするほど高分子膜表面は親水性になる。
高分子膜上に形成するブロックコポリマー層に含まれるブロックコポリマーは、第１のブロック鎖と第２のブロック鎖が異なる反応性イオンエッチング（ＲＩＥ）耐性を有するというように、なんらかの方法で一方のブロック鎖を除去できるものである。たとえば、ポリスチレンとポリブタジエンとのブロックコポリマーを用いた場合には、オゾン処理によりポリスチレンブロックのみを残すことができる。また、ポリスチレンとポリメチルメタクリレートとのブロックコポリマーを用いた場合には、Ｏ２、ＣＦ４などの反応性ガスを用いたＲＩＥによりポリスチレンブロックのみを残すことができる（Ｋ． Ａｓａｋａｗａ ｅｔ ａｌ．， ＡＰＳ Ｍａｒｃｈ Ｍｅｅｔｉｎｇ，２０００）。
基板上に形成された高分子膜上にブロックコポリマーを塗布する方法は特に限定されない。例えば、スピンコーティング、ディップコーティング、ドクターブレード法、カーテンコーティング、その他の方法が用いられる。ブロックコポリマー溶液を塗布した後、必要に応じて、ホットプレート上で加熱して溶剤を除去してもよい。このときの加熱温度は７０〜１２０℃が好ましい。
ブロックコポリマーを相分離させるには、一般的に、ブロックコポリマーのガラス転移点温度以上の温度でアニールする。ブロックコポリマーの相分離速度はアニール温度に対して相関性があることが知られている（Ａ． Ｍ． Ｗｅｌａｎｄｅｒ ｅｔ ａｌ．， Ｍａｃｒｏｍｏｌｅｃｕｌｅｓ， ４１， ２７５９−２７６１， ２００８）。アニール温度が秩序・無秩序転移温度（ＯＤＴ）を超えて高くなると、無秩序構造になり、相分離構造が得られない。このため、適度な相分離速度が得られる適度な温度でアニールすることが好ましい。ブロックコポリマーの分子量や種類にもよるが、アニール温度は１３０〜２８０℃であることが好ましい。アニールはオーブンやホットプレートを用いて行う。オーブンを用いる場合には低温で長時間アニールする。ホットプレートを用いる場合には高温で短時間アニールする。
なお、酸素などの反応性ガスが微量に存在する雰囲気でアニールする場合、アニール温度が高温になるとブロックコポリマーが分解することがある。そこで、ブロックコポリマーの分解を防ぐ観点から、アルゴン、窒素などの不活性ガス雰囲気でアニールすることが好ましい。必要に応じて、約３％の水素を含むフォーミングガス雰囲気でアニールしてもよい。
ブロックコポリマーにおける第１のブロック鎖と第２のブロック鎖の自由エネルギーの違いにより、相分離による微細構造や配向を制御することができる。親水性ブロックと疎水性ブロックからなるブロックコポリマーでは、親水性ブロックは親水性材料と親和し、疎水性ブロックは疎水性材料と親和する。そのため、エネルギー線の照射により高分子膜表面に親水性の領域と疎水性の領域のパターンを形成することにより、ブロックコポリマーの相分離パターンをコントロールすることができる。
高分子膜上の表面自由エネルギーが高い領域、すなわち親水性の領域では、ブロックコポリマーをミクロ相分離させると、ブロックコポリマーの親水性部分が高分子膜と親和し、疎水性部分が高分子膜から離れるように配向する。一方、高分子膜上の表面自由エネルギーが低い領域、すなわち疎水性の領域では、ブロックコポリマーの疎水性部分が高分子膜と親和し、親水性部分は高分子膜から離れるように配向する。従って、高分子膜表面を親水性または疎水性にした場合、その上に形成されるブロックコポリマー層をミクロ相分離させると、ブロックコポリマーの第１のブロック鎖および第２のブロック鎖は基板に対して平行に配向する。その結果、ブロックコポリマーの第１のブロック鎖の層および第２のブロック鎖の層が基板に対して平行に交互に積層されたラメラ相が形成される（以下、基板に対して平行なラメラ相とも称する）。ポリマーの相分離にはゆらぎが存在するため、実際には完全な平行にならなくても構わない。
このような相分離パターンを得るためには、高分子膜の表面自由エネルギーを、ブロックポリマーの第１のブロック鎖が持つ表面自由エネルギーまたは第２のブロック鎖が持つ表面自由エネルギーのどちらかと近い表面自由エネルギーとすることが好ましい。
例えば、ポリスチレンとポリメチルメタクリレートとのブロックコポリマーを用いる場合、高分子膜表面を水の接触角が例えば９０°になるようなエネルギー状態にすると、ポリスチレン層が高分子膜と接し、ポリスチレン層とポリメチルメタクリレート層が基板に対して平行に交互に積層されたラメラ相が形成される。これは、高分子膜における表面エネルギーをポリスチレンの表面自由エネルギーと近い状態にしたことによる。また、高分子膜表面を水の接触角が例えば７５°になるようなエネルギー状態にすると、ポリメチルメタクリレート層が高分子膜と接し、ポリメチルメタクリレート層とポリスチレン層が基板に対して平行に交互に積層されたラメラ相が形成される。これは、高分子膜における表面エネルギーをポリメチルメタクリレートの表面自由エネルギーと近い状態にしたことによる。
ポリスチレンとポリメチルメタクリレートとのブロックコポリマーを用いる場合、高分子膜表面の所定の領域を水の接触角が７５〜８０°または９０°以上になるようなエネルギー状態にすることにより、その領域に積層されたブロックコポリマーを基板に対して平行に配向させることができる。
また、高分子膜表面を親水性と疎水性の中間のエネルギー状態とすると、ブロックコポリマーの第１および第２のブロック鎖は、いずれも同一の条件で高分子膜と接することになる。この状態を利用すると、ブロックコポリマーの第１のブロック鎖および第２のブロック鎖は基板に対して垂直に配向する。その結果、ブロックコポリマーの第１のブロック鎖の層および第２のブロック鎖の層が、基板に対して垂直に並んだミクロ相分離パターンが形成される。ポリマーの相分離にはゆらぎが存在するため、実際には完全な垂直にならなくても構わない。
このような相分離パターンを得るためには、高分子膜の表面自由エネルギーを、ブロックコポリマーの第１のブロック鎖が持つ表面自由エネルギーと第２のブロック鎖が持つ表面自由エネルギーの中間のエネルギー状態とすることが好ましい。このようなエネルギー状態の領域においては、第１のブロック鎖と高分子膜表面のエネルギー関係と、第２のブロック鎖と高分子膜表面のエネルギー関係が等しくなり、ブロック鎖が基板に対して垂直に配向しやすくなる。
例えば、ポリスチレンとポリメチルメタクリレートとのブロックコポリマーを用いる場合、高分子膜表面の所定の領域を水の接触角が８０°より大きく９０°未満になるようなエネルギー状態にすることにより、その領域に積層されたブロックコポリマーを基板に対して垂直に配向させることができる。
ここで形成される基板に対して垂直なミクロ相分離パターンは、ブロックコポリマーの第１のブロック鎖の層および第２のブロック鎖の層が基板に対して垂直に交互に積層されたラメラ相（以下、基板に対して垂直なラメラ相とも称する）であるか、あるいはシリンダー相であることが好ましい。
ブロックコポリマーのミクロ相分離によりラメラ相が形成される場合、基板に対して垂直なラメラ相における第１および第２のブロック鎖の層は、基板に対して平行なラメラ相と基板に対して垂直なラメラ相の界面に対して垂直に並ぶことが好ましい。あるいは、基板に対して垂直なラメラ相における第１および第２のブロック鎖の層は、基板に対して平行なラメラ相と基板に対して垂直なラメラ相の界面に対して平行に並ぶことが好ましい。
以上のように、高分子膜表面の自由エネルギーを制御する、すなわち、高分子膜表面に疎水性、親水性および／またはその中間のエネルギー状態の領域を作ることにより、ブロックコポリマーの第１および第２のブロック鎖の層が基板に対して垂直に並んだミクロ相分離パターンと基板に対して平行に並んだミクロ相分離パターンを同時に形成することができる。
ブロックコポリマーを上記のように相分離させた後、第１および第２のブロック鎖のうち一方を除去して他方を残すと、ライン・アンド・スペースパターンを形成することができる。また、残ったパターンをマスクとして、下地層すなわち基板自体または基板上に形成された金属層もしくは絶縁層をエッチングし、微細なライン・アンド・スペースパターンを形成することもできる。
第１のブロック鎖の層と第２のブロック鎖の層が基板に対して平行に積層されたミクロ相分離パターンを示す領域については、エッチング耐性の異なるブロック鎖の層が基板と平行に交互に積層されることになる。エッチングにより一方のブロック鎖を除去すると、この領域では、エッチング耐性の強いブロック鎖の層が表面に現れたところでエッチングが止まる。従って、この領域には微細パターンは形成されない。一方、第１のブロック鎖の層と第２のブロック鎖の層が基板に対して垂直に並んだミクロ相分離パターンを示す領域については、エッチングにより一方のブロック鎖を除去すると、ナノ構造のパターンが形成される。
本実施形態の方法によれば、微細パターンを形成する領域と形成しない領域のブロックコポリマーのミクロ相分離パターンを同時に形成することができる。従って、少ない工程でパターンを形成することができる。また、従来の方法によると、第１または第２のブロック鎖のいずれかを除去して微細パターンを形成する工程の前に、微細パターンを形成しない領域をレジストでマスクする必要があった。しかし、本実施形態の方法では、微細パターンを形成しない領域に、ブロックコポリマーの第１のブロック鎖の層と第２のブロック鎖の層が基板に対して平行に積層されるようにミクロ相分離パターンを形成することができる。そのため、第１または第２のブロック鎖のいずれかを除去する工程の後で、この領域には基板と平行なブロック鎖の層が残る。従って、微細パターンを形成しない領域をレジストでマスクする必要がない。また、微細パターンを形成しない領域に基板と平行なブロック鎖の層を残すことで、この領域のブロックコポリマーを相分離させない従来の方法と比較して、エッチングコントラストが高くなる。相分離させずに混合状態のまま形成したブロックコポリマー層から第１または第２のブロック鎖のいずれか一方を除去した場合、ブロックコポリマー層の表面に凹凸ができてしまうからである。さらに、本実施形態の方法によるとブロックコポリマーを保護基等で修飾する必要もないため、安価且つ容易にパターンを形成することができる。
以下、実施例に基づいて本発明を説明する。以下の実施例においては、エネルギー線の露光時間を変えることにより、高分子膜表面における水の接触角を８５°から６０°の範囲で任意に変化させることができた。水滴の接触角が大きくなることは、高分子膜表面の自由エネルギーが低くなる、すなわち疎水化されたことを意味する。一方、接触角が小さくなることは、高分子膜表面の自由エネルギーが高くなる、すなわち親水化されたことを意味する。
（実施例１）
シリコンウエハーの表面をＵＶ洗浄機で５分間処理した。シラノール置換架橋型ポリシラン(大阪ガスケミカル社製 オグソールＳＩ−２０)をプロピレングリコールモノメチルエーテルアセテートに溶解して１ｗ／ｗ％溶液を調製し、この溶液をスピンコートによりシリコンウエハー上に塗布することにより高分子膜を形成した。水銀ランプを照射し、高分子膜上に露光部および未露光部のパターンを形成した後、２５０℃で３０分、ベーカーにより加熱した。
次に、前記露光部および未露光部における水滴の接触角を測定し、露光部が親水性となることを確認した。露光部における水の接触角は７６°であり、未露光部における水の接触角は８３°であった。水の接触角は、θ／２法で測定した。重力の影響を受けないように、直径１．４ｍｍ程度の水滴を高分子膜上に落下させた後、３０秒後の角度を測定した。
別途、ブロックコポリマーの溶液を調製した。ブロックコポリマーとして、Ｐｏｌｙｍｅｒ Ｓｏｕｒｃｅ社から購入したポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）であるＰ１８９−ＳＭＭＡを用いた。
Ｐ１８９−ＳＭＭＡは、ＰＳブロックとＰＭＭＡブロックの数平均分子量（Ｍｎ）がそれぞれ４６９００および３９６００であり、分散度（Ｍｗ／Ｍｎ）は１．０８である。
ブロックコポリマーのプロピレングリコールモノメチルエーテルアセテート溶液を０．２μｍのメンブレンフィルターで濾過し、それをポリシラン膜上に塗布し、ホットプレート上において１１０℃で９０秒間ベークしてブロックコポリマー層を形成した。
次いで、窒素雰囲気のオーブン中において１８０℃で１０時間アニール処理することにより、ブロックコポリマーをミクロ相分離させた。それぞれのサンプル表面の５００ｎｍ×５００ｎｍの領域について、形成されたミクロ相分離パターンを原子間力顕微鏡（ＡＦＭ）（Ｎａｎｏｓｃｏｐｅ ＩＩＩ）を用いて評価した。カンチレバーにスーパーシャープシリコンチップ［ＳＳＳ−ＮＣＨ−５０］を使用し、タッピングモードで測定して、得られた位相像からパターンを評価した。その結果、ポリシランの露光部分では、ＰＳブロックの層とＰＭＭＡブロックの層が基板に対して平行に交互に積層された相分離パターン（以下、基板に平行なラメラ相とも称する）を形成しており、未露光部分では、ＰＳブロックの層とＰＭＭＡブロックの層が基板に対して垂直に交互に並んだ相分離パターン（以下、基板に垂直なラメラ相とも称する）を形成していた。
得られたサンプルをＲＩＥ装置に入れ、パワー５０Ｗ、酸素ガス圧力１．０Ｐａ、流量５０ｓｃｃｍの条件でエッチングすることにより、ＰＭＭＡブロックが選択的にエッチングされ、ＰＳブロックが残り、パターンが形成される。
（実施例２）
シリコンウエハーの表面をＵＶ洗浄機で５分間処理した。シラノール置換架橋型ポリシラン(大阪ガスケミカル社製 オグソールＳＩ−２０)をプロピレングリコールモノメチルエーテルアセテートに溶解して１％溶液を調製し、この溶液をスピンコートによりシリコンウエハー上に塗布し、１１０℃で９０秒加熱した。その後、１０および１００μｍ角のマスク部を配置したレチクルをポリシラン膜上に配置し、水銀ランプで１０秒露光して、露光部および未露光部のパターンを形成した。露光部における水の接触角は８０°であり、未露光部における水の接触角は８３°であった。その後、２５０℃で３０分、ベーカーにより加熱した。
別途、ブロックコポリマーの溶液を調製した。ブロックコポリマーとして、Ｐｏｌｙｍｅｒ Ｓｏｕｒｃｅ社から購入したポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）であるＰ１８９−ＳＭＭＡを用いた。
Ｐ１８９−ＳＭＭＡは、ＰＳブロックとＰＭＭＡブロックの数平均分子量（Ｍｎ）がそれぞれ４６９００および３９６００であり、分散度（Ｍｗ／Ｍｎ）が１．０８である。
ブロックコポリマーのプロピレングリコールモノメチルエーテルアセテート溶液を０．２μｍのメンブレンフィルターで濾過してポリシラン上に塗布し、ホットプレート上において１１０℃で９０秒間ベークしてブロックコポリマー層を形成した。
次いで、窒素雰囲気のオーブン中において１８０℃で１０時間アニール処理することにより、ブロックコポリマーをミクロ相分離させた。それぞれのサンプル表面の５００ｎｍ×５００ｎｍの領域について、形成されたミクロ相分離パターンを原子間力顕微鏡（Ｎａｎｏｓｃｏｐｅ ＩＩＩ）を用いて評価した。カンチレバーにスーパーシャープシリコンチップ［ＳＳＳ−ＮＣＨ−５０］を使用し、タッピングモードで測定して、得られた位相像からパターンを評価した。マスクにより遮光された部分では、基板に垂直なラメラ相が観察され、露光部では基板に平行なラメラ相が観察された。
（実施例３）
露光時間を１２０秒とした以外は、実施例２と同様に実験を行った。露光部における水の接触角は７９°であり、未露光部における水の接触角は８３°であった。その結果、マスクにより遮光された部分では、基板に垂直なラメラ相が観察され、露光部では基板に平行なラメラ相が観察された。
（実施例４）
用いるブロックコポリマーをＰ２８１３−ＳＭＭＡとした以外は、実施例３と同様に実験を行った。Ｐ２８１３−ＳＭＭＡは、ＰＳブロックとＰＭＭＡブロックの数平均分子量（Ｍｎ）がそれぞれ１３００００および１３３０００であり、分散度（Ｍｗ／Ｍｎ）は１．１である。露光部における水の接触角は７９°であり、未露光部における水の接触角は８３°であった。このように実験を行うと、マスクに遮光された部分では、基板に垂直なラメラ相が観察され、露光部では基板に平行なラメラ相が観察される。
（実施例５）
用いるブロックコポリマーをＰ３９６４−ＳＭＭＡとした以外は、実施例３と同様に実験を行った。
Ｐ３９６４−ＳＭＭＡは、ＰＳブロックとＰＭＭＡブロックのＭｎがそれぞれ２１０００および２１０００であり、Ｍｗ／Ｍｎは１．０７である。露光部における水の接触角は７９°であり、未露光部における水の接触角は８３°であった。その結果、マスクに遮光された部分は、垂直配向のラメラ相が観測され、露光部は平行配向のラメラ相が観察される。
（実施例６）
水銀ランプでの露光の代わりにＡｒＦエキシマレーザーステッパーを用い、透過部と不透過部が１μｍの間隔で交互かつライン状に形成されたマスクを通じて露光量５００ｍＪ／ｃｍ２で露光する以外は、実施例２と同様に実験を行うと、露光部における水の接触角は７６°であり、未露光部における水の接触角は８３°となる。その結果、図２(ａ)に示すように、マスクに遮光された未露光部分２２では基板に垂直なラメラ相が形成され、ＰＳブロックの層２２ａとＰＭＭＡブロックの層２２ｂとが交互に並んでいることが確認できる。一方、露光部２１では基板に平行なラメラ相が形成される。
基板に垂直なラメラ相は、隣接する基板に平行なラメラ相のエネルギー状態によって安定構造が変化する。露光部２１における基板に平行なラメラ相の側面の自由エネルギーが、ＰＳブロックの層２２ａの自由エネルギーとＰＭＭＡブロックの層２２ｂの自由エネルギーの中間のエネルギーである場合は、図２（ａ）に示すような構造となる。露光部２１における基板に平行なラメラ相の側面の自由エネルギーが、ＰＳブロックの層２２ａの自由エネルギーと同等である場合は、図２（ｂ）に示すような構造となる。露光部２１における基板に平行なラメラ相の側面の自由エネルギーが、ＰＭＭＡブロックの層２２ｂの自由エネルギーと同等である場合は、図２（ｂ）において、ＰＳブロックの層２２ａとＰＭＭＡブロックの層２２ｂが逆に並んだ構造となる。また、露光部２１における基板に平行なラメラ相の側面の自由エネルギーが、ＰＳブロックの層２２ａおよびＰＭＭＡブロックの層２２ｂに影響を与えない場合は、配向が制御されず、図２（ｃ）に示すようなミクロ相分離構造となる。
（実施例７）
水銀ランプでの露光の代わりにＫｒＦエキシマレーザーステッパーを用い、透過部と不透過部が１μｍの間隔で交互かつライン状に形成されたマスクを通じて露光量５００ｍＪ／ｃｍ２で露光する以外は、実施例２と同様に実験を行うと、露光部における水の接触角は７６°であり、未露光部における水の接触角は８３°となる。その結果、図２(ａ)に示すような相分離パターンとなる。
上記実施形態または実施例によれば、ブロックコポリマーのミクロ相分離を利用して、少ない工程で、且つ安価にパターンを形成することができるパターン形成方法を提供することができる。また、エッチングコントラストの改善されたパターン形成方法を提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１１…基板、１２…高分子膜、１２ａ…高分子膜の第１の領域、１２ｂ…高分子膜の第２の領域、１３…マスク、１４…ブロックコポリマー層、１４ａ…第１のブロック鎖の層、１４ｂ…第２のブロック鎖の層、２１…露光部分、２２…未露光部分、２２ａ…ＰＳブロックの層、２２ｂ…ＰＭＭＡブロックの層。

Claims (12)

  1. 基板上に高分子膜を形成し、
    前記高分子膜に対して選択的に第１および第２の条件でエネルギー線を照射することにより、前記高分子膜表面に、表面自由エネルギーの異なる第１および第２の領域を形成し、
    前記高分子膜上に、第１および第２のブロック鎖を含むブロックコポリマー層を形成し、
    前記ブロックコポリマーをミクロ相分離させ、前記第１および第２の領域の表面自由エネルギーに基づいて、前記第１および第２のブロック鎖を前記基板に対して垂直または平行に配向させることにより、前記第１の領域上のブロックコポリマー層と前記第２の領域上のブロックコポリマー層とで異なるミクロ相分離パターンを同時に形成する
    ことを特徴とするパターン形成方法。
  2. 前記ミクロ相分離パターンは、前記第１および第２のブロック鎖の配向により形成される第１および第２のブロック鎖のミクロ相分離層を含むラメラ相またはシリンダー相であることを特徴とする請求項１に記載のパターン形成方法。
  3. 前記ミクロ相分離パターンは、前記第１の領域上では、前記第１および第２のブロック鎖の層が前記基板に対して垂直に交互に積層されたラメラ相であり、前記第２の領域上では、前記第１および第２のブロック鎖の層が前記基板に対して平行に交互に積層されたラメラ相であることを特徴とする請求項２に記載のパターン形成方法。
  4. 前記第１のブロック鎖はポリスチレンからなり、前記第２のブロック鎖はポリメチルメタクリレートからなり、前記第１の領域上における水の接触角は８０°より大きく９０°未満であり、前記第２の領域上における水の接触角は７５〜８０°または９０°以上であることを特徴とする、請求項３に記載のパターン形成方法。
  5. 前記第１または第２のブロック鎖のパターンを選択的に除去し、残存した前記第２または第１のブロック鎖のパターンをエッチングマスクとして用いることを特徴とする請求項１に記載のパターン形成方法。
  6. 前記高分子は、ケイ素系材料であることを特徴とする請求項１に記載のパターン形成方法。
  7. 前記ケイ素系材料は、ポリシランであることを特徴とする請求項６に記載のパターン形成方法。
  8. 基板と、
    基板上に形成された高分子膜と、
    第１および第２のブロック鎖を含むブロックコポリマーの層であって、前記第１および第２のブロック鎖の配向により形成される第１および第２のブロック鎖の層が前記基板に対して垂直に交互に積層された第１のラメラ相と、前記第１および第２のブロック鎖の層が前記基板に対して平行に交互に積層された第２のラメラ相とを含むブロックコポリマー層と
    を具備することを特徴とする、請求項３に記載のパターン形成方法により得られる構造体。
  9. 前記第１のラメラ相における前記第１および第２のブロック鎖の層は、前記第１のラメラ相と前記第２のラメラ相の界面に対して垂直に並ぶことを特徴とする請求項８に記載の構造体。
  10. 前記第１のラメラ相における前記第１および第２のブロック鎖の層は、前記第１のラメラ相と前記第２のラメラ相の界面に対して平行に並ぶことを特徴とする請求項８に記載の構造体。
  11. 前記高分子は、ケイ素系材料であることを特徴とする請求項８に記載の構造体。
  12. 前記ケイ素系材料は、ポリシランであることを特徴とする請求項１１に記載の構造体。
JP2011037273A 2011-02-23 2011-02-23 パターン形成方法 Expired - Fee Related JP5254381B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011037273A JP5254381B2 (ja) 2011-02-23 2011-02-23 パターン形成方法
KR1020120015224A KR101343760B1 (ko) 2011-02-23 2012-02-15 패턴 형성 방법
TW101105510A TWI464544B (zh) 2011-02-23 2012-02-20 Pattern formation method
US13/402,400 US8808973B2 (en) 2011-02-23 2012-02-22 Method of forming pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011037273A JP5254381B2 (ja) 2011-02-23 2011-02-23 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2012174984A true JP2012174984A (ja) 2012-09-10
JP5254381B2 JP5254381B2 (ja) 2013-08-07

Family

ID=46653015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011037273A Expired - Fee Related JP5254381B2 (ja) 2011-02-23 2011-02-23 パターン形成方法

Country Status (4)

Country Link
US (1) US8808973B2 (ja)
JP (1) JP5254381B2 (ja)
KR (1) KR101343760B1 (ja)
TW (1) TWI464544B (ja)

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120526A (ja) * 2012-12-13 2014-06-30 Toshiba Corp パターン形成方法及びインプリント用テンプレートの製造方法
JP2014157974A (ja) * 2013-02-18 2014-08-28 Toshiba Corp ガイドパターンデータ補正方法、プログラム、及びパターン形成方法
JP2014192399A (ja) * 2013-03-27 2014-10-06 Jsr Corp パターン形成方法及びパターン形成用組成物
WO2014188806A1 (ja) * 2013-05-21 2014-11-27 Jsr株式会社 自己組織化リソグラフィープロセス及び下層膜形成用組成物
KR20150076097A (ko) 2013-12-26 2015-07-06 제이에스알 가부시끼가이샤 하지막 형성용 조성물 및 자기 조직화 리소그래피 방법
JP2015144262A (ja) * 2013-12-26 2015-08-06 Jsr株式会社 下地膜形成用組成物及び自己組織化リソグラフィープロセス
JP2015170723A (ja) * 2014-03-06 2015-09-28 Jsr株式会社 パターン形成方法及び自己組織化組成物
JP2015177009A (ja) * 2014-03-14 2015-10-05 株式会社東芝 パターン形成方法
JP2015201544A (ja) * 2014-04-08 2015-11-12 株式会社デンソー 機能膜を有する構造体の製造方法
KR20160024784A (ko) * 2014-08-26 2016-03-07 도오꾜오까고오교 가부시끼가이샤 상분리 구조를 포함하는 구조체의 제조 방법
JP2016518701A (ja) * 2013-03-15 2016-06-23 東京エレクトロン株式会社 誘導自己組織化リソグラフィ制御用多重工程ベーキング装置及び方法
JP2017505355A (ja) * 2013-12-06 2017-02-16 エルジー・ケム・リミテッド ブロック共重合体
US9690192B2 (en) 2014-04-21 2017-06-27 Jsr Corporation Composition for base, and directed self-assembly lithography method
US10081698B2 (en) 2013-12-06 2018-09-25 Lg Chem, Ltd. Block copolymer
US10087276B2 (en) 2013-12-06 2018-10-02 Lg Chem, Ltd. Block copolymer
US10150832B2 (en) 2013-12-06 2018-12-11 Lg Chem, Ltd. Block copolymer
US10160822B2 (en) 2013-12-06 2018-12-25 Lg Chem, Ltd. Monomer and block copolymer
US10184021B2 (en) 2013-12-06 2019-01-22 Lg Chem, Ltd. Block copolymer
US10196475B2 (en) 2013-12-06 2019-02-05 Lg Chem, Ltd. Block copolymer
US10196474B2 (en) 2013-12-06 2019-02-05 Lg Chem, Ltd. Block copolymer
US10202481B2 (en) 2013-12-06 2019-02-12 Lg Chem, Ltd. Block copolymer
US10202480B2 (en) 2013-12-06 2019-02-12 Lg Chem, Ltd. Block copolymer
KR20190024952A (ko) 2016-07-06 2019-03-08 제이에스알 가부시끼가이샤 막 형성용 조성물, 막 형성 방법 및 자기 조직화 리소그래피 프로세스
US10227437B2 (en) 2013-12-06 2019-03-12 Lg Chem, Ltd. Block copolymer
US10227438B2 (en) 2013-12-06 2019-03-12 Lg Chem, Ltd. Block copolymer
US10227436B2 (en) 2013-12-06 2019-03-12 Lg Chem, Ltd. Block copolymer
US10240035B2 (en) 2014-09-30 2019-03-26 Lg Chem, Ltd. Block copolymer
US10239980B2 (en) 2013-12-06 2019-03-26 Lg Chem, Ltd. Block copolymer
US10281820B2 (en) 2014-09-30 2019-05-07 Lg Chem, Ltd. Block copolymer
US10287430B2 (en) 2014-09-30 2019-05-14 Lg Chem, Ltd. Method of manufacturing patterned substrate
US10287429B2 (en) 2014-09-30 2019-05-14 Lg Chem, Ltd. Block copolymer
US10295908B2 (en) 2014-09-30 2019-05-21 Lg Chem, Ltd. Block copolymer
US10310378B2 (en) 2014-09-30 2019-06-04 Lg Chem, Ltd. Block copolymer
US10370529B2 (en) 2014-09-30 2019-08-06 Lg Chem, Ltd. Method of manufacturing patterned substrate
US10377894B2 (en) 2014-09-30 2019-08-13 Lg Chem, Ltd. Block copolymer
KR20200040668A (ko) 2018-10-10 2020-04-20 제이에스알 가부시끼가이샤 패턴 형성 방법 및 패턴화된 기판
US10633533B2 (en) 2014-09-30 2020-04-28 Lg Chem, Ltd. Block copolymer
US10703897B2 (en) 2014-09-30 2020-07-07 Lg Chem, Ltd. Block copolymer
WO2020189729A1 (ja) * 2019-03-18 2020-09-24 株式会社ニコン 露光システム、露光装置、及び露光方法
JP2020533210A (ja) * 2017-09-15 2020-11-19 エルジー・ケム・リミテッド 積層体
US11462405B2 (en) 2018-10-10 2022-10-04 Jsr Corporation Pattern-forming method and patterned substrate
US11603480B2 (en) 2018-08-03 2023-03-14 Jsr Corporation Composition for underlayer film formation, underlayer film for directed self-assembled film and forming method thereof, and directed self-assembly lithography process

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5484817B2 (ja) * 2009-08-04 2014-05-07 株式会社東芝 パターン形成方法及び半導体装置の製造方法
JP5802233B2 (ja) 2013-03-27 2015-10-28 株式会社東芝 パターン形成方法
JP6023010B2 (ja) * 2013-06-26 2016-11-09 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9287131B2 (en) * 2014-02-21 2016-03-15 Globalfoundries Inc. Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
US10141183B2 (en) * 2016-01-28 2018-11-27 Tokyo Electron Limited Methods of spin-on deposition of metal oxides
US11174360B2 (en) * 2016-11-30 2021-11-16 Lg Chem, Ltd. Laminate for patterned substrates
KR102399191B1 (ko) * 2017-11-09 2022-05-18 주식회사 엘지화학 적층체
CN108100989B (zh) * 2017-12-20 2019-12-10 武汉大学 一种微凹坑阵列结构加工方法
US12012473B2 (en) 2020-06-02 2024-06-18 Intel Corporation Directed self-assembly structures and techniques
DE102020131642A1 (de) * 2020-06-02 2021-12-02 Intel Corporation Strukturen und techniken der gerichteten selbstorganisation
US12002678B2 (en) 2020-09-25 2024-06-04 Intel Corporation Gate spacing in integrated circuit structures
KR102595510B1 (ko) * 2021-04-30 2023-10-27 포항공과대학교 산학협력단 기판의 표면장력을 조절하여 형성된 이중 나노 중공 패턴을 포함하는 이중 나노 중공 패턴 공중합체 박막 적층체 및 그의 제조방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005029779A (ja) * 1999-06-07 2005-02-03 Toshiba Corp パターン形成材料、パターン形成方法、多孔質構造体の製造方法、電気化学セル、多孔質カーボン構造体の製造方法、および多孔質カーボン構造体
WO2006112887A2 (en) * 2004-11-22 2006-10-26 Wisconsin Alumni Research Foundation Methods and compositions for forming aperiodic patterned copolymer films
JP2008036491A (ja) * 2006-08-03 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法及びモールド
JP2008055579A (ja) * 2006-09-01 2008-03-13 Lintec Corp ミクロ相分離構造物の製造方法
JP2008096596A (ja) * 2006-10-10 2008-04-24 Canon Inc パターン形成方法
US20090263628A1 (en) * 2008-04-21 2009-10-22 Millward Dan B Multi-Layer Method for Formation of Registered Arrays of Cylindrical Pores in Polymer Films
US20100279062A1 (en) * 2007-06-12 2010-11-04 Millward Dan B Alternating Self-Assembling Morphologies of Diblock Copolymers Controlled by Variations in Surfaces
WO2011039847A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 パターン形成方法
JP2012004434A (ja) * 2010-06-18 2012-01-05 Toshiba Corp パターン形成方法およびパターン形成装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746825B2 (en) * 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
CN101180579B (zh) * 2005-05-24 2012-06-27 日产化学工业株式会社 含有聚硅烷化合物的形成光刻用下层膜的组合物
JP5414011B2 (ja) * 2006-05-23 2014-02-12 国立大学法人京都大学 微細構造体、パターン媒体、及びそれらの製造方法
KR101355167B1 (ko) 2007-12-14 2014-01-28 삼성전자주식회사 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법
US8999492B2 (en) * 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
JP5651288B2 (ja) * 2008-03-25 2015-01-07 株式会社東芝 半導体発光素子及びその製造方法
JP2009298911A (ja) 2008-06-12 2009-12-24 Canon Inc ブロック共重合体および基板の加工方法
US8349203B2 (en) * 2009-09-04 2013-01-08 International Business Machines Corporation Method of forming self-assembled patterns using block copolymers, and articles thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005029779A (ja) * 1999-06-07 2005-02-03 Toshiba Corp パターン形成材料、パターン形成方法、多孔質構造体の製造方法、電気化学セル、多孔質カーボン構造体の製造方法、および多孔質カーボン構造体
WO2006112887A2 (en) * 2004-11-22 2006-10-26 Wisconsin Alumni Research Foundation Methods and compositions for forming aperiodic patterned copolymer films
JP2008036491A (ja) * 2006-08-03 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法及びモールド
JP2008055579A (ja) * 2006-09-01 2008-03-13 Lintec Corp ミクロ相分離構造物の製造方法
JP2008096596A (ja) * 2006-10-10 2008-04-24 Canon Inc パターン形成方法
US20100279062A1 (en) * 2007-06-12 2010-11-04 Millward Dan B Alternating Self-Assembling Morphologies of Diblock Copolymers Controlled by Variations in Surfaces
US20090263628A1 (en) * 2008-04-21 2009-10-22 Millward Dan B Multi-Layer Method for Formation of Registered Arrays of Cylindrical Pores in Polymer Films
WO2011039847A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 パターン形成方法
JP2012004434A (ja) * 2010-06-18 2012-01-05 Toshiba Corp パターン形成方法およびパターン形成装置

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120526A (ja) * 2012-12-13 2014-06-30 Toshiba Corp パターン形成方法及びインプリント用テンプレートの製造方法
JP2014157974A (ja) * 2013-02-18 2014-08-28 Toshiba Corp ガイドパターンデータ補正方法、プログラム、及びパターン形成方法
JP2016518701A (ja) * 2013-03-15 2016-06-23 東京エレクトロン株式会社 誘導自己組織化リソグラフィ制御用多重工程ベーキング装置及び方法
JP2014192399A (ja) * 2013-03-27 2014-10-06 Jsr Corp パターン形成方法及びパターン形成用組成物
WO2014188806A1 (ja) * 2013-05-21 2014-11-27 Jsr株式会社 自己組織化リソグラフィープロセス及び下層膜形成用組成物
US10202481B2 (en) 2013-12-06 2019-02-12 Lg Chem, Ltd. Block copolymer
US10253130B2 (en) 2013-12-06 2019-04-09 Lg Chem, Ltd. Block copolymer
US10227438B2 (en) 2013-12-06 2019-03-12 Lg Chem, Ltd. Block copolymer
US10227437B2 (en) 2013-12-06 2019-03-12 Lg Chem, Ltd. Block copolymer
US10202480B2 (en) 2013-12-06 2019-02-12 Lg Chem, Ltd. Block copolymer
US10184021B2 (en) 2013-12-06 2019-01-22 Lg Chem, Ltd. Block copolymer
US10239980B2 (en) 2013-12-06 2019-03-26 Lg Chem, Ltd. Block copolymer
US10227436B2 (en) 2013-12-06 2019-03-12 Lg Chem, Ltd. Block copolymer
JP2017505355A (ja) * 2013-12-06 2017-02-16 エルジー・ケム・リミテッド ブロック共重合体
US10196474B2 (en) 2013-12-06 2019-02-05 Lg Chem, Ltd. Block copolymer
US10081698B2 (en) 2013-12-06 2018-09-25 Lg Chem, Ltd. Block copolymer
US10087276B2 (en) 2013-12-06 2018-10-02 Lg Chem, Ltd. Block copolymer
US10196475B2 (en) 2013-12-06 2019-02-05 Lg Chem, Ltd. Block copolymer
US10150832B2 (en) 2013-12-06 2018-12-11 Lg Chem, Ltd. Block copolymer
US10160822B2 (en) 2013-12-06 2018-12-25 Lg Chem, Ltd. Monomer and block copolymer
US9557644B2 (en) 2013-12-26 2017-01-31 Jsr Corporation Base film-forming composition, and directed self-assembly lithography method
KR20150076097A (ko) 2013-12-26 2015-07-06 제이에스알 가부시끼가이샤 하지막 형성용 조성물 및 자기 조직화 리소그래피 방법
JP2015144262A (ja) * 2013-12-26 2015-08-06 Jsr株式会社 下地膜形成用組成物及び自己組織化リソグラフィープロセス
JP2015170723A (ja) * 2014-03-06 2015-09-28 Jsr株式会社 パターン形成方法及び自己組織化組成物
JP2015177009A (ja) * 2014-03-14 2015-10-05 株式会社東芝 パターン形成方法
JP2015201544A (ja) * 2014-04-08 2015-11-12 株式会社デンソー 機能膜を有する構造体の製造方法
US9690192B2 (en) 2014-04-21 2017-06-27 Jsr Corporation Composition for base, and directed self-assembly lithography method
US10146130B2 (en) 2014-04-21 2018-12-04 Jsr Corporation Composition for base, and directed self-assembly lithography method
JP2016043336A (ja) * 2014-08-26 2016-04-04 東京応化工業株式会社 相分離構造を含む構造体の製造方法
KR20160024784A (ko) * 2014-08-26 2016-03-07 도오꾜오까고오교 가부시끼가이샤 상분리 구조를 포함하는 구조체의 제조 방법
KR102410699B1 (ko) * 2014-08-26 2022-06-17 도오꾜오까고오교 가부시끼가이샤 상분리 구조를 포함하는 구조체의 제조 방법
US10295908B2 (en) 2014-09-30 2019-05-21 Lg Chem, Ltd. Block copolymer
US10703897B2 (en) 2014-09-30 2020-07-07 Lg Chem, Ltd. Block copolymer
US10287430B2 (en) 2014-09-30 2019-05-14 Lg Chem, Ltd. Method of manufacturing patterned substrate
US10287429B2 (en) 2014-09-30 2019-05-14 Lg Chem, Ltd. Block copolymer
US10240035B2 (en) 2014-09-30 2019-03-26 Lg Chem, Ltd. Block copolymer
US10310378B2 (en) 2014-09-30 2019-06-04 Lg Chem, Ltd. Block copolymer
US10370529B2 (en) 2014-09-30 2019-08-06 Lg Chem, Ltd. Method of manufacturing patterned substrate
US10377894B2 (en) 2014-09-30 2019-08-13 Lg Chem, Ltd. Block copolymer
US10281820B2 (en) 2014-09-30 2019-05-07 Lg Chem, Ltd. Block copolymer
US10633533B2 (en) 2014-09-30 2020-04-28 Lg Chem, Ltd. Block copolymer
US11460767B2 (en) 2016-07-06 2022-10-04 Jsr Corporation Composition for film formation, film-forming method and directed self-assembly lithography process
KR20190024952A (ko) 2016-07-06 2019-03-08 제이에스알 가부시끼가이샤 막 형성용 조성물, 막 형성 방법 및 자기 조직화 리소그래피 프로세스
JP2020533210A (ja) * 2017-09-15 2020-11-19 エルジー・ケム・リミテッド 積層体
JP7069471B2 (ja) 2017-09-15 2022-05-18 エルジー・ケム・リミテッド 積層体
US11530283B2 (en) 2017-09-15 2022-12-20 Lg Chem, Ltd. Laminate
US11603480B2 (en) 2018-08-03 2023-03-14 Jsr Corporation Composition for underlayer film formation, underlayer film for directed self-assembled film and forming method thereof, and directed self-assembly lithography process
KR20200040668A (ko) 2018-10-10 2020-04-20 제이에스알 가부시끼가이샤 패턴 형성 방법 및 패턴화된 기판
US11462405B2 (en) 2018-10-10 2022-10-04 Jsr Corporation Pattern-forming method and patterned substrate
WO2020189729A1 (ja) * 2019-03-18 2020-09-24 株式会社ニコン 露光システム、露光装置、及び露光方法
CN113574459A (zh) * 2019-03-18 2021-10-29 株式会社尼康 曝光系统、曝光装置以及曝光方法
CN113574459B (zh) * 2019-03-18 2023-10-03 株式会社尼康 曝光系统、曝光装置以及曝光方法

Also Published As

Publication number Publication date
TW201250409A (en) 2012-12-16
KR20120096888A (ko) 2012-08-31
US20120214094A1 (en) 2012-08-23
KR101343760B1 (ko) 2013-12-19
TWI464544B (zh) 2014-12-11
JP5254381B2 (ja) 2013-08-07
US8808973B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
JP5254381B2 (ja) パターン形成方法
JP5318217B2 (ja) パターン形成方法
JP5300799B2 (ja) パターン形成方法及びポリマーアロイ下地材料
JP5694109B2 (ja) パターン形成方法
US9177818B2 (en) Pattern formation method and block copolymer
US8636914B2 (en) Method of forming pattern
KR102394042B1 (ko) 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
US8828493B2 (en) Methods of directed self-assembly and layered structures formed therefrom
US9285682B2 (en) Pre-patterned hard mask for ultrafast lithographic imaging
US8623458B2 (en) Methods of directed self-assembly, and layered structures formed therefrom
US8734904B2 (en) Methods of forming topographical features using segregating polymer mixtures
TWI535770B (zh) 用於導向自組裝嵌段共聚物之中性層組合物及其方法
WO2011073013A1 (en) Methods of directed self-assembly with 193 - nm immersion lithography and layered structures formed therefrom
EP3500637B1 (en) Polymer compositions for self-assembly applications
CN110416068A (zh) 半导体装置的形成方法
JP2016173415A (ja) パターン形成方法
US9891522B2 (en) Method and composition of a chemically amplified copolymer resist
Takei et al. Development of spin-on hard mask materials under resist in nano imprint lithography

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130417

R151 Written notification of patent or utility model registration

Ref document number: 5254381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees