JP2014168001A - 基板処理方法、プログラム及びコンピュータ記憶媒体。 - Google Patents
基板処理方法、プログラム及びコンピュータ記憶媒体。 Download PDFInfo
- Publication number
- JP2014168001A JP2014168001A JP2013039666A JP2013039666A JP2014168001A JP 2014168001 A JP2014168001 A JP 2014168001A JP 2013039666 A JP2013039666 A JP 2013039666A JP 2013039666 A JP2013039666 A JP 2013039666A JP 2014168001 A JP2014168001 A JP 2014168001A
- Authority
- JP
- Japan
- Prior art keywords
- polymer
- block copolymer
- wafer
- substrate processing
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】ウェハ上にレジストパターンを形成し(工程S3)、レジストパターン形成後の基板に対して前記ブロック共重合体を塗布する(工程S4)。次いで、ブロック共重合体が塗布された基板を加熱処理して、当該ブロック共重合体を親水性ポリマーと疎水性ポリマーに相分離させる。ポリマーを分離させる加熱処理においては、ウェハ上に塗布されたブロック共重合体に含まれる当該ブロック共重合体の溶剤の濃度を所定の濃度に調整する。
【選択図】図9
Description
エッチング処理装置でドライエッチングにより第2のポリマーを除去した後に、再度第1のポリマー400の除去のためにウェハWをエッチング処理装置から基板処理システム1に搬送する必要がない。
30 現像装置
31 洗浄装置
32 反射防止膜形成装置
33 中性層形成装置
34 レジスト塗布装置
35 ブロック共重合体塗布装置
40 熱処理装置
156 ブロック共重合体供給ユニット
190 ミキサー
300 制御部
400 第1のポリマー
401 第2のポリマー
410 反射防止膜
411 レジストパターン
412 ブロック共重合体
W ウェハ
W0 塗布面
Claims (7)
- 極性を有する第1のポリマーと、極性を有さない第2のポリマーとを含むブロック共重合体を用いて、基板を処理する方法であって、
基板上に塗布膜を形成し、当該塗布膜により、平面視において直線状のライン部と直線状のスペース部を有するガイドパターンを形成するガイドパターン形成工程と、
前記ガイドパターン形成後の基板に対して前記ブロック共重合体を塗布するブロック共重合体塗布工程と、
前記ブロック共重合体を前記第1のポリマーと前記第2のポリマーに相分離させるポリマー分離工程と、
前記相分離したブロック共重合体から、前記第1のポリマーを選択的に除去するポリマー除去工程を有し、
前記ブロック共重合体塗布工程において塗布される前記ブロック共重合体の膜厚は、
(1)前記ガイドパターンのスペース部から露出する露出面が極性を有する場合、相分離後の前記第1のポリマーと前記第2のポリマーによるパターンピッチの1倍〜1.5倍
(2)前記ガイドパターンのスペース部から露出する露出面が極性を有しない場合、相分離後の前記第1のポリマーと前記第2のポリマーによるパターンピッチの0.5倍〜1倍
であり、
前記ブロック共重合体における前記第1のポリマーの分子量の比率は、20%〜40%であることを特徴とする、基板処理方法。 - 前記第1のポリマーは、前記第2のポリマー内において、円柱状又は半円柱状に、前記基板の上面と平行且つ前記ガイドパターンのライン部と平行に配列し、
前記スペース部の幅は、前記円柱状又は半円柱状の前記第1のポリマーの直径よりも大きいことを特徴とする、請求項1に記載の基板処理方法。 - 前記ガイドパターンのスペース部から露出する露出面が極性を有しない場合であって且つブロック共重合体塗布工程において塗布される前記ブロック共重合体の膜厚がパターンピッチの1倍である場合、又は前記ガイドパターンのスペース部から露出する露出面が極性を有する場合であって且つブロック共重合体塗布工程において塗布される前記ブロック共重合体の膜厚がパターンピッチの1.5倍である場合、
前記ポリマー除去工程においては、前記第1のポリマーと第2のポリマーが相分離した後の基板にエネルギー線を照射し、次いで、基板に所定の処理液を供給することで、前記第1のポリマーを溶解除去することを特徴とする、請求項1または2のいずれかに記載の基板処理方法。 - 前記ガイドパターンのスペース部から露出する露出面は極性を有し、
前記露出面は、シリコン酸化膜、又は前記塗布膜の下面に形成された反射防止膜のいずれかであることを特徴とする、請求項1〜3のいずれかに記載の基板処理方法。 - 前記第1のポリマーはポリメタクリル酸メチルであり、
前記第2のポリマーはポリスチレンであることを特徴とする、請求項1〜4のいずれかに記載の基板処理方法。 - 請求項1〜5のいずれかに記載の基板処理方法を基板処理システムによって実行させるために、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラム。
- 請求項6に記載のプログラムを格納した読み取り可能なコンピュータ記憶媒体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013039666A JP5837525B2 (ja) | 2013-02-28 | 2013-02-28 | 基板処理方法、プログラム及びコンピュータ記憶媒体 |
TW103105856A TW201503230A (zh) | 2013-02-28 | 2014-02-21 | 基板處理方法、程式及電腦記憶媒體 |
PCT/JP2014/054686 WO2014133004A1 (ja) | 2013-02-28 | 2014-02-26 | 基板処理方法及びコンピュータ記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013039666A JP5837525B2 (ja) | 2013-02-28 | 2013-02-28 | 基板処理方法、プログラム及びコンピュータ記憶媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014168001A true JP2014168001A (ja) | 2014-09-11 |
JP2014168001A5 JP2014168001A5 (ja) | 2015-03-19 |
JP5837525B2 JP5837525B2 (ja) | 2015-12-24 |
Family
ID=51428266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013039666A Active JP5837525B2 (ja) | 2013-02-28 | 2013-02-28 | 基板処理方法、プログラム及びコンピュータ記憶媒体 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5837525B2 (ja) |
TW (1) | TW201503230A (ja) |
WO (1) | WO2014133004A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9685331B1 (en) | 2016-02-29 | 2017-06-20 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and pattern forming method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9396958B2 (en) * | 2014-10-14 | 2016-07-19 | Tokyo Electron Limited | Self-aligned patterning using directed self-assembly of block copolymers |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008036491A (ja) * | 2006-08-03 | 2008-02-21 | Nippon Telegr & Teleph Corp <Ntt> | パターン形成方法及びモールド |
JP2012004434A (ja) * | 2010-06-18 | 2012-01-05 | Toshiba Corp | パターン形成方法およびパターン形成装置 |
JP2012064783A (ja) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | 微細パターンの形成方法 |
JP2012109322A (ja) * | 2010-11-15 | 2012-06-07 | Toshiba Corp | パターン形成方法 |
JP2012108369A (ja) * | 2010-11-18 | 2012-06-07 | Toshiba Corp | パターン形成方法 |
-
2013
- 2013-02-28 JP JP2013039666A patent/JP5837525B2/ja active Active
-
2014
- 2014-02-21 TW TW103105856A patent/TW201503230A/zh unknown
- 2014-02-26 WO PCT/JP2014/054686 patent/WO2014133004A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008036491A (ja) * | 2006-08-03 | 2008-02-21 | Nippon Telegr & Teleph Corp <Ntt> | パターン形成方法及びモールド |
JP2012004434A (ja) * | 2010-06-18 | 2012-01-05 | Toshiba Corp | パターン形成方法およびパターン形成装置 |
JP2012064783A (ja) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | 微細パターンの形成方法 |
JP2012109322A (ja) * | 2010-11-15 | 2012-06-07 | Toshiba Corp | パターン形成方法 |
JP2012108369A (ja) * | 2010-11-18 | 2012-06-07 | Toshiba Corp | パターン形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9685331B1 (en) | 2016-02-29 | 2017-06-20 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and pattern forming method |
Also Published As
Publication number | Publication date |
---|---|
TW201503230A (zh) | 2015-01-16 |
JP5837525B2 (ja) | 2015-12-24 |
WO2014133004A1 (ja) | 2014-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5919210B2 (ja) | 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム | |
JP2014187103A (ja) | 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体 | |
JP2014027228A (ja) | 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム | |
JP5881565B2 (ja) | 基板処理方法、プログラム及びコンピュータ記憶媒体 | |
JP6081728B2 (ja) | 基板処理方法、コンピュータ記憶媒体及び基板処理システム | |
KR20160025515A (ko) | 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템 | |
JP5837525B2 (ja) | 基板処理方法、プログラム及びコンピュータ記憶媒体 | |
KR102510734B1 (ko) | 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템 | |
JP6045482B2 (ja) | 表面処理装置、表面処理方法、プログラム及びコンピュータ記憶媒体 | |
KR102268930B1 (ko) | 기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템 | |
JP5847738B2 (ja) | 基板処理方法、プログラム及びコンピュータ記憶媒体 | |
JP2014063908A (ja) | 基板処理システム | |
KR102657313B1 (ko) | 기판 처리 방법 및 컴퓨터 기억 매체 | |
JP6494446B2 (ja) | 基板処理方法、プログラム及びコンピュータ記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5837525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |