JP6129773B2 - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP6129773B2 JP6129773B2 JP2014052138A JP2014052138A JP6129773B2 JP 6129773 B2 JP6129773 B2 JP 6129773B2 JP 2014052138 A JP2014052138 A JP 2014052138A JP 2014052138 A JP2014052138 A JP 2014052138A JP 6129773 B2 JP6129773 B2 JP 6129773B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pinning
- polymer
- pattern
- pmma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 43
- 230000007261 regionalization Effects 0.000 title description 17
- 229920000642 polymer Polymers 0.000 claims description 37
- 238000006386 neutralization reaction Methods 0.000 claims description 33
- 229920001400 block copolymer Polymers 0.000 claims description 19
- 238000010894 electron beam technology Methods 0.000 claims description 18
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 63
- 239000004926 polymethyl methacrylate Substances 0.000 description 63
- 239000004793 Polystyrene Substances 0.000 description 44
- 241000446313 Lamella Species 0.000 description 10
- 238000001459 lithography Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002408 directed self-assembly Methods 0.000 description 3
- 230000003472 neutralizing effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XLLIQLLCWZCATF-UHFFFAOYSA-N 2-methoxyethyl acetate Chemical compound COCCOC(C)=O XLLIQLLCWZCATF-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229920000390 Poly(styrene-block-methyl methacrylate) Polymers 0.000 description 1
- 239000002202 Polyethylene glycol Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001223 polyethylene glycol Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Materials For Photolithography (AREA)
Description
本発明の実施形態は、パターン形成方法に関する。
半導体装置のリソグラフィ技術として、ＤＳＡ（Directed Self-Assembly）を用いた方法が提案されている。
しかしながら、ＤＳＡを用いた従来の方法では、工程が長くなるといった問題や、所望のパターンを形成することが難しいといった問題があった。
したがって、短い工程で所望のパターンを形成することが可能なリソグラフィ方法が望まれている。
短い工程で所望のパターンを形成することが可能なリソグラフィ方法を有するパターン形成方法を提供する。
実施形態に係るパターン形成方法は、下地領域上に、第１のポリマー及び第２のポリマーに対して親和性を有する中性化膜を形成する工程と、前記中性化膜の第１の領域にエネルギー線を照射して、前記第１のポリマーに対して親和性を有する第１のピニング部を形成する工程と、前記第１のピニング部を含む前記中性化膜上に前記第１のポリマー及び前記第２のポリマーを含むブロックコポリマー膜を形成する工程と、前記ブロックコポリマー膜に対して所定の処理を施してミクロ相分離を行うことにより、前記第１のピニング部上に、前記第１のポリマーで形成された第１の部分及び第２の部分と、前記第１の部分と前記第２の部分との間に設けられ且つ前記第２のポリマーで形成された第３の部分とを有するパターンを形成する工程と、前記第１及び第２の部分を除去する、又は前記第３の部分を除去する工程と、を備える。
以下、実施形態を図面を参照して説明する。
（実施形態１）
図１〜図８は、本実施形態に係るパターン形成方法を模式的に示した断面図である。本実施形態の方法は、半導体装置におけるラインアンドスペースパターンを形成する際に適用可能である。
図１〜図８は、本実施形態に係るパターン形成方法を模式的に示した断面図である。本実施形態の方法は、半導体装置におけるラインアンドスペースパターンを形成する際に適用可能である。
まず、図１に示すように、半導体基板（図示せず）上に、被加工膜１０として厚さ１００ｎｍ程度のシリコン酸化膜を形成する。このシリコン酸化膜１０上に、厚さ１５０ｎｍ程度のスピンオンカーボン膜（ＳＯＣ膜）１２を形成する。さらに、ＳＯＣ膜１２上に、厚さ３５ｎｍ程度のスピンオングラス膜（ＳＯＧ膜）１４を形成する。
次に、下地領域となるＳＯＧ膜１４上に、厚さ６ｎｍ程度の中性化膜１６を形成する。具体的には、ポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）に０．０５ｗｔ％のＰ（Ｓ−ｒ−ＭＭＡ）−ＯＨ（hydroxy terminated poly(styrene-random -methyl methacrylate)）を溶解させた溶液を用意し、この溶液を１５００ｒｐｍで回転させてＳＯＧ膜１４上に塗布する。さらに、２４０℃で１分間、加熱する。これにより、ＳＯＧ膜１４上に、厚さ６ｎｍ程度の中性化膜１６が形成される。この中性化膜１６は、後述するＰＭＭＡ（polymethyl methacrylate, 第１のポリマー）及びＰＳ（polystyrene, 第２のポリマー）に対して親和性を有している。
次に、図２に示すように、中性化膜１６上に厚さ１００ｎｍ程度のポジ型レジストを塗布する。続いて、ＡｒＦエキシマレーザを用いた液浸露光（露光量１５ｍＪ／ｃｍ2 ）によってポジ型レジストを露光する。さらに、ＴＭＡＨ液を用いて現像を行い、レジストパターン１８を形成する。このレジストパターン１８は、ピッチ４５ｎｍのラインアンドスペースパターン（Ｌ／Ｓパターン）を含んでいる。
次に、図３に示すように、レジストパターン１８をマスクとして用いて、中性化膜１６をエッチングし、中性化膜１６の膜厚を薄くする。具体的には、酸素（Ｏ2 ）ガスを用いたＲＩＥ（reactive ion etching）によって中性化膜１６を薄くする。このように、予め形成された予備的な中性化膜１６を薄くすることにより、中性化膜１６の膜厚の薄い領域１６ａ（第１の領域）、１６ｂ（第２の領域）及び１６ｃが形成される。
次に、図４に示すように、レジストパターン１８及びカバーマスク２０をマスクとして用いて、中性化膜の領域１６ａ及び１６ｂにエネルギー線２２を照射する。具体的には、エネルギー線として電子線（ＥＢ）２２を用い、電圧８００Ｖ及び電流５ｐＡの条件で電子線照射を行う。カバーマスク２０は、中性化膜の領域１６ｃの上方に配置されており、領域１６ｃには電子線２２は照射されない。この電子線照射により、領域１６ａ及び１６ｂには、ＰＭＭＡ（第１のポリマー）に対して親和性を有するピニング部１６ｄ（第１のピニング部）及びピニング部１６ｅ（第２のピニング部）が形成される。
次に、図５に示すように、レジストパターン１８をＰＧＭＥＡシンナーを用いて除去する。このとき、中性化膜の領域１６ｃの膜厚は薄いため、領域１６ｃもＰＧＭＥＡシンナーによって除去される。中性化膜の領域（ピニング部）１６ｄ及び１６ｅは、電子線照射によって改質されているため、除去されずに残る。
次に、図６に示すように、ピニング部１６ｄ及び１６ｅを含む中性化膜１６上にブロックコポリマー膜２４を形成する。このブロックコポリマー膜２４には、ＰＭＭＡ（第１のポリマー）及びＰＳ（第２のポリマー）が含まれている。具体的には、ＰＭＭＡとＰＳとの体積組成比が１：１であるＰＳ−ｂ−ＰＭＭＡ（poly(styrene-block-methyl methacrylate)）を、ＰＧＭＥＡ溶液によって１．０ｗｔ％に調整し、調整後の溶液を１５００ｒｐｍで回転させて厚さ４５ｎｍで塗布する。
次に、図７に示すように、ブロックコポリマー膜２４対して所定の処理として熱処理を施す。具体的には、まず、１１０℃で６０秒間のベーク処理を行う。さらに、窒素（Ｎ2 ）ガス雰囲気下において、２４０℃で２分間のアニール処理を行う。このような処理を行うことにより、ブロックコポリマー膜２４に対してミクロ相分離が行われる。
具体的には、ピニング部１６ｄ及びピニング部１６ｅ上には、ＰＭＭＡで形成されたＰＭＭＡ部分（第１の部分、第２の部分、第４の部分、第５の部分）２６ａと、ＰＳで形成されたＰＳ部分（第３の部分、第６の部分）２８ａとを有するパターンが形成される。ＰＳ部分２８ａは、２つのＰＭＭＡ部分２６ａ間に設けられる。また、ピニング部１６ｄとピニング部１６ｅとの間の中性化膜１６の領域上には、ＰＳで形成されたＰＳ部分（第７の部分、第８の部分）２８ｂと、ＰＭＭＡで形成されたＰＭＭＡ部分（第９の部分）２６ｂとを有するパターンが形成される。ＰＭＭＡ部分２６ｂは、２つのＰＳ部分２８ｂ間に設けられる。
また、ピニング部１６ｄ及びピニング部１６ｅの外側の所定領域には、水平ラメラ配向部３０が形成される。水平ラメラ配向部３０では、ＰＭＭＡ部分２６ｃとＰＳ部分２８ｃとが交互に積層されている。
また、水平ラメラ配向部３０に隣接した領域には、ＰＭＭＡ部分２６ｄ及びＰＳ部分２８ｄで形成された領域が形成される。
上述した図７の構造について、詳しく説明する。
上述した中性化膜１６は、ＰＭＭＡの成分及びＰＳの成分を含んでいる。そのため、中性化膜の水接触角（８０度程度）は、ＰＭＭＡの水接触角（７０度程度）とＰＳの水接触角（９０度程度）の中間である。したがって、ＰＭＭＡ及びＰＳはいずれも、中性化膜に対して親和性を有している。ところが、中性化膜に電子線を照射してＰＭＭＡ親和性となるように中性化膜の表面を改質すると、電子線が照射された中性化膜表面（ピニング部）には、ＰＭＭＡが優先的に付着することになる。
ブロックコポリマーの１単位は、ＰＭＭＡの分子とＰＳの分子とが結合された状態である。そのため、ピニング部にＰＭＭＡが優先的に付着する際に、ＰＭＭＡに結合しているＰＳも付着する。その際、ＰＭＭＡが、ピニング部の端部に付着する。また、ＰＭＭＡにはＰＭＭＡが結合し、ＰＳにはＰＳが結合する。その結果、図９に示すように、ピニング部１６ｄ及びピニング部１６ｅでは、「ＰＭＭＡ−ＰＭＭＡ−ＰＳ−ＰＳ−ＰＭＭＡ−ＰＭＭＡ」という配列が得られる。また、ピニング部１６ｄとピニング部１６ｅとの間の中性化膜１６では、「ＰＳ−ＰＳ−ＰＭＭＡ−ＰＭＭＡ−ＰＳ−ＰＳ」という配列が得られる。
したがって、ＰＭＭＡ及びＰＳの長さとピニング部の幅との関係、及び隣接するピニング部間の間隔を最適化しておけば、図７に示すようなＰＭＭＡ及びＰＳの配列を実現することが可能である。
一方、中性化膜の領域１６ｃ（図３参照）が除去された領域では、下地膜（ＳＯＧ膜１４）が露出している。その結果、中性化膜の領域１６ｃが除去された領域には、ＰＭＭＡ相が最下層になる水平ラメラ配向部３０が形成される。
以上のようにして、図７に示すような構造が得られる。
次に、図８に示すように、酸素（Ｏ2 ）を用いたＲＩＥによってＰＭＭＡ部分２６ａ、２６ｂ、２６ｃ及び２６ｄを除去し、ＰＳ部分２８ａ、２８ｂ、２８ｃ及び２８ｄを残す。これにより、ハーフピッチが１５ｎｍのラインアンドスペースパターン（Ｌ／Ｓパターン）が得られる。
その後の工程は、図示しないが、ＰＳ部分２８ａ、２８ｂ、２８ｃ及び２８ｄをマスクとして用いて、ＳＯＧ膜１４及びＳＯＣ膜１２をエッチングする。これにより、ＰＳ部分２８ａ、２８ｂ、２８ｃ及び２８ｄのパターンが、ＳＯＧ膜１４及びＳＯＣ膜１２に転写される。さらに、ＳＯＧ膜１４及びＳＯＣ膜１２のパターンをマスクとして用いて披加工膜１０をエッチングすることで、ラインアンドスペースパターン（Ｌ／Ｓパターン）が得られる。
以上のように、本実施形態によれば、中性化膜１６に電子線等のエネルギー線を照射して、ＰＭＭＡに対して親和性を有するピニング部１６ｄ及び１６ｅを形成しておく。そして、ＰＭＭＡ（第１のポリマー）及びＰＳ（第２のポリマー）含むブロックコポリマー膜２４に対して所定の処理（熱処理）を施すことにより、ピニング部１６ｄ及び１６ｅに優先的にＰＭＭＡを付着させることができる。その結果、ピニング部１６ｄ及び１６ｅの幅、及びピニング部１６ｄとピニング部１６ｅとの間隔を最適化しておくことにより、ＰＭＭＡ部分とＰＳ部分とが交互に配置されたパターンを形成することができる。したがって、このようなパターンを形成した後、ＰＭＭＡ部分を選択的に除去してＰＳ部分を残すことで、少ない工程で微細なパターン（ラインアンドスペースパターン）を形成することが可能である。
また、中性化膜１６の膜厚を薄くしておくことにより、水平ラメラ配向部が形成される領域の中性化膜を除去することが可能であり、効率的に水平ラメラ配向部を形成することが可能である。この水平ラメラ配向部を形成しておくことで、ラインアンドスペースパターン以外のパターン（例えば周辺回路パターン）を水平ラメラ配向部に形成することが可能である。
なお、上述した実施形態では、ピニング部１６ｄ及び１６ｅを電子線照射によってＰＭＭＡ親和性にしているが、ＰＳ親和性に改質してもよい。また、ピニング部１６ｄとピニング部１６ｅとの間の中性化膜１６を電子線照射によってＰＳ親和性やＰＭＭＡ親和性に改質してピニング部としてもよい。
また、上述した実施形態では、図８の工程において、ＰＭＭＡ部分２６ａ、２６ｂ、２６ｃ及び２６ｄを除去して、ＰＳ部分２８ａ、２８ｂ、２８ｃ及び２８ｄを残すようにしたが、ＰＳ部分２８ａ、２８ｂ、２８ｃ及び２８ｄを除去して、ＰＭＭＡ部分２６ａ、２６ｂ、２６ｃ及び２６ｄを残すようにしてもよい。
また、上述した実施形態では、図３の工程において、中性化膜１６を薄くして領域１６ａ、１６ｂ及び１６ｃを形成しているが、水平ラメラ配向部３０を形成する必要がなければ、中性化膜１６を薄くしなくてもよい。このような場合でも、図４の工程で示したように、電子線２２を照射することでピニング部を形成することができ、上述した実施形態と同様のラインアンドスペースパターンを形成することが可能である。
（実施形態２）
図１０〜図１７は、本実施形態に係るパターン形成方法を模式的に示した断面図である。なお、基本的な方法は、上述した第１の実施形態と同様であるため、第１の実施形態で説明した事項の説明は省略する。本実施形態の方法は、半導体装置におけるホールパターンを形成する際に適用可能である。
図１０〜図１７は、本実施形態に係るパターン形成方法を模式的に示した断面図である。なお、基本的な方法は、上述した第１の実施形態と同様であるため、第１の実施形態で説明した事項の説明は省略する。本実施形態の方法は、半導体装置におけるホールパターンを形成する際に適用可能である。
まず、図１０に示すように、第１の実施形態と同様にして、半導体基板（図示せず）上に、被加工膜１０、スピンオンカーボン膜（ＳＯＣ膜）１２、スピンオングラス膜（ＳＯＧ膜）１４を形成する。さらに、ＳＯＧ膜１４上に、ＰＭＭＡ及びＰＳに対して親和性を有する中性化膜１６を形成する。
次に、図１１に示すように、第１の実施形態と同様にして、中性化膜１６上にレジストパターン１８を形成する。このレジストパターン１８は、ホールパターンを含んでいる。
次に、図１２に示すように、第１の実施形態と同様にして、レジストパターン１８をマスクとして用いて中性化膜１６をエッチングし、中性化膜１６の膜厚を薄くする。その結果、中性化膜１６の膜厚の薄い領域１６ｇ（第１の領域）及び１６ｈ（第２の領域）が形成される。
次に、図１３に示すように、第１の実施形態と同様にして、レジストパターン１８をマスクとして用いて、中性化膜の領域１６ｇ及び１６ｈにエネルギー線２２を照射する。この電子線照射により、領域１６ｇ及び１６ｈには、ＰＭＭＡに対して親和性を有するピニング部１６ｉ（第１のピニング部）及びピニング部１６ｊ（第２のピニング部）が形成される。
次に、図１４に示すように、第１の実施形態と同様にして、レジストパターン１８を除去する。図１８は、図１４に対応した平面図である。図１８のＡ−Ａ線に沿った断面が図１４に対応する。図１４及び図１８に示すように、ピニング部１６ｉ及び１６ｊは、中性化膜１６によって囲まれている。
次に、図１５に示すように、第１の実施形態と同様にして、ピニング部１６ｉ及び１６ｊを含む中性化膜１６上に、ＰＭＭＡ（第１のポリマー）及びＰＳ（第２のポリマー）を含んだブロックコポリマー膜２４を形成する。
次に、図１６に示すように、第１の実施形態と同様にして、ブロックコポリマー膜２４対して所定の処理（熱処理）を施す。これにより、ブロックコポリマー膜２４に対してミクロ相分離が行われる。
具体的には、ピニング部１６ｉ上、ピニング部１６ｊ上、及びピニング部１６ｉとピニング部１６ｊとの間の部分であってピニング部１６ｉ及びピニング部１６ｊから離間した部分上に、ＰＭＭＡで形成されたパターンが形成される。すなわち、ピニング部１６ｉ及び１６ｊ上にＰＭＭＡ部分２６ｆが形成され、２つのＰＭＭＡ部分２６ｆの中間にＰＭＭＡ部分２６ｇが形成される。また、ＰＭＭＡ部分２６ｆ及び２６ｇの周囲には、ＰＳ部分２８ｆが形成される。
すでに述べたように、電子線が照射された中性化膜表面（ピニング部）に対して、ＰＭＭＡは親和性を有するが、ＰＳは親和性を有さない或いは親和性が低い。そのため、ピニング部には、ＰＭＭＡが優先的に付着する。したがって、ピニング部１６ｉ及び１６ｊの大きさ（直径）を最適化しておけば、図１９（図１６に対応した平面図）に示すように、ピニング部１６ｉ及び１６ｊ上には、ＰＭＭＡのみが付着して、ＰＭＭＡ部分２６ｆが形成される。また、ブロックコポリマーの１単位は、ＰＭＭＡの分子とＰＳの分子とが結合された状態である。そのため、ピニング部１６ｉ及び１６ｊ上にＰＭＭＡが優先的に付着する際に、ＰＭＭＡに結合しているＰＳは、ピニング部１６ｉの周囲及びピニング部１６ｊの周囲の中性化膜１６の表面に付着する。
また、ピニング部１６ｉとピニング部１６ｊとの間隔を最適化しておくことにより、ピニング部１６ｉとピニング部１６ｊとの間の部分上にＰＭＭＡ部分２６ｇを形成することができる。具体的には、互いに近接する４つのピニング部の中央の部分上にＰＭＭＡ部分２６ｇが形成される。
以上のようにして、図１６に示すような構造が得られる。
次に、図１７に示すように、第１の実施形態と同様にして、ＰＭＭＡ部分２６ｆ及び２６ｇを除去し、ＰＳ部分２８ｆを残す。これにより、図１１の工程で形成されたホールパターンのピッチの半分のピッチを有するホールパターンが得られる。
その後の工程は、図示しないが、ＰＳ部分２８ｆをマスクとして用いて、ＳＯＧ膜１４及びＳＯＣ膜１２をエッチングする。これにより、ＰＳ部分２８ｆのパターンが、ＳＯＧ膜１４及びＳＯＣ膜１２に転写される。さらに、ＳＯＧ膜１４及びＳＯＣ膜１２のパターンをマスクとして用いて披加工膜１０をエッチングすることで、ホールパターンが得られる。
以上のように、本実施形態によれば、中性化膜１６に電子線等のエネルギー線を照射して、ＰＭＭＡに対して親和性を有するピニング部１６ｉ及び１６ｊを形成しておく。そして、ＰＭＭＡ（第１のポリマー）及びＰＳ（第２のポリマー）含むブロックコポリマー膜２４に対して所定の処理（熱処理）を施すことにより、ピニング部１６ｉ及び１６ｊに優先的にＰＭＭＡを付着させることができる。また、ピニング部１６ｉ及び１６ｊの大きさ（直径）、及びピニング部１６ｉとピニング部１６ｊとの間隔を最適化しておくことにより、ピニング部１６ｉ上、ピニング部１６ｊ上、及びピニング部１６ｉとピニング部１６ｊとの間の部分上にＰＭＭＡ部分を形成することができる。したがって、このようなパターンを形成した後、ＰＭＭＡ部分を選択的に除去してＰＳ部分を残すことで、少ない工程で微細なパターン（ホールパターン）を形成することが可能でとなる。
なお、上述した実施形態では、水平ラメラ配向部については特に言及しなかったが、第１の実施形態と同様に水平ラメラ配向部を形成してもよい。また、水平ラメラ配向部を形成する必要がなければ、図１２の中性化膜１６を薄くする工程を行わなくてもよい。このような場合でも、図１３の工程で示したように、電子線２２を照射することでピニング部を形成することができ、上述した実施形態と同様のホールパターンを形成することが可能である。
また、上述した第１及び第２の実施形態では、エネルギー線として電子ビームを用いたが、ＤＵＶ光のような光をエネルギー線として用いることも可能である。
また、上述した第１及び第２の実施形態では、ＡｒＦエキシマレーザを用いた液浸露光によってレジストパターン１８を形成しているが、他のリソグラフィ方法を用いてもよい。例えば、ＥＵＶ光を用いたリソグラフィや、ナノインプリントリソグラフィを用いてレジストパターン１８を形成してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…被加工膜 １２…ＳＯＣ膜
１４…ＳＯＧ膜 １６…中性化膜
１６ｄ、１６ｅ、１６ｉ、１６ｊ…ピニング部
１８…レジストパターン ２０…カバーマスク
２２…エネルギー線 ２４…ブロックコポリマー膜
２６ａ、２６ｂ、２６ｃ、２６ｄ、２６ｆ、２６ｇ…ＰＭＭＡ部分
２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｆ…ＰＳ部分
３０…水平ラメラ配向部
１４…ＳＯＧ膜 １６…中性化膜
１６ｄ、１６ｅ、１６ｉ、１６ｊ…ピニング部
１８…レジストパターン ２０…カバーマスク
２２…エネルギー線 ２４…ブロックコポリマー膜
２６ａ、２６ｂ、２６ｃ、２６ｄ、２６ｆ、２６ｇ…ＰＭＭＡ部分
２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｆ…ＰＳ部分
３０…水平ラメラ配向部
Claims (4)
- 下地領域上に、第１のポリマー及び第２のポリマーに対して親和性を有する中性化膜を形成する工程と、
前記中性化膜の第１の領域にエネルギー線を照射して、前記第１のポリマーに対して親和性を有する第１のピニング部を形成する工程と、
前記第１のピニング部を含む前記中性化膜上に前記第１のポリマー及び前記第２のポリマーを含むブロックコポリマー膜を形成する工程と、
前記ブロックコポリマー膜に対して所定の処理を施してミクロ相分離を行うことにより、前記第１のピニング部上に、前記第１のポリマーで形成された第１の部分及び第２の部分と、前記第１の部分と前記第２の部分との間に設けられ且つ前記第２のポリマーで形成された第３の部分とを有するパターンを形成する工程と、
前記第１及び第２の部分を除去する、又は前記第３の部分を除去する工程と、
を備え、
前記中性化膜を形成する工程は、
予備的な中性化膜を形成する工程と、
前記予備的な中性化膜の前記第１の領域に形成された部分を薄くする工程と、
を含む
ことを特徴とするパターン形成方法。 - 下地領域上に、第１のポリマー及び第２のポリマーに対して親和性を有する中性化膜を形成する工程と、
前記中性化膜の第１の領域にエネルギー線を照射して、前記第１のポリマーに対して親和性を有する第１のピニング部を形成する工程と、
前記第１のピニング部を含む前記中性化膜上に前記第１のポリマー及び前記第２のポリマーを含むブロックコポリマー膜を形成する工程と、
前記ブロックコポリマー膜に対して所定の処理を施してミクロ相分離を行うことにより、前記第１のピニング部上に、前記第１のポリマーで形成された第１の部分及び第２の部分と、前記第１の部分と前記第２の部分との間に設けられ且つ前記第２のポリマーで形成された第３の部分とを有するパターンを形成する工程と、
前記第１及び第２の部分を除去する、又は前記第３の部分を除去する工程と、
を備え、
前記ブロックコポリマー膜に対して所定の処理を施してミクロ相分離を行う際に、前記第１のピニング部の外側の所定領域に水平ラメラ配向部が形成される
ことを特徴とするパターン形成方法。 - 前記第１のピニング部を形成する際に、前記中性化膜の第２の領域にエネルギー線が照射され、前記第１のポリマーに対して親和性を有する第２のピニング部が形成され、
前記第１、第２及び第３の部分を有するパターンを形成する際に、前記第２のピニング部上に、前記第１のポリマーで形成された第４の部分及び第５の部分と、前記第４の部分と前記第５の部分との間に設けられ且つ前記第２のポリマーで形成された第６の部分とを有するパターンが形成され、前記第１のピニング部と前記第２のピニング部との間に、前記第２のポリマーで形成された第７の部分及び第８の部分と、前記第７の部分と前記第８の部分との間に設けられ且つ前記第１のポリマーで形成された第９の部分とを有するパターンが形成される
ことを特徴とする請求項１又は２に記載のパターン形成方法。 - 前記エネルギー線は、電子線及び光から選択される
ことを特徴とする請求項１又は２に記載のパターン形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014052138A JP6129773B2 (ja) | 2014-03-14 | 2014-03-14 | パターン形成方法 |
| US14/467,213 US9177825B2 (en) | 2014-03-14 | 2014-08-25 | Pattern forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014052138A JP6129773B2 (ja) | 2014-03-14 | 2014-03-14 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015177009A JP2015177009A (ja) | 2015-10-05 |
| JP6129773B2 true JP6129773B2 (ja) | 2017-05-17 |
Family
ID=54069642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014052138A Active JP6129773B2 (ja) | 2014-03-14 | 2014-03-14 | パターン形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9177825B2 (ja) |
| JP (1) | JP6129773B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058584A (ja) * | 2014-09-10 | 2016-04-21 | 株式会社東芝 | パターン形成方法、フォトマスク、及びナノインプリント用テンプレート |
| JP6470079B2 (ja) * | 2015-03-16 | 2019-02-13 | 株式会社東芝 | パターン形成方法 |
| JP2017157590A (ja) * | 2016-02-29 | 2017-09-07 | 株式会社東芝 | パターン形成方法 |
| US10056265B2 (en) * | 2016-03-18 | 2018-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Directed self-assembly process with size-restricted guiding patterns |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3967114B2 (ja) | 2001-11-22 | 2007-08-29 | 株式会社東芝 | 加工方法 |
| JP4673266B2 (ja) | 2006-08-03 | 2011-04-20 | 日本電信電話株式会社 | パターン形成方法及びモールド |
| KR101355167B1 (ko) * | 2007-12-14 | 2014-01-28 | 삼성전자주식회사 | 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법 |
| JP4654279B2 (ja) | 2008-08-28 | 2011-03-16 | 株式会社日立製作所 | 微細構造を有する高分子薄膜およびパターン基板の製造方法 |
| JP5259661B2 (ja) * | 2010-09-07 | 2013-08-07 | 株式会社東芝 | パターン形成方法 |
| JP5254381B2 (ja) * | 2011-02-23 | 2013-08-07 | 株式会社東芝 | パターン形成方法 |
| US8691925B2 (en) * | 2011-09-23 | 2014-04-08 | Az Electronic Materials (Luxembourg) S.A.R.L. | Compositions of neutral layer for directed self assembly block copolymers and processes thereof |
| JP5542766B2 (ja) * | 2011-09-26 | 2014-07-09 | 株式会社東芝 | パターン形成方法 |
| JP5894445B2 (ja) | 2012-01-23 | 2016-03-30 | 東京エレクトロン株式会社 | エッチング方法及びエッチング装置 |
| JP5993654B2 (ja) | 2012-03-09 | 2016-09-14 | 東京応化工業株式会社 | ブロックコポリマーを含む層のパターン形成方法、及び下地剤 |
| JP6007141B2 (ja) * | 2013-03-22 | 2016-10-12 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体 |
-
2014
- 2014-03-14 JP JP2014052138A patent/JP6129773B2/ja active Active
- 2014-08-25 US US14/467,213 patent/US9177825B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015177009A (ja) | 2015-10-05 |
| US9177825B2 (en) | 2015-11-03 |
| US20150262837A1 (en) | 2015-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8398868B2 (en) | Directed self-assembly of block copolymers using segmented prepatterns | |
| KR101343760B1 (ko) | 패턴 형성 방법 | |
| JP6470079B2 (ja) | パターン形成方法 | |
| US8114306B2 (en) | Method of forming sub-lithographic features using directed self-assembly of polymers | |
| WO2010055601A1 (ja) | ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法 | |
| JP5813604B2 (ja) | パターン形成方法 | |
| JP4815011B2 (ja) | ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法 | |
| JP4815010B2 (ja) | ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法 | |
| JP6129773B2 (ja) | パターン形成方法 | |
| US20140072722A1 (en) | Pattern formation method | |
| US20140021166A1 (en) | Pattern forming method | |
| JP2015023063A (ja) | パターン形成方法及びマスクパターンデータ | |
| US20160068430A1 (en) | Patterning method | |
| EP3062334B1 (en) | Method for patterning an underlying layer | |
| US9268228B2 (en) | Techniques for patterning a substrate | |
| US9841674B2 (en) | Patterning method, and template for nanoimprint and producing method thereof | |
| JP6063825B2 (ja) | パターン形成方法 | |
| JP2016058584A (ja) | パターン形成方法、フォトマスク、及びナノインプリント用テンプレート | |
| JP2015115524A (ja) | インプリントモールドの製造方法 | |
| JP2017157590A (ja) | パターン形成方法 | |
| JP6059608B2 (ja) | パターン形成方法 | |
| JP2017111356A (ja) | パターン形成方法 | |
| US20180275519A1 (en) | Pattern Formation Method | |
| JP2017055047A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170412 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6129773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |