JP2017055047A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2017055047A
JP2017055047A JP2015179535A JP2015179535A JP2017055047A JP 2017055047 A JP2017055047 A JP 2017055047A JP 2015179535 A JP2015179535 A JP 2015179535A JP 2015179535 A JP2015179535 A JP 2015179535A JP 2017055047 A JP2017055047 A JP 2017055047A
Authority
JP
Japan
Prior art keywords
pattern
resist pattern
film
polymer
block copolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015179535A
Other languages
English (en)
Other versions
JP6346132B2 (ja
Inventor
佑介 笠原
Yusuke Kasahara
佑介 笠原
金井　秀樹
Hideki Kanai
秀樹 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015179535A priority Critical patent/JP6346132B2/ja
Priority to US15/067,951 priority patent/US9696628B2/en
Publication of JP2017055047A publication Critical patent/JP2017055047A/ja
Application granted granted Critical
Publication of JP6346132B2 publication Critical patent/JP6346132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/002—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor using materials containing microcapsules; Preparing or processing such materials, e.g. by pressure; Devices or apparatus specially designed therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G03F7/2016—Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】的確なパターンを形成することが可能なパターン形成方法を提供する。【解決手段】実施形態に係るパターン形成方法は、下地膜１３上にレジストパターンを形成する工程と、レジストパターンをマスクとして用いて下地膜をエッチングして下地膜に凹部１５を形成する工程と、レジストパターンをスリミングする工程と、下地膜のスリミングされたレジストパターン１４ａで覆われていない領域上に第１のポリマー及び第２のポリマーに対して親和性を有する中性化膜１７を形成する工程と、スリミングされたレジストパターン上及び中性化膜上に、第１のポリマー及び第２のポリマーを含むブロックコポリマー膜を形成する工程と、ブロックコポリマー膜に対してミクロ相分離を行い、第１のポリマーで形成された第１の部分２１と第２のポリマーで形成された第２の部分２２とが配置されたミクロ相分離パターン２３を形成する工程とを備える。【選択図】図４

Description

本発明の実施形態は、パターン形成方法に関する。
半導体装置のリソグラフィ技術として、ＤＳＡ（Directed Self-Assembly）技術を用いた方法が提案されている。ＤＳＡ技術を用いることで、微細なパターンを形成することが可能である。
しかしながら、リソグラフィ技術としてＤＳＡ技術を用いた場合、的確なパターンを形成できない場合がある。
特開２０１４−１９２３３６号公報
的確なパターンを形成することが可能なパターン形成方法を提供する。
実施形態に係るパターン形成方法は、下地膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして用いて前記下地膜をエッチングして前記下地膜に凹部を形成する工程と、前記下地膜に凹部を形成した後に前記レジストパターンをスリミングする工程と、前記下地膜の前記スリミングされたレジストパターンで覆われていない領域上に第１のポリマー及び第２のポリマーに対して親和性を有する中性化膜を形成する工程と、前記スリミングされたレジストパターン上及び前記中性化膜上に、前記第１のポリマー及び前記第２のポリマーを含むブロックコポリマー膜を形成する工程と、前記ブロックコポリマー膜に対してミクロ相分離を行い、前記第１のポリマーで形成された第１の部分と前記第２のポリマーで形成された第２の部分とが配置されたミクロ相分離パターンを形成する工程と、前記第１の部分及び前記第２の部分の一方を除去する工程と、を備える。
図１（ａ）及び図１（ｂ）はそれぞれ、第１の実施形態に係るパターン形成方法の一部を模式的に示した断面図である。 図２（ｃ）及び図２（ｄ）はそれぞれ、第１の実施形態に係るパターン形成方法の一部を模式的に示した断面図である。 図３（ｅ）及び図３（ｆ）はそれぞれ、第１の実施形態に係るパターン形成方法の一部を模式的に示した断面図である。 図４（ｇ）及び図４（ｈ）はそれぞれ、第１の実施形態に係るパターン形成方法の一部を模式的に示した断面図である。 ブロックコポリマーの構成を模式的に示した図である。 図６（ａ）及び図６（ｂ）はそれぞれ、第２の実施形態に係るパターン形成方法の一部を模式的に示した断面図である。 図７（ｃ）及び図７（ｄ）はそれぞれ、第２の実施形態に係るパターン形成方法の一部を模式的に示した断面図である。 図８（ｅ）及び図８（ｆ）はそれぞれ、第２の実施形態に係るパターン形成方法の一部を模式的に示した断面図である。 図９（ｇ）及び図９（ｈ）はそれぞれ、第２の実施形態に係るパターン形成方法の一部を模式的に示した断面図である。
以下、図面を参照して実施形態を説明する。なお、以下の実施形態１及び２に示した方法は、半導体装置（半導体集積回路装置）の製造方法に適用可能である。
（実施形態１）
図１（ａ）〜図４（ｈ）は、第１の実施形態に係るパターン形成方法を模式的に示した断面図である。以下、図１（ａ）〜図４（ｈ）を参照して、本実施形態のパターン形成方法を説明する。
まず、図１（ａ）に示すように、半導体基板、トランジスタ及び絶縁領域等を含む下部構造１１上に、厚さ１５０ｎｍのＳＯＣ（spin on carbon）膜１２を形成する。この下部構造１１には、本実施形態の方法を用いて形成されたパターンを用いて加工される被加工膜も含まれている。続いて、ＳＯＣ膜１２上に、下地膜となる厚さ３５ｎｍのＳＯＧ（spin on glass）膜１３を形成する。
次に、図１（ｂ）に示すように、ＳＯＧ膜１３上に、レジストパターン１４を形成する。具体的には、まず、ＳＯＧ膜１３上に、ネガ型のフォトレジスト膜を形成する。ネガ型のフォトレジストを用いることで、スペース幅の狭いレジストパターンを形成しやすい。続いて、ＡｒＦエキシマレーザを用い、液浸露光によってフォトレジスト膜を露光する。さらに、現像を行うことで、レジストパターン１４として、ハーフピッチ４５ｎｍのラインアンドスペースパターン（Ｌ／Ｓパターン）が得られる。レジストパターン１４のライン幅及びスペース幅は互いに等しく、いずれも４５ｎｍである。
次に、図２（ｃ）に示すように、レジストパターン１４をマスクとして用いてＳＯＧ膜１３をエッチングして、ＳＯＧ膜１３に凹部１５を形成する。ＳＯＧ膜１３のレジストパターン１４下の部分は凸部１６となる。具体的には、ＣＦ4 ガスを用いたＲＩＥ（reactive ion etching）によってＳＯＧ膜１３をエッチングする。エッチングによって形成される凹部１５の深さは５ｎｍ程度である。このエッチング工程では、レジスト膜厚が十分に大きいため、レジストパターン１４は、ほとんど後退することなく、矩形形状が維持される。そのため、ＳＯＧ膜１３を垂直に加工することができる。
次に、図２（ｄ）に示すように、レジストパターン１４をスリミングする。具体的には、酸素ガス（Ｏ2 ガス）を用いてＲＩＥを行い、ライン幅１５ｎｍのスリミングされたレジストパターン１４ａを形成する。このスリミング工程では、レジストパターン１４の矩形形状をできるだけ維持させるために、低バイアスでＲＩＥを行うことが好ましい。スリミングされたレジストパターン１４ａの表面は、後述するＰＳ（polystyrene、第２のポリマー）よりもＰＭＭＡ（polymethyl methacrylate、第１のポリマー）に対して高い親和性を有している。すなわち、スリミングされたレジストパターン１４ａの表面は、ＰＭＭＡに対するピニング（pinning）部として機能する。ピニング部とは、後述するブロックコポリマーのミクロ相分離の際にＰＭＭＡ部分或いはＰＳ部分の位置を固定する部分のことであり、本実施形態ではＰＭＭＡ部分がピニング部の直上に位置するようになる。
上述したスリミング工程では、スリミングされたレジストパターン１４ａの表面のＰＭＭＡに対する親和性を高める処理として、酸素ガス（Ｏ2 ガス）に窒素ガス（Ｎ2 ガス）、水素ガス（Ｈ2 ガス）、アルゴンガス（Ａｒガス）、ヘリウムガス（Ｈｅガス）及び臭化水素ガス（ＨＢｒガス）の少なくとも１つのガスを添加した混合ガスを用いたＲＩＥを行ってもよい。より一般的には、スリミング工程（ＲＩＥ工程）は、酸素ガス（Ｏ2 ガス）、窒素ガス（Ｎ2 ガス）、水素ガス（Ｈ2 ガス）、アルゴンガス（Ａｒガス）、ヘリウムガス（Ｈｅガス）及び臭化水素ガス（ＨＢｒガス）の少なくとも１つを含むガスを用いて行われる。
また、スリミングされたレジストパターン１４ａの表面のＰＭＭＡに対する親和性を高める処理として、スリミングされたレジストパターン１４ａの表面に所定の物質をデポジションするようにしてもよい。所定の物質には、炭素及びフッ素を含有する物質を用いることができる。例えば、ＣＦ系のガスを用いて、ＣＦX ポリマーをデポジションするようにしてもよい。このようなデポジションプロセスを行うことにより、ＰＭＭＡに対する親和性を高めることができるとともに、後述する中性化膜形成工程においてレジストの溶解を防止することもできる。
次に、図３（ｅ）に示すように、ＳＯＧ膜１３のスリミングされたレジストパターン１４ａで覆われていない領域上に、ＰＭＭＡ（polymethyl methacrylate、第１のポリマー）及びＰＳ（polystyrene、第２のポリマー）の両者に対して親和性を有する中性化膜１７を形成する。具体的には、中性化膜１７を形成するための予備的な膜を全面に形成した後、この予備的な膜をＳＯＧ膜１３と反応させる。さらに、予備的な膜の未反応部分を除去することで、ＳＯＧ膜１３上に選択的に形成された中性化膜１７が得られる。
次に、図３（ｆ）に示すように、スリミングされたレジストパターン１４ａ上及び中性化膜１７上に、ＰＭＭＡ及びＰＳを含むブロックコポリマー膜２０を形成する。具体的には、ブロックコポリマーとしてＰＳ−ｂ−ＰＭＭＡ（polystyrene-b-poly(methyl methacrylate）を含む溶液を、スリミングされたレジストパターン１４ａ上及び中性化膜１７上に塗布する。ＰＳ−ｂ−ＰＭＭＡ中のＰＭＭＡとＰＳとの体積組成比は、１：１である。また、ブロックコポリマーのピッチは３０ｎｍである。図５は、ブロックコポリマーの構成を模式的に示した図である。図５に示すように、ブロックコポリマーの１ピッチは、２つのＰＭＭＡブロックと２つのＰＳブロックとによって規定される。
次に、図４（ｇ）に示すように、ブロックコポリマー膜２０に対してミクロ相分離を行い、ＰＭＭＡ（第１のポリマー）で形成されたＰＭＭＡ部分（第１の部分）２１とＰＳ（第２のポリマー）で形成されたＰＳ部分（第２の部分）２２とが配置されたミクロ相分離パターン２３を形成する。具体的には、ブロックコポリマー膜２０に対して、窒素ガス（Ｎ2 ガス）雰囲気下において２４０℃で２分間の熱処理を施すことで、ミクロ相分離パターン２３が得られる。すなわち、ＰＭＭＡ部分２１とＰＳ部分２２とが交互に配置され、且つスリミングされたレジストパターン１４ａ上（ピニング部上）にＰＭＭＡ部分２１が配置されたミクロ相分離パターン２３が得られる。１つのＰＭＭＡ部分２１は２つのＰＭＭＡブロックで形成され、１つのＰＳ部分２２は２つのＰＳブロックで形成される。したがって、１つのＰＭＭＡ部分２１の幅は１５ｎｍであり、１つのＰＳ部分２２の幅は１５ｎｍである。
以下、上述したミクロ相分離パターン２３について説明する。中性化膜１７は、ＰＭＭＡ成分及びＰＳ成分を含んでいる。そのため、中性化膜１７の水接触角は、ＰＭＭＡの水接触角とＰＳの水接触角との中間である。したがって、ＰＭＭＡ及びＰＳはいずれも、中性化膜に対して親和性を有している。一方、スリミングされたレジストパターン１４ａの表面は、ＰＳよりもＰＭＭＡに対して高い親和性を有しており、ＰＭＭＡに対するピニング部として機能する。そのため、スリミングされたレジストパターン１４ａの表面にはＰＭＭＡが優先的に付着する。また、ブロックコポリマーは、ＰＭＭＡ分子とＰＳ分子とが結合したものである。そして、ＰＭＭＡにはＰＭＭＡが結合し、ＰＳにはＰＳが結合する。そのため、上述した熱処理により、「ＰＭＭＡ−ＰＭＭＡ−ＰＳ−ＰＳ−ＰＭＭＡ−ＰＭＭＡ−ＰＳ−ＰＳ」といった配列が得られる。
本実施形態では、スリミングされたレジストパターン１４ａとＳＯＧ膜（下地膜）１３の段差（凹部１５と凸部１６との段差）とによって、ミクロ相分離パターン２３の配列を規定することができる。したがって、各パターン（スリミングされたレジストパターン１４ａ、凹部１５のパターン、凸部１６のパターン等）の幅及びピッチと、ブロックコポリマーのピッチとの関係を的確に調整しておくことにより、配列制御性に優れたミクロ相分離パターン２３を形成することができる。
次に、図４（ｈ）に示すように、ＰＭＭＡ部分２１及びＰＳ部分２２の一方を除去する。本実施形態では、ＰＭＭＡ部分２１を選択的に除去する。例えば、酸素ガス（Ｏ2 ガス）を用いたＲＩＥによってＰＭＭＡ部分２１を除去する。このとき、ＰＭＭＡ部分２１下の中性化膜１７及びレジストパターン１４ａも除去される。このようにして、ＰＳ部分２２で形成された１５ｎｍのハーフピッチを有するラインアンドスペースパターン（Ｌ／Ｓパターン）が得られる。
その後の工程は図示しないが、ＰＳ部分２２をマスクとして用いてＳＯＧ膜１３をエッチングし、さらにＳＯＧ膜１３をマスクとして用いてＳＯＣ膜１２をエッチングする。これにより、ＰＳ部分２２のパターンがＳＯＧ膜１３及びＳＯＣ膜１２に転写される。さらに、ＳＯＧ膜１３及びＳＯＣ膜１２のパターンをマスクとして用いて、下部構造１１に含まれる被加工膜をエッチングすることで、微細なラインアンドスペースパターン（Ｌ／Ｓパターン）が得られる。
以上のように、本実施形態では、図２（ｃ）の工程において、レジストパターン１４をマスクとして用いてＳＯＧ膜１３をエッチングして、ＳＯＧ膜１３に凹部１５を形成する。このエッチング工程では、レジスト膜厚が十分に大きいため、レジストパターン１４の矩形形状が維持され、ＳＯＧ膜１３を垂直に加工することができる。
仮に、スリミングされたレジストパターンをマスクとして用いてＳＯＧ膜をエッチングしてＳＯＧ膜に凹部を形成したとすると、レジスト膜厚が小さいため、ＳＯＧ膜に的確な凹部を形成することが困難になる。すなわち、マスクとして用いるレジストパターンの膜厚が小さいため、エッチングによって形成されるＳＯＧ膜の凹部と凸部の境界がテーパー形状になりやすく、寸法のばらつきも大きくなりやすい。その結果、所望の位置にミクロ相分離パターンを形成することができなくなる場合がある。
本実施形態では、スリミング前のレジストパターン１４をマスクとして用いてＳＯＧ膜１３をエッチングしており、スリミングされたレジストパターン１４ａはＳＯＧ膜１３のエッチングマスクとして用いていない。したがって、上述したような問題を防止することができ、ＳＯＧ膜１３に的確な凹部パターンを形成することができる。その結果、所望の位置に優れた形状及び寸法精度を有するミクロ相分離パターンを形成することが可能となる。
また、本実施形態では、スリミングされたレジストパターン１４ａとＳＯＧ膜（下地膜）１３の段差（凹部１５と凸部１６との段差）とによって、ミクロ相分離パターン２３の配列を規定することができる。したがって、各パターン（スリミングされたレジストパターン１４ａ、凹部１５のパターン、凸部１６のパターン等）の幅及びピッチと、ブロックコポリマーのピッチとの関係を的確に調整しておくことにより、優れた形状及び寸法精度を有するミクロ相分離パターンを形成することができる。
また、本実施形態では、スリミングされたレジストパターン１４ａの表面のＰＭＭＡに対する親和性を高める処理を行うことで、スリミングされたレジストパターン１４ａの表面をピニング部として的確に機能させることができ、優れた形状及び寸法精度を有するミクロ相分離パターンを形成することができる。
（実施形態２）
図６（ａ）〜図９（ｈ）は、第２の実施形態に係るパターン形成方法を模式的に示した断面図である。なお、基本的な事項は上述した第１の実施形態と類似しているため、第１の実施形態で説明した事項の説明は省略する。
まず、図６（ａ）に示すように、第１の実施形態と同様にして、下部構造１１上にＳＯＣ膜１２及びＳＯＧ膜１３を形成する。ＳＯＣ膜１２及びＳＯＧ膜１３の膜厚は、第１の実施形態と同様である。
次に、図６（ｂ）に示すように、第１の実施形態と同様にして、ネガ型のフォトレジストを用いてＳＯＧ膜１３上にレジストパターン１４を形成する。ただし、本実施形態では、レジストパターン１４のライン幅が３０ｎｍで、スペース幅が６０ｎｍである。
次に、図７（ｃ）に示すように、第１の実施形態と同様にして、レジストパターン１４をマスクとして用いてＳＯＧ膜１３をエッチングして、ＳＯＧ膜１３に凹部１５及び凸部１６を形成する。ただし、本実施形態では、凹部１５の深さは１５ｎｍ程度であり、第１の実施形態よりも深い。
次に、図７（ｄ）に示すように、第１の実施形態と同様にして、レジストパターン１４をスリミングし、ライン幅１５ｎｍのスリミングされたレジストパターン１４ａを形成する。第１の実施形態と同様、スリミングされたレジストパターン１４ａの表面は、ＰＳ（第２のポリマー）よりもＰＭＭＡ（第１のポリマー）に対して高い親和性を有しており、ＰＭＭＡに対するピニング部として機能する。
なお、本実施形態においても、第１の実施形態と同様に、スリミングされたレジストパターン１４ａの表面のＰＭＭＡに対する親和性を高める処理を行うようにしてもよい。
次に、図８（ｅ）に示すように、第１の実施形態と同様にして、ＳＯＧ膜１３のスリミングされたレジストパターン１４ａで覆われていない領域上に、ＰＭＭＡ及びＰＳに対して親和性を有する中性化膜１７を形成する。
次に、図８（ｆ）に示すように、第１の実施形態と同様にして、スリミングされたレジストパターン１４ａ上及び中性化膜１７上に、ＰＭＭＡ及びＰＳを含むブロックコポリマー膜２０を形成する。第１の実施形態と同様に、ブロックコポリマーのピッチは３０ｎｍである。
次に、図９（ｇ）に示すように、第１の実施形態と同様にして、ブロックコポリマー膜２０に対してミクロ相分離を行い、ＰＭＭＡ（第１のポリマー）で形成されたＰＭＭＡ部分（第１の部分）２１とＰＳ（第２のポリマー）で形成されたＰＳ部分（第２の部分）２２とが配置されたミクロ相分離パターン２３を形成する。すなわち、ＰＭＭＡ部分２１とＰＳ部分２２とが交互に配置され、且つスリミングされたレジストパターン１４ａ上（ピニング部上）にＰＭＭＡ部分２１が配置されたミクロ相分離パターン２３が形成される。１つのＰＭＭＡ部分２１の幅は１５ｎｍであり、１つのＰＳ部分２２の幅は１５ｎｍである。
本実施形態でも、第１の実施形態と同様に、スリミングされたレジストパターン１４ａの表面にはＰＭＭＡが優先的に付着する。その結果、第１の実施形態と同様に、ＰＭＭＡ部分２１とＰＳ部分２２とが交互に配置され、且つスリミングされたレジストパターン１４ａ上にＰＭＭＡ部分２１が配置されたミクロ相分離パターン２３が得られる。
本実施形態においても、スリミングされたレジストパターン１４ａによって、ミクロ相分離パターン２３の配列を規定することができる。したがって、スリミングされたレジストパターン１４ａの幅及びピッチと、ブロックコポリマーのピッチとの関係を的確に調整しておくことにより、配列制御性に優れたミクロ相分離パターン２３を形成することができる。
また、本実施形態では、各パターン（スリミングされたレジストパターン１４ａ、凹部１５のパターン、凸部１６のパターン等）の幅及びピッチと、ブロックコポリマーのピッチとの関係を的確に調整しておくことにより、凹部１５上に配置されるＰＭＭＡ部分２１の割合（体積割合）とＰＳ部分２２の割合（体積割合）とを等しくすることができ、且つ凸部１６上に配置されるＰＭＭＡ部分２１の割合（体積割合）とＰＳ部分２２の割合（体積割合）とを等しくすることができる。これにより、ＰＭＭＡ及びＰＳの配列の乱れを抑制することができ、配列制御性に優れたミクロ相分離パターン２３を形成することができる。
次に、図９（ｈ）に示すように、第１の実施形態と同様にして、ＰＭＭＡ部分２１及びＰＳ部分２２の一方を除去する。本実施形態では、ＰＭＭＡ部分２１を選択的に除去する。その結果、１５ｎｍのハーフピッチを有するラインアンドスペースパターン（Ｌ／Ｓパターン）が得られる。
その後の工程は図示しないが、ＰＳ部分２２をマスクとして用いてＳＯＧ膜１３をエッチングし、さらにＳＯＧ膜１３をマスクとして用いてＳＯＣ膜１２をエッチングする。これにより、ＰＳ部分２２のパターンがＳＯＧ膜１３及びＳＯＣ膜１２に転写される。さらに、ＳＯＧ膜１３及びＳＯＣ膜１２のパターンをマスクとして用いて、下部構造１１に含まれる被加工膜をエッチングすることで、微細なラインアンドスペースパターン（Ｌ／Ｓパターン）が得られる。
以上のように、本実施形態でも、第１の実施形態と同様に、スリミング前のレジストパターン１４をマスクとして用いてＳＯＧ膜１３をエッチングしており、スリミングされたレジストパターン１４ａはＳＯＧ膜１３のエッチングマスクとして用いていない。したがって、本実施形態でも、第１の実施形態と同様に、ＳＯＧ膜１３に的確な凹部パターンを形成することができ、所望の位置に優れた形状及び寸法精度を有するミクロ相分離パターンを形成することができる。
また、本実施形態では、凹部１５及び凸部１６のいずれにおいても、ＰＭＭＡ部分２１の割合（体積割合）とＰＳ部分２２の割合（体積割合）とを等しくすることができる。これにより、ＰＭＭＡ及びＰＳの配列の乱れを抑制することができ、配列制御性に優れたミクロ相分離パターン２３を形成することができる。
また、本実施形態では、凹部１５の深さを深くすることによっても、ＰＭＭＡ及びＰＳの配列の乱れを抑制することができ、配列制御性に優れたミクロ相分離パターン２３を形成することができる。
また、本実施形態でも、第１の実施形態と同様に、スリミングされたレジストパターン１４ａの表面のＰＭＭＡに対する親和性を高める処理を行うことで、スリミングされたレジストパターン１４ａの表面をピニング部として的確に機能させることができ、優れた形状及び寸法精度を有するミクロ相分離パターンを形成することができる。
なお、本実施形態の図６（ｂ）の工程において、３０ｎｍのライン幅を有するレジストパターン１４を形成する際に、スリミング技術を用いるようにしてもよい。具体的には、まず、リソグラフィによって、ライン幅及びスペース幅がいずれも４５ｎｍのレジストパターンを形成する。その後、４５ｎｍのライン幅を有するレジストパターンをスリミングすることにより、ライン幅が３０ｎｍでスペース幅が６０ｎｍのレジストパターン１４を形成することができる。
以上、第１及び第２の実施形態を説明したが、第１及び第２の実施形態は以下のような変更が可能である。
上述した第１及び第２の実施形態では、レジストパターン１４のピッチ（９０ｎｍ）は、ブロックコポリマーのピッチ（３０ｎｍ）の３倍であったが、一般的には、レジストパターン１４のピッチは、ブロックコポリマーのピッチの２以上の整数倍とすることが可能である。ただし、ブロックコポリマーを配列させやすくするために、レジストパターン１４のピッチをブロックコポリマーのピッチの６以下の整数倍とすることが好ましい。
また、上述した第１及び第２の実施形態では、スリミングされたレジストパターン１４ａのライン幅（１５ｎｍ）は、ブロックコポリマーのハーフピッチ（１５ｎｍ）に等しかったが、一般的には、スリミングされたレジストパターン１４ａのライン幅は、ブロックコポリマーのハーフピッチの整数倍（特に、奇数倍）とすることが可能である。
また、上述した第１の実施形態では、レジストパターン１４のライン幅（４５ｎｍ）は、ブロックコポリマーのハーフピッチ（１５ｎｍ）の３倍であったが、スリミングされたレジストパターン１４ａとＳＯＧ膜（下地膜）１３の段差（凹部１５と凸部１６との段差）とによって、ミクロ相分離パターン２３の配列を規定するような場合には、一般的には、レジストパターン１４のライン幅は、ブロックコポリマーのハーフピッチの３以上の奇数倍とすることが可能である。また、上述した第２の実施形態では、レジストパターン１４のライン幅（３０ｎｍ）は、ブロックコポリマーのハーフピッチ（１５ｎｍ）の２倍であったが、凹部１５及び凸部１６のいずれにおいても、ＰＭＭＡ部分２１の割合（体積割合）とＰＳ部分２２の割合（体積割合）とを等しくするような場合には、一般的には、レジストパターン１４のライン幅は、ブロックコポリマーのハーフピッチの２以上の偶数倍とすることが可能である。より一般的には、レジストパターン１４のライン幅は、ブロックコポリマーのハーフピッチの２以上の整数倍とすることが可能である。
また、上述した第１の実施形態では、レジストパターン１４のスペース幅（４５ｎｍ）は、ブロックコポリマーのハーフピッチ（１５ｎｍ）の３倍であったが、スリミングされたレジストパターン１４ａとＳＯＧ膜（下地膜）１３の段差（凹部１５と凸部１６との段差）とによって、ミクロ相分離パターン２３の配列を規定するような場合には、一般的には、レジストパターン１４のスペース幅は、ブロックコポリマーのハーフピッチの３以上の奇数倍とすることが可能である。また、上述した第２の実施形態では、レジストパターン１４のスペース幅（６０ｎｍ）は、ブロックコポリマーのハーフピッチ（１５ｎｍ）の４倍であったが、凹部１５及び凸部１６のいずれにおいても、ＰＭＭＡ部分２１の割合（体積割合）とＰＳ部分２２の割合（体積割合）とを等しくするような場合には、一般的には、レジストパターン１４のスペース幅は、ブロックコポリマーのハーフピッチの２以上の偶数倍とすることが可能である。より一般的には、レジストパターン１４のスペース幅は、ブロックコポリマーのハーフピッチの２以上の整数倍とすることが可能である。
また、上述した第１及び第２の実施形態では、レジストパターン１４はネガ型のレジストを用いて形成されていたが、レジストパターン１４をポジ型のレジストを用いて形成してもよい。
また、上述した第１及び第２の実施形態では、ＡｒＦ液浸露光を用いてレジストパターン１４を形成したが、ＥＵＶ（extreme ultraviolet）フォトリソグラフィやナノインプリントリソグラフィを用いてレジストパターン１４を形成してもよい。
以下、上述した実施形態について付記する。
［付記１］
下地膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして用いて前記下地膜をエッチングして前記下地膜に凹部を形成する工程と、
前記下地膜に凹部を形成した後に前記レジストパターンをスリミングする工程と、
前記下地膜の前記スリミングされたレジストパターンで覆われていない領域上に第１のポリマー及び第２のポリマーに対して親和性を有する中性化膜を形成する工程と、
前記スリミングされたレジストパターン上及び前記中性化膜上に、前記第１のポリマー及び前記第２のポリマーを含むブロックコポリマー膜を形成する工程と、
前記ブロックコポリマー膜に対してミクロ相分離を行い、前記第１のポリマーで形成された第１の部分と前記第２のポリマーで形成された第２の部分とが配置されたミクロ相分離パターンを形成する工程と、
前記第１の部分及び前記第２の部分の一方を除去する工程と、
を備えることを特徴とするパターン形成方法。
［付記２］
前記第１の部分と前記第２の部分とは交互に配置されている
ことを特徴とする付記１に記載のパターン形成方法。
［付記３］
前記スリミングされたレジストパターン上には前記第１の部分が配置される
ことを特徴とする付記１に記載のパターン形成方法。
［付記４］
前記スリミングされたレジストパターンの表面は、前記第２のポリマーよりも前記第１のポリマーに対して高い親和性を有する
ことを特徴とする付記１に記載のパターン形成方法。
［付記５］
前記レジストパターンをスリミングする工程は、酸素ガス、窒素ガス、水素ガス、アルゴンガス、ヘリウムガス及び臭化水素ガスの少なくとも１つを含むガスを用いて行われる
ことを特徴とする付記１に記載のパターン形成方法。
［付記６］
前記レジストパターンをスリミングする工程は、酸素ガスと、窒素ガス、水素ガス、アルゴンガス、ヘリウムガス及び臭化水素ガスの少なくとも１つのガスとを含む混合ガスを用いて行われる
ことを特徴とする付記１に記載のパターン形成方法。
［付記７］
前記スリミングされたレジストパターンの表面に対して、前記第１のポリマーに対する親和性を高める処理を行う工程を、さらに備える
ことを特徴とする付記１に記載のパターン形成方法。
［付記８］
前記処理は、前記スリミングされたレジストパターンの表面に所定の物質をデポジションすることを含む
ことを特徴とする付記７に記載のパターン形成方法。
［付記９］
前記所定の物質は、炭素及びフッ素を含有する
ことを特徴とする付記８に記載のパターン形成方法。
［付記１０］
前記第１のポリマーはＰＭＭＡ（polymethyl methacrylate）であり、前記第２のポリマーはＰＳ（polystyrene）である
ことを特徴とする付記１に記載のパターン形成方法。
［付記１１］
前記ミクロ相分離パターンを形成する工程は、前記ブロックコポリマー膜に対して熱処理を施すことを含む
ことを特徴とする付記１に記載のパターン形成方法。
［付記１２］
前記レジストパターンは、ネガ型レジストで形成されている
ことを特徴とする付記１に記載のパターン形成方法。
［付記１３］
前記第１の部分及び前記第２の部分の一方を除去しラインアンドスペースパターンを形成する
ことを特徴とする付記１に記載のパターン形成方法。
［付記１４］
前記レジストパターンはラインアンドスペースパターンである
ことを特徴とする付記１に記載のパターン形成方法。
［付記１５］
前記レジストパターンのピッチは、前記ブロックコポリマー膜を構成するブロックコポリマーのピッチの２以上の整数倍である
ことを特徴とする付記１に記載のパターン形成方法。
［付記１６］
前記スリミングされたレジストパターンのライン幅は、前記ブロックコポリマー膜を構成するブロックコポリマーのハーフピッチの整数倍である
ことを特徴とする付記１に記載のパターン形成方法。
［付記１７］
前記レジストパターンのライン幅は、前記ブロックコポリマー膜を構成するブロックコポリマーのハーフピッチの２以上の整数倍である
ことを特徴とする付記１に記載のパターン形成方法。
［付記１８］
前記レジストパターンのスペース幅は、前記ブロックコポリマー膜を構成するブロックコポリマーのハーフピッチの２以上の整数倍である
ことを特徴とする付記１に記載のパターン形成方法。
［付記１９］
前記レジストパターンのライン幅は、前記ブロックコポリマー膜を構成するブロックコポリマーのハーフピッチの３以上の奇数倍である
ことを特徴とする付記１に記載のパターン形成方法。
［付記２０］
前記レジストパターンのライン幅は、前記ブロックコポリマー膜を構成するブロックコポリマーのハーフピッチの２以上の偶数倍である
ことを特徴とする付記１に記載のパターン形成方法。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…下部構造 １２…ＳＯＣ膜 １３…ＳＯＧ膜
１４…レジストパターン １４ａ…スリミングされたレジストパターン
１５…凹部 １６…凸部 １７…中性化膜
２０…ブロックコポリマー膜 ２１…ＰＭＭＡ部分
２２…ＰＳ部分 ２３…ミクロ相分離パターン

Claims (6)

  1. 下地膜上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして用いて前記下地膜をエッチングして前記下地膜に凹部を形成する工程と、
    前記下地膜に凹部を形成した後に前記レジストパターンをスリミングする工程と、
    前記下地膜の前記スリミングされたレジストパターンで覆われていない領域上に第１のポリマー及び第２のポリマーに対して親和性を有する中性化膜を形成する工程と、
    前記スリミングされたレジストパターン上及び前記中性化膜上に、前記第１のポリマー及び前記第２のポリマーを含むブロックコポリマー膜を形成する工程と、
    前記ブロックコポリマー膜に対してミクロ相分離を行い、前記第１のポリマーで形成された第１の部分と前記第２のポリマーで形成された第２の部分とが配置されたミクロ相分離パターンを形成する工程と、
    前記第１の部分及び前記第２の部分の一方を除去する工程と、
    を備えることを特徴とするパターン形成方法。
  2. 前記第１の部分と前記第２の部分とは交互に配置されている
    ことを特徴とする請求項１に記載のパターン形成方法。
  3. 前記スリミングされたレジストパターンの表面は、前記第２のポリマーよりも前記第１のポリマーに対して高い親和性を有する
    ことを特徴とする請求項１に記載のパターン形成方法。
  4. 前記スリミングされたレジストパターンの表面に対して、前記第１のポリマーに対する親和性を高める処理を行う工程を、さらに備える
    ことを特徴とする請求項１に記載のパターン形成方法。
  5. 前記レジストパターンのピッチは、前記ブロックコポリマー膜を構成するブロックコポリマーのピッチの２以上の整数倍である
    ことを特徴とする請求項１に記載のパターン形成方法。
  6. 前記スリミングされたレジストパターンのライン幅は、前記ブロックコポリマー膜を構成するブロックコポリマーのハーフピッチの整数倍である
    ことを特徴とする請求項１に記載のパターン形成方法。
JP2015179535A 2015-09-11 2015-09-11 パターン形成方法 Active JP6346132B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015179535A JP6346132B2 (ja) 2015-09-11 2015-09-11 パターン形成方法
US15/067,951 US9696628B2 (en) 2015-09-11 2016-03-11 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179535A JP6346132B2 (ja) 2015-09-11 2015-09-11 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2017055047A true JP2017055047A (ja) 2017-03-16
JP6346132B2 JP6346132B2 (ja) 2018-06-20

Family

ID=58257538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179535A Active JP6346132B2 (ja) 2015-09-11 2015-09-11 パターン形成方法

Country Status (2)

Country Link
US (1) US9696628B2 (ja)
JP (1) JP6346132B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035695A (zh) * 2021-02-25 2021-06-25 泉芯集成电路制造(济南)有限公司 一种掩膜结构的制备方法、半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531051A (ja) * 2007-06-04 2010-09-16 マイクロン テクノロジー， インク． 自己組織化材料を使用するピッチマルチプリケーション
JP2014026230A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2014192400A (ja) * 2013-03-27 2014-10-06 Nikon Corp マーク形成方法、マーク検出方法、及びデバイス製造方法
JP2015106639A (ja) * 2013-11-29 2015-06-08 東京エレクトロン株式会社 表面処理装置、表面処理方法、プログラム及びコンピュータ記憶媒体
JP2015159233A (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4717658B2 (ja) * 2006-02-17 2011-07-06 ソニー株式会社 パターン形成方法および半導体装置の製造方法
US9233840B2 (en) * 2010-10-28 2016-01-12 International Business Machines Corporation Method for improving self-assembled polymer features
US8673541B2 (en) * 2010-10-29 2014-03-18 Seagate Technology Llc Block copolymer assembly methods and patterns formed thereby
US20120164389A1 (en) * 2010-12-28 2012-06-28 Yang Xiaomin Imprint template fabrication and repair based on directed block copolymer assembly
US9177794B2 (en) * 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
JP2014033051A (ja) 2012-08-02 2014-02-20 Toshiba Corp パターン形成方法及び半導体装置の製造方法
JP5752655B2 (ja) 2012-09-10 2015-07-22 株式会社東芝 パターン形成方法
JP2014170802A (ja) 2013-03-01 2014-09-18 Toshiba Corp パターン形成方法
US8975009B2 (en) * 2013-03-14 2015-03-10 Tokyo Electron Limited Track processing to remove organic films in directed self-assembly chemo-epitaxy applications
JP5802233B2 (ja) * 2013-03-27 2015-10-28 株式会社東芝 パターン形成方法
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern
KR102394994B1 (ko) * 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
KR102422401B1 (ko) * 2013-12-31 2022-07-18 다우 글로벌 테크놀로지스 엘엘씨 방향성 자가-조립 패턴 형성방법 및 조성물
JP6558894B2 (ja) * 2013-12-31 2019-08-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ コポリマーの設計、その製造方法およびそれを含む物品
KR102270752B1 (ko) * 2014-08-11 2021-07-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP6470079B2 (ja) 2015-03-16 2019-02-13 株式会社東芝 パターン形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531051A (ja) * 2007-06-04 2010-09-16 マイクロン テクノロジー， インク． 自己組織化材料を使用するピッチマルチプリケーション
JP2014026230A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2014192400A (ja) * 2013-03-27 2014-10-06 Nikon Corp マーク形成方法、マーク検出方法、及びデバイス製造方法
JP2015106639A (ja) * 2013-11-29 2015-06-08 東京エレクトロン株式会社 表面処理装置、表面処理方法、プログラム及びコンピュータ記憶媒体
JP2015159233A (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
US20170076940A1 (en) 2017-03-16
JP6346132B2 (ja) 2018-06-20
US9696628B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
US10049892B2 (en) Method for processing photoresist materials and structures
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
KR20180045892A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
KR100861212B1 (ko) 반도체소자의 미세패턴 형성방법
US9040123B2 (en) Pattern formation method
US9279191B2 (en) Pattern forming method
US9640410B2 (en) Pattern formation method
JP2009182075A (ja) インプリントによる構造体の製造方法
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
JP2014063884A (ja) パターン形成方法
JP2013165151A (ja) パターン形成方法
JP6002056B2 (ja) ガイドパターンデータ補正方法、プログラム、及びパターン形成方法
JP2024096492A (ja) クロムブランクス、フォトマスクの製造方法、およびインプリントモールドの製造方法
JP6346132B2 (ja) パターン形成方法
JP2014170802A (ja) パターン形成方法
US10409157B2 (en) Pattern forming method
JP4967630B2 (ja) インプリントモールドおよびインプリントモールド製造方法
KR100796509B1 (ko) 반도체 소자의 제조방법
TW200910417A (en) Method of forming micro-patterns
JP2006313300A (ja) プリズムの製造方法
JP2013251320A (ja) ナノインプリントモールドおよびその製造方法
JP6059608B2 (ja) パターン形成方法
JP2017157590A (ja) パターン形成方法
JP2012074566A (ja) パターン形成方法、パターン形成体
KR100881397B1 (ko) 비정질 카본막의 형성방법 및 이를 이용한 반도체 소자의패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180524

R150 Certificate of patent or registration of utility model

Ref document number: 6346132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350