JP2015159233A - 被処理体を処理する方法 - Google Patents

被処理体を処理する方法 Download PDF

Info

Publication number
JP2015159233A
JP2015159233A JP2014034050A JP2014034050A JP2015159233A JP 2015159233 A JP2015159233 A JP 2015159233A JP 2014034050 A JP2014034050 A JP 2014034050A JP 2014034050 A JP2014034050 A JP 2014034050A JP 2015159233 A JP2015159233 A JP 2015159233A
Authority
JP
Japan
Prior art keywords
gas
plasma
organic polymer
layer
polymer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014034050A
Other languages
English (en)
Other versions
JP6234271B2 (ja
Inventor
敏勝 戸花
Toshikatsu Tobana
敏勝 戸花
元 楊
Hajime Yo
元 楊
聡一郎 岡田
Soichiro Okada
聡一郎 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014034050A priority Critical patent/JP6234271B2/ja
Priority to KR1020167019960A priority patent/KR102330411B1/ko
Priority to SG11201606375QA priority patent/SG11201606375QA/en
Priority to PCT/JP2015/051029 priority patent/WO2015129322A1/ja
Priority to US15/117,052 priority patent/US9911621B2/en
Priority to TW104105529A priority patent/TWI628711B/zh
Publication of JP2015159233A publication Critical patent/JP2015159233A/ja
Application granted granted Critical
Publication of JP6234271B2 publication Critical patent/JP6234271B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Abstract

【課題】被処理体の処理において、プラズマ処理装置の静電チャックからの除電による残渣の発生を抑制する。
【解決手段】被処理体を処理する方法は、プラズマ処理装置の静電チャックに被処理体を静電吸着する工程ＳＴ１であり、被処理体が基板上に有機ポリマー層及びレジストマスクを有する工程ＳＴ１と、第１のガスのプラズマによってレジストマスクを介して有機ポリマー層をエッチングする工程ＳＴ２と、第２のガスのプラズマを生成しつつ静電チャックから被処理体を脱着する工程ＳＴ３と、レジストマスクを剥離する工程ＳＴ４と、を含む。第２のガスは、酸素ガス又はアルゴンガスよりも原子量の小さい希ガスと酸素ガスとの混合ガスである。
【選択図】図１

Description

本発明の実施形態は、被処理体を処理する方法に関するものである。
半導体素子といったデバイスの更なる微細化を実現するために、従来のリソグラフィ技術に代わる技術として、秩序パターンを自発的に組織化する自己組織化（ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ）材料を用いて、微細パターンを形成する技術、即ち自己組織化技術が着目されている。
自己組織化技術では、基板上に有機ポリマー層を形成し、当該有機ポリマー層上にレジストマスクを形成することによって、被処理体が準備される。次いで、プラズマ処理装置内において生成されたガスのプラズマに被処理体が晒される。これにより、有機ポリマー層がエッチングされる。次いで、レジストマスクが剥離される。その後、自己組織化可能なブロック・コポリマー層が被処理体上に形成され、当該ブロック・コポリマー層に含まれる二種のポリマーに自己組織化を生じさせる処理が行われる。これにより、ブロック・コポリマー層に二つの領域が形成される。最後に、ブロック・コポリマー層の二つの領域のうち一方を選択的にエッチングすることにより、パターンが形成される。
上述した自己組織化技術では、レジストマスクを剥離するために、有機ポリマー層のエッチングの後、被処理体はプラズマ処理装置の静電チャックから脱着され、当該プラズマ処理装置から別の装置に移される。
ところで、被処理体の静電チャックからの脱着時には、通常、プラズマ処理装置の処理容器内においてアルゴンガスなどの希ガスのプラズマが生成される。この希ガスのプラズマに被処理体を晒しつつ、被処理体を除電することにより、被処理体に加わる応力を低減しつつ、当該被処理体を静電チャックから脱着することが可能となる。このような除電については、下記の特許文献１に記載されている。
特開平７−２７３０９３号公報
しかしながら、希ガスのプラズマ中で被処理体の除電が行われると、有機ポリマー層に異物が付着する。異物は、基板材料、例えばシリコンを含有する。当該異物は、レジストマスクの剥離後にも残渣として残される。有機ポリマー層は後述するブロック・コポリマー層の下地となる層であるので、有機ポリマー層上に残渣が存在する状態で、ブロック・コポリマー層のエッチングが行われると、形成されるパターンが初期のパターンとは異なるものとなる。
したがって、被処理体の処理において、プラズマ処理装置の静電チャックからの除電による残渣の発生を抑制することが求められている。
一側面においては、被処理体を処理する方法が提供される。この方法は、（ａ）プラズマ処理装置の処理容器内に設けられた静電チャックに対して被処理体を静電吸着する第１工程であり、被処理体は、シリコンを含有する基板、基板上に設けられた有機ポリマー層、及び、有機ポリマー層上にレジストマスクを有する、該第１工程と、（ｂ）レジストマスクを介して有機ポリマー層をエッチングするよう、処理容器内において発生させた第１のガスのプラズマに被処理体を晒す第２工程と、（ｃ）第２工程の後、第２のガスのプラズマを生成しつつ静電チャックから被処理体を脱着する第３工程と、（ｄ）第３工程の後、レジストマスクを剥離する第４工程と、（ｅ）第４工程の後、被処理体上に、第１のポリマー及び第２のポリマーを含み自己組織化可能なブロック・コポリマー層を形成する第５工程と、（ｆ）ブロック・コポリマー層に第１のポリマーを含む第１の領域及び第２のポリマーを含む第２の領域を形成するよう被処理体を処理する第６工程と、（ｇ）第６工程の後、プラズマ処理装置を用いて第２の領域をエッチングする工程と、を含む。この方法では、第２のガスは、酸素ガス、又は、アルゴンガスよりも原子量の小さい希ガスと酸素ガスの混合ガスとの混合ガスである。
上記方法では、酸素ガス、又は、アルゴンガスよりも原子量の小さい希ガスと酸素ガスのプラズマ中で静電チャックから被処理体が脱着されるので、有機ポリマー層上に残渣が発生することが抑制され得る。また、上記形態の方法によれば、残渣の量が低減されたポリマー層を下地として用いてブロック・コポリマー層を形成するので、当該ブロック・コポリマー層から高精度にパターンを形成することが可能となる。
一形態においては、有機ポリマー層は、スチレン重合体、又はスチレンとメタクリル酸メチルとのランダム共重合体を含んでいてもよい。
以上説明したように、被処理体の処理において、プラズマ処理装置の静電チャックからの除電による残渣の発生を抑制することが可能となる。
一実施形態に係る被処理体を処理する方法を示す流れ図である。 図１に示す方法の各工程により作成される生産物を示す断面図である。 プラズマ処理装置の一実施形態を概略的に示す図である。 別の実施形態に係る被処理体を処理する方法を示す流れ図である。 図４に示す方法の各工程により作成される生産物を示す断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る被処理体を処理する方法を示す流れ図である。図１に示す方法ＭＴ１は、工程ＳＴ１〜工程ＳＴ７を含んでいる。また、方法ＭＴ１は、工程ＳＴａを含んでいる。図２は、図１に示す方法の各工程により作成される生産物を示す断面図である。以下、図１と共に、図２を参照する。
図１に示す方法の処理対象である被処理体（以下、「ウエハ」という）は、初期的には図２の（ａ）に示す断面構造を有している。図２の（ａ）に示すウエハＷは、基板Ｓｂ、被エッチング層ＥＬ、及び、有機ポリマー層ＯＬを含んでいる。基板Ｓｂは、例えばシリコンから構成されている。被エッチング層ＥＬは、基板Ｓｂ上に設けられている。被エッチング層ＥＬは、シリコンを含有する層である。被エッチング層ＥＬは、例えばＳｉＮ層、シリコン酸化層、又はシリコンを含有するレジスト層であり得る。
有機ポリマー層ＯＬは、被エッチング層ＥＬ上に設けられている。有機ポリマー層ＯＬは、例えば、ポリスチレンから構成されている。有機ポリマー層ＯＬは、例えば、ポリスチレンの希釈溶液をスピンコートといった方法により被エッチング層ＥＬ上に塗布して膜を形成し、次いで、膜形成後のウエハに熱処理を施して架橋反応を生じさせることにより、形成される。熱処理の温度は、例えば２００℃である。
次いで、有機ポリマー層ＯＬの上に、レジスト材料が塗布される。レジスト材料は、一実施形態では、ポジトーンレジストである。このレジスト材料をフォトリソグラフィ技術によってパターニングすることにより、図２の（ｂ）に示すように、有機ポリマー層ＯＬ上にレジストマスクＲＭ１が形成される。
このように準備されたウエハＷに対して、方法ＭＴ１では、まず、工程ＳＴ１（第１工程）が行われる。工程ＳＴ１では、ウエハＷがプラズマ処理装置内に搬送されて、静電チャックに静電吸着される。図３は、方法ＭＴ１の実施に用いることが可能なプラズマ処理装置の一実施形態を概略的に示す図である。図３に示すプラズマ処理装置１は、容量結合型の平行平板プラズマ処理装置であり、略円筒形の処理容器１０を有している。処理容器１０は接地されている。処理容器１０の内面には、アルマイト処理（陽極酸化処理）が施されている。
処理容器１０の底部には、セラミックなどの絶縁板１２を介して円柱状のサセプタ支持台１４が配置されている。サセプタ支持台１４の上には、例えばアルミニウムから構成されたサセプタ１６が設けられている。
サセプタ１６の上面には、ウエハＷを静電吸着力で保持するための静電チャック１８が設けられている。この静電チャック１８は、導電膜からなるチャック用の電極２０を一対の絶縁層又は絶縁シートの間に挟み込んだものである。電極２０には直流電源２２がスイッチ２４を介して電気的に接続されている。このプラズマ処理装置１では、直流電源２２からの直流電圧により、ウエハＷを静電気力で静電チャック１８に吸着保持することができる。
静電チャック１８の周囲且つサセプタ１６上には、エッチングの面内均一性を向上させるためのフォーカスリング２６が配置されている。フォーカスリング２６は、例えば、シリコン製である。また、サセプタ１６及びサセプタ支持台１４の側面には、例えば石英製の円筒状の内壁部材２８が貼り付けられている。
サセプタ支持台１４の内部には、冷媒室３０が設けられている。冷媒室３０は、例えば、サセプタ支持台１４内において環状に延在している。この冷媒室３０には、外付けのチラーユニットから配管３２ａ，３２ｂを介して所定温度の冷媒ｃｗ、例えば冷却水が循環供給される。プラズマ処理装置１では、冷媒ｃｗの温度を制御することにより、サセプタ１６上のウエハＷの温度が制御される。さらに、伝熱ガス供給機構（図示せず）からの伝熱ガス、例えばＨｅガスが、ガス供給ライン３４を介して静電チャック１８の上面とウエハＷの裏面との間に供給される。
また、サセプタ１６には、プラズマ生成用の第１高周波電源３６、イオン引き込み用の第２高周波電源３８がそれぞれ整合器４０，４２及び給電棒４４，４６を介して電気的に接続されている。
第１高周波電源３６は、プラズマ生成に適した周波数、例えば４０ＭＨｚの第１周波数の電力を発生する。なお、第１周波数は、６０ＭＨｚ或いは１００ＭＨｚといった周波数であってもよい。一方、第２高周波電源３８は、サセプタ１６上のウエハＷにプラズマのイオンを引き込むのに適した比較的低周波の周波数、例えば１３ＭＨｚの第２周波数の電力を発生する。
サセプタ１６の上方には、当該サセプタと平行に対面するように上部電極４８が設けられている。この上部電極４８は、電極板５０及び当該電極板５０を着脱可能に支持する電極支持体５２から構成されている。電極板５０には、多数のガス孔５０ａが形成されている。電極板５０は、例えば、Ｓi、ＳiＣといった半導体材料から構成され得る。また、電極支持体５２は、例えば、アルミニウムから構成され、その表面にはアルマイト処理が施されている。これら電極板５０及び電極支持体５２は、処理容器１０の上部にリング状の絶縁体５４を介して取り付けられている。絶縁体５４は、例えば、アルミナから構成され得る。かかる上部電極４８とサセプタ１６との間には、プラズマ生成空間、即ち、処理空間Ｓが設定される。
電極支持体５２には、ガスバッファ室５６が形成されている。また、電極支持体５２には、ガスバッファ室５６と電極板５０のガス孔５０ａとを連通させる多数のガス通気孔５２ａが形成されている。ガスバッファ室５６には、ガス供給管５８を介してガス供給源６０が接続されている。ガス供給管５８には、マスフローコントローラ（ＭＦＣ）６２及び開閉バルブ６４が設けられている。ガス供給源６０から処理ガスがガスバッファ室５６に導入されると、電極板５０のガス孔５０ａからサセプタ１６上のウエハＷに向けて処理空間Ｓに処理ガスがシャワー状に噴出される。このように、上部電極４８は処理空間Ｓに処理ガスを供給するためのシャワーヘッドを兼ねている。
サセプタ１６及びサセプタ支持台１４と処理容器１０の側壁との間に形成される環状の空間は、排気空間となっている。この排気空間の底には、処理容器１０の排気口７２が設けられている。排気口７２には、排気装置７６が接続されている。排気装置７６は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１０の室内、特に処理空間Ｓを所望の真空度まで減圧できるようになっている。また、処理容器１０の側壁にはウエハＷの搬入出口７８を開閉するゲートバルブ８０が取り付けられている。
制御部８８は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ），ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を有し、ＣＰＵは、例えばＲＡＭに記憶された各種レシピに従ってプロセスの実行を制御する。
このプラズマ処理装置１においてウエハＷを処理する際には、先ずゲートバルブ８０が開口され、搬送アーム上に保持されたウエハＷが処理容器１０内に搬入される。そして、ウエハＷは、静電チャック１８上に載置される。ウエハＷの搬入後、ゲートバルブ８０が閉じられ、ガス供給源６０から処理ガスが所定の流量及び流量比で処理容器１０内に導入され、排気装置７６により処理容器１０内の圧力が設定値に減圧される。さらに、第１高周波電源３６から高周波電力がサセプタ１６に供給され、必要に応じて第２高周波電源３８からも高周波バイアス電力がサセプタ１６に供給される。これにより、シャワーヘッドからシャワー状に導入された処理ガスが励起されてプラズマが生成される。このプラズマ中のラジカル、イオンといった活性種によってウエハＷが処理される。
再び図１及び図２を参照する。方法ＭＴ１では、工程ＳＴ１において静電チャックにウエハＷが静電吸着された後、工程ＳＴ２（第２工程）が実行される。工程ＳＴ２では、図２の（ｃ）に示すように、有機ポリマー層ＯＬがエッチングされる。この工程ＳＴ２では、プラズマ処理装置１内で第１のガスのプラズマが生成される。工程ＳＴ２では、当該プラズマにウエハＷが晒されることにより、レジストマスクＲＭ１によって覆われていない領域の有機ポリマー層ＯＬがエッチングされる。
工程ＳＴ２をプラズマ処理装置１を用いて実施する場合には、ガス供給源６０から第１のガスが処理容器１０内に供給され、排気装置７６により処理容器１０内の圧力が設定値に減圧される。また、第１高周波電源３６から高周波電力がサセプタ１６に供給される。なお、必要に応じて、第２高周波電源３８からの高周波バイアス電力がサセプタ１６に供給されてもよい。工程ＳＴ２において用いられる第１のガスは、有機ポリマー層ＯＬをエッチングするための処理ガスであるので、酸素を含み得る。一例では、第１のガスは、酸素ガス（Ｏ２ガス）である。また、第１のガスは、窒素ガス及び水素ガスを含んでいてもよい。また、第１のガスは、ネオンガス及びヘリウムガスを更に含んでいてもよい。
方法ＭＴ１では、次いで、工程ＳＴ３（第３工程）が実行される。工程ＳＴ３では、後述する工程ＳＴ４（第４工程）を別の装置において実行するために、静電チャックからウエハＷが脱着される。この工程ＳＴ３では、第２のガスのプラズマが生成される。第２のガスは、酸素ガス（Ｏ２ガス）、又は、酸素ガスとアルゴンよりも原子量の小さい希ガス、例えば、Ｈｅガス若しくはＮｅガスの混合ガスである。工程ＳＴ３では、第２のガスのプラズマにウエハＷを晒しつつ当該ウエハＷを脱着する。これにより、ウエハＷを除電し、脱着時にウエハＷに加わり得る応力を低減することが可能となる。
工程ＳＴ３をプラズマ処理装置１を用いて実施する場合には、ガス供給源６０から第２のガスが処理容器１０内に供給され、排気装置７６により処理容器１０内の圧力が設定値に減圧される。また、第１高周波電源３６から高周波電力がサセプタ１６に供給される。なお、工程ＳＴ３では、第２高周波電源３８からの高周波バイアス電力はサセプタ１６に供給されない。また、工程ＳＴ３では、静電チャック１８に対する直流電圧の印加が停止される。これにより、ウエハＷを除電し、静電チャック１８からウエハＷを脱着することができる。
方法ＭＴ１では、次いで、プラズマ処理装置とは別の装置にウエハＷが搬送されて、当該別の装置において工程ＳＴ４が実行される。工程ＳＴ４では、図４の（ｄ）に示すように、レジストマスクＲＭ１が剥離される。レジストマスクＲＭ１は、例えば酢酸ブチル及びジメチルスルホキシド（ＤＭＳＯ）溶媒などの強アルカリ性溶液を用いることによって、剥離される。
方法ＭＴ１では、次いで、工程ＳＴａが実行される。工程ＳＴａでは、図２の（ｅ）に示すように、中性膜ＮＬが形成される。中性膜ＮＬは、有機ポリマー層ＯＬの開口内、且つ、被エッチング層ＥＬ上に設けられる。この中性膜ＮＬは、例えば、スチレンとメタクリル酸メチルのランダム共重合体である。中性膜ＮＬは、原材料をウエハＷ上にスピンコートといった方法で塗布し、次いで、原材料が塗布されたウエハＷに熱処理を施し、しかる後に、形成された膜の過剰な部分を除去することによって、形成される。なお、熱処理の温度は、例えば２００℃である。また、形成された膜の過剰な部分は、例えば、トルエンによって除去され得る。
方法ＭＴ１では、次いで、工程ＳＴ５（第５工程）が実行される。工程ＳＴ５では、図２の（ｆ）に示すような生産物が得られる。第５工程ＳＴ５では、有機ポリマー層ＯＬ及び中性膜ＮＬ上にブロック・コポリマー層が形成される。ブロック・コポリマーは、自己組織化（Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ）ブロック・コポリマーであり、第１のポリマー及び第２のポリマーを含んでいる。ブロック・コポリマーは、例えばポリスチレン−ブロック−ポリメチルメタクリレート（ＰＳ−ｂ−ＰＭＭＡ）である。ＰＳ−ｂ−ＰＭＭＡは、第１のポリマーとしてポリスチレン（ＰＳ）を含み、第２のポリマーとしてポリメチルメタクリレート（ＰＭＭＡ）を含む。ブロック・コポリマー層は、例えば、スピンコート法といった種々の方法により形成され得る。
方法ＭＴ１では、次いで、工程ＳＴ６（第６工程）が実行される。この工程ＳＴ６では、ブロック・コポリマー層の自己組織化による相分離のための処理が行われる。これにより、図５の（ｆ）に示すように、ブロック・コポリマー層ＢＣＬの相分離が生じる。一実施形態では、第１のポリマー（ＰＳ）の長さと第２のポリマー（ＰＭＭＡ）の長さとが略同じであり、二つのポリマーの相互作用（斥力）も同程度であることから、第１のポリマー（ＰＳ）と第２のポリマー（ＰＭＭＡ）とは、自己組織化してライン状に相分離する。このため、図２の（ｆ）に示すように、第１のポリマー（ＰＳ）がライン状の第１の領域Ｒ１を形成し、第１の領域間において第２のポリマー（ＰＭＭＡ）がライン状の第２の領域Ｒ２を形成する。また、有機ポリマー層ＯＬは、非極性膜と呼ばれ、ポリスチレン（ＰＳ）との相性が良好である。それ故、第１の領域Ｒ１は、有機ポリマー層ＯＬ上に形成される傾向を有する。なお、相分離のための熱処理の温度は、例えば２００℃〜３００℃の範囲内の温度である。
最後に、方法ＭＴ１では、工程ＳＴ７（第７工程）が実行される。工程ＳＴ７では、処理ガスのプラズマにウエハＷが晒されることによって、第２の領域Ｒ２が選択的にエッチングされる。また、工程ＳＴ７では、第２の領域Ｒ２の直下の中性膜ＮＬもエッチングされる。これにより、図２の（ｇ）に示すパターンが被エッチング層ＥＬ上に形成される。
プラズマ処理装置１を用いて工程ＳＴ７を実行する場合には、ガス供給源６０から処理ガスが処理容器１０内に供給され、排気装置７６により処理容器１０内の圧力が設定値に減圧される。また、第１高周波電源３６から高周波電力がサセプタ１６に供給される。なお、工程ＳＴ７では、必要に応じて、第２高周波電源３８からの高周波バイアス電力がサセプタ１６に供給されてもよい。工程ＳＴ７において用いられる処理ガスは、第２のポリマー（ＰＭＭＡ）を含む第２の領域Ｒ２及びその直下の中性膜ＮＬをエッチングするための処理ガスであるので、酸素ガスを含み得る。また、当該処理ガスは、アルゴンガスといった希ガス、或いは、窒素ガスといった不活性ガスを更に含んでいてもよい。
以上説明した方法ＭＴ１によれば、工程ＳＴ３のウエハＷの脱着時に第２のガスのプラズマにウエハＷが晒されることによって、ウエハＷが除電される。この第２のガスは、酸素ガス、又は、酸素ガスとアルゴンよりも原子量が小さい希ガスの混合ガスである。このような第２のガスのプラズマに晒しつつウエハＷを除電すると、比較的原子量の大きいアルゴンガスといった希ガスのプラズマと比較して、被エッチング層ＥＬに対するダメージが抑制される。したがって、方法ＭＴ１によれば、除電時に被エッチング層ＥＬからの異物が有機ポリマー層ＯＬ上に付着することを抑制することができる。故に、方法ＭＴ１によれば、有機ポリマー層ＯＬ上に残渣が発生することが抑制される。また、残渣の量が低減された有機ポリマー層ＯＬを下地としてブロック・コポリマー層ＢＣＬを形成するので、当該ブロック・コポリマー層ＢＣＬから高精度にパターンを形成することが可能となる。
以下、別の実施形態について説明する。図４は、別の実施形態に係る被処理体を処理する方法を示す流れ図である。図５は、図４に示す方法の各工程により作成される生産物を示す断面図である。
図４に示す方法ＭＴ２の処理対象であるウエハＷ２は、初期的には図５の（ａ）に示す断面構造を有している。具体的に、ウエハＷ２は、基板Ｓｂ、及び被エッチング層ＥＬ、及び、有機ポリマー層ＯＬ２を含んでいる。基板Ｓｂ及び被エッチング層ＥＬは、ウエハＷの基板Ｓｂ及び被エッチング層ＥＬとそれぞれ同様の基板及び被エッチング層である。有機ポリマー層ＯＬ２は、被エッチング層ＥＬ上に設けられている。有機ポリマー層ＯＬ２は、ウエハＷの中性膜ＮＬと同様の材料から構成されている。有機ポリマー層ＯＬ２の形成方法は、中性膜ＮＬの形成方法と同様である。
次いで、有機ポリマー層ＯＬ２の上に、レジスト材料が塗布される。レジスト材料は、例えば、ネガトーンレジストである。このレジスト材料をフォトリソグラフィ技術によってパターニングすることにより、図５の（ｂ）に示すように、有機ポリマー層ＯＬ２上にレジストマスクＲＭ２が形成される。
方法ＭＴ２では、このように準備されたウエハＷ２が、工程ＳＴ１においてプラズマ処理装置の静電チャックに静電吸着される。この工程ＳＴ１は、方法ＭＴ１の工程ＳＴ１と同様であり、プラズマ処理装置１を用いて実行され得る。
次いで、方法ＭＴ２では、工程ＳＴ２（第２工程）が実行される。この工程ＳＴ２では、有機ポリマー層ＯＬ２がエッチングされ、ウエハＷ２は図５の（ｃ）に示す状態となる。なお、工程ＳＴ２のエッチングのための処理条件は、方法ＭＴ１の工程ＳＴ２の処理条件と同様である。次いで、方法ＭＴ２では、方法ＭＴ１と同様に工程ＳＴ３が実行され、ウエハＷ２が静電チャックから脱着され、別の装置に搬送される。
そして、方法ＭＴ２では、方法ＭＴ１と同様に工程ＳＴ４が実行され、レジストマスクＲＭ２が剥離される。方法ＭＴ２の工程ＳＴ４では、レジストマスクＲＭ２は、例えばテトラメチルアンモニウムヒドロキシドの２．３８％水溶液、又は、ジメチルスルホキシド溶媒の強アルカリ性溶液を用いることによって剥離される。
方法ＭＴ２では、次いで、工程ＳＴｂが実行される。工程ＳＴｂでは、ポリスチレン層ＰＳＬが形成される。具体的に、工程ＳＴｂでは、原材料がスピンコート法といった方法により、被エッチング層ＥＬ及び有機ポリマー層ＯＬ２上に塗布される。次いで、ウエハＷ２に熱処理が施される。熱処理の温度は、例えば２００℃である。これにより、ウエハＷ２は、図５の（ｅ）に示す状態になる。次いで、ポリスチレン層ＰＳＬの過剰な部分が除去される。これにより、ウエハＷ２は図５の（ｆ）に示す状態となる。なお、ポリスチレン層ＰＳＬの過剰な部分の除去には、例えばトルエンが用いられる。
次いで、方法ＭＴ２では、図５の（ｆ）に示すウエハＷ２上に対して工程ＳＴ５が実行される。さらに、方法ＭＴ２では、工程ＳＴ５の後に工程ＳＴ６が実行され、工程ＳＴ６の後に工程ＳＴ７が形成される。方法ＭＴ２の工程ＳＴ５、工程ＳＴ６、及び工程ＳＴ７は、方法ＭＴ１の工程ＳＴ５、ＳＴ６、及び工程ＳＴ７と同様である。
この方法ＭＴ２においても、工程ＳＴ３のウエハＷ２の脱着時に第２のガスのプラズマにウエハＷが晒されることによって、ウエハＷが除電される。したがって、方法ＭＴ２によれば、有機ポリマー層ＯＬ２上に残渣が発生することが抑制される。また、残渣の量が低減された有機ポリマー層ＯＬ２を下地としてブロック・コポリマー層ＢＣＬを形成するので、当該ブロック・コポリマー層ＢＣＬから高精度にパターンを形成することが可能となる。
以上、実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、プラズマ処理装置は、容量結合型のプラズマ処理装置に限定されるものではない。例えば、これらの工程には、誘導結合型のプラズマ処理装置、又は、マイクロ波といった表面波をプラズマ源とするプラズマ処理装置を用いることが可能である。
１…プラズマ処理装置、１０…処理容器、１６…サセプタ、１８…静電チャック、３６…第１高周波電源、３８…第２高周波電源、４８…上部電極、Ｗ…ウエハ、Ｓｂ…基板、ＥＬ…被エッチング層、ＯＬ…有機ポリマー層、ＲＭ１…レジストマスク、ＮＬ…中性膜、ＢＣＬ…ブロック・コポリマー層、Ｒ１…第１の領域、Ｒ２…第２の領域、Ｗ２…ウエハ、ＯＬ２…有機ポリマー層、ＲＭ２…レジストマスク、ＰＳＬ…ポリスチレン層。

Claims (2)

  1. 被処理体を処理する方法であって、
    プラズマ処理装置の処理容器内に設けられた静電チャックに対して被処理体を静電吸着する第１工程であり、該被処理体は、シリコンを含有する基板、該基板上に設けられた有機ポリマー層、及び、該有機ポリマー層上にレジストマスクを有する、該第１工程と、
    前記レジストマスクを介して前記有機ポリマー層をエッチングするよう、前記処理容器内において発生させた第１のガスのプラズマに前記被処理体を晒す第２工程と、
    前記第２工程の後、前記処理容器内において第２のガスのプラズマを生成しつつ前記静電チャックから前記被処理体を脱着する第３工程と、
    前記第３工程の後、前記レジストマスクを剥離する第４工程と、
    前記第４工程の後、前記被処理体上に、第１のポリマー及び第２のポリマーを含み自己組織化可能なブロック・コポリマー層を形成する第５工程と、
    前記ブロック・コポリマー層に前記第１のポリマーを含む第１の領域及び前記第２のポリマーを含む第２の領域を形成するよう前記被処理体を処理する第６工程と、
    前記第６工程の後、前記プラズマ処理装置を用いて前記第２の領域をエッチングする第７工程と、
    を含み、
    前記第２のガスは、酸素ガス、又は、アルゴンガスよりも原子量の小さい希ガスと酸素ガスとの混合ガスである、
    方法。
  2. 前記有機ポリマー層は、ポリスチレン、又はポリスチレンとポリメチルメタクリレートとのランダム共重合体を含む、
    請求項１に記載の方法。
JP2014034050A 2014-02-25 2014-02-25 被処理体を処理する方法 Active JP6234271B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014034050A JP6234271B2 (ja) 2014-02-25 2014-02-25 被処理体を処理する方法
KR1020167019960A KR102330411B1 (ko) 2014-02-25 2015-01-16 피처리체를 처리하는 방법
SG11201606375QA SG11201606375QA (en) 2014-02-25 2015-01-16 Method for processing article
PCT/JP2015/051029 WO2015129322A1 (ja) 2014-02-25 2015-01-16 被処理体を処理する方法
US15/117,052 US9911621B2 (en) 2014-02-25 2015-01-16 Method for processing target object
TW104105529A TWI628711B (zh) 2014-02-25 2015-02-17 被處理體之處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014034050A JP6234271B2 (ja) 2014-02-25 2014-02-25 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
JP2015159233A true JP2015159233A (ja) 2015-09-03
JP6234271B2 JP6234271B2 (ja) 2017-11-22

Family

ID=54008651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014034050A Active JP6234271B2 (ja) 2014-02-25 2014-02-25 被処理体を処理する方法

Country Status (6)

Country Link
US (1) US9911621B2 (ja)
JP (1) JP6234271B2 (ja)
KR (1) KR102330411B1 (ja)
SG (1) SG11201606375QA (ja)
TW (1) TWI628711B (ja)
WO (1) WO2015129322A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170029389A (ko) * 2015-09-07 2017-03-15 아이엠이씨 브이제트더블유 트렌치 보조 케모에피탁시(trac) dsa 흐름
JP2017055047A (ja) * 2015-09-11 2017-03-16 株式会社東芝 パターン形成方法
JP6458174B1 (ja) * 2018-01-12 2019-01-23 デクセリアルズ株式会社 パターン形成方法及び偏光板の製造方法
JP7389845B2 (ja) 2022-04-18 2023-11-30 セメス カンパニー，リミテッド 基板処理装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192743B2 (en) * 2016-08-29 2019-01-29 Tokyo Electron Limited Method of anisotropic extraction of silicon nitride mandrel for fabrication of self-aligned block structures
JP6822561B2 (ja) 2016-11-30 2021-01-27 エルジー・ケム・リミテッド 積層体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279487A (ja) * 1993-05-20 1996-10-22 Hitachi Ltd プラズマ処理方法
JP2004014868A (ja) * 2002-06-07 2004-01-15 Tokyo Electron Ltd 静電チャック及び処理装置
JP2007027816A (ja) * 2005-07-12 2007-02-01 Ricoh Co Ltd 符号化処理装置および方法、並びにプログラムおよび記録媒体
JP2010040822A (ja) * 2008-08-06 2010-02-18 Tokyo Electron Ltd 静電吸着装置の除電処理方法、基板処理装置、及び記憶媒体
JP2011187787A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
JP2013201356A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 露光方法及びパターン形成方法
JP2013207089A (ja) * 2012-03-28 2013-10-07 Tokyo Electron Ltd 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP2014027228A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360404B2 (ja) 1994-04-01 2002-12-24 ソニー株式会社 プラズマエッチング方法
US5869401A (en) * 1996-12-20 1999-02-09 Lam Research Corporation Plasma-enhanced flash process
US6872322B1 (en) * 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
TW527646B (en) * 2001-07-24 2003-04-11 United Microelectronics Corp Method for pre-cleaning residual polymer
US20030236004A1 (en) * 2002-06-24 2003-12-25 Applied Materials, Inc. Dechucking with N2/O2 plasma
US20050066994A1 (en) * 2003-09-30 2005-03-31 Biles Peter John Methods for cleaning processing chambers
EP2034296B1 (en) * 2007-09-07 2012-09-26 Imec Quantification of hydrophobic and hydrophilic properties of materials
US8525139B2 (en) * 2009-10-27 2013-09-03 Lam Research Corporation Method and apparatus of halogen removal
WO2012084558A1 (en) * 2010-12-23 2012-06-28 Asml Netherlands B.V. Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US8832916B2 (en) * 2011-07-12 2014-09-16 Lam Research Corporation Methods of dechucking and system thereof
US8691925B2 (en) * 2011-09-23 2014-04-08 Az Electronic Materials (Luxembourg) S.A.R.L. Compositions of neutral layer for directed self assembly block copolymers and processes thereof
US9147574B2 (en) * 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
US8975009B2 (en) * 2013-03-14 2015-03-10 Tokyo Electron Limited Track processing to remove organic films in directed self-assembly chemo-epitaxy applications

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279487A (ja) * 1993-05-20 1996-10-22 Hitachi Ltd プラズマ処理方法
JP2004014868A (ja) * 2002-06-07 2004-01-15 Tokyo Electron Ltd 静電チャック及び処理装置
JP2007027816A (ja) * 2005-07-12 2007-02-01 Ricoh Co Ltd 符号化処理装置および方法、並びにプログラムおよび記録媒体
JP2010040822A (ja) * 2008-08-06 2010-02-18 Tokyo Electron Ltd 静電吸着装置の除電処理方法、基板処理装置、及び記憶媒体
JP2011187787A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
JP2013201356A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 露光方法及びパターン形成方法
JP2013207089A (ja) * 2012-03-28 2013-10-07 Tokyo Electron Ltd 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP2014027228A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170029389A (ko) * 2015-09-07 2017-03-15 아이엠이씨 브이제트더블유 트렌치 보조 케모에피탁시(trac) dsa 흐름
KR102651697B1 (ko) 2015-09-07 2024-03-27 아이엠이씨 브이제트더블유 트렌치 보조 케모에피탁시(trac) dsa 흐름
JP2017055047A (ja) * 2015-09-11 2017-03-16 株式会社東芝 パターン形成方法
JP6458174B1 (ja) * 2018-01-12 2019-01-23 デクセリアルズ株式会社 パターン形成方法及び偏光板の製造方法
WO2019139116A1 (ja) * 2018-01-12 2019-07-18 デクセリアルズ株式会社 パターン形成方法及び偏光板の製造方法
JP2019124738A (ja) * 2018-01-12 2019-07-25 デクセリアルズ株式会社 パターン形成方法及び偏光板の製造方法
US11009789B2 (en) 2018-01-12 2021-05-18 Dexerials Corporation Pattern formation method and method for manufacturing polarizing plate
JP7389845B2 (ja) 2022-04-18 2023-11-30 セメス カンパニー，リミテッド 基板処理装置

Also Published As

Publication number Publication date
US20170148641A1 (en) 2017-05-25
KR102330411B1 (ko) 2021-11-23
KR20160125950A (ko) 2016-11-01
SG11201606375QA (en) 2016-09-29
WO2015129322A1 (ja) 2015-09-03
TWI628711B (zh) 2018-07-01
TW201539572A (zh) 2015-10-16
JP6234271B2 (ja) 2017-11-22
US9911621B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
JP6234271B2 (ja) 被処理体を処理する方法
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6071514B2 (ja) 静電チャックの改質方法及びプラズマ処理装置
JP6141855B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US10763123B2 (en) Method for processing workpiece
JP2009206401A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2007005377A (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
EP3048638A1 (en) Etching method
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
KR20150143435A (ko) 패턴을 형성하는 방법
JP6204881B2 (ja) 被処理体を処理する方法
JP2019169635A (ja) クリーニング方法及び処理装置
TWI689007B (zh) 蝕刻方法
JP6643875B2 (ja) エッチング方法
JP2007250861A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP7195113B2 (ja) 処理方法及び基板処理装置
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2007251044A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2008181996A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171024

R150 Certificate of patent or registration of utility model

Ref document number: 6234271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250