TWI689007B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI689007B
TWI689007B TW105138005A TW105138005A TWI689007B TW I689007 B TWI689007 B TW I689007B TW 105138005 A TW105138005 A TW 105138005A TW 105138005 A TW105138005 A TW 105138005A TW I689007 B TWI689007 B TW I689007B
Authority
TW
Taiwan
Prior art keywords
gas
layer
polymer
etching
mask
Prior art date
Application number
TW105138005A
Other languages
English (en)
Other versions
TW201729286A (zh
Inventor
高梨優樹
及川成明
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201729286A publication Critical patent/TW201729286A/zh
Application granted granted Critical
Publication of TWI689007B publication Critical patent/TWI689007B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種蝕刻方法，其目的在於改善蝕刻圖案的粗糙度。該蝕刻方法係：從包含在被處理體的含矽層上隔著中間層而疊層的第1聚合物與第2聚合物之可自組嵌段共聚物層，針對包含該第2聚合物的第2區域及該第2區域的正下方之該中間層進行蝕刻而形成遮罩之圖案，在該遮罩之圖案蝕刻該含矽層，該蝕刻方法包含以下步驟：在收納有該被處理體之電漿處理裝置的處理容器內，對該處理容器內供給包含碳（C），硫（S）及氟（F）之處理氣體而產生電漿；以及藉由產生之該電漿，於該遮罩上形成保護膜，蝕刻該含矽層。

Description

蝕刻方法
本發明係關於一種蝕刻方法。
為了實現半導體元件等裝置之進一步的細微化，須形成具有較藉由使用迄今之光微影技術的微細加工所獲得之極限尺寸更小之尺寸的圖案。作為用於形成此等尺寸的圖案之一種手法，係次世代曝光技術之EUV（extreme ultra violet，極紫外線）的開發正在進行。EUV，相較於習知之UV光源波長使用短波長的光，例如使用13.5nm之極短波長的光。因此，EUV具有量產化導向之技術障礙。例如，EUV，具有曝光時間長等問題。因此，期望開發可提供更為細微化之裝置的其他製造方法。
作為替代習知之微影技術的技術，著眼於使用係將有序的圖案自發性地組裝之自組裝（self-assembled）材料的一種之自組裝嵌段共聚物（BCP：block copolymer），而形成圖案的技術（例如參考專利文獻1及專利文獻2）。
專利文獻1所記載之技術中，將包含嵌段共聚物的嵌段共聚物層塗布於基底層上，該嵌段共聚物含有彼此不混和之二種以上的聚合物嵌段成分A、B。而後，為了使聚合物嵌段成分A、B自發性地相分離，而施行熱處理（退火）。藉此獲得具有包含聚合物嵌段成分A的第1領域、及包含聚合物嵌段成分B的第2領域之有序的圖案。
此外，專利文獻2中，作為通孔之形成方法，提出嵌段共聚物的圖案化加工。專利文獻2所記載之圖案化加工，藉由將相分離之嵌段共聚物層的第1領域及第2領域中之第2領域去除，而獲得圖案。 ［習知技術文獻］ ［專利文獻］
專利文獻1：日本特開2007-208255號公報 專利文獻2：日本特開2010-269304號公報
［本發明所欲解決的問題］ 然而，專利文獻1及專利文獻2所記載之技術中，藉由嵌段共聚物之圖案化獲得的遮罩，其電漿抗性低。因此，在蝕刻係遮罩之基底層的Si-ARC（含矽反射防止膜）、SiON（氮氧化矽膜）等時，遮罩之圖案扭曲（亦稱作Wiggling），基底層之蝕刻圖案的粗糙度（在圖案之壁面產生的凹凸）惡化。基底層之蝕刻圖案的粗糙度，例如，以藉由蝕刻形成之圖案的LER（Line Edge roughness，線緣粗糙度）、LWR（Line Width roughness，線寬粗糙度）之數值表示。特別是，若基底層之蝕刻圖案的粗糙度惡化，則LER之數值變高。
相對於此，前人考慮對遮罩施行電子束或UV照射，藉由供給的H2 氣體、Ar氣體所產生之遮罩的處理而改善基底層之蝕刻圖案的粗糙度之方法。然而，在將組成與習知之ArF遮罩相異的嵌段共聚物之圖案作為遮罩的蝕刻中，即便藉由與ArF遮罩相同之條件設定施行遮罩的處理，仍難以將基底層之蝕刻圖案的粗糙度適當地改善。
相對於上述問題，在一方面，本發明之目的在於改善蝕刻圖案的粗糙度。 ［解決問題之技術手段］
為了解決上述問題，依本發明之一態樣所提供的一種蝕刻方法，係從包含在被處理體的含矽層上隔著中間層而疊層的第1聚合物與第2聚合物之可自組嵌段共聚物層，針對包含該第2聚合物的第2區域及該第2區域的正下方之該中間層進行蝕刻而形成遮罩之圖案，在該遮罩之圖案蝕刻該含矽層，該蝕刻方法包含以下步驟：在收納有該被處理體之電漿處理裝置的處理容器內，對該處理容器內供給包含碳（C），硫（S）及氟（F）之處理氣體而產生電漿；以及藉由產生之該電漿，於該遮罩上形成保護膜，蝕刻該含矽層。 ［本發明之效果］
依本發明之一方面，則可改善蝕刻圖案的粗糙度。
以下，茲就用於實施本發明之形態，參考附圖而予以說明。另，在本說明書及附圖中，對於實質上相同的構成，藉由給予相同符號而省略重複的說明。
［電漿處理裝置］ 首先，對於電漿處理裝置1之一例，參考圖1並予以說明。本實施形態之電漿處理裝置1，為電容耦合型之平行平板電漿處理裝置，具有略圓筒形之處理容器10。於處理容器10的內面，施加氧皮鋁處理（陽極氧化處理）。
載置台20，設置於處理容器10的底部，載置晶圓W。晶圓W，為被處理體之一例。載置台20，例如由鋁（Al）或鈦（Ti）、碳化矽（SiC）等形成。於載置台20之頂面，設置用於將晶圓W靜電吸附的靜電吸盤106。靜電吸盤106，成為在絶緣體106b之間夾入吸盤電極106a的構造。吸盤電極106a與直流電壓源112相連接，藉由從直流電壓源112對吸盤電極106a施加直流電壓HV，而以庫侖力將晶圓W吸附於靜電吸盤106。
載置台20，藉由支持體104支持。於支持體104之內部，形成冷媒流路104a。於冷媒流路104a，連接冷媒入口配管104b及冷媒出口配管104c。從急冷器107輸出的例如冷卻水或鹵水等冷卻媒體（以下亦稱作「冷媒」），在冷媒入口配管104b、冷媒流路104a及冷媒出口配管104c循環。藉由冷媒，將載置台20及靜電吸盤106散熱、冷卻。
熱傳氣體供給源85，使氦氣（He）、氬氣（Ar）等熱傳氣體通過氣體供給管線130而對靜電吸盤106上之晶圓W的背面供給。藉由此一構成，靜電吸盤106，以在冷媒流路104a循環之冷媒、及對晶圓W的背面供給之熱傳氣體控制溫度。此一結果，可將晶圓控制為既定溫度。
於載置台20，連接供給雙頻疊加電力的電力供給裝置30。電力供給裝置30，具有：第1高頻電源32，供給第1頻率之電漿產生用的高頻電力HF；以及第2高頻電源34，供給較第1頻率更低的第2頻率之偏電壓產生用的高頻電力LF。第1高頻電源32，隔著第1匹配器33而與載置台20電性連接。第2高頻電源34，隔著第2匹配器35而與載置台20電性連接。第1高頻電源32，例如，對載置台20施加60MHz的高頻電力HF。第2高頻電源34，例如，對載置台20施加13.56MHz的高頻電力LF。另，本實施形態中，雖對載置台20施加第1高頻電力，但亦可對氣體沖淋頭25施加。
第1匹配器33，將第1高頻電源32之內部（或輸出）阻抗與負載阻抗匹配。第2匹配器35，將第2高頻電源34之內部（或輸出）阻抗與負載阻抗匹配。第1匹配器33，係在處理容器10內產生電漿時使第1高頻電源32之內部阻抗與負載阻抗在表觀上一致而作用。第2匹配器35，係在處理容器10內產生電漿時使第2高頻電源34之內部阻抗與負載阻抗在表觀上一致而作用。
氣體沖淋頭25，安裝為隔著被覆其邊緣部之屏蔽環40而封閉處理容器10的頂棚部之開口。於氣體沖淋頭25，連接可變直流電源70，從可變直流電源70輸出負的DC（直流電壓）。氣體沖淋頭25，由矽形成。
於氣體沖淋頭25，形成導入氣體之氣體導入口45。於氣體沖淋頭25之內部，設置從氣體導入口45分支的中央部之擴散室50a及邊緣部之擴散室50b。從氣體供給源15輸出的氣體，通過氣體導入口45而往擴散室50a、50b供給，在擴散室50a、50b擴散而從多個氣體供給孔55朝向載置台20導入。
於處理容器10的底面形成排氣口60，藉由與排氣口60相連接之排氣裝置65將處理容器10內排氣。藉此，可將處理容器10內維持為既定真空度。於處理容器10之側壁設置閘閥G。閘閥G，在施行從處理容器10將晶圓W搬入及搬出時開閉搬出入口。
於電漿處理裝置1，設置控制裝置全體之動作的控制部100。控制部100，具有CPU（Central Processing Unit，中央處理單元）105、ROM（Read Only Memory，唯讀記憶體）110及RAM（Random Access Memory，隨機存取記憶體）115。CPU105，遵循收納在此等儲存區的各種配方，而實行蝕刻等期望之處理。配方記載有係對於蝕刻條件等處理條件之裝置的控制資訊之製程時間、壓力（氣體的排氣）、高頻電力與電壓、各種氣體流量、處理容器內溫度（上部電極溫度、處理容器的側壁溫度、晶圓W溫度、靜電吸盤溫度等）、從急冷器107輸出之冷媒的溫度等。另，此等程式與顯示處理條件的配方，亦可儲存在硬碟、半導體記憶體。此外，配方，以收納在CD-ROM、DVD等可攜式之可藉由電腦讀取的記憶媒體之狀態安裝至既定位置，並加以讀取亦可。
在蝕刻處理中，控制閘閥G的開閉，將晶圓W往處理容器10搬入，載置於載置台20。藉由從直流電壓源112對吸盤電極106a施加直流電壓HV，而以庫侖力將晶圓W吸附於靜電吸盤106，予以保持。
接著，對處理容器10內供給期望的處理氣體及高頻電力，產生電漿。藉由產生之電漿塗覆遮罩MK，對晶圓W施行電漿蝕刻。蝕刻後，從直流電壓源112對吸盤電極106a施加與吸附晶圓W時正負相反的直流電壓HV以去除晶圓W之電荷，將晶圓W從靜電吸盤106剝離。控制閘閥G的開閉，將晶圓W從處理容器10搬出。
［蝕刻方法］ 圖2為，顯示一實施形態之蝕刻方法的流程圖。圖3、圖4、及圖5，顯示圖2所示之各步驟中製作的產物之剖面等。如圖2所示，一實施形態之蝕刻方法，首先，在步驟S10中，於被處理體（下稱「晶圓W」）的表面形成中間層NL。
如圖3的（a）所示，晶圓W，包含基板Sb、旋塗碳層SOC（Spin On Carbon）、及被蝕刻層EL。基板Sb，例如由矽構成。旋塗碳層SOC，係塗布包含碳的材料，並藉由旋轉塗布法形成。被蝕刻層EL，設置於旋塗碳層SOC上；旋塗碳層SOC，設置於基板Sb上。被蝕刻層EL，為含有矽的層。例如，被蝕刻層EL，可為含矽反射防止層（Si-ARC）、氮化矽（SiN）層、氧化矽（SiOx ）層、氮氧化矽膜（SiON）等含矽層。被蝕刻層EL，例如可為15～20nm之膜厚。
步驟S10，如圖3的（a）所示，於被蝕刻層EL上，塗布有機膜OL。有機膜OL，例如為聚苯乙烯與聚甲基丙烯酸甲酯之嵌段共聚物。接著，於塗布後將晶圓W熱處理。此熱處理之溫度的最佳値雖取決於有機膜OL之種類，但一般為200℃～300℃程度。例如，該熱處理的溫度，例如為250℃。藉由此熱處理，如圖3的（b）所示，有機膜OL全體收縮，由有機膜OL形成中間層NL與變質層RL。另，變質層RL，係有機膜OL中的碳變質之層。
接著，如圖3的（c）所示，將變質層RL，藉由顯影處理而化學性地去除。藉此，於被蝕刻層EL上形成中間層NL。此中間層NL的表面，具有非疏水亦非親水之中性狀態。嵌段共聚物層中之聚合物，若聚合物長度短則具有強親水性，若聚合物長度長則具有強疏水性。如此地因聚合物具有親水性強的種類與疏水性強的種類，故藉由形成具有中性的表面之中間層NL，而可使聚合物相分離為期望的形狀。
回到圖2，本實施形態之蝕刻方法，接著，在步驟S12中，於晶圓W的表面，即中間層NL的表面，塗布嵌段共聚物。嵌段共聚物，例如可藉由旋轉塗布法等各種方法塗布。藉此，如圖4的（a）所示，於中間層NL的表面上，形成嵌段共聚物層BCL。
嵌段共聚物，為自組裝（Self-Assembled）嵌段共聚物，包含第1聚合物及第2聚合物。在一實施形態中，嵌段共聚物，為聚苯乙烯-嵌段-聚甲基丙烯酸甲酯（PS-b-PMMA）。PS-b-PMMA，包含聚苯乙烯（PS）作為第1聚合物，包含聚甲基丙烯酸甲酯（PMMA）作為第2聚合物。
此處，關於嵌段共聚物及其自組裝，以PS-b-PMMA為例，參考圖5並予以說明。PS及PMMA，皆為一個分子之直徑為0.7nm的高分子。將含有彼此不混和的PS及PMMA之嵌段共聚物塗布於中間層NL上以形成嵌段共聚物層BCL後，若將晶圓W以常溫（25℃）至300℃以下的溫度熱處理（退火），則在嵌段共聚物層BCL中發生相分離。一般而言，退火係在200℃～250℃的溫度範圍內施行。另一方面，若藉由300℃在高溫施行熱處理，則不發生嵌段共聚物層BCL的相分離，而PS及PMMA隨機地配置。此外，在相分離後即便使溫度回到常溫，嵌段共聚物層BCL仍保持相分離狀態。
若各聚合物之聚合物長度短則相互作用（斥力）變弱，且親水性變強。另一方面，若聚合物長度長則相互作用（斥力）變強，且疏水性變強。利用此等聚合物之性質，例如，如圖5的（a）及圖5的（b）所示，可製作PS及PMMA之相分離構造。圖5的（a），顯示聚合物A與聚合物B具有略相同之聚合物長度時的相分離構造。在一例中，聚合物A為PS，聚合物B為PMMA。在圖5的（a）所示之情況，各聚合物之相互作用相同，因而若將嵌段共聚物層BCL以250℃程度熱處理，則聚合物A與聚合物B自組裝而相分離為線狀。亦即，聚合物A形成線狀的第1領域，在第1領域間中聚合物B形成線狀的第2領域。利用此相分離構造，例如若將包含聚合物B的第2領域去除，則可形成線與間距（L／S）之周期圖案。此周期圖案，可作為半導體元件等裝置製造用之圖案而應用。
此外，圖5的（b），顯示聚合物A與聚合物B之聚合物長度大幅相異時，亦即，聚合物A之聚合物長度較聚合物B之聚合物長度更長的情況之相分離構造。在圖5的（b）所示之情況，聚合物A之相互作用（斥力）強，聚合物B之相互作用（斥力）弱。若將此等嵌段共聚物層BCL以250℃程度熱處理，則由於聚合物間之相互作用的強弱，而使聚合物A自組裝於外側，聚合物B自組裝於內側。亦即，聚合物B圓柱狀地自組裝而形成第2領域，聚合物A以包圍該圓柱狀之領域的方式自組裝而形成第1領域。利用此等包含第1領域及第2領域之相分離構造，例如，若將第2領域去除，則可形成孔之周期圖案。此周期圖案亦可作為半導體元件等裝置製造用之圖案而應用。
再度參考圖2。接著，在步驟S14中，施行嵌段共聚物層BCL之相分離所用的處理。例如，藉由將晶圓W以200℃～300℃的溫度加熱，而使嵌段共聚物層BCL產生相分離。藉此，如圖4的（b）所示，在嵌段共聚物層BCL中，形成包含第1聚合物的第1領域R1、及包含第2聚合物的第2領域。如同上述，第1領域R1及第2領域R2，亦可為交互設置的線與間距之圖案。抑或，第2領域R2為圓柱狀的領域，第1領域R1包圍圓柱狀的第2領域R2亦可。
接著，在實行步驟S14後，實行步驟S16前，將晶圓W往圖1所示之電漿處理裝置1內搬運。
在步驟S16中，形成遮罩MK。電漿處理裝置1，蝕刻嵌段共聚物層BCL的第2領域R2、及該第2領域R2之正下方的中間層NL。
以電漿處理裝置1實行步驟S16時，具體而言，從氣體供給源15對處理容器10內供給處理氣體，藉由排氣裝置65將處理容器10內的壓力減壓至設定値。此外，從第1高頻電源32對載置台20供給電漿產生用的高頻電力HF。另，步驟S16，因應必要，亦可對載置台20供給來自第2高頻電源34之偏電壓用的高頻電力LF。步驟S16中使用之處理氣體，為蝕刻包含第2聚合物的第2領域R2及其正下方的中間層NL所用之處理氣體，故可包含氧。例如，此處理氣體，可包含O2 氣體。此外，該處理氣體，亦可進一步包含Ar氣體等稀有氣體、或N2 氣體等惰性氣體。
步驟S16，藉由氧的活性種將由有機材料構成之嵌段共聚物層BCL從其表面起蝕刻。此處，相較於由第1聚合物構成之第1領域R1，由第2聚合物構成之第2領域R2的蝕刻率更高。因此，藉由步驟S16，選擇性地蝕刻第2領域R2。此外，藉由將第2領域R2去除，而蝕刻露出之中間層NL的一部分。藉由此一步驟S16，使晶圓W，成為圖4的（c）所示之狀態。亦即，形成包含第1領域R1及其正下方的中間層NL之遮罩MK。
接著，如圖2所示，在步驟S18中，於遮罩MK上形成保護膜，並蝕刻被蝕刻層EL。此時，步驟S18，在電漿處理裝置1內，於以下所示之製程條件下產生電漿，使晶圓W暴露於該電漿。
＜保護膜形成時之製程條件＞ 壓力                                    30mT（3.9996Pa） 氣體種類                             包含SF6 、C4 F8 、H2 之氣體 功率（高頻電力HF）        200W 溫度（載置台）                 10℃ 以電漿處理裝置1實行步驟S18之情況，從氣體供給源15對處理容器10內供給包含六氟化硫（SF6 ）氣體、八氟環丁烷（C4 F8 ）氣體及氫（H2 ）氣體之處理氣體，藉由排氣裝置65將處理容器10內的壓力減壓至設定値。此外，從第1高頻電源32對載置台20供給高頻電力HF。此外，步驟S18，因應必要，亦可從第2高頻電源34對載置台20供給高頻電力LF。
圖6之比較例中，處理氣體，包含碳（C）及氟（F），不包含硫（S）。因此，由處理氣體產生的電漿，雖包含碳的活性種（C＊ ）及氟的活性種（F＊ ），但不包含硫的活性種（S＊ ）。此一情況，在電漿抗性低的聚苯乙烯（PS）之遮罩MK並未形成保護膜，而遮罩MK被氟的活性種（F＊ ）切削，遮罩圖案產生扭曲。因此，比較例中，難以改善被蝕刻層EL的粗糙度。
另一方，由包含SF6 氣體、C4 F8 氣體及H2 氣體之處理氣體產生的電漿，包含硫的活性種（S＊ ）、碳的活性種（C＊ ）及氟的活性種（F＊ ）。電漿中主要為硫的活性種（S＊ ）及碳的活性種（C＊ ）疊層於遮罩MK上。亦即，保護膜PT為，藉由產生之電漿的蝕刻而產生之包含碳（C）及硫（S）的沉積物。
藉此，於遮罩MK上形成硫（S）與碳（C）之保護膜PT。構成遮罩MK的聚苯乙烯（PS），電漿抗性低。然而，若依本實施形態之蝕刻方法，則以硫（S）與碳（C）之保護膜PT塗覆電漿抗性低之聚苯乙烯（PS）的遮罩MK。藉此，防止遮罩MK的扭曲。
此外，電漿包含氟的活性種（F＊ ），故在遮罩MK之開口露出的被蝕刻層EL被蝕刻。藉由此一步驟，晶圓W，將被蝕刻層EL蝕刻為遮罩MK之圖案。藉此，可改善蝕刻圖案的粗糙度。此外，可提高遮罩MK之對於被蝕刻層EL的選擇比（遮罩選擇比）。
如本實施形態所示，步驟S18所使用之處理氣體，宜含有氫氣。在將遮罩MK藉由氫電漿等處理的狀態下，於遮罩MK上形成硫（S）與碳（C）之保護膜PT，藉而使遮罩MK硬化，可提高遮罩MK之對於被蝕刻層EL的遮罩選擇比。
另，步驟S18所使用之處理氣體，包含碳（C）、硫（S）、氟（F）即可。例如，步驟S18所使用之處理氣體，亦可除了C4 F8 氣體等氟碳化合物氣體以外更包含CHF3 氣體等氟氫碳化合物氣體，或使氟氫碳化合物氣體取而代之。
作為步驟S18所使用之處理氣體中的C4 F8 氣體之代替氣體，可使用三氟甲烷（CHF3 ）氣體、二氟甲烷（CH2 F2）氣體、氟甲烷（CH3 F）氣體、甲烷（CH4 ）氣體、四氟化碳（CF4 ）氣體。
此外，步驟S18所使用之處理氣體，亦可進一步包含Ar氣體等惰性氣體。
本實施形態，由包含碳（C）、硫（S）、氟（F）之處理氣體產生電漿，藉由電漿之作用，以保護膜PT塗覆遮罩MK，並施行被蝕刻層EL的蝕刻。本實施形態，藉由在遮罩MK上形成包含碳（C）與硫（S）之保護膜PT，而可防止遮罩MK之圖案的扭曲。例如，僅以包含碳（C）、硫（S）、氟（F）之處理氣體的化學作用（濕式），難以形成包含碳（C）與硫（S）之保護膜PT。其理由係因，僅以包含碳（C）、硫（S）、氟（F）之處理氣體的化學作用則難以控制保護膜PT之厚度，不僅遮罩MK頂部，膜亦形成至基底之被蝕刻層EL，而變得難以提高選擇比之故。本實施形態之電漿處理裝置1，利用處理氣體的物理作用，可以遮罩MK上之上部為中心形成保護膜PT故較佳。
此外，考慮將被蝕刻層EL以包含氟氣及溴化氫（HBr）氣體之處理氣體蝕刻。然而，氟氣及溴化氫為容易腐蝕之氣體，若蝕刻後作為殘留氣體留在處理容器10內，則該殘留氣體與處理容器10內的H2 O反應而腐蝕，產生異物。因而，蝕刻後的時間管理變得重要。亦即，必須管理時間，俾以能夠在蝕刻後之殘留氣體反應前，開始後續步驟。因此，本實施形態之蝕刻方法中，在S18之蝕刻步驟，不採用需要蝕刻步驟及其後續步驟之時間管理的包含氟氣及臭化氫氣之處理氣體。
另，在步驟18中將含矽的反射防止層（Si-ARC）作為被蝕刻層EL蝕刻後，圖2中本實施形態之蝕刻處理結束。在本實施形態之蝕刻處理後，蝕刻旋塗碳層SOC。
若依以上說明的本實施形態之蝕刻方法，則在蝕刻被蝕刻層EL時於遮罩MK上形成保護膜PT。藉此可在蝕刻被蝕刻層EL時保護遮罩MK。亦即，藉由形成遮罩MK上之保護膜PT，而在步驟S18之蝕刻時使遮罩MK變得難以產生扭曲。藉此，使圖案扭曲消失，可維持圖案線寬而蝕刻被蝕刻層EL。因此，若依本實施形態之蝕刻方法，則可改善被蝕刻層EL等之蝕刻圖案的粗糙度。
此外，此步驟，亦可藉由氫電漿施行遮罩MK之硬化（Hardening）。藉由遮罩MK之硬化及保護膜PT之形成，而可提高對於被蝕刻層EL之遮罩MK的選擇比。
此外，本實施形態之蝕刻方法中，可自組裝的嵌段共聚物層之遮罩MK，相較於ArF、EUV之遮罩其組成相異，故圖求嵌段共聚物層之遮罩MK所用的製程條件之最佳化。藉此，使使用嵌段共聚物層之遮罩MK的微細加工成為可能，並圖求可維持遮罩MK之高度與圖案之線寬，而降低被蝕刻層EL等之蝕刻圖案的粗糙度。
［效果的例子］ 關於藉由本實施形態之蝕刻方法蝕刻被蝕刻層EL的結果之一例，參考圖7並予以說明。圖7，顯示實行本實施形態與比較例之蝕刻方法的結果之一例。
圖7的左側所示之比較例的線與間距之圖案，係藉由包含CF4 氣體、CHF3 氣體、O2 氣體、N2 氣體及He氣體之處理氣體，施行蝕刻步驟的結果之一例。處理氣體不包含硫（S），故如圖6的比較例所示，並未形成包含硫（S）與碳（C）之保護膜PT。此一結果，比較例中，在線與間距之圖案產生扭曲。此一情況之LWR為2.3，LER為2.4。
相對於此，圖7的右側所示之本實施形態的線與間距之圖案，係藉由包含SF6 、C4 F8 、H2 之處理氣體，施行蝕刻步驟的結果之一例。處理氣體包含硫（S），故如圖6之右側的本實施形態所示，形成包含硫（S）與碳（C）之保護膜PT。此一結果中，並未產生線與間距之圖案的扭曲。此一情況之LWR為1.9，LER為1.7，得知被蝕刻層EL之蝕刻圖案的粗糙度顯著地改善。
從以上來看，在蝕刻被蝕刻層EL時，供給包含SF6 、C4 F8 、H2 之處理氣體，於遮罩MK上形成保護膜PT，藉而可在步驟S18之蝕刻時使遮罩MK之扭曲消失，可維持圖案線寬而蝕刻被蝕刻層EL。因此，若依本實施形態之蝕刻方法，則可改善被蝕刻層EL等之蝕刻圖案的粗糙度。此外，藉由以保護膜PT塗覆遮罩MK，而可藉由氟氣之電漿提高蝕刻被蝕刻層EL時的光阻抗性。藉此，在蝕刻時遮罩MK變得難以切削，可提高對於被蝕刻層EL之遮罩MK的選擇比。特別是，在遮罩MK之高度較低的情況，更宜使用本實施形態之蝕刻方法。
以上，雖藉由上述實施形態說明蝕刻方法，但本發明之蝕刻方法並未限定於上述實施形態，在本發明之範圍內可進行各種變形及改良。上述複數實施形態所記載之事項，可在不矛盾的範圍予以組合。
例如，本發明之蝕刻方法，不僅電容耦合型電漿（Capacitively Coupled Plasma，CCP）裝置，亦可應用於其他電漿處理裝置。作為其他電漿處理裝置，亦可為電感耦合型電漿（Inductively Coupled Plasma，ICP）裝置、使用輻射狀槽孔天線之電漿處理裝置、螺旋波激發型電漿（Helicon Wave Plasma，HWP）裝置、電子迴旋共振電漿（Electron Cyclotron Resonance Plasma，ECR）裝置等。
本說明書，作為蝕刻對象雖對半導體晶圓W進行說明，但亦可為使用在LCD（Liquid Crystal Display，液晶顯示器）、FPD（Flat Panel Display，平板顯示器）等之各種基板、或光罩、CD基板、印刷基板等。
1‧‧‧電漿處理裝置10‧‧‧處理容器15‧‧‧氣體供給源20‧‧‧載置台（下部電極）25‧‧‧氣體沖淋頭（上部電極）30‧‧‧電力供給裝置32‧‧‧第1高頻電源33‧‧‧第1匹配器34‧‧‧第2高頻電源35‧‧‧第2匹配器40‧‧‧屏蔽環45‧‧‧氣體導入口50a、50b‧‧‧擴散室55‧‧‧氣體供給孔60‧‧‧排氣口65‧‧‧排氣裝置70‧‧‧可變直流電源85‧‧‧熱傳氣體供給源100‧‧‧控制部104‧‧‧支持體104a‧‧‧冷媒流路104b‧‧‧冷媒入口配管104c‧‧‧冷媒出口配管105‧‧‧CPU（Central Processing Unit，中央處理單元）106‧‧‧靜電吸盤106a‧‧‧吸盤電極106b‧‧‧絶緣體107‧‧‧急冷器110‧‧‧ROM（Read Only Memory，唯讀記憶體）112‧‧‧直流電壓源115‧‧‧RAM（Random Access Memory，隨機存取記憶體）130‧‧‧氣體供給管線A、B‧‧‧聚合物BCL‧‧‧嵌段共聚物層EL‧‧‧被蝕刻層G‧‧‧閘閥MK‧‧‧遮罩NL‧‧‧中間層OL‧‧‧有機膜PS‧‧‧聚苯乙烯PT‧‧‧保護膜PMMA‧‧‧聚甲基丙烯酸甲酯R1‧‧‧第1領域R2‧‧‧第2領域RL‧‧‧變質層Sb‧‧‧基板SOC‧‧‧旋塗碳層S10、S12、S14、S16、S18‧‧‧步驟W‧‧‧晶圓
［圖1］係概略顯示一實施形態之電漿處理裝置的一例之圖。 ［圖2］係顯示一實施形態之蝕刻方法的一例之流程圖。 ［圖3］（a）～（c）係顯示圖2所示之各步驟中製作的產物之剖面的一例之圖。 ［圖4］（a）～（c）係顯示圖2所示之各步驟中製作的產物之剖面的一例之圖。 ［圖5］（a）～（b）係用於說明嵌段共聚物的自組裝之圖。 ［圖6］係用於說明一實施形態之保護膜及對蝕刻的作用之圖。 ［圖7］係顯示實行一實施形態與比較例之蝕刻方法的結果之一例的圖。
MK‧‧‧遮罩
EL‧‧‧被蝕刻層
SOC‧‧‧旋塗碳層
PT‧‧‧保護膜

Claims (5)

  1. 一種蝕刻方法，該蝕刻方法係：從包含在被處理體的含矽層上隔著中間層而疊層的第1聚合物與第2聚合物之可自組嵌段共聚物層，針對包含該第2聚合物的第2區域及該第2區域的正下方之該中間層進行蝕刻而形成遮罩之圖案，在該遮罩之圖案蝕刻該含矽層，該蝕刻方法包含以下步驟： 在收納有該被處理體之電漿處理裝置的處理容器內，對該處理容器內供給包含碳（C），硫（S）及氟（F）之處理氣體而產生電漿；以及 藉由產生之該電漿，於該遮罩上形成保護膜，蝕刻該含矽層。
  2. 如申請專利範圍第1項之蝕刻方法，其中， 該處理氣體，包含氟碳化合物氣體及氫氟碳化合物氣體中之至少一種。
  3. 如申請專利範圍第1或2項之蝕刻方法，其中， 該第1聚合物係聚苯乙烯，該第2聚合物係聚甲基丙烯酸甲酯。
  4. 如申請專利範圍第1或2項之蝕刻方法，其中， 該保護膜係藉由產生之該電漿的蝕刻而產生之包含碳（C）及硫（S）的沉積物。
  5. 如申請專利範圍第1或2項之蝕刻方法，其中， 該處理氣體包含氫氣。
TW105138005A 2015-11-26 2016-11-21 蝕刻方法 TWI689007B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-230606 2015-11-26
JP2015230606A JP6643876B2 (ja) 2015-11-26 2015-11-26 エッチング方法

Publications (2)

Publication Number Publication Date
TW201729286A TW201729286A (zh) 2017-08-16
TWI689007B true TWI689007B (zh) 2020-03-21

Family

ID=58764060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138005A TWI689007B (zh) 2015-11-26 2016-11-21 蝕刻方法

Country Status (5)

Country Link
US (1) US10424491B2 (zh)
JP (1) JP6643876B2 (zh)
KR (1) KR102662180B1 (zh)
TW (1) TWI689007B (zh)
WO (1) WO2017090486A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559492B2 (en) 2017-11-15 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices and structures resulting therefrom
TWI690996B (zh) * 2019-10-07 2020-04-11 聯華電子股份有限公司 圖案化的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207089A (ja) * 2012-03-28 2013-10-07 Tokyo Electron Ltd 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP2014099604A (ja) * 2012-11-14 2014-05-29 Imec ブロック共重合体を使用したエッチング
JP2015050201A (ja) * 2013-08-29 2015-03-16 東京エレクトロン株式会社 エッチング方法
JP2015122497A (ja) * 2013-12-20 2015-07-02 シーゲイト テクノロジー エルエルシー 側壁保護のための装置および側壁保護のための方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148105B2 (ja) * 2002-11-08 2008-09-10 日立金属株式会社 ＳｉＣ基板の製造方法
US7347953B2 (en) 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP5642001B2 (ja) * 2011-03-25 2014-12-17 東京エレクトロン株式会社 プラズマエッチング方法
JP5894445B2 (ja) * 2012-01-23 2016-03-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP6029522B2 (ja) 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
US9153457B2 (en) * 2013-06-14 2015-10-06 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity using direct current positioning
JPWO2015046510A1 (ja) * 2013-09-30 2017-03-09 株式会社クラレ ブロック共重合体、パターン形成用自己組織化組成物およびパターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207089A (ja) * 2012-03-28 2013-10-07 Tokyo Electron Ltd 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP2014099604A (ja) * 2012-11-14 2014-05-29 Imec ブロック共重合体を使用したエッチング
JP2015050201A (ja) * 2013-08-29 2015-03-16 東京エレクトロン株式会社 エッチング方法
JP2015122497A (ja) * 2013-12-20 2015-07-02 シーゲイト テクノロジー エルエルシー 側壁保護のための装置および側壁保護のための方法

Also Published As

Publication number Publication date
US20180323077A1 (en) 2018-11-08
KR102662180B1 (ko) 2024-04-29
TW201729286A (zh) 2017-08-16
JP2017098457A (ja) 2017-06-01
KR20180096577A (ko) 2018-08-29
WO2017090486A1 (ja) 2017-06-01
JP6643876B2 (ja) 2020-02-12
US10424491B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
US20040072443A1 (en) Method for plasma etching performance enhancement
KR20140140020A (ko) 자기 조직화 가능한 블록 코폴리머를 이용하여 주기 패턴을 형성하는 방법 및 장치
JP4312630B2 (ja) プラズマ処理方法及びプラズマ処理装置
US10224211B2 (en) Etching method
JP4911936B2 (ja) プラズマアッシング方法
TWI594320B (zh) 形成圖案之方法
US20160203998A1 (en) Etching method
JP4558296B2 (ja) プラズマアッシング方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
TWI621175B (zh) Etching method
JP6243722B2 (ja) エッチング処理方法
JP4522892B2 (ja) 微細パターン形成方法
TWI689007B (zh) 蝕刻方法
TWI697048B (zh) 蝕刻方法
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
JP2005072352A (ja) 層間絶縁膜のドライエッチング方法
JP2006278517A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体