JP2017098457A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2017098457A
JP2017098457A JP2015230606A JP2015230606A JP2017098457A JP 2017098457 A JP2017098457 A JP 2017098457A JP 2015230606 A JP2015230606 A JP 2015230606A JP 2015230606 A JP2015230606 A JP 2015230606A JP 2017098457 A JP2017098457 A JP 2017098457A
Authority
JP
Japan
Prior art keywords
etching
gas
polymer
layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015230606A
Other languages
English (en)
Other versions
JP6643876B2 (ja
Inventor
優樹 ▲高▼梨
優樹 ▲高▼梨
Yuki Takanashi
成明 及川
Shigeaki Oikawa
成明 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015230606A priority Critical patent/JP6643876B2/ja
Priority to PCT/JP2016/083832 priority patent/WO2017090486A1/ja
Priority to KR1020187011887A priority patent/KR102662180B1/ko
Priority to US15/770,264 priority patent/US10424491B2/en
Priority to TW105138005A priority patent/TWI689007B/zh
Publication of JP2017098457A publication Critical patent/JP2017098457A/ja
Application granted granted Critical
Publication of JP6643876B2 publication Critical patent/JP6643876B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031Regular or irregular arrays of nanoscale structures, e.g. etch mask layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エッチングパターンのラフネスを改善することを目的とする。【解決手段】被処理体のシリコン含有層上に中間層を介して積層された第1のポリマーと第2のポリマーとを含む自己組成可能なブロック・コポリマー層から前記第2のポリマーを含む第2の領域及び該第2の領域の直下の前記中間層をエッチングして形成したマスクのパターンに前記シリコン含有層をエッチングする方法であって、前記被処理体を収容したプラズマ処理装置の処理容器内において、前記処理容器内に炭素C、硫黄S及びフッ素Fを含む処理ガスを供給してプラズマを生成し、生成した前記プラズマにより、前記マスク上に保護膜を形成し、前記シリコン含有層をエッチングする、工程を含むエッチング方法が提供される。【選択図】図7

Description

本発明は、エッチング方法に関する。
半導体素子といったデバイスの更なる微細化を実現するためには、これまでのフォトリソグラフィ技術を用いた微細加工により得られる限界寸法よりも小さな寸法をもったパターンを形成する必要がある。このような寸法のパターンを形成するための一手法として、次世代露光技術であるEUV(extreme ultra violet)の開発が進められている。EUVでは、従来のUV光源波長に比べて短波長の光を用いており、例えば13.5nmと非常に短い波長の光を用いている。このため、EUVには量産化に向けた技術障壁がある。例えば、EUVは、露光時間が長い等の課題を有している。したがって、より微細化されたデバイスを提供し得る別の製造方法の開発が望まれている。
従来のリソグラフィ技術に代わる技術として、秩序パターンを自発的に組織化する自己組織化(self−assembled)材料の一つである自己組織化ブロック・コポリマー(BCP:blockcopolymer)を用いて、パターンを形成する技術が着目されている(例えば、特許文献1及び特許文献2参照)。
特許文献1に記載された技術では、互いに混和しない二つ以上のポリマー・ブロック成分A,Bを含有したブロック・コポリマーを含む、ブロック・コポリマー層が下地層上に塗布される。そして、ポリマー・ブロック成分A,Bを自発的に相分離させるために、熱処理(アニーリング)が行われる。これによってポリマー・ブロック成分Aを含む第1の領域、及び、ポリマー・ブロック成分Bを含む第2の領域を有する秩序パターンが得られる。
また、特許文献2では、ビアの形成方法として、ブロック・コポリマーのパターン化加工が提案されている。特許文献2に記載されたパターン化加工では、相分離したブロック・コポリマー層の第1の領域及び第2の領域のうち、第2の領域を除去することにより、パターンが得られる。
特開2007−208255号公報 特開2010−269304号公報
しかしながら、特許文献1及び特許文献2に記載された技術において、ブロック・コポリマーのパターン化によって得られるマスクは、プラズマ耐性が低い。このため、マスクの下地層であるSi−ARC(シリコン含有反射防止膜)やSiON(シリコン酸窒化膜)等をエッチングする際にマスクのパターンがよれて(Wigglingともいう。)、下地層のエッチングパターンのラフネス(パターンの壁面に生じる凹凸)が悪化する。下地層のエッチングパターンのラフネスは、例えば、エッチングにより形成されたパターンのLER(Line Edge roughness)やLWR(Line Width roughness)の数値により示される。特に、下地層のエッチングパターンのラフネスが悪化すると、LERの数値が高くなる。
これに対して、マスクに電子ビームやUV照射を行い、供給されたHガスやArガスによるマスクのトリートメントによって下地層のエッチングパターンのラフネスを改善する方法が考えられる。しかしながら、従来のArFマスクと組成が異なるブロック・コポリマーのパターンをマスクとするエッチングでは、ArFマスクと同様の条件設定によりマスクのトリートメントを行っても、下地層のエッチングパターンのラフネスを適正に改善することは困難である。
上記課題に対して、一側面では、本発明は、エッチングパターンのラフネスを改善することを目的とする。
上記課題を解決するために、一の態様によれば、被処理体のシリコン含有層上に中間層を介して積層された第1のポリマーと第2のポリマーとを含む自己組成可能なブロック・コポリマー層から前記第2のポリマーを含む第2の領域及び該第2の領域の直下の前記中間層をエッチングして形成したマスクのパターンに前記シリコン含有層をエッチングする方法であって、前記被処理体を収容したプラズマ処理装置の処理容器内において、前記処理容器内に炭素C、硫黄S及びフッ素Fを含む処理ガスを供給してプラズマを生成し、生成した前記プラズマにより、前記マスク上に保護膜を形成し、前記シリコン含有層をエッチングする、工程を含むエッチング方法が提供される。
一の側面によれば、エッチングパターンのラフネスを改善することができる。
一実施形態にかかるプラズマ処理装置の一例を概略的に示す図。 一実施形態にかかるエッチング方法の一例を示すフローチャート。 図2に示す各工程において作成される生産物の断面の一例を示す図。 図2に示す各工程において作成される生産物の断面の一例を示す図。 ブロック・コポリマーの自己組織化を説明するための図。 一実施形態にかかる保護膜及びエッチングへの作用を説明する図。 一実施形態と比較例に係るエッチング方法を実行した結果の一例を示す図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
[プラズマ処理装置]
まず、プラズマ処理装置1の一例について、図1を参照しながら説明する。本実施形態にかかるプラズマ処理装置1は、容量結合型の平行平板プラズマ処理装置であり、略円筒形の処理容器10を有している。処理容器10の内面には、アルマイト処理(陽極酸化処理)が施されている。
載置台20は、処理容器10の底部に設置され、ウェハWを載置する。ウェハWは、被処理体の一例である。載置台20は、たとえばアルミニウム(Al)やチタン(Ti)、炭化ケイ素(SiC)等から形成されている。載置台20の上面には、ウェハWを静電吸着するための静電チャック106が設けられている。静電チャック106は、絶縁体106bの間にチャック電極106aを挟み込んだ構造になっている。チャック電極106aには直流電圧源112が接続され、直流電圧源112からチャック電極106aに直流電圧HVが印加されることにより、クーロン力によってウェハWが静電チャック106に吸着される。
載置台20は、支持体104により支持されている。支持体104の内部には、冷媒流路104aが形成されている。冷媒流路104aには、冷媒入口配管104b及び冷媒出口配管104cが接続されている。チラー107から出力された例えば冷却水やブライン等の冷却媒体(以下、「冷媒」ともいう。)は、冷媒入口配管104b、冷媒流路104a及び冷媒出口配管104cを循環する。冷媒により、載置台20及び静電チャック106は抜熱され、冷却される。
伝熱ガス供給源85は、ヘリウムガス(He)やアルゴンガス(Ar)等の伝熱ガスをガス供給ライン130に通して静電チャック106上のウェハWの裏面に供給する。かかる構成により、静電チャック106は、冷媒流路104aに循環させる冷媒と、ウェハWの裏面に供給する伝熱ガスとによって温度制御される。この結果、ウェハを所定の温度に制御することができる。
載置台20には、2周波重畳電力を供給する電力供給装置30が接続されている。電力供給装置30は、第1周波数のプラズマ生成用の高周波電力HFを供給する第1高周波電源32と、第1周波数よりも低い第2周波数の、バイアス電圧発生用の高周波電力LFを供給する第2高周波電源34とを有する。第1高周波電源32は、第1整合器33を介して載置台20に電気的に接続される。第2高周波電源34は、第2整合器35を介して載置台20に電気的に接続される。第1高周波電源32は、例えば、60MHzの高周波電力HFを載置台20に印加する。第2高周波電源34は、例えば、13.56MHzの高周波電力LFを載置台20に印加する。なお、本実施形態では、第1高周波電力は載置台20に印加されるが、ガスシャワーヘッド25に印加されてもよい。
第1整合器33は、第1高周波電源32の内部(または出力)インピーダンスに負荷インピーダンスを整合させる。第2整合器35は、第2高周波電源34の内部(または出力)インピーダンスに負荷インピーダンスを整合させる。第1整合器33は、処理容器10内にプラズマが生成されているときに第1高周波電源32の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。第2整合器35は、処理容器10内にプラズマが生成されているときに第2高周波電源34の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
ガスシャワーヘッド25は、その周縁部を被覆するシールドリング40を介して処理容器10の天井部の開口を閉塞するように取り付けられている。ガスシャワーヘッド25には、可変直流電源70が接続され、可変直流電源70から負のDC(直流電圧)が出力される。ガスシャワーヘッド25は、シリコンから形成されている。
ガスシャワーヘッド25には、ガスを導入するガス導入口45が形成されている。ガスシャワーヘッド25の内部にはガス導入口45から分岐したセンター部の拡散室50a及びエッジ部の拡散室50bが設けられている。ガス供給源15から出力されたガスは、ガス導入口45を介して拡散室50a、50bに供給され、拡散室50a、50bにて拡散されて多数のガス供給孔55から載置台20に向けて導入される。
処理容器10の底面には排気口60が形成されており、排気口60に接続された排気装置65によって処理容器10内が排気される。これにより、処理容器10内を所定の真空度に維持することができる。処理容器10の側壁にはゲートバルブGが設けられている。ゲートバルブGは、処理容器10からウェハWの搬入及び搬出を行う際に搬出入口を開閉する。
プラズマ処理装置1には、装置全体の動作を制御する制御部100が設けられている。制御部100は、CPU(Central Processing Unit)105、ROM(Read Only Memory)110及びRAM(Random Access Memory)115を有している。CPU105は、これらの記憶領域に格納された各種レシピに従って、エッチング等の所望の処理を実行する。レシピにはエッチング条件等の処理条件に対する装置の制御情報であるプロセス時間、圧力(ガスの排気)、高周波電力や電圧、各種ガス流量、処理容器内温度(上部電極温度、処理容器の側壁温度、ウェハW温度、静電チャック温度等)、チラー107から出力される冷媒の温度などが記載されている。なお、これらのプログラムや処理条件を示すレシピは、ハードディスクや半導体メモリに記憶されてもよい。また、レシピは、CD−ROM、DVD等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で所定位置にセットされ、読み出されるようにしてもよい。
エッチング処理において、ゲートバルブGの開閉が制御され、ウェハWが処理容器10に搬入され、載置台20に載置される。直流電圧源112からチャック電極106aに直流電圧HVが印加されることにより、クーロン力によってウェハWが静電チャック106に吸着され、保持される。
次いで、所望の処理ガス及び高周波電力が処理容器10内に供給され、プラズマが生成される。生成されたプラズマによりマスクMKがコーティングされ、ウェハWにプラズマエッチングが施される。エッチング後、直流電圧源112からチャック電極106aにウェハWの吸着時とは正負が逆の直流電圧HVを印加してウェハWの電荷を除電し、ウェハWを静電チャック106から剥がす。ゲートバルブGの開閉が制御され、ウェハWが処理容器10から搬出される。
[エッチング方法]
図2は、一実施形態にかかるエッチング方法を示すフローチャートである。図3、図4、及び図5は、図2に示す各工程において作成される生産物の断面等を示す。図2に示すように、一実施形態に係るエッチング方法では、まず、工程S10において、被処理体(以下、「ウェハW」という)の表面に中間層NLが形成される。
図3の(a)に示すように、ウェハWは、基板Sb、スピンオンカーボン層SOC(Spin On Carbon)、及び被エッチング層ELを含んでいる。基板Sbは、例えば、シリコンから構成されている。スピンオンカーボン層SOCは、カーボンを含む材料を塗布し、スピンコート法により形成される。被エッチング層ELは、基板Sb上に設けられ、スピンオンカーボン層SOCは、被エッチング層EL上に設けられている。被エッチング層ELは、シリコンを含有する層である。例えば、被エッチング層ELは、シリコン含有反射防止層(Si−ARC)、シリコン窒化(SiN)層、シリコン酸化(SiO)層、シリコン酸窒化膜(SiON)等のシリコン含有層であり得る。被エッチング層ELは、例えば、15〜20nmの膜厚であってもよい。
工程S10では、図3の(a)に示すように、被エッチング層EL上に、有機膜OLが塗布される。有機膜OLは、例えば、ポリスチレンとポリメチルメタクリレートのブロック共重合体である。次いで、塗布後にウェハWが熱処理される。この熱処理の温度の適正値は有機膜OLの種類に依存するが、通常200℃〜300℃程度である。例えば、当該熱処理の温度は、例えば、250℃である。この熱処理により、図3の(b)に示すように、有機膜OLは全体的に縮み、有機膜OLから中間層NLと変質層RLとが形成される。なお、変質層RLは、有機膜OL中のカーボンが変質した層である。
次いで、図3の(c)に示すように、変質層RLが、現像処理によって化学的に除去される。これにより、被エッチング層EL上に中間層NLが形成される。この中間層NLの表面は、疎水でも親水でもない中性の状態を有する。ブロック・コポリマー層中のポリマーは、ポリマー長が短いと強い親水性を有し、ポリマー長が長いと強い疎水性を有する。このようにポリマーには親水性の強い種類と疎水性の強い種類があるため、中性の表面を有する中間層NLを形成することにより、ポリマーを所望の形状に相分離させることが可能となる。
図2に戻り、本実施形態にかかるエッチング方法では、次に、工程S12において、ブロック・コポリマーがウェハWの表面、即ち、中間層NLの表面に塗布される。ブロック・コポリマーは、例えば、スピンコート法といった種々の方法により塗布され得る。これにより、図4の(a)に示すように、中間層NLの表面上に、ブロック・コポリマー層BCLが形成される。
ブロック・コポリマーは、自己組織化(Self−Assembled)ブロック・コポリマーであり、第1のポリマー及び第2のポリマーを含んでいる。一実施形態においては、ブロック・コポリマーは、ポリスチレン−ブロック−ポリメチルメタクリレート(PS−b−PMMA)である。PS−b−PMMAは、第1のポリマーとしてポリスチレン(PS)を含み、第2のポリマーとしてポリメチルメタクリレート(PMMA)を含む。
ここで、ブロック・コポリマー及びその自己組織化について、PS−b−PMMAを例にとって、図5を参照しつつ説明する。PS及びPMMAは共に、一つの分子の直径が0.7nmの高分子である。互いに混和しないPS及びPMMAを含有したブロック・コポリマーを中間層NL上に塗布してブロック・コポリマー層BCLを形成した後、ウェハWを常温(25℃)から300℃以下の温度で熱処理(アニール)すると、ブロック・コポリマー層BCLにおいて相分離が生じる。一般的には、アニールは、200℃〜250℃の温度範囲内で行われる。一方、300℃より高温で熱処理が行われると、ブロック・コポリマー層BCLの相分離は発生せず、PS及びPMMAがランダムに配置される。また、相分離後に温度を常温に戻してもブロック・コポリマー層BCLは相分離状態を保つ。
各ポリマーのポリマー長が短いと相互作用(斥力)は弱くなり、かつ親水性が強くなる。一方、ポリマー長が長いと相互作用(斥力)は強くなり、かつ疎水性が強くなる。このようなポリマーの性質を利用して、例えば、図5の(a)及び図5の(b)に示したように、PS及びPMMAの相分離構造を作成することができる。図5の(a)は、ポリマーAとポリマーBが略同じポリマー長を有するときの相分離構造を示している。一例においては、ポリマーAは、PSであり、ポリマーBは、PMMAである。図5の(a)に示す場合には、各ポリマーの相互作用は同じであるから、ブロック・コポリマー層BCLを250℃程度で熱処理すると、ポリマーAとポリマーBは自己組織化してライン状に相分離する。即ち、ポリマーAがライン状の第1の領域を形成し、第1の領域間においてポリマーBがライン状の第2の領域を形成する。この相分離構造を利用して、例えば、ポリマーBを含む第2の領域を除去すると、ラインアンドスペース(L/S)の周期パターンを形成することができる。この周期パターンは、半導体素子といったデバイス製造用のパターンとして適用され得る。
また、図5の(b)は、ポリマーAとポリマーBのポリマー長が大きく異なるとき、即ち、ポリマーAのポリマー長がポリマーBのポリマー長より長い場合の相分離構造を示している。図5の(b)に示す場合には、ポリマーAの相互作用(斥力)が強く、ポリマーBの相互作用(斥力)が弱い。このようなブロック・コポリマー層BCLを250℃程度で熱処理すると、ポリマー間の相互作用の強弱に起因して、ポリマーAが外側、ポリマーBが内側に自己組織化する。即ち、ポリマーBが円柱状に自己組織化して第2の領域を形成し、当該円柱状の領域を囲むようにポリマーAが自己組織化して第1の領域を形成する。このような第1の領域及び第2の領域を含む相分離構造を利用して、例えば、第2の領域を除去すると、ホールの周期パターンを形成することができる。この周期パターンも半導体素子といったデバイス製造用のパターンとして適用され得る。
再び、図2を参照する。次に、工程S14において、ブロック・コポリマー層BCLの相分離のための処理が行われる。例えば、ウェハWを200℃〜300℃の温度で加熱することにより、ブロック・コポリマー層BCLに相分離を生じさせる。これにより、図4の(b)に示すように、ブロック・コポリマー層BCLにおいて、第1のポリマーを含む第1の領域R1及び第2のポリマーを含む第2の領域が形成される。上述したように、第1の領域R1及び第2の領域R2は、交互に設けられたライン・アンド・スペースのパターンであってもよい。或いは、第2の領域R2は円柱状の領域であり、第1の領域R1が円柱状の第2の領域R2を囲んでいてもよい。
次に、工程S14を実行した後、工程S16を実行する前に、ウェハWは図1に示すプラズマ処理装置1内に搬送される。
工程S16において、マスクMKが形成される。プラズマ処理装置1は、ブロック・コポリマー層BCLの第2の領域R2、及び、当該第2の領域R2の直下の中間層NLをエッチングする。
工程S16をプラズマ処理装置1で実行する際、具体的には、ガス供給源15から処理ガスが処理容器10内に供給され、排気装置65により処理容器10内の圧力が設定値に減圧される。また、第1高周波電源32からプラズマ生成用の高周波電力HFが載置台20に供給される。なお、工程S16では、必要に応じて、第2高周波電源34からのバイアス電圧用の高周波電力LFが載置台20に供給されてもよい。工程S16において用いられる処理ガスは、第2のポリマーを含む第2の領域R2及びその直下の中間層NLをエッチングするための処理ガスであるので、酸素を含み得る。例えば、この処理ガスは、Oガスを含み得る。また、当該処理ガスは、Arガスといった希ガス、或いは、Nガスといった不活性ガスを更に含んでもよい。
工程S16では、酸素の活性種によって有機材料から構成されたブロック・コポリマー層BCLがその表面からエッチングされる。ここで、第1のポリマーから構成された第1の領域R1よりも第2のポリマーから構成された第2の領域R2のエッチングレートが高い。したがって、工程S16によって、第2の領域R2が選択的にエッチングされる。また、第2の領域R2が除去されることによって露出した中間層NLの一部がエッチングされる。かかる工程S16により、ウェハWは、図4の(c)に示した状態となる。即ち、第1の領域R1及びその直下の中間層NLを含むマスクMKが形成される。
次いで、図2に示すように、工程S18において、マスクMK上に保護膜が形成されるとともに、被エッチング層ELがエッチングされる。このとき、工程S18では、プラズマ処理装置1内において、以下に示すプロセス条件下においてプラズマが生成され、当該プラズマにウェハWが晒される。
<保護膜形成時のプロセス条件>
圧力 30mT(3.9996Pa)
ガス種 SF、C4、Hを含むガス
パワー(高周波電力HF) 200W
温度(載置台) 10℃
工程S18をプラズマ処理装置1で実行する場合には、ガス供給源15から六フッ化硫黄(SF)ガス、オクタフルオロシクロブタン(C4)ガス及び水素(H)ガスを含む処理ガスが処理容器10内に供給され、排気装置65により処理容器10内の圧力が設定値に減圧される。また、第1高周波電源32から高周波電力HFが載置台20に供給される。また、工程S18では、必要に応じて、第2高周波電源34から高周波電力LFが載置台20に供給されてもよい。
図6の比較例では、処理ガスは、炭素C及びフッ素Fを含み、硫黄Sを含まない。よって、処理ガスから生成されたプラズマには、炭素の活性種(C)C及びフッ素の活性種(F)は含まれるが硫黄の活性種(S)の活性種は含まれない。この場合、プラズマ耐性の低いポリスチレン(PS)のマスクMKに保護膜が形成されず、マスクMKはフッ素の活性種(F)によって削られ、マスクパターンによれが生じる。したがって、比較例では、被エッチング層ELのラフネスは改善され難い。
他方、SFガス、C4ガス及びHガスを含む処理ガスから生成されたプラズマは、硫黄の活性種(S)、炭素の活性種(C)及びフッ素の活性種(F)を含む。プラズマ中の主に硫黄の活性種(S)及び炭素の活性種(C)がマスクMK上に積層される。つまり、保護膜PTは、生成したプラズマによるエッチングにより発生する炭素C及び硫黄Sを含む堆積物である。
これにより、マスクMK上に硫黄Sと炭素Cの保護膜PTが形成される。マスクMKを構成するポリスチレン(PS)は、プラズマ耐性が低い。しかしながら、本実施形態にかかるエッチング方法によれば、硫黄Sと炭素Cの保護膜PTによりプラズマ耐性の低いポリスチレン(PS)のマスクMKがコーティングされている。これにより、マスクMKのよれを防止することができる。
また、プラズマはフッ素の活性種(F)を含むので、マスクMKの開口に露出した被エッチング層ELがエッチングされる。かかる工程により、ウェハWは、被エッチング層ELがマスクMKのパターンにエッチングされる。これにより、エッチングパターンのラフネスを改善することができる。また、マスクMKの被エッチング層ELに対する選択比(マスク選択比)を高めることができる。
本実施形態で示したように、工程S18で用いられる処理ガスには、水素ガスが含まれることが好ましい。マスクMKを水素プラズマ等によりトリートメントした状態で硫黄Sと炭素Cの保護膜PTをマスクMK上に形成することでマスクMKを硬化させ、マスクMKの被エッチング層Elに対するマスク選択比を向上させることができる。
なお、工程S18で用いられる処理ガスは、炭素Cと硫黄Sとフッ素Fとを含んでいればよい。例えば、工程S18で用いられる処理ガスは、C4ガスといったフルオロカーボンガスに加えて、又は、これに替えて、CHFガスといったフルオロハイドロカーボンガスを含んでいてもよい。
工程S18で用いられる処理ガスのうち、Cガスの代替ガスとして、三フッ化メタン(CHF)ガス、ジフルオロメタン(CH)ガス、モノフルオロメタン(CHF)ガス、メタン(CH)ガス、四フッ化炭素(CF)ガスを用いることができる。
また、工程S18で用いられる処理ガスは、Arガスといった不活性ガスを更に含んでいてもよい。
本実施形態では、炭素Cと硫黄Sとフッ素Fとを含んだ処理ガスからプラズマを生成し、プラズマの作用により、マスクMKを保護膜PTでコーティングしながら、被エッチング層ELのエッチングを行う。本実施形態では、炭素Cと硫黄Sとを含む保護膜PTをマスクMK上に形成することで、マスクMKのパターンのよれを防止できる。例えば、炭素Cと硫黄Sとフッ素Fとを含んだ処理ガスの化学的な作用(ウェット)だけでは、炭素Cと硫黄Sとを含む保護膜PTの形成は難しい。その理由は、炭素Cと硫黄Sとフッ素Fとを含んだ処理ガスの化学的な作用だけでは保護膜PTの厚さのコントロールが難しく、マスクMKのトップだけでなく下地の被エッチング層ELまで膜がつき、選択比を向上させることが困難になるためである。本実施形態にかかるプラズマ処理装置1では、処理ガスの物理的な作用を利用して、マスクMK上の上部を中心に保護膜PTを形成することができるため好ましい。
また、被エッチング層ELをフッ素ガス及び臭化水素(HBr)ガスを含む処理ガスでエッチングすることが考えられる。しかしながら、フッ素ガス及び臭化水素(は腐食され易いガスであり、エッチング後に残留ガスとして処理容器10内に残ると、その残留ガスが処理容器10内のHOと反応して腐食したり、異物が発生したりする。そこで、エッチング後の時間管理が重要になる。つまり、エッチング後の残留ガスが反応する前に後工程を開始できるように時間管理する必要がある。よって、本実施形態に係るエッチング方法では、S18のエッチング工程には、エッチング工程及びその後工程の時間管理が必要なフッ素ガス及び臭化水素ガスを含む処理ガスを採用しないこととした。
なお、工程18において被エッチング層ELとしてシリコン含有の反射防止層(Si−ARC)がエッチングされた後、図2では本実施形態にかかるエッチング処理は終了する。本実施形態にかかるエッチング処理後、スピンオンカーボン層SOCがエッチングされる。
以上説明した本実施形態にかかるエッチング方法によれば、被エッチング層ELのエッチング時にマスクMK上に保護膜PTが形成される。これにより被エッチング層ELのエッチング時にマスクMKを保護することが可能である。即ち、マスクMK上の保護膜PTの形成により、工程S18のエッチング時にマスクMKによれが生じ難くなる。これにより、パターンよれをなくし、パターン線幅を維持したまま、被エッチング層ELをエッチングすることができる。このため、本実施形態にかかるエッチング方法によれば、被エッチング層EL等のエッチングパターンのラフネスを改善できる。
また、この工程では、水素プラズマによってマスクMKのハードニング(硬化)が行われてもよい。マスクMKの硬化及び保護膜PTの形成により、被エッチング層ELに対するマスクMKの選択比を高めることができる。
また、本実施形態にかかるエッチング方法では、自己組成可能なブロック・コポリマー層のマスクMKは、ArFやEUVのマスクと比較して組成が異なるため、ブロック・コポリマー層のマスクMKのためのプロセス条件の適正化が図られている。これにより、ブロック・コポリマー層のマスクMKを用いた微細加工を可能にしつつ、マスクMKの高さとパターンの線幅とを維持したまま、被エッチング層EL等のエッチングパターンのラフネスの低減を図ることができる。
[効果の例]
本実施形態にかかるエッチング方法により被エッチング層ELをエッチングした結果の一例について、図7を参照しながら説明する。図7は、本実施形態と比較例に係るエッチング方法を実行した結果の一例を示す。
図7の左側に示す比較例に係るライン・アンド・スペースのパターンは、CFガス、CHFガス、Oガス、Nガス及びHeガスを含む処理ガスにより、エッチング工程が行われた結果の一例である。処理ガスに硫黄Sが含まれていないため、図6の比較例に示すように、硫黄Sと炭素Cとを含む保護膜PTが形成されない。この結果、比較例では、ライン・アンド・スペースのパターンによれが生じている。この場合のLWRは、2.3であり、LERは、2.4である。
これに対して、図7の右側に示す本実施形態に係るライン・アンド・スペースのパターンは、SF、C4、Hを含む処理ガスにより、エッチング工程が行われた結果の一例である。処理ガスに硫黄Sが含まれているため、図6の右側の本実施形態に示すように、硫黄Sと炭素Cとを含む保護膜PTが形成される。この結果では、ライン・アンド・スペースのパターンのよれが生じていない。この場合のLWRは、1.9であり、LERは、1.7であり、被エッチング層ELのエッチングパターンのラフネスが顕著に改善されていることがわかる。
以上から、被エッチング層ELのエッチング時に、SF、C4、Hを含む処理ガスを供給し、マスクMK上に保護膜PTを形成することで、工程S18のエッチング時にマスクMKによれをなくし、パターン線幅を維持したまま、被エッチング層ELをエッチングすることができる。このため、本実施形態にかかるエッチング方法によれば、被エッチング層EL等のエッチングパターンのラフネスを改善できる。また、マスクMKを保護膜PTでコーティングすることで、フッ素ガスのプラズマにより被エッチング層ELをエッチングする際のレジスト耐性を高めることができる。これにより、エッチング時にマスクMKが削れにくくなり、被エッチング層ELに対するマスクMKの選択比を高めることができる。特に、マスクMKの高さが比較的低い場合、本実施形態にかかるエッチング方法を用いることがより好ましい。
以上、エッチング方法を上記実施形態により説明したが、本発明にかかるエッチング方法は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で組み合わせることができる。
例えば、本発明に係るエッチング方法は、容量結合型プラズマ(CCP:Capacitively Coupled Plasma)装置だけでなく、その他のプラズマ処理装置に適用可能である。その他のプラズマ処理装置としては、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたプラズマ処理装置、ヘリコン波励起型プラズマ(HWP:Helicon Wave Plasma)装置、電子サイクロトロン共鳴プラズマ(ECR:Electron Cyclotron Resonance Plasma)装置等であってもよい。
本明細書では、エッチング対象として半導体ウェハWについて説明したが、LCD(Liquid Crystal Display)、FPD(Flat Panel Display)等に用いられる各種基板や、フォトマスク、CD基板、プリント基板等であっても良い。
1 プラズマ処理装置
10 処理容器
15 ガス供給源
20 載置台(下部電極)
25 ガスシャワーヘッド(上部電極)
32 第1高周波電源
34 第2高周波電源
65 排気装置
70 可変直流電源
100 制御部
106 静電チャック
MK マスク
NL 中間層
EL 被エッチング層EL
SOC スピンオンカーボン層
BCL ブロック・コポリマー層
PS ポリスチレン
PMMA ポリメチルメタクリレート

Claims (5)

  1. 被処理体のシリコン含有層上に中間層を介して積層された第1のポリマーと第2のポリマーとを含む自己組成可能なブロック・コポリマー層から前記第2のポリマーを含む第2の領域及び該第2の領域の直下の前記中間層をエッチングして形成したマスクのパターンに前記シリコン含有層をエッチングする方法であって、
    前記被処理体を収容したプラズマ処理装置の処理容器内において、前記処理容器内に炭素C、硫黄S及びフッ素Fを含む処理ガスを供給してプラズマを生成し、
    生成した前記プラズマにより、前記マスク上に保護膜を形成し、前記シリコン含有層をエッチングする、
    工程を含むエッチング方法。
  2. 前記処理ガスは、フルオロカーボンガス及びハイドロフルオロカーボンガスのうちの少なくとも一種を含む、
    請求項1に記載のエッチング方法。
  3. 前記第1のポリマーは、ポリスチレンであり、前記第2のポリマーはポリメチルメタクリレートである、
    請求項1又は2に記載のエッチング方法。
  4. 前記保護膜は、生成した前記プラズマによるエッチングにより発生する炭素C及び硫黄Sを含む堆積物である、
    請求項1〜3のいずれか一項に記載のエッチング方法。
  5. 前記処理ガスは、水素ガスを含む、
    請求項1〜4のいずれか一項に記載のエッチング方法。
JP2015230606A 2015-11-26 2015-11-26 エッチング方法 Active JP6643876B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015230606A JP6643876B2 (ja) 2015-11-26 2015-11-26 エッチング方法
PCT/JP2016/083832 WO2017090486A1 (ja) 2015-11-26 2016-11-15 エッチング方法
KR1020187011887A KR102662180B1 (ko) 2015-11-26 2016-11-15 에칭 방법
US15/770,264 US10424491B2 (en) 2015-11-26 2016-11-15 Etching method
TW105138005A TWI689007B (zh) 2015-11-26 2016-11-21 蝕刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015230606A JP6643876B2 (ja) 2015-11-26 2015-11-26 エッチング方法

Publications (2)

Publication Number Publication Date
JP2017098457A true JP2017098457A (ja) 2017-06-01
JP6643876B2 JP6643876B2 (ja) 2020-02-12

Family

ID=58764060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015230606A Active JP6643876B2 (ja) 2015-11-26 2015-11-26 エッチング方法

Country Status (5)

Country Link
US (1) US10424491B2 (ja)
JP (1) JP6643876B2 (ja)
KR (1) KR102662180B1 (ja)
TW (1) TWI689007B (ja)
WO (1) WO2017090486A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559492B2 (en) 2017-11-15 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices and structures resulting therefrom
TWI690996B (zh) * 2019-10-07 2020-04-11 聯華電子股份有限公司 圖案化的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004168649A (ja) * 2002-11-08 2004-06-17 Neomax Co Ltd SiC基板およびSiC基板の製造方法
JP2012204668A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体
JP2013207089A (ja) * 2012-03-28 2013-10-07 Tokyo Electron Ltd 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP2014099604A (ja) * 2012-11-14 2014-05-29 Imec ブロック共重合体を使用したエッチング
JP2015050201A (ja) * 2013-08-29 2015-03-16 東京エレクトロン株式会社 エッチング方法
WO2015046510A1 (ja) * 2013-09-30 2015-04-02 株式会社クラレ ブロック共重合体、パターン形成用自己組織化組成物およびパターン形成方法
JP2015122497A (ja) * 2013-12-20 2015-07-02 シーゲイト テクノロジー エルエルシー 側壁保護のための装置および側壁保護のための方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7347953B2 (en) 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP5894445B2 (ja) * 2012-01-23 2016-03-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP6029522B2 (ja) 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
US9153457B2 (en) * 2013-06-14 2015-10-06 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity using direct current positioning

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004168649A (ja) * 2002-11-08 2004-06-17 Neomax Co Ltd SiC基板およびSiC基板の製造方法
JP2012204668A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体
JP2013207089A (ja) * 2012-03-28 2013-10-07 Tokyo Electron Ltd 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP2014099604A (ja) * 2012-11-14 2014-05-29 Imec ブロック共重合体を使用したエッチング
JP2015050201A (ja) * 2013-08-29 2015-03-16 東京エレクトロン株式会社 エッチング方法
WO2015046510A1 (ja) * 2013-09-30 2015-04-02 株式会社クラレ ブロック共重合体、パターン形成用自己組織化組成物およびパターン形成方法
JP2015122497A (ja) * 2013-12-20 2015-07-02 シーゲイト テクノロジー エルエルシー 側壁保護のための装置および側壁保護のための方法

Also Published As

Publication number Publication date
US10424491B2 (en) 2019-09-24
WO2017090486A1 (ja) 2017-06-01
KR102662180B1 (ko) 2024-04-29
US20180323077A1 (en) 2018-11-08
KR20180096577A (ko) 2018-08-29
TW201729286A (zh) 2017-08-16
TWI689007B (zh) 2020-03-21
JP6643876B2 (ja) 2020-02-12

Similar Documents

Publication Publication Date Title
JP6604911B2 (ja) エッチング処理方法
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
KR20140140020A (ko) 자기 조직화 가능한 블록 코폴리머를 이용하여 주기 패턴을 형성하는 방법 및 장치
WO2015041043A1 (ja) エッチング方法
KR102330411B1 (ko) 피처리체를 처리하는 방법
JP6029522B2 (ja) パターンを形成する方法
US10224211B2 (en) Etching method
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
CN105453236B (zh) 蚀刻方法
WO2017090486A1 (ja) エッチング方法
WO2017090484A1 (ja) エッチング方法
JP2020088174A (ja) エッチング方法及び基板処理装置
JP6204881B2 (ja) 被処理体を処理する方法
JP2006278517A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200107

R150 Certificate of patent or registration of utility model

Ref document number: 6643876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250