TWI697048B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI697048B
TWI697048B TW105138002A TW105138002A TWI697048B TW I697048 B TWI697048 B TW I697048B TW 105138002 A TW105138002 A TW 105138002A TW 105138002 A TW105138002 A TW 105138002A TW I697048 B TWI697048 B TW I697048B
Authority
TW
Taiwan
Prior art keywords
mask
layer
polymer
silicon
etched
Prior art date
Application number
TW105138002A
Other languages
English (en)
Other versions
TW201729285A (zh
Inventor
高梨優樹
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201729285A publication Critical patent/TW201729285A/zh
Application granted granted Critical
Publication of TWI697048B publication Critical patent/TWI697048B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之目的在於改善蝕刻圖案的粗糙度。本發明提供一種蝕刻方法，該蝕刻方法係：從包含在被處理體的含矽層上隔著中間層而疊層的第1聚合物與第2聚合物之可自組嵌段共聚物層，針對包含前述第2聚合物的第2區域及該第2區域的正下方之前述中間層蝕刻而形成遮罩之圖案，然後在該遮罩之圖案蝕刻前述含矽層，本發明提供的蝕刻方法包含以下步驟：在上部電極與下部電極對向配置，並且收納前述被處理體的電漿處理裝置之處理容器內，對前述上述電極施加直流負電壓，並且對前述上部電極或下部電極施加高頻電力，再對前述處理容器內供給包含氫氣及惰性氣體的處理氣體而產生電漿，並且在前述遮罩上形成保護膜；及在形成前述保護膜的步驟之後，蝕刻前述含矽層。

Description

蝕刻方法
本發明係關於蝕刻方法。
為了使半導體元件的裝置實現進一步的微細化，所形成的圖案尺寸必須小於藉由使用目前為止的光微影技術之微細加工所得到的臨界尺寸。作為形成此種尺寸的圖案之其中一個手法，而進行次世代曝光技術即EUV（extreme ultra violet/極紫外線）之開發。在EUV，所使用的光之波長短於以往的UV光源波長，例如使用13.5nm的極短波長之光。因此，EUV在量産化上會遭遇技術障礙。例如，EUV具有曝光時間較長等課題。因此，期望開發可提供更微細化之裝置的其他製造方法。
作為取代以往的微影技術之技術，使用可將秩序圖案自組化的一種自組化（self-assembled）材料即自組化嵌段共聚物（BCP：blockcopolymer）而形成圖案的技術受到注目（例如，參照專利文獻1及專利文獻2）。
在專利文獻1所記載的技術，嵌段共聚物層被塗布在基底層上，該嵌段共聚物層包含的嵌段共聚物含有彼此未混合的二個以上聚合物嵌段成分A、B。而且，為了使聚合物嵌段成分A、B自發性相分離，而進行熱處理（退火）。藉此，得到秩序圖案，其具有包含聚合物嵌段成分A的第1區域及包含聚合物嵌段成分B的第2區域。
又，在專利文獻2，作為導孔的形成方法，提出嵌段共聚物的圖案化加工。在專利文獻2所記載的圖案化加工，對於經相分離的嵌段共聚物層之第1區域及第2區域中，將第2區域除去，而得到圖案。 [習知技術文獻] [專利文獻]
[專利文獻1]日本特開2007-208255號公報 [專利文獻2]日本特開2010-269304號公報
然而，在專利文獻1及專利文獻2所記載的技術，藉由嵌段共聚物的圖案化所得到的遮罩，電漿耐性較低。因此，對遮罩的基底層即Si－ARC（含矽防反射膜）或SiON（矽酸氮化膜）等進行蝕刻時，遮罩的圖案會產生扭曲（也稱為Wiggling）、基底層的蝕刻圖案之粗糙度（在圖案的壁面產生之凹凸）會惡化。基底層的蝕刻圖案之粗糙度係例如以藉由蝕刻所形成的圖案之LER（Line Edge roughness/線邊緣粗糙度）或LWR（Line Width roughness/線寬粗糙度）的數值來表示。特別是，基底層的蝕刻圖案之粗糙度惡化的話，LER的數值會變高。
對此，考慮對遮罩照射電子束或UV，並且藉由以供給的H2 或Ar氣體進行遮罩之處理來改善基底層的蝕刻圖案之粗糙度的方法。然而，在將與以往的ArF遮罩組成相異的嵌段共聚物之圖案作為遮罩的蝕刻，即使採用與ArF遮罩同樣的條件設定來進行遮罩之處理，也不容易適當改善基底層的蝕刻圖案之粗糙度。
針對上述課題，從一方面來看，本發明之目的在於改善蝕刻圖案的粗糙度。 [解決問題之技術手段]
為了解決上述課題，若按照一態樣，本發明為一種蝕刻方法，該蝕刻方法係：從包含在被處理體的含矽層上隔著中間層而疊層的第1聚合物與第2聚合物之可自組嵌段共聚物，針對包含前述第2聚合物的第2區域及該第2區域的正下方之前述中間層蝕刻而形成遮罩之圖案，然後在該遮罩之圖案蝕刻前述含矽層，本發明提供的蝕刻方法包含以下步驟：在上部電極及下部電極對向配置，並且收納前述被處理體的電漿處理裝置之處理容器內，對前述上述電極施加直流負電壓，並且對前述上部電極或下部電極施加高頻電力，再對前述處理容器內供給包含氫氣及惰性氣體的處理氣體而產生電漿，並且在前述遮罩上形成保護膜；及在形成前述保護膜的步驟之後，蝕刻前述含矽層。 [發明之效果]
從一方面來看，本發明可改善蝕刻圖案的粗糙度。
以下，針對用於實施本發明的形態參考圖示進行說明。尚且，在本說明書及圖示，對於實質上相同的構成，採用相同的符號而省略重複的說明。
[電漿處理裝置] 首先，針對電漿處理裝置1的一例，參考第1圖進行說明。本實施形態的電漿處理裝置1為電容耦合的平行平板電漿處理裝置，並且具有略圓筒形的處理容器10。在處理容器10的內面，施加耐酸鋁處理（陽極氧化處理）。
載置台20係被設置在處理容器10的底部，並且載置晶圓W。晶圓W係為被處理體的一例。載置台20係由例如鋁（Al）或鈦（Ti）、碳化矽（SiC）等所形成。在載置台20的上面，設置用於將晶圓W静電吸附的静電吸盤106。静電吸盤106係為在絕緣體106b之間夾入吸盤電極106a的構造。在吸盤電極106a，連接直流電壓源112，從直流電壓源112至吸盤電極106a施加直流電壓HV，藉此晶圓W會因庫倫力而被吸附在静電吸盤106。
載置台20係由支持體104所支持。在支持體104的內部，形成冷媒流路104a。在冷媒流路104a，連接冷媒入口配管104b及冷媒出口配管104c。從冷卻器107輸出的例如冷卻水或鹵水等冷卻媒體（以下也稱「冷媒」）係循環通過冷媒入口配管104b、冷媒流路104a及冷媒出口配管104c。藉由冷媒，對載置台20及静電吸盤106除熱而冷卻。
導熱氣體供給源85係使氦氣體（He）或氬氣體（Ar）等導熱氣體通過氣體供給管130而供給到静電吸盤106上的晶圓W之背面。藉由該構成，静電吸盤106係藉由循環通過冷媒流路104a的冷媒與供給到晶圓W之背面的導熱氣體進行溫度控制。結果，可將晶圓控制在所定的溫度。
在載置台20，連接供給2頻重疊電力的電力供給裝置30。電力供給裝置30係具有：供給第1頻率的電漿產生用之高頻電力HF的第1高頻電源32；及供給低於第1頻率的第2頻率之偏壓電壓發生用的高頻電力LF之第2高頻電源34。第1高頻電源32係經由第1整合器33而被電性連接到載置台20。第2高頻電源34係經由第2整合器35而被電性連接到載置台20。第1高頻電源32係例如將60MHz的高頻電力HF施加到載置台20。第2高頻電源34係將例如13.56MHz的高頻電力LF施加到載置台20。尚且，在本實施形態，第1高頻電力係被施加到載置台20，也可被施加到氣體噴頭25。
第1整合器33係將負載阻抗整合在第1高頻電源32的內部（或輸出）阻抗。第2整合器35係將負載阻抗整合在第2高頻電源34的內部（或輸出）阻抗。第1整合器33的功能係在電漿產生於處理容器10內時，使第1高頻電源32的內部阻抗與負載阻抗呈表面上一致。第2整合器35的功能係在電漿產生於處理容器10內時，使第2高頻電源34的內部阻抗與負載阻抗呈表面上一致。
氣體噴頭25係安裝成隔著覆蓋周緣部的屏蔽環40而閉塞處理容器10的頂部之開口。在氣體噴頭25，連接可變直流電源70，並且從可變直流電源70輸出負值DC（直流電壓）。氣體噴頭25係由矽形成。
在氣體噴頭25，形成有導入氣體的氣體導入口45。在氣體噴頭25的內部，設置從氣體導入口45分岐的中央部之擴散室50a及邊緣部之擴散室50b。從氣體供給源15輸出的氣體，經由氣體導入口45被供給到擴散室50a、50b，在擴散室50a、50b被擴散然後從多數的氣體供給孔55朝向載置台20被導入。
在處理容器10的底面，形成有排氣口60，藉由連接到排氣口60的排氣裝置65，使處理容器10內排氣。藉此，可將處理容器10內維持在所定的真空度。在處理容器10的側壁設置閘閥G。閘閥G係在從處理容器10搬入及搬出晶圓W時，使搬出入口開閉。
在電漿處理裝置1，設置控制裝置全體之動作的控制部100。控制部100係具有CPU（Central　Processing　Unit/中央處理器）105、ROM（Read　Only　Memory/唯讀記憶體）110及RAM（Random　Access　Memory/隨機存取記憶體）115。CPU105係按照被儲存在這些儲存區域的各種處理程式，而實行蝕刻等期望的處理。在處理程式中記載著針對蝕刻條件等處理條件的裝置之控制情報即處理時間、壓力（氣體的排氣）、高頻電力或電壓、各種氣體流量、處理容器內溫度（上部電極溫度、處理容器的側壁溫度、晶圓W溫度、静電吸盤溫度等）、從冷卻器107輸出的冷媒之溫度等。尚且，表示這些程式或處理條件的處理程式也可被儲存在硬碟或半導體記憶體。又，處理程式係可在被收納於可藉由CD－ROM、DVD等可移動性電腦讀取的儲存媒體之狀態，被設定在所定位置，然後讀取。
在前處理及蝕刻處理，閘閥G的開閉受到控制，晶圓W被搬入處理容器10，由載置台20載置。藉由從直流電壓源112對吸盤電極106a施加直流電壓HV，晶圓W因庫倫力被静電吸盤106吸附、保持。
然後，前處理用的處理氣體及高頻電力被供給到處理容器10內，而產生電漿。藉由產生的電漿使遮罩MK硬化。然後，蝕刻用的處理氣體及高頻電力被供給到處理容器10內，而產生電漿。藉由產生的電漿，對晶圓W施予電漿蝕刻。蝕刻後，從直流電壓源112對吸盤電極106a施加與晶圓W吸附時正負相反的直流電壓ＨV，而除去晶圓W的電荷，將晶圓W從静電吸盤106剝離。閘閥G的開閉受到控制，晶圓W從處理容器10被搬出。
[蝕刻方法] 第2圖為表示一實施形態的蝕刻方法之流程圖。第3圖、第4圖、及第5圖表示第2圖所表示的各步驟中所製作的生産物之剖面等。如第2圖所示，在一實施形態的蝕刻方法，首先，在步驟S10，在被處理體（以下稱為「晶圓W」）的表面形成有中間層NL。
如第3圖（a）所示，晶圓W係包含基板Sb、旋塗碳層SOC（Spin　On　Carbon）、及被蝕刻層EL。基板Sb係例如由矽構成。旋塗碳層SOC係塗布包含碳的材料，再藉由旋塗碳法形成。被蝕刻層EL，設置於旋塗碳層SOC上；旋塗碳層SOC，設置於基板Sb上。被蝕刻層EL為含有矽的層。例如，被蝕刻層EL可為含矽防反射層（Si－ARC）、氮化矽（SiN）層、氧化矽（SiOx ）層、氮氧化矽膜（SiON）等含矽層。被蝕刻層EL可為例如15～20nm的膜厚。
如第3圖（a）所示，在步驟S10，於被蝕刻層EL上塗布有機膜OL。有機膜OL為例如聚乙烯與聚甲基丙烯酸甲酯的嵌段共聚物。然後，塗布後使晶圓W接受熱處理。這個熱處理之溫度的適當值取決於有機膜OL的種類，但通常為200℃～300℃左右。例如，該熱處理的溫度為例如250℃。藉由這個熱處理，如第3圖（b）所示，有機膜OL全體縮小，從有機膜OL形成中間層NL與變質層RL。尚且，變質層RL為有機膜OL中的碳變質之層。
然後，如第3圖（c）所示，變質層RL藉由顯影處理以化學方式被除去。藉此，在被蝕刻層EL上形成有中間層NL。這個中間層NL的表面係具有非疏水也非親水的中性狀態。嵌段共聚物層中的聚合物係聚合物長度短的話則具有強親水性，聚合物長度長的話則具有強疏水性。如此一來，聚合物具有親水性強的種類與疏水性強的種類，因此藉由形成具有中性表面的中間層NL，可使聚合物相分離成期望的形狀。
返回第2圖，在本實施形態的蝕刻方法，在之後的步驟S12，嵌段共聚物被塗布在晶圓W的表面，即中間層NL的表面。嵌段共聚物係例如可藉由旋塗法等各種方法而被塗布。如此一來，如第4圖（a）所示，在中間層NL的表面上，形成有嵌段共聚物層BCL。
嵌段共聚物係自組化（Self-Assembled）嵌段共聚物，包含第1聚合物及第2聚合物。在一實施形態，嵌段共聚物係聚乙烯－嵌段－聚甲基丙烯酸甲酯（PS－b－PMMA）。PS－b－PMMA作為第1聚合物包含聚乙烯（PS），作為第2聚合物包含聚甲基丙烯酸甲酯（PMMA）。
在此，針對嵌段共聚物及其自組化，以PS－b－PMMA為例，參考第5圖進行說明。PS及PMMA皆為一個分子的直徑為0.7nm的高分子。將含有未彼此混合的PS及PMMA之嵌段共聚物塗布在中間層NL上而形成嵌段共聚物層BCL後，將晶圓W以從常溫（25℃）至300℃以下的溫度進行熱處理（退火）的話，在嵌段共聚物層BCL會產生相分離。一般而言，退火係在200℃～250℃的溫度範圍內進行。另外，從300℃以高溫進行熱處理的話，嵌段共聚物層BCL的相分離不會發生，PS及PMMA會被隨意配置。又，在相分離後，即使將溫度回歸常溫，嵌段共聚物層BCL也會保持相分離狀態。
各聚合物的聚合物長度為短的話，則相互作用（斥力）會變弱，而且親水性會變強。另外，聚合物長度為長的話，則相互作用（斥力）會變強，而且疏水性會變強。利用這種聚合物的性質，例如，如第5圖（a）及第5圖（b）所示，可製造PS及PMMA的相分離構造。第5圖（a）表示聚合物A與聚合物B具有大致相同的聚合物長度時的相分離構造。在一例中，聚合物A為PS，聚合物B為PMMA。如第5圖（a）所示的情況，各聚合物的相互作用為相同，因此將嵌段共聚物層BCL以250℃左右進行熱處理的話，聚合物A與聚合物B會自組化而相分離成線狀。也就是說，聚合物A形成線狀的第1區域，在第1區域間，聚合物B形成線狀的第2區域。利用這個相分離構造，例如將包含聚合物B的第2區域除去的話，可形成線寬/間隔（L/S）的周期圖案。這個周期圖案係適用於作為半導體元件裝置製造用的圖案。
又，第5圖（b）表示當聚合物A與聚合物B的聚合物長度大幅相異時，也就是聚合物A的聚合物長度比聚合物B的聚合物長度更長時的相分離構造。如第5圖（b）所示的情況，聚合物A的相互作用（斥力）強，聚合物B的相互作用（斥力）弱。將這種嵌段共聚物層BCL以250℃左右進行熱處理的話，由於聚合物間的相互作用之強弱，聚合物A會在外側自組化，而聚合物B會在內側自組化。也就是說，聚合物B會以圓柱狀自組化而形成第2區域，而聚合物A會以包圍該圓柱狀區域的方式自組化而形成第1區域。利用含有這種第1區域及第2區域的相分離構造，例如，除去第2區域的話，可形成孔洞的周期圖案。這個周期圖案也可適用作為半導體元件裝置製造用的圖案。
再次參考第2圖。在接下來的步驟S14，進行用於嵌段共聚物層BCL之相分離的處理。例如，藉由將晶圓W以200℃～300℃的溫度加熱，使嵌段共聚物層BCL產生相分離。藉此，如第4圖（b）所示，在嵌段共聚物層BCL，會形成有包含第1聚合物的第1區域R1及包含第2聚合物的第2區域。如上述，第1區域R1及第2區域R2可為交互設置的線寬/間隔之圖案。或者，第2區域R2可為圓柱狀的區域，而第1區域R1可包圍圓柱狀的第2區域R2。
然後，實行步驟S14後，在實行步驟S16前，晶圓W被搬送到第1圖所示的電漿處理裝置1內。
在步驟S16，形成有遮罩。電漿處理裝置1係針對嵌段共聚物層BCL的第2區域R2及該第2區域R2的正下方的中間層NL蝕刻。
在電漿處理裝置1實行步驟S16時，具體而言，處理氣體從氣體供給源15被供給到處理容器10內，再藉由排氣裝置65，將處理容器10內的壓力減壓到設定値。又，從第1高頻電源32，電漿產生用的高頻電力HF被供給到載置台20。尚且，在步驟S16，可視需要將來自第2高頻電源34的偏壓電壓用的高頻電力LF供給到載置台20。在步驟S16所使用的處理氣體為針對包含第2聚合物的第2區域R2及其正下方的中間層NL蝕刻用的處理氣體，因此可包含氧。例如，這個處理氣體可包含O2 氣體。又，該處理氣體可另外包含Ar氣體等貴重氣體或N2 氣體等惰性氣體。
在步驟S16，利用活性氧，從有機材料構成的嵌段共聚物層BCL會從其表面被蝕刻。在此，相較於從第1聚合物構成的第1區域R1，從第2聚合物構成的第2區域R2之蝕刻率較高。因此，藉由步驟S16，第2區域R2會受到選擇性蝕刻。又，藉由除去第2區域R2而露出的中間層NL之一部分會被蝕刻。藉由該步驟S16，晶圓W會成為第4圖（c）所示的狀態。也就是說，形成有包含第1區域R1及其正下方的中間層NL的遮罩MK。
然後，如第2圖所示，在步驟S18，作為於下一步驟S20實行的蝕刻之前處理，在遮罩MK上形成有保護膜。此時，在步驟S18，於電漿處理裝置1內，在以下所示的處理條件下電漿會被產生，而使晶圓W暴露在該電漿。
＜保護膜形成時的處理條件＞
Figure 105138002-A0304-0001
 在電漿處理裝置1實行步驟S18的情況，從氣體供給源15將包含氫氣體及氬氣體的處理氣體供給到處理容器10內，再藉由排氣裝置65，將處理容器10內的壓力減壓到設定値。又，從第1高頻電源32將高頻電力HF供給到載置台20。又，在步驟S18，視需要可從第2高頻電源34將高頻電力LF供給到載置台20。
如第6圖（a）所示，在步驟S18，從包含氫氣體及氬氣體的處理氣體產生的電漿係包含具有正電荷的氬離子及氫離子。又，上部電極由矽形成，並且對該上部電極供給DC。藉此，電漿中的氬離子及氫離子會被吸引到上部電極側，而對上部電極濺鍍。結果，矽會從上部電極被擊出，被擊出的矽會被疊層在遮罩MK上。藉此，遮罩MK上會形成矽（Si）的保護膜PT。構成遮罩MK的聚乙烯（PS）會在藉由氫電漿等處理的狀態由矽的保護膜PT所塗層。
返回第2圖，在接下來的步驟S20，於遮罩MK的開口露出的被蝕刻層EL被蝕刻。此時，在步驟S20，於電漿處理裝置1內，在以下所示的處理條件下電漿會被產生，而使晶圓W暴露在該電漿。
＜蝕刻時的處理條件＞
Figure 105138002-A0304-0002
 藉由以上的處理條件，在使用電漿處理裝置1實行步驟S20的情況，從氣體供給源15將包含氟碳化物氣體的處理氣體被供給到處理容器10內，再藉由排氣裝置65，將處理容器10內的壓力減壓到設定値。又，從第1高頻電源32將高頻電力HF供給到載置台20。又，在步驟S20，將來自第2高頻電源34的高頻電力LF供給到載置台20。
如此一來，在步驟S20，於電漿處理裝置1內，包含氟碳化物氣體的處理氣體之電漿會被產生，而使晶圓W暴露在該電漿。由於此電漿含有活性氟，因此藉由步驟S20，在遮罩MK的開口露出的被蝕刻層EL上之保護膜PT及其正下方的被蝕刻層EL會被蝕刻。藉由該步驟S20，晶圓W會成為第6圖（b）所示的狀態。也就是說，被蝕刻層EL會被蝕刻成遮罩MK的圖案。尚且，在步驟S20所使用的處理氣體係除了CF4 氣體的氟碳化物氣體，還可包含CHF3 氣體的氫氟碳化物氣體，或將其取代。又，這個處理氣體可另外包含Ar氣體的貴重氣體。
尚且，在步驟S20，作為被蝕刻層EL使含矽的防反射層（Si－ARC）被蝕刻後，在第2圖，本實施形態的蝕刻處理結束。在本實施形態的蝕刻處理後，旋塗碳層SOC被蝕刻。
若按照以上說明的本實施形態之蝕刻方法，作為被蝕刻層EL的蝕刻之前處理，實行在遮罩MK上形成保護膜PT的步驟。在這個步驟，進行遮罩MK的硬化。藉此，可在步驟S20實行對被蝕刻層EL蝕刻時，保護遮罩MK。也就是說，藉由遮罩MK的硬化及保護膜PT之形成，在步驟S20的蝕刻時，遮罩MK不易產生扭曲，因此可抑制被蝕刻層EL等的蝕刻圖案之粗糙度惡化。藉此，可在消除圖案扭曲，並且維持圖案線寬的情況，對被蝕刻層EL蝕刻。又，藉由遮罩MK的硬化及保護膜PT的形成，可提高遮罩MK相對被蝕刻層EL的選擇比。
又，在本實施形態的蝕刻方法，可自組的嵌段共聚物層之遮罩MK係相較於ArF或EUV的遮罩在組成上相異，因而需要對用於嵌段共聚物層的遮罩MK之處理條件適當調整。藉此，可進行利用嵌段共聚物層的遮罩MK之微細加工，並且可在維持遮罩MK的高度與圖案的線寬之情況，成功降低被蝕刻層EL等的蝕刻圖案之粗糙度。
[效果之例] 關於藉由本實施形態的蝕刻方法對被蝕刻層EL蝕刻的結果之一例，參考第7圖及第8圖進行說明。第7圖表示實行本實施形態之蝕刻方法的結果之一例。第8圖表示實行本實施形態與比較例的蝕刻方法的結果之一例。
第7圖最左側的線寬/間隔之圖案表示未進行前處理即對被蝕刻層EL蝕刻時的結果之一例。結果，在遮罩MK的線寬/間隔之圖案不產生扭曲。此時的LWR為2.6，LER為3.2。
相較之下，第7圖中央及最右側表示進行前處理之後對被蝕刻層EL蝕刻時的結果之一例。也就是說，在第7圖中央及最右側，作為對被蝕刻層EL蝕刻的前處理，進行利用氫電漿等的處理。然而，第7圖中央表示在前處理時未將DC供給到上部電極時的結果之一例。此時的LWR為2.6，LER為3.1。又，第7圖最右側表示在前處理時將DC供給到上部電極時的結果之一例。此時的LWR為2.3，LER為1.8。
若按照這些結果，比較供給DC的情況與未供給DC的情況，遮罩MK的線寬/ 間隔之圖案的扭曲會顯著降低。也就是說，未進行前處理即對被蝕刻層EL蝕刻時，被蝕刻層EL等的蝕刻圖案之粗糙度最大（第7圖最左側）。進行供給DC並且利用氫電漿等來處理遮罩的前處理之後，再對被蝕刻層EL蝕刻時，被蝕刻層EL等的蝕刻圖案之粗糙度變成最小（第7圖最右側）。特別是，比較進行供給DC並且利用氫電漿等來處理遮罩的前處理之情況與未進行前處理之情況，LER的改善幅度為1以上。
又，進行未供給DC即利用氫電漿等來處理遮罩的前處理時，會得到遮罩MK的粗糙度未明顯改善的結果。由以上可知，進行供給DC並且利用氫電漿等來處理遮罩的前處理的話，遮罩MK會藉由從矽的沉積物形成的保護膜PT被塗布，而可改善遮罩MK的粗糙度。
在第8圖，上段（2段）表示未進行前處理時之各步驟後的遮罩MK及被蝕刻層EL之狀態，下段（2段）表示進行前處理而且在前處理時供給DC時之各步驟後的遮罩MK及被蝕刻層EL之狀態。針對上段及下段，上側皆為遮罩MK及被蝕刻層EL之疊層膜的剖面圖，下側皆為這些疊層膜的立體圖。
從左依序分別表示（a）蝕刻前的初期狀態；（b）無前處理（上段）、前處理＋DC供給（下段）；（c）被蝕刻層EL的一部分蝕刻；及（d）被蝕刻層EL的全部蝕刻之各步驟實行後的遮罩MK及被蝕刻層EL的狀態。尚且，在第8圖省略中間層NL。
如此一來，未進行上段的前處理即進行（c）被蝕刻層EL的一部分蝕刻；（d）被蝕刻層EL的全部蝕刻時，遮罩MK的圖案會產生扭曲。如此一來，若按照被蝕刻層EL的一部分蝕刻及全部蝕刻之結果，在蝕刻中遮罩MK的圖案會產生扭曲，導致被蝕刻層EL等的蝕刻圖案之粗糙度惡化。
由此可知，在進行下段的前處理並且在前處理時供給DC的情況，若按照（c）被蝕刻層EL的一部分蝕刻及（d）全部蝕刻的結果，在蝕刻中遮罩MK的圖案不會產生扭曲，而可改善被蝕刻層EL等的蝕刻圖案之粗糙度。
如此一來，藉由在利用氫電漿等來處理遮罩MK的前處理時供給DC，使含矽的被蝕刻層EL不被蝕刻，而在遮罩MK上塗布保護膜PT，可提高利用氟系氣體的電漿對被蝕刻層EL蝕刻時的光阻耐性，並且適當確保遮罩MK的殘膜量。如此一來，即可改善蝕刻圖案的粗糙度，並且提高遮罩MK相對被蝕刻層EL的選擇比。特別是，在遮罩MK的高度比較低的情況，使用本實施形態的蝕刻方法為較佳。
尚且，在前處理供給DC的步驟（也就是形成保護膜PT的步驟），將處理容器10內的壓力調整成更低壓為佳。例如，在前處理供給DC的步驟，處理容器10內的壓力較佳為30mT而非50mT。
又，在使被蝕刻層EL蝕刻的步驟，將處理容器10內的壓力調整成比前處理時所控制的壓力更低壓為佳。
以上、雖然藉由上述實施形態說明蝕刻方法，但本發明的蝕刻方法並未限定於上述實施形態，而是可在本發明的範圍內進行各種變形及改良。上述複數實施形態所記載的事項可在不產生矛盾的範圍內組合。
例如，本發明的蝕刻方法不僅適用於電容耦合電漿（CCP：Capacitively Coupled Plasma）裝置，也適用於其他電漿處理裝置。作為其他電漿處理裝置，可為使用感應耦合電漿（ICP：Inductively Coupled Plasma）　裝置、徑向線槽天線的電漿處理裝置、螺旋波電漿（HWP：Helicon Wave Plasma）裝置、電子迴旋共振電漿（ECR：Electron Cyclotron Resonance Plasma）裝置等。
在本說明書，雖然針對作為蝕刻對象的半導體晶圓W進行說明，但也適用於LCD（Liquid Crystal Display/液晶顯示器）、FPD（Flat Panel Display/平板顯示器）等所使用的各種基板或光遮罩、CD基板、印刷基板等。
1‧‧‧電漿處理裝置10‧‧‧處理容器15‧‧‧氣體供給源20‧‧‧載置台（下部電極）25‧‧‧氣體噴頭（上部電極）30‧‧‧電力供給裝置32‧‧‧第1高頻電源33‧‧‧第1整合器34‧‧‧第2高頻電源35‧‧‧第2整合器40‧‧‧屏蔽環45‧‧‧氣體導入口50a‧‧‧擴散室50b‧‧‧擴散室55‧‧‧氣體供給孔60‧‧‧排氣口65‧‧‧排氣裝置70‧‧‧可變直流電源85‧‧‧導熱氣體供給源100‧‧‧控制部104‧‧‧支持體104a‧‧‧冷媒流路104b‧‧‧冷媒入口配管104c‧‧‧冷媒出口配管105‧‧‧中央處理器106‧‧‧靜電吸盤106a‧‧‧吸盤電極106b‧‧‧絕緣體107‧‧‧冷卻器110‧‧‧唯讀記憶體112‧‧‧直流電壓源115‧‧‧隨機存取記憶體130‧‧‧氣體供給管A‧‧‧聚合物B‧‧‧聚合物BCL‧‧‧嵌段共聚物層EL‧‧‧被蝕刻層ELG‧‧‧閘閥LWR‧‧‧線寬粗糙度LER‧‧‧線邊緣粗糙度MK‧‧‧遮罩NL‧‧‧中間層OL‧‧‧有機膜PMMA‧‧‧聚甲基丙烯酸甲酯PS‧‧‧聚乙烯PT‧‧‧保護膜RL‧‧‧變質層R1‧‧‧第1區域R2‧‧‧第2區域Sb‧‧‧基板SOC‧‧‧旋塗碳層W‧‧‧晶圓
【圖1】概略表示一實施形態之電漿處理裝置的一例之圖。 【圖2】表示一實施形態之蝕刻方法的一例之流程圖。 【圖3】（a）～（c）表示第2圖所示的各步驟中所製作的生產物之剖面的一例之圖。 【圖4】（a）～（c）表示第2圖所示的各步驟中所製作的生產物之剖面的一例之圖。 【圖5】（a）、（b）用於說明嵌段共聚物的自組化之圖。 【圖6】（a）、（b）說明對一實施形態的保護膜及蝕刻的作用之圖。 【圖7】表示實行一實施形態的蝕刻方法之結果的一例之圖。 【圖8】表示實行一實施形態與比較例的蝕刻方法之結果的一例之圖。

Claims (8)

  1. 一種蝕刻方法，該蝕刻方法係：從包含在被處理體的含矽層上隔著中間層而疊層的第1聚合物與第2聚合物之可自組嵌段共聚物層，針對包含該第2聚合物的第2區域及該第2區域的正下方之該中間層進行蝕刻而形成遮罩之圖案，在該遮罩之圖案蝕刻該含矽層，該蝕刻方法包含以下步驟：在上部電極及下部電極對向配置，並且收納該被處理體的電漿處理裝置之處理容器內，對該上部電極施加直流負電壓，並且對該上部電極或下部電極施加高頻電力，再對該處理容器內供給包含氫氣及惰性氣體的處理氣體而產生電漿，並且在該遮罩上形成保護膜；及在形成該保護膜的步驟之後，蝕刻該含矽層。
  2. 如申請專利範圍第1項之蝕刻方法，其中，在蝕刻該含矽層的步驟，將該處理容器內的壓力調整成低於形成該保護膜的步驟。
  3. 如申請專利範圍第1或2項之蝕刻方法，其中，在形成該遮罩上的保護膜之步驟，該含矽層並未被蝕刻。
  4. 如申請專利範圍第1或2項之蝕刻方法，其中，在蝕刻該含矽層的步驟，於該處理容器內，產生包含氟碳化物氣體及氫氟碳化物氣體中至少一種的處理氣體之電漿。
  5. 如申請專利範圍第1或2項之蝕刻方法，其中，該第1聚合物為聚乙烯，該第2聚合物為聚甲基丙烯酸甲酯。
  6. 如申請專利範圍第1或2項之蝕刻方法，其中，在該遮罩上形成保護膜的步驟係藉由將形成該上部電極的矽沉積於該遮罩上，而形成該保護膜。
  7. 如申請專利範圍第1或2項之蝕刻方法，其中，藉由產生的氫電漿來處理由該第2區域與該中間層所形成的該遮罩，並且藉由產生的電漿在該遮罩上形成該保護膜。
  8. 如申請專利範圍第1或2項之蝕刻方法，其中，將該保護膜形成於該含矽層上。
TW105138002A 2015-11-26 2016-11-21 蝕刻方法 TWI697048B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015230588A JP6643875B2 (ja) 2015-11-26 2015-11-26 エッチング方法
JP2015-230588 2015-11-26

Publications (2)

Publication Number Publication Date
TW201729285A TW201729285A (zh) 2017-08-16
TWI697048B true TWI697048B (zh) 2020-06-21

Family

ID=58763115

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138002A TWI697048B (zh) 2015-11-26 2016-11-21 蝕刻方法

Country Status (5)

Country Link
US (1) US10607835B2 (zh)
JP (1) JP6643875B2 (zh)
KR (1) KR102130229B1 (zh)
TW (1) TWI697048B (zh)
WO (1) WO2017090484A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP2021034487A (ja) * 2019-08-21 2021-03-01 東京エレクトロン株式会社 基板を処理する方法、デバイス製造方法、及びプラズマ処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120244709A1 (en) * 2011-03-25 2012-09-27 Tokyo Electron Limited Plasma etching method and storage medium
TW201403661A (zh) * 2012-03-28 2014-01-16 Tokyo Electron Ltd 使用可自我組織化之嵌段共聚物之週期圖案形成方法及裝置
TW201529689A (zh) * 2013-12-06 2015-08-01 Fujifilm Corp 圖案形成方法、電子裝置之製造方法、電子裝置、嵌段共聚物、及嵌段共聚物之製造方法
TW201539246A (zh) * 2014-04-03 2015-10-16 Mixartron Ltd 手機保護裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003244166A1 (en) * 2002-06-27 2004-01-19 Tokyo Electron Limited Plasma processing method
US7347953B2 (en) 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
US9249013B2 (en) 2012-04-16 2016-02-02 Brewer Science Inc. Silicon hardmask layer for directed self-assembly
JP2015084396A (ja) * 2013-09-19 2015-04-30 東京エレクトロン株式会社 エッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120244709A1 (en) * 2011-03-25 2012-09-27 Tokyo Electron Limited Plasma etching method and storage medium
TW201403661A (zh) * 2012-03-28 2014-01-16 Tokyo Electron Ltd 使用可自我組織化之嵌段共聚物之週期圖案形成方法及裝置
TW201529689A (zh) * 2013-12-06 2015-08-01 Fujifilm Corp 圖案形成方法、電子裝置之製造方法、電子裝置、嵌段共聚物、及嵌段共聚物之製造方法
TW201539246A (zh) * 2014-04-03 2015-10-16 Mixartron Ltd 手機保護裝置

Also Published As

Publication number Publication date
KR20180096576A (ko) 2018-08-29
JP6643875B2 (ja) 2020-02-12
WO2017090484A1 (ja) 2017-06-01
JP2017098455A (ja) 2017-06-01
KR102130229B1 (ko) 2020-07-03
US20190304774A1 (en) 2019-10-03
US10607835B2 (en) 2020-03-31
TW201729285A (zh) 2017-08-16

Similar Documents

Publication Publication Date Title
US11658036B2 (en) Apparatus for processing substrate
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
US10763123B2 (en) Method for processing workpiece
US9330935B2 (en) Plasma etching method and plasma etching apparatus
US12051595B2 (en) Plasma processing method and plasma processing apparatus
TWI703414B (zh) 蝕刻方法
US20160203998A1 (en) Etching method
TWI697048B (zh) 蝕刻方法
JP4278915B2 (ja) エッチング方法
TWI689007B (zh) 蝕刻方法
TW200405463A (en) Etching method
CN111162006B (zh) 处理方法和基板处理装置
TW202145311A (zh) 處理方法及基板處理裝置
JP2019134107A (ja) エッチング方法及びエッチング装置
TW202018806A (zh) 蝕刻方法及基板處理裝置