TWI594320B - 形成圖案之方法 - Google Patents

形成圖案之方法 Download PDF

Info

Publication number
TWI594320B
TWI594320B TW103113758A TW103113758A TWI594320B TW I594320 B TWI594320 B TW I594320B TW 103113758 A TW103113758 A TW 103113758A TW 103113758 A TW103113758 A TW 103113758A TW I594320 B TWI594320 B TW I594320B
Authority
TW
Taiwan
Prior art keywords
region
polymer
block copolymer
gas
etching
Prior art date
Application number
TW103113758A
Other languages
English (en)
Other versions
TW201507023A (zh
Inventor
森北信也
西村榮一
山下扶美子
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201507023A publication Critical patent/TW201507023A/zh
Application granted granted Critical
Publication of TWI594320B publication Critical patent/TWI594320B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

形成圖案之方法
本發明之實施形態，係關於一種在被處理體的底層上形成圖案之方法，更詳細而言，關於一種由可自我組合之嵌段共聚物形成圖案之方法。
為了實現半導體元件等元件之進一步的微細化，必須形成具有較藉由使用迄今之光微影技術的微細加工所獲得之極限尺寸更小的尺寸之圖案。作為用於形成此等尺寸之圖案的一手法，係新世代曝光技術之EUV（extreme ultraviolet極紫外輻射）的開發持續發展。EUV，使用與習知之UV光源波長相比波長顯著短的光線，例如使用13.5nm之波長非常短的光線。因此，EUV具有量產化導向上的技術障礙。例如，EUV具有曝光時間長等問題。因此，期望開發可提供更微細化之元件的其他製造方法。
作為取代習知之微影技術的技術，著眼於使用自發性地將排序模式組織化的自我組合（self-assembled）材料之一種的自我組合嵌段共聚物（BCP：block copolymer），形成圖案之技術。此等技術，於專利文獻1及2中揭露。
專利文獻1所記載之技術中，將嵌段共聚物層塗布於底層上，該嵌段共聚物層含有包含彼此不混和的二種以上之聚合物嵌段成分A、B的嵌段共聚物。而後，為了使聚合物嵌段成分A、B自發性地相分離，而施行熱處理（退火）。藉此獲得具備含有聚合物嵌段成分A的第1區域、以及含有聚合物嵌段成分B的第2區域之排序模式。此外，專利文獻2中，作為形成介層之方法，提出嵌段共聚物之圖案化加工。專利文獻2所揭露之圖案化加工，藉由在相分離之嵌段共聚物層的第1區域及第2區域中，將第2區域去除，而獲得圖案。
藉由專利文獻1及2所揭露之嵌段共聚物層的圖案化而獲得之圖案的尺寸，一般而言，位於習知的光微影技術極難實現之10奈米的範圍內。 [習知技術文獻] [專利文獻]
專利文獻1：日本特開第2007－208255號公報 專利文獻2：日本特開第2010－269304號公報
[本發明所欲解決的問題]
於專利文獻1、2中，並未揭露關於供對藉由嵌段共聚物層之相分離而形成的第1區域將第2區域選擇性地去除所用之電漿蝕刻的條件。然則，本案發明人發現，一般的氧電漿所產生之蝕刻，難以對第1區域選擇性地蝕刻第2區域。
因此，必須可對藉由嵌段共聚物層之自我組合而形成的第1區域，將第2區域藉電漿蝕刻選擇性地去除。 [解決問題之技術手段]
本發明之一面相中，提供一種於被處理體之底層上形成圖案之方法。此一方法包含如下步驟：（a）於底層上形成含有第1聚合物及第2聚合物之可自我組合之嵌段共聚物之步驟；（b）處理被處理體以於嵌段共聚物層形成含有第1聚合物的第1區域及含有第2聚合物的第2區域之步驟；（c）在處理被處理體之步驟後，於電容耦合型之電漿處理裝置內蝕刻該第2區域直至第2區域的膜厚中途為止之步驟；（d）在蝕刻第2區域之步驟後，於電漿處理裝置之上部電極施加負的直流電壓以自該上部電極產生二次電子，對被處理體照射該二次電子之步驟；以及（e）在對被處理體照射二次電子之步驟後，於電漿處理裝置內進一步蝕刻第2區域之步驟。
上述一面相之方法，藉由將第2區域對其膜厚蝕刻至中途為止，而使第2區域的表面較第1區域的表面變得更為凹陷。在此一狀態中，若對被處理體的表面照射二次電子，則與凹陷之第2區域相比，對第1區域照射大量二次電子。此一結果，第1區域的硬化較第2區域更被促進。之後，藉由進一步蝕刻第2區域，而可對第1區域將第2區域選擇性地蝕刻而去除。
一形態中，第1聚合物為聚苯乙烯，第2聚合物為聚甲基丙烯酸甲酯。此一情況，對含有聚苯乙烯的第1區域，選擇性地蝕刻含有聚甲基丙烯酸甲酯的第2區域。 [本發明之效果]
如同以上說明，若依本發明之一面向及數個形態，則可對藉由嵌段共聚物層之自我組合而形成的第1區域，將第2區域藉電漿蝕刻選擇性地去除。
以下，參考附圖對各種實施形態詳細地說明。另，對各附圖中相同或相當之部分附加同一符號。
圖1為，顯示一實施形態的形成圖案之方法的流程圖。此外，圖2為，顯示圖1所示之各步驟中所製作的產物其剖面的圖。如圖1所示，一實施形態的形成圖案之方法MT1，包含步驟ST1、步驟ST2、步驟ST3、步驟ST4、及步驟ST5。方法MT1，首先，在步驟ST1中，將嵌段共聚物塗布於被處理體（以下稱作「晶圓」）W的表面。嵌段共聚物，例如可藉由旋轉塗布法等各種方法加以塗布。藉此，如圖2的（a）所示地，於晶圓W的表面，形成嵌段共聚物層BCL。另，如圖2的（a）所示，晶圓W，於一實施形態中，具有矽製的基板Sb、以及設置於該基板Sb上的底層UL；於該底層UL上形成嵌段共聚物層BCL。一實施形態中，底層UL係由有機膜構成。
上述嵌段共聚物，為自我組合（Self-Assembled）嵌段共聚物，含有第1聚合物及第2聚合物。一實施形態中，嵌段共聚物，為聚苯乙烯-b-聚甲基丙烯酸甲酯（PS-b-PMMA）。PS-b-PMMA，作為第1聚合物含有聚苯乙烯（PS），作為第2聚合物含有聚甲基丙烯酸甲酯（PMMA）。
此處，對於嵌段共聚物及其自我組合，舉PS-b-PMMA為例，參考圖3並加以說明。PS及PMMA，皆為一個分子的直徑為0.7nm之高分子。將含有彼此不混和之PS及PMMA的嵌段共聚物塗布於底層UL上而形成嵌段共聚物層BCL後，若將晶圓W以常溫（25℃）至300℃以下的溫度熱處理（退火），則於嵌段共聚物層BCL中產生相分離。一般而言，退火係在200℃～250℃的溫度範圍內施行。另一方面，若以較300℃更高的溫度施行熱處理，則嵌段共聚物層BCL的相分離未發生，PS及PMMA隨機地配置。此外，相分離後即便溫度回到常溫，嵌段共聚物層BCL仍保持相分離狀態。
若各聚合物的聚合物長度短則相互作用(斥力)變弱，且親水性變強。另一方面，若聚合物長度長則相互作用(斥力)變強，且疏水性變強。利用此等聚合物之性質，例如，如圖3的（a）及圖3的（b）所示，可製作PS及PMMA之相分離構造。圖3的（a），顯示聚合物A與聚合物B具有略相同之聚合物長度時的相分離構造。於一例中，聚合物A為PS，聚合物B為PMMA。在圖3的（a）所示之情況，各聚合物的相互作用相同，故若將嵌段共聚物層BCL在250℃程度下加以熱處理，則聚合物A與聚合物B自組而相分離為線狀。亦即，聚合物A形成線狀的第1區域[其大小如圖3的（a）中之CDS所示]，於第1區域間聚合物B形成線狀的第2區域。利用此一相分離構造，例如，若去除含有聚合物B的第2區域，即可形成直線與間隔(L／S)之週期性圖案。該週期性圖案，可作為半導體元件等元件製造用之圖案而應用。
此外，圖3的（b），顯示聚合物A與聚合物B的聚合物長度大幅相異時，亦即，聚合物A的聚合物長度較聚合物B的聚合物長度更長之情況的相分離構造。在圖3的（b）所示之情況，聚合物A的相互作用(斥力)強，聚合物B的相互作用(斥力)弱。若將此等嵌段共聚物層BCL於250℃程度下加以熱處理，則由於聚合物間的相互作用之強弱，使聚合物A於外側自組，聚合物B於內側自組。亦即，聚合物B自組為圓柱狀而形成第2區域[其大小如圖3的（b）中之PS所示]，聚合物A以包圍該圓柱狀之區域的方式自組而形成第1區域。利用含有此等第1區域及第2區域之相分離構造，例如，若去除第2區域，則可形成孔洞之週期性圖案。此一週期性圖案亦可作為半導體元件等元件製造用之圖案加以應用。
再度參考圖1，則方法MT1之步驟ST2中，施行供嵌段共聚物層BCL之相分離的處理。一實施形態的步驟ST2，藉由將晶圓W以200℃～300℃的溫度加熱，而使嵌段共聚物層BCL產生相分離。藉由此一步驟ST2，如圖2的（b）所示地，於嵌段共聚物層BCL中，形成含有第1聚合物的第1區域R1及含有第2聚合物的第2區域。如同以上所述，可使第1區域R1及第2區域R2，為交互設置之線狀圖案。抑或亦可使第2區域R2為圓柱狀的區域，第1區域R1包圍圓柱狀的第2區域R2。
在接續的步驟ST3之前，將晶圓W搬運至電漿處理裝置內。圖4為，概略顯示可使用於方法MT1之實施的電漿處理裝置之一實施形態的圖。圖4所示之電漿處理裝置1，為電容耦合型的平行平板電漿處理裝置，具有略圓筒形之腔室（處理容器）10。腔室10接地。於腔室10之內面，施加氧皮鋁處理（陽極氧化處理）。此外，使此一腔室10接地。
於腔室10之底部，隔著陶瓷等絕緣板12配置圓柱狀的基座支承台14。於基座支承台14上方，設置例如由鋁構成的基座16。
於基座16之頂面，設置用於將晶圓W以靜電吸附力保持的靜電吸盤18。此一靜電吸盤18，將由導電膜構成之吸盤電極20夾入一對絕緣層或絕緣片材之間。電極20隔著開關24使其與直流電源22電性連接。藉由來自直流電源22之直流電壓，可將晶圓W以靜電力吸附保持於靜電吸盤18。在靜電吸盤18的周圍且為基座16上，配置用於提高蝕刻之面內均一性的對焦環26。對焦環26，例如為矽製。於基座16及基座支承台14之側面，貼附例如石英製之圓筒狀的內壁構件28。
於基座支承台14之內部，設置冷媒室30。冷媒室30，例如在基座支承台14內環狀地延伸。於此一冷媒室30，自外部之急冷器單元藉由配管32a、32b循環供給既定溫度的冷媒，例如冷卻水cw。藉由控制冷媒cw的溫度，而控制基座16上之晶圓W的處理溫度。進一步，將來自熱傳氣體供給機構（未圖示）的熱傳氣體，例如He氣體，藉由氣體供給線34供給至靜電吸盤18的頂面與晶圓W的背面之間。
此外，於基座16，分別隔著匹配器40及供電棒44而與電漿產生用之第1高頻電源36電性連接，隔著匹配器42及供電棒46而與離子導入用之第2高頻電源38電性連接。
第1高頻電源36，產生適合製造電漿的頻率，例如40MHz的第1頻率之電力。另，第1頻率，亦可為60MHz或100MHz等頻率。另一方面，第2高頻電源38，產生適合將電漿之離子引入基座16上的晶圓W之較低頻的頻率，例如13MHz的第2頻率之電力。
於基座16上方，以與該基座平行地相面對的方式設置上部電極48。此一上部電極48，由電極板50、及以可裝卸的方式支承該電極板50之電極支承體52所構成。於電極板50，形成多個氣體孔50a。電極板50，例如可由Si、SiC等半導體材料構成。此外，電極支承體52，例如由鋁構成，於其表面施加氧皮鋁處理。此等電極板50及電極支承體52，隔著環狀的絶緣體54安裝於腔室10之上部。環狀絶緣體54，例如可由氧化鋁構成。於此一上部電極48與基座16之間，設定電漿產生空間，亦即設定處理空間S。
於電極支承體52，形成氣體緩衝室56。此外，於電極支承體52，形成將氣體緩衝室56與電極板50之氣體孔50a連通的多個氣體通氣孔52a。在氣體緩衝室56，藉由氣體供給管58而與氣體供給源60相連接。於氣體供給管58，設置質量流量控制器（MFC）62及開閉閥64。若自氣體供給源60將處理氣體導入氣體緩衝室56，則自電極板50之氣體孔50a起，朝向基座16上之晶圓W而對處理空間S沖淋狀地噴出處理氣體。如此地，上部電極48兼作供對處理空間S供給處理氣體所用之沖淋頭。
形成在基座16及基座支承台14、與腔室10的側壁間之環狀空間，成為排氣空間。於此一排氣空間的底部，設置腔室10之排氣口72。此一排氣口72，藉由排氣管74而與排氣裝置76相連接。排氣裝置76，具有渦輪分子泵等真空泵，可將腔室10之腔室內，特別是處理空間S，減壓至期望的真空度。此外，於腔室10之側壁安裝將晶圓W的搬出入口78開閉之閘閥80。
於腔室10之外部，設置可變直流電源82。將此一可變直流電源82之一方的端子，即輸出端子，透過開關84及直流供電線85而與上部電極48電性連接。可變直流電源82，可產生負的直流電壓。另，負的直流電壓，為－900V～0V之範圍的電壓，例如為－900V之電壓。使可變直流電源82之另一方的端子接地。可變直流電源82之輸出（電壓、電流）的絕對值及開關84的ON・OFF切換，係在來自後述之控制部88的指示下藉由DC控制器83加以控制。
於直流供電線85之中途，設置濾波電路86。濾波電路86，對上部電極48施加來自可變直流電源82的直流電壓VDC。此外，濾波電路86，防止自基座16起通過處理空間S及上部電極48而流入直流供電線85之高頻往接地線流通，而該高頻往可變直流電源82側流入的情形。
控制部88，具有CPU（Central Processing Unit, 中央處理器）、ROM（Read Only Memory, 唯讀記憶體）、及RAM（Random Access Memory, 隨機存取記憶體），CPU，依據例如儲存於RAM之各種配方而控制處理的實行。
在此一電漿處理裝置1中蝕刻晶圓W時，先開啟閘閥80，將保持在搬運臂上的晶圓W搬入腔室10內。而後，將晶圓W載置於靜電吸盤18上。晶圓W搬入後，關閉閘閥80，自氣體供給源60以既定流量及流量比將處理氣體導入腔室10內，藉由排氣裝置76將腔室10內之壓力減壓至設定値。進一步，自第1高頻電源36對基座16供給高頻電力，因應必要亦自第2高頻電源38對基座16供給高頻偏壓電力。藉此，將自沖淋頭沖淋狀地導入之處理氣體激發而產生電漿。藉由此一電漿中之自由基、離子等活性種，蝕刻晶圓W。
再度參考圖1。如圖1所示，於步驟ST2後，步驟ST3前，將晶圓W收納在電漿處理裝置之腔室內，載置於靜電吸盤上。而後，方法MT1，施行步驟ST3。
步驟ST3中，將嵌段共聚物層BCL之第2區域R2，蝕刻至該第2區域R2其膜厚之中途為止。以電漿處理裝置1實施步驟ST3之情況，自氣體供給源60對腔室10內供給處理氣體，藉由排氣裝置76將腔室10內之壓力減壓至設定値。此外，自第1高頻電源36對基座16供給高頻電力。另，步驟ST3，因應必要，亦可對基座16供給來自第2高頻電源38之高頻偏壓電力。步驟ST3中所使用的處理氣體為，用於蝕刻含有第2聚合物的第2區域R2之處理氣體，故可含有氧。例如，此一處理氣體，可含有O2 氣體。此外，該處理氣體，亦可進一步含有Ar氣體等稀有氣體。
上述步驟ST3中，藉由氧的活性種而將由有機材料構成之嵌段共聚物層BCL自其表面蝕刻。此處，由第2聚合物構成之第2區域R2的蝕刻率，較由第1聚合物構成之第1區域R1更高。因此，藉由步驟ST3，大幅減少第2區域R2的膜厚。此一結果，如圖2的（c）所示，第2區域R2之表面的高度，較第1區域R1之表面的高度變得更低。亦即，第2區域R2，呈較第1區域R1更為凹陷之狀態。
其次，於方法MT1，施行步驟ST4。步驟ST4中，對晶圓W照射二次電子。以電漿處理裝置1施行步驟ST4之情況，自氣體供給源60，將用於產生正離子的處理氣體，供給至電漿處理裝置1之腔室10內，藉由排氣裝置76將腔室10內之壓力減壓至設定値。此外，自可變直流電源82對上部電極48給予負的直流電壓。步驟ST4所使用之處理氣體，可在其激發時產生正離子，例如可為H2 氣體、Ar氣體等稀有氣體、以及CF4 氣體等氟碳化物系氣體中之任一種，或此等氣體中一種以上之混合氣體。進一步，步驟ST4中，為了激發處理氣體，而自第1高頻電源36對基座16供給高頻電力。另，步驟ST4，因應必要，亦可對基座16供給來自第2高頻電源38之高頻偏壓電力。
此處，參考圖5。圖5為用於說明步驟ST4之原理的圖。同圖中，以被圓包圍之「＋」表示正離子，被圓包圍之「－」表示二次電子。若對處理空間S供給處理氣體，自第1高頻電源36對基座16供給高頻電力，則處理氣體被激發，於處理空間S內產生正離子。若在處理空間S產生正離子之狀態中對上部電極48施加負的直流電壓，則如圖5所示，正離子與上部電極48碰撞。藉此，自上部電極48產生二次電子，該二次電子照射於晶圓W。若二次電子照射至晶圓W的表面，則構成第1區域R1之第1聚合物硬化。另一方面，較第1區域R1更為凹陷之第2區域R2，照射到之二次電子的量變少，或未照射到二次電子。吾人推測，此係因第2區域R2具有狹窄寬度並凹陷之故，或二次電子被停留於凹陷之第2區域R2上的正離子之中和消耗之故，或係以上雙方之影響所產生的結果。此一步驟ST4之結果，使第1區域R1的硬化較第2區域R2的硬化更被促進。
而後，如圖1所示，方法MT1，施行步驟ST5。步驟ST5中，進一步蝕刻嵌段共聚物層BCL之第2區域R2。一實施形態中，第2區域R2，被蝕刻至底層UL的表面為止。在以電漿處理裝置1實施步驟ST5之情況，該步驟ST5，與步驟ST3之蝕刻同樣地施行。亦即，步驟ST5中，自氣體供給源60對腔室10內供給處理氣體，藉由排氣裝置76將腔室10內之壓力減壓至設定値。此外，自第1高頻電源36對基座16供給高頻電力。另，步驟ST5，因應必要，亦可對基座16供給來自第2高頻電源38之高頻偏壓電力。步驟S53中所使用的處理氣體，為用於蝕刻含有第2聚合物的第2區域R2之處理氣體，故可含有氧。例如，此一處理氣體，可含有O2 氣體。此外，該處理氣體，亦可進一步含有Ar氣體等稀有氣體。
如同以上所述，步驟ST4之處理的結果，與第2區域R2相比，第1區域R1的硬化進展。因此，步驟ST5，與步驟ST3相比，第2區域R2之蝕刻率較第1區域R1之蝕刻率變得更高。亦即，步驟ST4之處理的結果，在步驟ST5中，選擇性地施行第2區域R2之蝕刻。此一步驟ST5的結果，如圖2的（d）所示，第1區域R1殘留於底層UL上。藉由此一第1區域R1形成之圖案，可作為供蝕刻底層UL所用之遮罩而使用。
以下，雖列舉實施例對本發明更詳細地說明，但本發明並未限定為此等實施例。
（實施例1及比較例1之製作）
首先，將含有PS作為第1聚合物並含有PMMA作為第2聚合物之嵌段共聚物層形成在晶圓上（步驟ST1）。其次，將晶圓以250℃的溫度加熱，以使第2聚合物形成圓柱狀的第2區域，第1聚合物包圍該第2區域而形成第1區域（步驟ST2）。接著，使用電漿處理裝置1施行以下所示之處理條件的步驟ST3～ST5，獲得實施例1的晶圓。
（步驟ST3之條件） 腔室10內壓力：75mT（10Pa） 第1高頻電源36之高頻電力：40MHz、100W 第2高頻電源之高頻偏壓電力：13MHz、0W 可變直流電源82之直流電壓：0V 處理氣體：50sccm的O2 、850sccm的Ar 晶圓溫度：30℃ 處理時間：10秒
（步驟ST4之條件） 腔室10內壓力：50mT（6.666Pa） 第1高頻電源36之高頻電力：40MHz、300W 第2高頻電源之高頻偏壓電力：13MHz、0W 可變直流電源82之直流電壓：－900V 處理氣體：150sccm的H2 、1200sccm的Ar、30sccm的CF4 晶圓溫度：30℃ 處理時間：20秒
（步驟ST5之條件） 腔室10內壓力：75mT（10Pa） 第1高頻電源36之高頻電力：40MHz、100W 第2高頻電源之高頻偏壓電力：13MHz、0W 可變直流電源82之直流電壓：0V 處理氣體：50sccm的O2 、850sccm的Ar 晶圓溫度：30℃ 處理時間：10秒
此外，為了製作比較例1，在施行與實施例1之製作中的步驟ST1及步驟ST2之處理條件相同處理條件的處理後，使用電漿處理裝置1施行以下所示之處理條件的蝕刻，獲得比較例1之晶圓。
（比較例1之製作中的蝕刻條件） 腔室10內壓力：75mT（10Pa） 第1高頻電源36之高頻電力：40MHz、100W 第2高頻電源之高頻偏壓電力：13MHz、0W 可變直流電源82之直流電壓：0V 處理氣體：50sccm的O2 、850sccm的Ar 晶圓溫度：30℃ 處理時間：20秒
（實施例1及比較例1之評價）
拍攝實施例1之晶圓及比較例1之晶圓的剖面及頂面的SEM照片。接著，如圖6的（a）所示，利用剖面SEM照片，求出區域R1膜厚之處理前後的變化量、及區域R2膜厚之處理前後的變化量，分別使此等變化量，為區域R1之蝕刻量EA1、區域R2之蝕刻量EA2。而後，分別對實施例1之晶圓及比較例1之晶圓，算出EA2／EA1。另，EA2／EA1的數值大，係表示相對於區域R1更選擇性地蝕刻區域R2。此外，如圖6的（b）所示，利用頂面之SEM照片，求出藉由蝕刻區域R2而形成之開口的長徑Ma與短徑Mi，算出Ma／Mi以作為表示該開口的真圓度之參數。另，Ma／Mi越接近1，表示開口越接近真圓。此一評價的結果，實施例1的EA2／EA1為13.8，實施例1的Ma／Mi為1.15。另一方面，比較例1的EA2／EA1為8.0，比較例1的Ma／Mi為1.21。自以上的結果，確認實施例1之製作所使用的方法MT1，與比較例1之製作所使用的方法相比，亦即，與不施行照射二次電子之步驟ST4的處理而蝕刻嵌段共聚物層之方法相比，可更選擇性地蝕刻第2區域R2，且能夠以使第2區域R2之蝕刻後形成的開口變得更接近真圓的方式，蝕刻該第2區域R2。
（實施例2～3及比較例2之製作）
以與實施例1之製作中的處理條件相同條件施行步驟ST1～步驟ST5，獲得實施例2的晶圓。此外，以與實施例2之製作中的處理條件，僅在步驟ST3之處理時間為5秒、步驟ST5之處理時間為15秒的點上相異之處理條件，施行步驟ST1～ST5，獲得實施例3之晶圓。此外，以與實施例2之製作中的步驟ST1及步驟ST2之處理條件相同的處理條件獲得嵌段共聚物層後，施行以下所示之處理條件的硬化處理及蝕刻，獲得比較例2之晶圓。
（比較例2之製作中的硬化處理之條件） 腔室10內壓力：50mT（6.666Pa） 第1高頻電源36之高頻電力：40MHz、300W 第2高頻電源之高頻偏壓電力：13MHz、0W 可變直流電源82之直流電壓：－900V 處理氣體：150sccm的H2 、1200sccm的Ar、30sccm的CF4 晶圓溫度：30℃ 處理時間：20秒
（比較例2之製作中的蝕刻條件） 腔室10內壓力：75mT（10Pa） 第1高頻電源36之高頻電力：40MHz、100W 第2高頻電源之高頻偏壓電力：13MHz、0W 可變直流電源82之直流電壓：0V 處理氣體：50sccm的O2 、850sccm的Ar 晶圓溫度：30℃ 處理時間：20秒
（實施例2～3及比較例2之評價）
拍攝實施例2～3之晶圓及比較例2之晶圓的剖面及頂面之SEM照片。而後，亦對實施例2～3及比較例2之晶圓，求出EA2／EA1、及Ma／Mi。此一評價之結果，實施例2的EA2／EA1為13.8，實施例2的Ma／Mi為1.15。此外，實施例3的EA2／EA1為10.9，實施例3的Ma／Mi為1.33。另外，比較例2的EA2／EA1為7.0，比較例2的Ma／Mi為1.38。
自以上之評價結果，吾人確認：以不施行為使第1區域R1與第2區域R2之表面的高度相異之蝕刻的方式，亦即，以不施行供使第2區域R2較第1區域R1更為凹陷之蝕刻的方式，施行二次電子的照射，在之後施行嵌段共聚物層之蝕刻的比較例2中，相對於第1區域R1之蝕刻的第2區域R2之蝕刻的選擇比，與實施例2及實施例3相比相當地低，蝕刻後形成之開口的真圓度，與實施例2相比亦變得相當低。吾人認為其原因係為，若不使第2區域R2較第1區域R1更凹陷地施行二次電子的照射，則第2區域R2亦與第1區域R1同樣地硬化，在之後的蝕刻中變得無法對第1區域R1選擇性地蝕刻第2區域R2。另一方面，確認若依實施例2及實施例3之製作所使用的方法MT1，則與比較例2之製作所使用的方法相比，可更選擇性地蝕刻第2區域R2，且能夠以使第2區域R2之蝕刻後形成的開口變得更接近真圓的方式，蝕刻該第2區域R2。進一步，自實施例2與實施例3之評價結果的對比，而確認在照射二次電子之前，施行10秒的蝕刻，與施行5秒的蝕刻相較，可更選擇性地蝕刻第2區域R2，並使在第2區域R2去除後形成之孔洞的形狀更接近真圓。
以上，雖對本發明之一實施形態進行說明，但並未限定於上述實施形態，可構成各種變形態樣。例如，嵌段共聚物，並未限定為PS-b-PMMA。嵌段共聚物，例如，亦可為PS-b-PMMA以外之其他鏈狀嵌段共聚物，或具有其他構造之嵌段共聚物，如星狀共聚物、支化共聚物、超支化共聚物、及接枝共聚物。
嵌段可自各種不同之可聚合的單體衍生，此處，嵌段並未限定為其等，但可包含：包括聚二烯之聚烯烴、包有聚（環氧烷）（例如聚（環氧乙烷）、聚（環氧丙烷）、聚（環氧丁烷）、或彼等之無規或嵌段共聚物等）之聚醚、聚（（甲基）丙烯酸酯）、聚苯乙烯、聚酯、聚有機矽氧烷、聚有機鍺烷(polyorganogermane)等。
嵌段共聚物之嵌段，作為單體，可含有：C2－30烯烴單體、來自C1－30醇之（甲基）丙烯酸酯單體、含有以Fe、Si、Ge、Sn、Al、Ti為基質的成分之無機複合單體，或含有前述單體之至少1個的組合。嵌段內所使用之單體，作為C2－30烯烴單體，可包括：乙烯、丙烯、1-丁烯、1,3-丁二烯、異戊二烯、醋酸乙烯酯、二氫吡喃、降冰片烯、馬來酸酐、苯乙烯、4-羥基苯乙烯、4-乙醯氧基苯乙烯、4-甲基苯乙烯、或α-甲基苯乙烯。單體，作為甲基丙烯酸酯單體，可包括：甲基丙烯酸甲酯、甲基丙烯酸乙酯、甲基丙烯酸正丙酯、甲基丙烯酸異丙酯、甲基丙烯酸正丁酯、甲基丙烯酸異丁酯、甲基丙烯酸正戊酯、甲基丙烯酸異戊酯、甲基丙烯酸新戊酯、甲基丙烯酸正己酯、甲基丙烯酸環己酯、甲基丙烯酸異莰酯、或甲基丙烯酸羥乙酯。可使用此等單體之2種或2種以上的組合。係均聚物之嵌段，可包括使用苯乙烯（例如聚苯乙烯嵌段）、或如聚（甲基丙烯酸甲酯）之甲基丙烯酸酯・均聚物・嵌段所製備的嵌段。無規嵌段，例如，可包括無規共聚之苯乙烯及甲基丙烯酸甲酯（例如聚（苯乙烯-co-甲基丙烯酸甲酯））的嵌段。代替之共聚物嵌段可包括苯乙烯及馬來酸酐的嵌段，已知在大多數的條件下，馬來酸酐無法均聚化，所以係形成苯乙烯-馬來酸酐2分子重複結構（例如聚（苯乙烯-alt-馬來酸酐））。應理解此等嵌段係為例示，不應被視為限定之內容。
進一步，嵌段共聚物，例如包括：聚（苯乙烯-b-乙烯吡啶）、聚（苯乙烯-b-丁二烯）、聚（苯乙烯-b-異戊二烯）、聚（苯乙烯-b-甲基丙烯酸甲酯）、聚（苯乙烯-b-烯基芳香族）、聚（異戊二烯-b-環氧乙烷）、聚（苯乙烯-b-（乙烯-丙烯））、聚（環氧乙烷-b-己內酯）、聚（丁二烯-b-環氧乙烷）、聚（苯乙烯-b-甲基丙烯酸第三丁酯）、聚（甲基丙烯酸甲酯-b-甲基丙烯酸第三丁酯）、聚（環氧乙烷-b-環氧丙烷）、聚（苯乙烯-b-四氫呋喃）、聚（苯乙烯-b-異戊二烯-b-環氧乙烷）、聚（苯乙烯-b-二甲基矽氧烷）、聚（甲基丙烯酸甲酯-b-二甲基矽氧烷）、或含有前述嵌段共聚物之至少1個的組合等之雙嵌段或三嵌段共聚物。
嵌段共聚物，宜具有可施行進一步處理之總分子量及多分散性。例如，嵌段共聚物可具有3,000至400,000g／mol之重量平均分子量（Mw）。同樣地，嵌段共聚物，可具有1,000至200,000之數量平均分子量（Mn）。此外嵌段共聚物，雖可具有1.01至6之多分散性（Mw／Mn），但未特別限定為其等。Mw及Mn雙方的分子量，例如，可藉由凝膠滲透層析儀，使用對聚苯乙烯標準校正之通用校正法加以決定。
1‧‧‧電漿處理裝置
10‧‧‧腔室
12‧‧‧絕緣板
14‧‧‧支承台
16‧‧‧基座
18‧‧‧靜電吸盤
20‧‧‧電極
22‧‧‧直流電源
24‧‧‧開關
26‧‧‧對焦環
28‧‧‧內壁構件
30‧‧‧冷媒室
32a、32b‧‧‧配管
34‧‧‧氣體供給線
36‧‧‧第1高頻電源
38‧‧‧第2高頻電源
40、42‧‧‧匹配器
44、46‧‧‧供電棒
48‧‧‧上部電極
50‧‧‧電極板
50a‧‧‧氣體孔
52‧‧‧電極支承體
52a‧‧‧氣體通氣孔
54‧‧‧絶緣體
56‧‧‧氣體緩衝室
58‧‧‧氣體供給管
60‧‧‧氣體供給源
62‧‧‧質量流量控制器
64‧‧‧開閉閥
72‧‧‧排氣口
74‧‧‧排氣管
76‧‧‧排氣裝置
78‧‧‧搬出入口
80‧‧‧閘閥
82‧‧‧可變直流電源
83‧‧‧DC控制器
84‧‧‧開關
85‧‧‧直流供電線
86‧‧‧濾波電路
88‧‧‧控制部
A、B‧‧‧聚合物
BCL‧‧‧嵌段共聚物層
EA1‧‧‧區域R1之蝕刻量
EA2‧‧‧區域R2之蝕刻量
Ma‧‧‧長徑
Mi‧‧‧短徑
PMMA‧‧‧聚甲基丙烯酸甲酯
PS‧‧‧聚苯乙烯
R1‧‧‧第1區域
R2‧‧‧第2區域
S‧‧‧處理空間
Sb‧‧‧基板
ST1~ST5‧‧‧步驟
UL‧‧‧底層
W‧‧‧晶圓
圖1係顯示一實施形態的形成圖案之方法的流程圖。 圖2(a)~(d)係顯示圖1所示之各步驟中製作的產物其剖面之圖。 圖3(a)(b)係用於說明嵌段共聚物之自我組合的圖。 圖4係概略顯示電漿處理裝置之一實施形態的圖。 圖5係用於說明圖1所示之步驟ST4的原理之圖。 圖6(a)(b)係用於說明各實驗例之評價參數的圖。
ST1~ST5‧‧‧步驟

Claims (2)

  1. 一種形成圖案之方法，於被處理體之底層上形成圖案，其包含如下步驟： 於該底層上形成含有第1聚合物及第2聚合物之可自我組合之嵌段共聚物之步驟； 對該被處理體進行處理，以於該嵌段共聚物層形成含有該第1聚合物的第1區域及含有該第2聚合物的第2區域之步驟； 在對該被處理體進行處理之步驟後，於電容耦合型之電漿處理裝置內蝕刻該第2區域直至該第2區域的膜厚中途為止之步驟； 在蝕刻該第2區域之步驟後，於該電漿處理裝置之上部電極施加負的直流電壓以自該上部電極產生二次電子，對該被處理體照射該二次電子之步驟；以及 在對該被處理體照射該二次電子之步驟後，於該電漿處理裝置內進一步蝕刻該第2區域之步驟。
  2. 如申請專利範圍第1項之形成圖案之方法，其中， 該第1聚合物為聚苯乙烯，該第2聚合物為聚甲基丙烯酸甲酯。
TW103113758A 2013-04-16 2014-04-15 形成圖案之方法 TWI594320B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013085940A JP6029522B2 (ja) 2013-04-16 2013-04-16 パターンを形成する方法

Publications (2)

Publication Number Publication Date
TW201507023A TW201507023A (zh) 2015-02-16
TWI594320B true TWI594320B (zh) 2017-08-01

Family

ID=51731320

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113758A TWI594320B (zh) 2013-04-16 2014-04-15 形成圖案之方法

Country Status (8)

Country Link
US (1) US9412618B2 (zh)
EP (1) EP2975633B1 (zh)
JP (1) JP6029522B2 (zh)
KR (1) KR102113278B1 (zh)
CN (1) CN105051870B (zh)
SG (1) SG11201507705TA (zh)
TW (1) TWI594320B (zh)
WO (1) WO2014171377A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3747632A1 (en) 2010-10-27 2020-12-09 Rize Inc. Process and apparatus for fabrication of three-dimensional objects
US9733566B2 (en) * 2015-03-17 2017-08-15 Tokyo Electron Limited Spin-on layer for directed self assembly with tunable neutrality
JP6643876B2 (ja) * 2015-11-26 2020-02-12 東京エレクトロン株式会社 エッチング方法
CN105845553B (zh) * 2016-04-01 2018-06-01 江苏大学 基于碳化硅衬底的石墨烯场效应晶体管阵列的制备方法
CN108231984A (zh) * 2018-01-31 2018-06-29 华南理工大学 一种相分离手段实现的钙钛矿图案化膜片及其制作方法
CN116837349A (zh) * 2018-07-26 2023-10-03 东京毅力科创株式会社 等离子体处理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008043873A (ja) * 2006-08-15 2008-02-28 Toshiba Corp パターン形成方法
JP2010192668A (ja) * 2009-02-18 2010-09-02 Tokyo Electron Ltd プラズマ処理方法
WO2011036816A1 (ja) * 2009-09-28 2011-03-31 株式会社 東芝 パターン形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
JPH0224661A (ja) 1988-07-14 1990-01-26 Fujitsu Ltd レジスト・パターン形成方法
EP3242318A1 (en) * 2003-12-19 2017-11-08 The University of North Carolina at Chapel Hill Monodisperse micro-structure or nano-structure product
WO2006076603A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US7347953B2 (en) 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
US8343578B2 (en) * 2006-10-30 2013-01-01 International Business Machines Corporation Self-assembled lamellar microdomains and method of alignment
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP5662079B2 (ja) * 2010-02-24 2015-01-28 東京エレクトロン株式会社 エッチング処理方法
US9373521B2 (en) 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
CN102983065B (zh) * 2011-09-06 2015-12-16 中芯国际集成电路制造(北京)有限公司 图案、掩模图案形成方法和半导体器件制造方法
KR20130034778A (ko) * 2011-09-29 2013-04-08 주식회사 동진쎄미켐 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
JP5973763B2 (ja) * 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008043873A (ja) * 2006-08-15 2008-02-28 Toshiba Corp パターン形成方法
JP2010192668A (ja) * 2009-02-18 2010-09-02 Tokyo Electron Ltd プラズマ処理方法
WO2011036816A1 (ja) * 2009-09-28 2011-03-31 株式会社 東芝 パターン形成方法

Also Published As

Publication number Publication date
WO2014171377A1 (ja) 2014-10-23
US9412618B2 (en) 2016-08-09
KR102113278B1 (ko) 2020-05-21
CN105051870A (zh) 2015-11-11
JP6029522B2 (ja) 2016-11-24
EP2975633A1 (en) 2016-01-20
EP2975633A4 (en) 2016-10-26
JP2014209514A (ja) 2014-11-06
CN105051870B (zh) 2017-03-29
KR20150143435A (ko) 2015-12-23
TW201507023A (zh) 2015-02-16
US20160042970A1 (en) 2016-02-11
EP2975633B1 (en) 2019-09-11
SG11201507705TA (en) 2015-10-29

Similar Documents

Publication Publication Date Title
TWI557794B (zh) 蝕刻方法及蝕刻裝置
TWI594320B (zh) 形成圖案之方法
JP5973763B2 (ja) 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
TWI653507B (zh) 用於減低微影製程後線寬粗糙度之電漿方法
WO2015041043A1 (ja) エッチング方法
TWI621175B (zh) Etching method
JP6643875B2 (ja) エッチング方法
TWI689007B (zh) 蝕刻方法