JP6643875B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP6643875B2
JP6643875B2 JP2015230588A JP2015230588A JP6643875B2 JP 6643875 B2 JP6643875 B2 JP 6643875B2 JP 2015230588 A JP2015230588 A JP 2015230588A JP 2015230588 A JP2015230588 A JP 2015230588A JP 6643875 B2 JP6643875 B2 JP 6643875B2
Authority
JP
Japan
Prior art keywords
etching
layer
mask
gas
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015230588A
Other languages
English (en)
Other versions
JP2017098455A (ja
Inventor
優樹 ▲高▼梨
優樹 ▲高▼梨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015230588A priority Critical patent/JP6643875B2/ja
Priority to KR1020187011884A priority patent/KR102130229B1/ko
Priority to PCT/JP2016/083812 priority patent/WO2017090484A1/ja
Priority to US15/769,828 priority patent/US10607835B2/en
Priority to TW105138002A priority patent/TWI697048B/zh
Publication of JP2017098455A publication Critical patent/JP2017098455A/ja
Application granted granted Critical
Publication of JP6643875B2 publication Critical patent/JP6643875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Description

本発明は、エッチング方法に関する。
半導体素子といったデバイスの更なる微細化を実現するためには、これまでのフォトリソグラフィ技術を用いた微細加工により得られる限界寸法よりも小さな寸法をもったパターンを形成する必要がある。このような寸法のパターンを形成するための一手法として、次世代露光技術であるＥＵＶ（ｅｘｔｒｅｍｅ ｕｌｔｒａ ｖｉｏｌｅｔ）の開発が進められている。ＥＵＶでは、従来のＵＶ光源波長に比べて短波長の光を用いており、例えば１３．５ｎｍと非常に短い波長の光を用いている。このため、ＥＵＶには量産化に向けた技術障壁がある。例えば、ＥＵＶは、露光時間が長い等の課題を有している。したがって、より微細化されたデバイスを提供し得る別の製造方法の開発が望まれている。
従来のリソグラフィ技術に代わる技術として、秩序パターンを自発的に組織化する自己組織化（ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ）材料の一つである自己組織化ブロック・コポリマー（ＢＣＰ：ｂｌｏｃｋｃｏｐｏｌｙｍｅｒ）を用いて、パターンを形成する技術が着目されている（例えば、特許文献１及び特許文献２参照）。
特許文献１に記載された技術では、互いに混和しない二つ以上のポリマー・ブロック成分Ａ，Ｂを含有したブロック・コポリマーを含む、ブロック・コポリマー層が下地層上に塗布される。そして、ポリマー・ブロック成分Ａ，Ｂを自発的に相分離させるために、熱処理（アニーリング）が行われる。これによってポリマー・ブロック成分Ａを含む第１の領域、及び、ポリマー・ブロック成分Ｂを含む第２の領域を有する秩序パターンが得られる。
また、特許文献２では、ビアの形成方法として、ブロック・コポリマーのパターン化加工が提案されている。特許文献２に記載されたパターン化加工では、相分離したブロック・コポリマー層の第１の領域及び第２の領域のうち、第２の領域を除去することにより、パターンが得られる。
特開２００７−２０８２５５号公報 特開２０１０−２６９３０４号公報
しかしながら、特許文献１及び特許文献２に記載された技術において、ブロック・コポリマーのパターン化によって得られるマスクは、プラズマ耐性が低い。このため、マスクの下地層であるＳｉ−ＡＲＣ（シリコン含有反射防止膜）やＳｉＯＮ（シリコン酸窒化膜）等をエッチングする際にマスクのパターンがよれて（Ｗｉｇｇｌｉｎｇともいう。）、下地層のエッチングパターンのラフネス（パターンの壁面に生じる凹凸）が悪化する。下地層のエッチングパターンのラフネスは、例えば、エッチングにより形成されたパターンのＬＥＲ（Line Edge roughness）やＬＷＲ（Line Width roughness）の数値により示される。特に、下地層のエッチングパターンのラフネスが悪化すると、ＬＥＲの数値が高くなる。
これに対して、マスクに電子ビームやＵＶ照射を行い、供給されたＨ２やＡｒガスによるマスクのトリートメントによって下地層のエッチングパターンのラフネスを改善する方法が考えられる。しかしながら、従来のＡｒＦマスクと組成が異なるブロック・コポリマーのパターンをマスクとするエッチングでは、ＡｒＦマスクと同様の条件設定によりマスクのトリートメントを行っても、下地層のエッチングパターンのラフネスを適正に改善することは困難である。
上記課題に対して、一側面では、本発明は、エッチングパターンのラフネスを改善することを目的とする。
上記課題を解決するために、一の態様によれば、被処理体のシリコン含有層上に中間層を介して積層された第１のポリマーと第２のポリマーとを含む自己組成可能なブロック・コポリマー層から前記第２のポリマーを含む第２の領域及び該第２の領域の直下の前記中間層をエッチングして形成したマスクのパターンに前記シリコン含有層をエッチングする方法であって、上部電極と下部電極とが対向して配置され、前記被処理体を収容したプラズマ処理装置の処理容器内において、前記上部電極に直流負電圧を印加し、前記上部電極又は下部電極に高周波電力を印加し、前記処理容器内に水素ガス及び不活性ガスを含む処理ガスを供給してプラズマを生成し、前記マスク上に保護膜を形成する工程と、前記保護膜を形成する工程の後、前記シリコン含有層をエッチングする工程と、を含むエッチング方法が提供される。
一の側面によれば、エッチングパターンのラフネスを改善することができる。
一実施形態にかかるプラズマ処理装置の一例を概略的に示す図。 一実施形態にかかるエッチング方法の一例を示すフローチャート。 図２に示す各工程において作成される生産物の断面の一例を示す図。 図２に示す各工程において作成される生産物の断面の一例を示す図。 ブロック・コポリマーの自己組織化を説明するための図。 一実施形態にかかる保護膜及びエッチングへの作用を説明する図。 一実施形態にかかるエッチング方法を実行した結果の一例を示す図。 一実施形態と比較例に係るエッチング方法を実行した結果の一例を示す図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［プラズマ処理装置］
まず、プラズマ処理装置１の一例について、図１を参照しながら説明する。本実施形態にかかるプラズマ処理装置１は、容量結合型の平行平板プラズマ処理装置であり、略円筒形の処理容器１０を有している。処理容器１０の内面には、アルマイト処理（陽極酸化処理）が施されている。
載置台２０は、処理容器１０の底部に設置され、ウェハＷを載置する。ウェハＷは、被処理体の一例である。載置台２０は、たとえばアルミニウム（Ａｌ）やチタン（Ｔｉ）、炭化ケイ素（ＳｉＣ）等から形成されている。載置台２０の上面には、ウェハＷを静電吸着するための静電チャック１０６が設けられている。静電チャック１０６は、絶縁体１０６ｂの間にチャック電極１０６ａを挟み込んだ構造になっている。チャック電極１０６ａには直流電圧源１１２が接続され、直流電圧源１１２からチャック電極１０６ａに直流電圧ＨＶが印加されることにより、クーロン力によってウェハＷが静電チャック１０６に吸着される。
載置台２０は、支持体１０４により支持されている。支持体１０４の内部には、冷媒流路１０４ａが形成されている。冷媒流路１０４ａには、冷媒入口配管１０４ｂ及び冷媒出口配管１０４ｃが接続されている。チラー１０７から出力された例えば冷却水やブライン等の冷却媒体（以下、「冷媒」ともいう。）は、冷媒入口配管１０４ｂ、冷媒流路１０４ａ及び冷媒出口配管１０４ｃを循環する。冷媒により、載置台２０及び静電チャック１０６は抜熱され、冷却される。
伝熱ガス供給源８５は、ヘリウムガス（Ｈｅ）やアルゴンガス（Ａｒ）等の伝熱ガスをガス供給ライン１３０に通して静電チャック１０６上のウェハＷの裏面に供給する。かかる構成により、静電チャック１０６は、冷媒流路１０４ａに循環させる冷媒と、ウェハＷの裏面に供給する伝熱ガスとによって温度制御される。この結果、ウェハを所定の温度に制御することができる。
載置台２０には、２周波重畳電力を供給する電力供給装置３０が接続されている。電力供給装置３０は、第１周波数のプラズマ生成用の高周波電力ＨＦを供給する第１高周波電源３２と、第１周波数よりも低い第２周波数の、バイアス電圧発生用の高周波電力ＬＦを供給する第２高周波電源３４とを有する。第１高周波電源３２は、第１整合器３３を介して載置台２０に電気的に接続される。第２高周波電源３４は、第２整合器３５を介して載置台２０に電気的に接続される。第１高周波電源３２は、例えば、６０ＭＨｚの高周波電力ＨＦを載置台２０に印加する。第２高周波電源３４は、例えば、１３．５６ＭＨｚの高周波電力ＬＦを載置台２０に印加する。なお、本実施形態では、第１高周波電力は載置台２０に印加されるが、ガスシャワーヘッド２５に印加されてもよい。
第１整合器３３は、第１高周波電源３２の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第２整合器３５は、第２高周波電源３４の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第１整合器３３は、処理容器１０内にプラズマが生成されているときに第１高周波電源３２の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。第２整合器３５は、処理容器１０内にプラズマが生成されているときに第２高周波電源３４の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
ガスシャワーヘッド２５は、その周縁部を被覆するシールドリング４０を介して処理容器１０の天井部の開口を閉塞するように取り付けられている。ガスシャワーヘッド２５には、可変直流電源７０が接続され、可変直流電源７０から負のＤＣ（直流電圧）が出力される。ガスシャワーヘッド２５は、シリコンから形成されている。
ガスシャワーヘッド２５には、ガスを導入するガス導入口４５が形成されている。ガスシャワーヘッド２５の内部にはガス導入口４５から分岐したセンター部の拡散室５０ａ及びエッジ部の拡散室５０ｂが設けられている。ガス供給源１５から出力されたガスは、ガス導入口４５を介して拡散室５０ａ、５０ｂに供給され、拡散室５０ａ、５０ｂにて拡散されて多数のガス供給孔５５から載置台２０に向けて導入される。
処理容器１０の底面には排気口６０が形成されており、排気口６０に接続された排気装置６５によって処理容器１０内が排気される。これにより、処理容器１０内を所定の真空度に維持することができる。処理容器１０の側壁にはゲートバルブＧが設けられている。ゲートバルブＧは、処理容器１０からウェハＷの搬入及び搬出を行う際に搬出入口を開閉する。
プラズマ処理装置１には、装置全体の動作を制御する制御部１００が設けられている。制御部１００は、ＣＰＵ（Central Processing Unit）１０５、ＲＯＭ（Read Only Memory）１１０及びＲＡＭ（Random Access Memory）１１５を有している。ＣＰＵ１０５は、これらの記憶領域に格納された各種レシピに従って、エッチング等の所望の処理を実行する。レシピにはエッチング条件等の処理条件に対する装置の制御情報であるプロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量、処理容器内温度（上部電極温度、処理容器の側壁温度、ウェハＷ温度、静電チャック温度等）、チラー１０７から出力される冷媒の温度などが記載されている。なお、これらのプログラムや処理条件を示すレシピは、ハードディスクや半導体メモリに記憶されてもよい。また、レシピは、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で所定位置にセットされ、読み出されるようにしてもよい。
前処理及びエッチング処理において、ゲートバルブＧの開閉が制御され、ウェハＷが処理容器１０に搬入され、載置台２０に載置される。直流電圧源１１２からチャック電極１０６ａに直流電圧ＨＶが印加されることにより、クーロン力によってウェハＷが静電チャック１０６に吸着され、保持される。
次いで、前処理用の処理ガス及び高周波電力が処理容器１０内に供給され、プラズマが生成される。生成されたプラズマによりマスクＭＫがハードニングされる。次に、エッチング用の処理ガス及び高周波電力が処理容器１０内に供給され、プラズマが生成される。生成されたプラズマによりウェハＷにプラズマエッチングが施される。エッチング後、直流電圧源１１２からチャック電極１０６ａにウェハＷの吸着時とは正負が逆の直流電圧ＨＶを印加してウェハＷの電荷を除電し、ウェハＷを静電チャック１０６から剥がす。ゲートバルブＧの開閉が制御され、ウェハＷが処理容器１０から搬出される。
［エッチング方法］
図２は、一実施形態にかかるエッチング方法を示すフローチャートである。図３、図４、及び図５は、図２に示す各工程において作成される生産物の断面等を示す。図２に示すように、一実施形態に係るエッチング方法では、まず、工程Ｓ１０において、被処理体（以下、「ウェハＷ」という）の表面に中間層ＮＬが形成される。
図３の（ａ）に示すように、ウェハＷは、基板Ｓｂ、スピンオンカーボン層ＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）、及び被エッチング層ＥＬを含んでいる。基板Ｓｂは、例えば、シリコンから構成されている。スピンオンカーボン層ＳＯＣは、カーボンを含む材料を塗布し、スピンコート法により形成される。被エッチング層ＥＬは、基板Ｓｂ上に設けられ、スピンオンカーボン層ＳＯＣは、被エッチング層ＥＬ上に設けられている。被エッチング層ＥＬは、シリコンを含有する層である。例えば、被エッチング層ＥＬは、シリコン含有反射防止層（Ｓｉ−ＡＲＣ）、シリコン窒化（ＳｉＮ）層、シリコン酸化（ＳｉＯｘ）層、シリコン酸窒化膜（ＳｉＯＮ）等のシリコン含有層であり得る。被エッチング層ＥＬは、例えば、１５〜２０ｎｍの膜厚であってもよい。
図３の（ａ）に示すように、工程Ｓ１０では、被エッチング層ＥＬ上に、有機膜ＯＬが塗布される。有機膜ＯＬは、例えば、ポリスチレンとポリメチルメタクリレートのブロック共重合体である。次いで、塗布後にウェハＷが熱処理される。この熱処理の温度の適正値は有機膜ＯＬの種類に依存するが、通常２００℃〜３００℃程度である。例えば、当該熱処理の温度は、例えば、２５０℃である。この熱処理により、図３の（ｂ）に示すように、有機膜ＯＬは全体的に縮み、有機膜ＯＬから中間層ＮＬと変質層ＲＬとが形成される。なお、変質層ＲＬは、有機膜ＯＬ中のカーボンが変質した層である。
次いで、図３の（ｃ）に示すように、変質層ＲＬが、現像処理によって化学的に除去される。これにより、被エッチング層ＥＬ上に中間層ＮＬが形成される。この中間層ＮＬの表面は、疎水でも親水でもない中性の状態を有する。ブロック・コポリマー層中のポリマーは、ポリマー長が短いと強い親水性を有し、ポリマー長が長いと強い疎水性を有する。このようにポリマーには親水性の強い種類と疎水性の強い種類があるため、中性の表面を有する中間層ＮＬを形成することにより、ポリマーを所望の形状に相分離させることが可能となる。
図２に戻り、本実施形態にかかるエッチング方法では、次に、工程Ｓ１２において、ブロック・コポリマーがウェハＷの表面、即ち、中間層ＮＬの表面に塗布される。ブロック・コポリマーは、例えば、スピンコート法といった種々の方法により塗布され得る。これにより、図４の（ａ）に示すように、中間層ＮＬの表面上に、ブロック・コポリマー層ＢＣＬが形成される。
ブロック・コポリマーは、自己組織化（Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ）ブロック・コポリマーであり、第１のポリマー及び第２のポリマーを含んでいる。一実施形態においては、ブロック・コポリマーは、ポリスチレン−ブロック−ポリメチルメタクリレート（ＰＳ−ｂ−ＰＭＭＡ）である。ＰＳ−ｂ−ＰＭＭＡは、第１のポリマーとしてポリスチレン（ＰＳ）を含み、第２のポリマーとしてポリメチルメタクリレート（ＰＭＭＡ）を含む。
ここで、ブロック・コポリマー及びその自己組織化について、ＰＳ−ｂ−ＰＭＭＡを例にとって、図５を参照しつつ説明する。ＰＳ及びＰＭＭＡは共に、一つの分子の直径が０．７ｎｍの高分子である。互いに混和しないＰＳ及びＰＭＭＡを含有したブロック・コポリマーを中間層ＮＬ上に塗布してブロック・コポリマー層ＢＣＬを形成した後、ウェハＷを常温（２５℃）から３００℃以下の温度で熱処理（アニール）すると、ブロック・コポリマー層ＢＣＬにおいて相分離が生じる。一般的には、アニールは、２００℃〜２５０℃の温度範囲内で行われる。一方、３００℃より高温で熱処理が行われると、ブロック・コポリマー層ＢＣＬの相分離は発生せず、ＰＳ及びＰＭＭＡがランダムに配置される。また、相分離後に温度を常温に戻してもブロック・コポリマー層ＢＣＬは相分離状態を保つ。
各ポリマーのポリマー長が短いと相互作用（斥力）は弱くなり、かつ親水性が強くなる。一方、ポリマー長が長いと相互作用（斥力）は強くなり、かつ疎水性が強くなる。このようなポリマーの性質を利用して、例えば、図５の（ａ）及び図５の（ｂ）に示したように、ＰＳ及びＰＭＭＡの相分離構造を作成することができる。図５の（ａ）は、ポリマーＡとポリマーＢが略同じポリマー長を有するときの相分離構造を示している。一例においては、ポリマーＡは、ＰＳであり、ポリマーＢは、ＰＭＭＡである。図５の（ａ）に示す場合には、各ポリマーの相互作用は同じであるから、ブロック・コポリマー層ＢＣＬを２５０℃程度で熱処理すると、ポリマーＡとポリマーＢは自己組織化してライン状に相分離する。即ち、ポリマーＡがライン状の第１の領域を形成し、第１の領域間においてポリマーＢがライン状の第２の領域を形成する。この相分離構造を利用して、例えば、ポリマーＢを含む第２の領域を除去すると、ラインアンドスペース（Ｌ／Ｓ）の周期パターンを形成することができる。この周期パターンは、半導体素子といったデバイス製造用のパターンとして適用され得る。
また、図５の（ｂ）は、ポリマーＡとポリマーＢのポリマー長が大きく異なるとき、即ち、ポリマーＡのポリマー長がポリマーＢのポリマー長より長い場合の相分離構造を示している。図５の（ｂ）に示す場合には、ポリマーＡの相互作用（斥力）が強く、ポリマーＢの相互作用（斥力）が弱い。このようなブロック・コポリマー層ＢＣＬを２５０℃程度で熱処理すると、ポリマー間の相互作用の強弱に起因して、ポリマーＡが外側、ポリマーＢが内側に自己組織化する。即ち、ポリマーＢが円柱状に自己組織化して第２の領域を形成し、当該円柱状の領域を囲むようにポリマーＡが自己組織化して第１の領域を形成する。このような第１の領域及び第２の領域を含む相分離構造を利用して、例えば、第２の領域を除去すると、ホールの周期パターンを形成することができる。この周期パターンも半導体素子といったデバイス製造用のパターンとして適用され得る。
再び、図２を参照する。次に、工程Ｓ１４において、ブロック・コポリマー層ＢＣＬの相分離のための処理が行われる。例えば、ウェハＷを２００℃〜３００℃の温度で加熱することにより、ブロック・コポリマー層ＢＣＬに相分離を生じさせる。これにより、図４の（ｂ）に示すように、ブロック・コポリマー層ＢＣＬにおいて、第１のポリマーを含む第１の領域Ｒ１及び第２のポリマーを含む第２の領域が形成される。上述したように、第１の領域Ｒ１及び第２の領域Ｒ２は、交互に設けられたライン・アンド・スペースのパターンであってもよい。或いは、第２の領域Ｒ２は円柱状の領域であり、第１の領域Ｒ１が円柱状の第２の領域Ｒ２を囲んでいてもよい。
次に、工程Ｓ１４を実行した後、工程Ｓ１６を実行する前に、ウェハＷは図１に示すプラズマ処理装置１内に搬送される。
工程Ｓ１６において、マスクが形成される。プラズマ処理装置１は、ブロック・コポリマー層ＢＣＬの第２の領域Ｒ２、及び、当該第２の領域Ｒ２の直下の中間層ＮＬをエッチングする。
工程Ｓ１６をプラズマ処理装置１で実行する際、具体的には、ガス供給源１５から処理ガスが処理容器１０内に供給され、排気装置６５により処理容器１０内の圧力が設定値に減圧される。また、第１高周波電源３２からプラズマ生成用の高周波電力ＨＦが載置台２０に供給される。なお、工程Ｓ１６では、必要に応じて、第２高周波電源３４からのバイアス電圧用の高周波電力ＬＦが載置台２０に供給されてもよい。工程Ｓ１６において用いられる処理ガスは、第２のポリマーを含む第２の領域Ｒ２及びその直下の中間層ＮＬをエッチングするための処理ガスであるので、酸素を含み得る。例えば、この処理ガスは、Ｏ２ガスを含み得る。また、当該処理ガスは、Ａｒガスといった希ガス、或いは、Ｎ２ガスといった不活性ガスを更に含んでもよい。
工程Ｓ１６では、酸素の活性種によって有機材料から構成されたブロック・コポリマー層ＢＣＬがその表面からエッチングされる。ここで、第１のポリマーから構成された第１の領域Ｒ１よりも第２のポリマーから構成された第２の領域Ｒ２のエッチングレートが高い。したがって、工程Ｓ１６によって、第２の領域Ｒ２が選択的にエッチングされる。また、第２の領域Ｒ２が除去されることによって露出した中間層ＮＬの一部がエッチングされる。かかる工程Ｓ１６により、ウェハＷは、図４の（ｃ）に示した状態となる。即ち、第１の領域Ｒ１及びその直下の中間層ＮＬを含むマスクＭＫが形成される。
次いで、図２に示すように、工程Ｓ１８において、次工程Ｓ２０で実行されるエッチングの前処理として、マスクＭＫ上に保護膜が形成される。このとき、工程Ｓ１８では、プラズマ処理装置１内において、以下に示すプロセス条件下においてプラズマが生成され、当該プラズマにウェハＷが晒される。
＜保護膜形成時のプロセス条件＞
圧力 ５０ｍＴ（６．６６６１Ｐａ）
ガス種 Ｈ２及びＡｒを含むガス
パワー（高周波電力ＨＦ） ３００Ｗ
温度（載置台） １０℃
ＤＣ 出力する
工程Ｓ１８をプラズマ処理装置１で実行する場合には、ガス供給源１５から水素ガス及びアルゴンガスを含む処理ガスが処理容器１０内に供給され、排気装置６５により処理容器１０内の圧力が設定値に減圧される。また、第１高周波電源３２から高周波電力ＨＦが載置台２０に供給される。また、工程Ｓ１８では、必要に応じて、第２高周波電源３４から高周波電力ＬＦが載置台２０に供給されてもよい。
図６の（ａ）に示すように、工程Ｓ１８では、水素ガス及びアルゴンガスを含む処理ガスから生成されたプラズマは、プラスの電荷をもつアルゴンイオン及び水素イオンを含む。また、上部電極はシリコンで形成され、その上部電極に対してＤＣが供給される。これにより、プラズマ中のアルゴンイオン及び水素イオンが上部電極側に引き込まれ、上部電極をスパッタする。この結果、上部電極からシリコンが叩き出され、叩き出されたシリコンがマスクＭＫ上に積層される。これにより、マスクＭＫ上にシリコン（Ｓｉ）の保護膜ＰＴが形成される。マスクＭＫを構成するポリスチレン（ＰＳ）は、水素プラズマ等によりトリートメントされた状態でシリコンの保護膜ＰＴによりコーティングされる。
図２に戻り、次に、工程Ｓ２０において、マスクＭＫの開口に露出した被エッチング層ＥＬがエッチングされる。このとき、工程Ｓ２０では、プラズマ処理装置１内において、以下に示すプロセス条件下においてプラズマが生成され、当該プラズマにウェハＷが晒される。
＜エッチング時のプロセス条件＞
圧力 １５ｍＴ（１．９９９８Ｐａ）
ガス種 ＣＦ４及びＣＨＦ３を含むガス
パワー（高周波電力ＨＦ） ４００Ｗ
パワー（高周波電力ＬＦ） ６０Ｗ
温度（載置台） １０℃
ＤＣ 出力しない
以上のプロセス条件により、工程Ｓ２０をプラズマ処理装置１が実行する場合には、ガス供給源１５からフルオロカーボンガスを含む処理ガスが処理容器１０内に供給され、排気装置６５により処理容器１０内の圧力が設定値に減圧される。また、第１高周波電源３２から高周波電力ＨＦが載置台２０に供給される。また、工程Ｓ２０では、第２高周波電源３４からの高周波電力ＬＦが載置台２０に供給される。
このようにして工程Ｓ２０では、プラズマ処理装置１内において、フルオロカーボンガスを含む処理ガスのプラズマが生成され、当該プラズマにウェハＷが晒される。このプラズマは、フッ素の活性種を含むので、工程Ｓ２０により、マスクＭＫの開口に露出した被エッチング層ＥＬ上の保護膜ＰＴ、及びその直下の被エッチング層ＥＬがエッチングされる。かかる工程Ｓ２０により、ウェハＷは、図６（ｂ）に示した状態となる。即ち、マスクＭＫのパターンに被エッチング層ＥＬがエッチングされる。なお、工程Ｓ２０で用いられる処理ガスは、ＣＦ４ガスといったフルオロカーボンガスに加えて、又は、これに替えて、ＣＨＦ３ガスといったハイドロフルオロカーボンガスを含んでいてもよい。また、この処理ガスは、Ａｒガスといった希ガスを更に含んでいてもよい。
なお、工程２０において被エッチング層ＥＬとしてシリコン含有の反射防止層（Ｓｉ−ＡＲＣ）がエッチングされた後、図２では本実施形態にかかるエッチング処理は終了する。本実施形態にかかるエッチング処理後、スピンオンカーボン層ＳＯＣがエッチングされる。
以上説明した本実施形態にかかるエッチング方法によれば、被エッチング層ＥＬのエッチングの前処理として、マスクＭＫ上に保護膜ＰＴを形成する工程が実行される。この工程では、マスクＭＫのハードニングが行われる。これにより、工程Ｓ２０において実行される被エッチング層ＥＬのエッチング時にマスクＭＫを保護することが可能である。即ち、マスクＭＫの硬化及び保護膜ＰＴの形成により、工程Ｓ２０のエッチング時にマスクＭＫによれが生じ難くなるため、被エッチング層ＥＬ等のエッチングパターンのラフネスが悪化することを抑制できる。これにより、パターンよれをなくし、パターン線幅を維持したまま、被エッチング層ＥＬをエッチングすることができる。また、マスクＭＫの硬化及び保護膜ＰＴの形成により、被エッチング層ＥＬに対するマスクＭＫの選択比を高めることができる。
また、本実施形態にかかるエッチング方法では、自己組成可能なブロック・コポリマー層のマスクＭＫは、ＡｒＦやＥＵＶのマスクと比較して組成が異なるため、ブロック・コポリマー層のマスクＭＫのためのプロセス条件の適正化が図られている。これにより、ブロック・コポリマー層のマスクＭＫを用いた微細加工を可能にしつつ、マスクＭＫの高さとパターンの線幅とを維持したまま、被エッチング層ＥＬ等のエッチングパターンのラフネスの低減を図ることができる。
［効果の例］
本実施形態にかかるエッチング方法により被エッチング層ＥＬをエッチングした結果の一例について、図７および図８を参照しながら説明する。図７は、本実施形態に係るエッチング方法を実行した結果の一例を示す。図８は、本実施形態と比較例に係るエッチング方法を実行した結果の一例を示す。
図７の最左のライン・アンド・スペースのパターンは、前処理を行わずに被エッチング層ＥＬをエッチングした場合の結果の一例を示す。この結果では、マスクＭＫのライン・アンド・スペースのパターンによれが生じている。この場合のＬＷＲは、２．６であり、ＬＥＲは、３．２であった。
これに対して、図７の中央及び最右は、前処理を行った後に被エッチング層ＥＬをエッチングした場合の結果の一例を示す。つまり、図７の中央及び最右では、被エッチング層ＥＬをエッチングする前処理として水素プラズマ等によるトリートメントが行われる。ただし、図７の中央では、前処理時にＤＣを上部電極に供給しなかった場合の結果の一例を示す。この場合のＬＷＲは、２．６であり、ＬＥＲは、３．１であった。また、図７の最右では、前処理時にＤＣを上部電極に供給した場合の結果の一例を示す。この場合のＬＷＲは、２．３であり、ＬＥＲは、１．８であった。
これらの結果によれば、ＤＣを供給した場合、ＤＣを供給しなかった場合と比較してマスクＭＫのライン・アンド・スペースのパターンのよれが顕著に低減されている。つまり、前処理を行わずに被エッチング層ＥＬをエッチングした場合、被エッチング層ＥＬ等のエッチングパターンのラフネスが最も大きい（図７の最左）。ＤＣを供給しながら水素プラズマ等によりマスクをトリートメントする前処理を行った後、被エッチング層ＥＬをエッチングした場合、被エッチング層ＥＬ等のエッチングパターンのラフネスが最も小さくなる（図７の最右）。特に、ＤＣを供給しながら水素プラズマ等によりマスクをトリートメントする前処理を行った場合、前処理を行わなった場合と比べて、ＬＥＲが１以上改善した。
また、ＤＣを供給せずに水素プラズマ等によりマスクをトリートメントする前処理を行った場合、マスクＭＫのラフネスはさほど改善されていないという結果が得られた。以上から、ＤＣを供給しながら水素プラズマ等によりマスクをトリートメントする前処理を行うと、マスクＭＫがシリコンの堆積物から形成された保護膜ＰＴによってコーティングされ、マスクＭＫのラフネスを改善できることがわかった。
図８は、上段（２段）が、前処理を行わなかった場合の各工程後のマスクＭＫ及び被エッチング層ＥＬの状態を示し、下段（２段）が、前処理を行い、かつ、前処理時にＤＣを供給した場合の各工程後のマスクＭＫ及び被エッチング層ＥＬの状態を示す。上段及び下段ともに、上側がマスクＭＫ及び被エッチング層ＥＬの積層膜の断面図であり、下側がそれらの積層膜の斜視図である。
左から順に、（ａ）エッチング前の初期状態、（ｂ）前処理なし（上段）、前処理＋ＤＣ供給（下段）、（ｃ）被エッチング層ＥＬの一部エッチング、（ｄ）被エッチング層ＥＬの全部エッチングの各工程実行後のマスクＭＫ及び被エッチング層ＥＬの状態を示す。なお、図８では、中間層ＮＬが省略されている。
これによれば、上段の前処理をせずに、（ｃ）被エッチング層ＥＬの一部エッチング、（ｄ）被エッチング層ＥＬの全部エッチングを行った場合、マスクＭＫのパターンによれが生じている。このように、被エッチング層ＥＬの一部エッチング及び全部エッチングの結果によれば、エッチング中にマスクＭＫのパターンによれが生じており、これにより、被エッチング層ＥＬ等のエッチングパターンのラフネスが悪化する。
これに対して、下段の前処理を行い、かつ、前処理時にＤＣを供給した場合、（ｃ）被エッチング層ＥＥＬの一部エッチング及び（ｄ）全部エッチングの結果によれば、エッチング中にマスクＭＫのパターンによれが生じておらず、これにより、被エッチング層ＥＬ等のエッチングパターンのラフネスが改善されていることがわかる。
以上から、水素プラズマ等によりマスクＭＫをトリートメントする前処理時にＤＣを供給し、シリコンを含む被エッチング層ＥＬがエッチングされることなく、マスクＭＫ上に保護膜ＰＴをコーティングすることで、フッ素系ガスのプラズマにより被エッチング層ＥＬをエッチングする際のレジスト耐性を高め、マスクＭＫの残膜量を適正に確保することができる。これにより、エッチングパターンのラフネスを改善し、マスクＭＫの被エッチング層ＥＬに対する選択比を向上させることができる。特に、マスクＭＫの高さが比較的低い場合、本実施形態にかかるエッチング方法を用いることがより好ましい。
なお、前処理においてＤＣを供給する工程（すなわち、保護膜ＰＴを形成する工程）では、処理容器１０内の圧力をより低圧にする方がよい。例えば、前処理においてＤＣを供給する工程において、処理容器１０内の圧力は、５０ｍＴよりも３０ｍＴの方がよい。
また、被エッチング層ＥＬをエッチングする工程では、処理容器１０内の圧力を前処理のときに制御した圧力よりも低圧にする方がよい。
以上、エッチング方法を上記実施形態により説明したが、本発明にかかるエッチング方法は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で組み合わせることができる。
例えば、本発明に係るエッチング方法は、容量結合型プラズマ（ＣＣＰ:Capacitively Coupled Plasma)装置だけでなく、その他のプラズマ処理装置に適用可能である。その他のプラズマ処理装置としては、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたプラズマ処理装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Ｒesonance Plasma）装置等であってもよい。
本明細書では、エッチング対象として半導体ウェハＷについて説明したが、ＬＣＤ（Liquid Crystal Display）、ＦＰＤ（Flat Panel Display）等に用いられる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であっても良い。
１ プラズマ処理装置
１０ 処理容器
１５ ガス供給源
２０ 載置台（下部電極）
２５ ガスシャワーヘッド（上部電極）
３２ 第１高周波電源
３４ 第２高周波電源
６５ 排気装置
７０ 可変直流電源
１００ 制御部
１０６ 静電チャック
ＭＫ マスク
ＮＬ 中間層
ＥＬ 被エッチング層ＥＬ
ＳＯＣ スピンオンカーボン層
ＢＣＬ ブロック・コポリマー層
ＰＳ ポリスチレン
ＰＭＭＡ ポリメチルメタクリレート

Claims (6)

  1. 被処理体のシリコン含有層上に中間層を介して積層された第１のポリマーと第２のポリマーとを含む自己組成可能なブロック・コポリマー層から前記第２のポリマーを含む第２の領域及び該第２の領域の直下の前記中間層をエッチングして形成したマスクのパターンに前記シリコン含有層をエッチングする方法であって、
    上部電極と下部電極とが対向して配置され、前記被処理体を収容したプラズマ処理装置の処理容器内において、前記上部電極に直流負電圧を印加し、前記上部電極又は下部電極に高周波電力を印加し、前記処理容器内に水素ガス及び不活性ガスを含む処理ガスを供給してプラズマを生成し、生成された水素プラズマにより前記第２の領域及び前記中間層からなる前記マスクをトリートメントしつつ、生成されたプラズマにより前記マスク上に保護膜を形成する工程と、
    前記保護膜を形成する工程の後、前記シリコン含有層をエッチングする工程と、
    を含むエッチング方法。
  2. 前記シリコン含有層をエッチング工程では、前記保護膜を形成する工程よりも前記処理容器内の圧力を低くする、
    請求項１に記載のエッチング方法。
  3. 前記マスク上の保護膜を形成する工程では、前記シリコン含有層がエッチングされない、
    請求項１又は２に記載のエッチング方法。
  4. 前記シリコン含有層をエッチング工程では、前記処理容器内においてフルオロカーボンガス及びハイドロフルオロカーボンガスのうちの少なくとも一種を含む処理ガスのプラズマが生成される、
    請求項１〜３のいずれか一項に記載のエッチング方法。
  5. 前記第１のポリマーは、ポリスチレンであり、前記第２のポリマーはポリメチルメタクリレートである、
    請求項１〜４のいずれか一項に記載のエッチング方法。
  6. 前記マスク上に保護膜を形成する工程は、
    前記上部電極を形成するシリコンが前記マスク上に堆積することで、前記保護膜を形成する、
    請求項１〜５のいずれか一項に記載のエッチング方法。
JP2015230588A 2015-11-26 2015-11-26 エッチング方法 Active JP6643875B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015230588A JP6643875B2 (ja) 2015-11-26 2015-11-26 エッチング方法
KR1020187011884A KR102130229B1 (ko) 2015-11-26 2016-11-15 에칭 방법
PCT/JP2016/083812 WO2017090484A1 (ja) 2015-11-26 2016-11-15 エッチング方法
US15/769,828 US10607835B2 (en) 2015-11-26 2016-11-15 Etching method
TW105138002A TWI697048B (zh) 2015-11-26 2016-11-21 蝕刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015230588A JP6643875B2 (ja) 2015-11-26 2015-11-26 エッチング方法

Publications (2)

Publication Number Publication Date
JP2017098455A JP2017098455A (ja) 2017-06-01
JP6643875B2 true JP6643875B2 (ja) 2020-02-12

Family

ID=58763115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015230588A Active JP6643875B2 (ja) 2015-11-26 2015-11-26 エッチング方法

Country Status (5)

Country Link
US (1) US10607835B2 (ja)
JP (1) JP6643875B2 (ja)
KR (1) KR102130229B1 (ja)
TW (1) TWI697048B (ja)
WO (1) WO2017090484A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP2021034487A (ja) 2019-08-21 2021-03-01 東京エレクトロン株式会社 基板を処理する方法、デバイス製造方法、及びプラズマ処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
US7347953B2 (en) 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP5642001B2 (ja) * 2011-03-25 2014-12-17 東京エレクトロン株式会社 プラズマエッチング方法
JP5973763B2 (ja) * 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
EP2839341B1 (en) 2012-04-16 2020-01-15 Brewer Science, Inc. Method for directed self-assembly
JP2015084396A (ja) * 2013-09-19 2015-04-30 東京エレクトロン株式会社 エッチング方法
JP6240489B2 (ja) * 2013-12-06 2017-11-29 富士フイルム株式会社 パターン形成方法、及び電子デバイスの製造方法
TW201539246A (zh) * 2014-04-03 2015-10-16 Mixartron Ltd 手機保護裝置

Also Published As

Publication number Publication date
TWI697048B (zh) 2020-06-21
KR20180096576A (ko) 2018-08-29
US20190304774A1 (en) 2019-10-03
TW201729285A (zh) 2017-08-16
KR102130229B1 (ko) 2020-07-03
US10607835B2 (en) 2020-03-31
JP2017098455A (ja) 2017-06-01
WO2017090484A1 (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
US20140357083A1 (en) Directed block copolymer self-assembly patterns for advanced photolithography applications
US10763123B2 (en) Method for processing workpiece
US9330935B2 (en) Plasma etching method and plasma etching apparatus
KR20140140020A (ko) 자기 조직화 가능한 블록 코폴리머를 이용하여 주기 패턴을 형성하는 방법 및 장치
WO2015041043A1 (ja) エッチング方法
US10224211B2 (en) Etching method
TWI594320B (zh) 形成圖案之方法
KR102330411B1 (ko) 피처리체를 처리하는 방법
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP6243722B2 (ja) エッチング処理方法
JP6643875B2 (ja) エッチング方法
JP2020088174A (ja) エッチング方法及び基板処理装置
JP6643876B2 (ja) エッチング方法
TW202018806A (zh) 蝕刻方法及基板處理裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200107

R150 Certificate of patent or registration of utility model

Ref document number: 6643875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250