TWI653507B - 用於減低微影製程後線寬粗糙度之電漿方法 - Google Patents
用於減低微影製程後線寬粗糙度之電漿方法 Download PDFInfo
- Publication number
- TWI653507B TWI653507B TW104103997A TW104103997A TWI653507B TW I653507 B TWI653507 B TW I653507B TW 104103997 A TW104103997 A TW 104103997A TW 104103997 A TW104103997 A TW 104103997A TW I653507 B TWI653507 B TW I653507B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- plasma
- photoresist
- plasma treatment
- reactor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000001459 lithography Methods 0.000 title description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000009832 plasma treatment Methods 0.000 claims abstract description 31
- 238000009616 inductively coupled plasma Methods 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 10
- 229920000642 polymer Polymers 0.000 claims description 8
- 125000000524 functional group Chemical group 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 6
- 239000004926 polymethyl methacrylate Substances 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- 230000009477 glass transition Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 125000005073 adamantyl group Chemical group C12(CC3CC(CC(C1)C3)C2)* 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Plasma & Fusion (AREA)
Abstract
本發明係關於一種用於處理一基板上之一光阻劑結構之方法，該方法包括：在一基板上產生一或多個光阻結構；將該基板引入一電漿反應器中；及使該基板經受低於攝氏零度較佳在零與-110℃之間之一溫度下之一電漿處理。該電漿處理較佳係在一感應耦合電漿反應器中執行之一H2電漿處理。處理時間較佳係至少30秒。
Description
本發明係關於有機基板(特定言之，半導體基板)之微影製程。特定言之，本發明係關於一種用於減低光阻劑結構之線寬粗糙度而無需此等結構之臨界尺寸之一實質偏移之方法。
微影製程係用於將各種結構顯影至一有機基板上。特定言之，微影製程係用於在一半導體基板上產生線結構，例如，以用於產生鰭型場效電晶體(FINFET)。使用極UV微影製程(EUV)之亞30nm技術之製造已引起光阻劑材料之一劇烈改變。「極UV微影製程」係給予微影製程技術之名稱，其使用具有13.5nm之一典型值之一極紫外線波長以允許執行該亞30nm製造。因此，此新穎技術面對諸多挑戰，藉此控制結構之臨界尺寸(CD)之變動已變為一關鍵挑戰。
對於一線結構，CD被定義為線寬。線寬之此變動藉由所謂的「線寬粗糙度」值(LWR)來表達，最常定義為沿著一線之數個位置上之理論CD與所量測CD之間的差之3sigma(3σ)值。線的邊緣相對於理想情況之變動被稱為「線邊緣粗糙度」(LER)且針對左邊緣及右邊緣兩者來定義(通常同樣定義為所量測位置相對於一參考位準之一3σ值)。圖1圖解說明此等術語之意義，如在具有一「理想」臨界尺寸CD之一線結構之俯視圖中所見，且比較「理想情況」與「真實情
況」。在光學微影製程中，兩個邊緣之LER可被視為不相關。然而，LER及LWR藉由以下關係而相關：LWR=21/2LER。以此方式，LWR及LER並非彼此獨立：當LER減小時，LWR亦減小。
上文提及之挑戰在圖2之基礎上進一步說明。圖解說明標準微影製程步驟。在一基板1上，沈積一光阻層2。基板1可為塊狀矽，已透過PVD、CVD、ALD或自旋塗佈(但不限於此)在基板1上沈積具有各種用意之一系列不同材料(硬遮罩、抗反射塗層、..)。透過一遮罩使光阻層2曝露至一光源，藉此在顯影後產生一圖案(其可為平行光阻線3)。使用光阻線3作為一遮罩，接著透過各種蝕刻程序將線圖案轉印至下伏材料中，以獲得在該材料中製造之線結構4。問題係：在使用光阻作為一蝕刻遮罩之蝕刻程序期間，將圖案化光阻線3之粗糙度轉印至下伏基板中。當將此等結構進一步處理成微電子組件時，將LWR轉印至最終基板中相對於裝置行為係重要的。針對30nm線，當前可使用EUV微影製程達成之最佳LWR係約3nm至4nm(參考線寬)。然而，需要使LWR改良達兩倍，以便滿足14nm線及以上之要求。
適用於EUV微影製程之光阻劑材料可經分類為兩類，其中聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)係主鏈結構。不同官能基可附接至此主鏈，以便修改化學性質及物理性質兩者，例如以獲得增大蝕刻抗性及/或增大玻璃轉化溫度Tg。常見的PMMA聚合物具有達到100℃至120℃之一「低」Tg。此溫度可藉由將環狀或甚至更穩健之金剛烷基側基添加至聚合物鏈而改變。連同此等官能基，亦可添加一光酸產生劑(PAG)及猝滅劑以增大光阻之效能。
De Schepper等人(Proc.SPIE，第8685卷，第868507頁，2013年之「Line edge and width roughness smoothing by plasma treatment」)已評估不同電漿處理對兩個類型之EUV光阻之影響。此研究之結果導致在室溫下之H2電漿處理之後LWR減小。
在隨後研究中，亦監測化學改質。電漿處理前及後化學特性主要指示官能側基之空乏。此等基之空乏改變聚合物特性。藉由使官能基空乏，改變玻璃轉化溫度。側基之空乏主要由電漿之VUV(真空UV)照射引起。藉由改變玻璃轉化溫度，在室溫下之電漿處理以及離子轟擊可將光阻表面溫度局部增大至高於其玻璃轉化溫度，從而引起一更高聚合物遷移率。
增大的聚合物鏈遷移率可「掩飾」所有特徵區域上之粗糙度。然而，此光阻回流之一主要缺陷係光阻輪廓之損耗，其表現為臨界尺寸之一過度增大。
本發明係關於一種如在隨附申請專利範圍中揭示之方法。因此，本發明首先係關於一種用於處理一基板上之一光阻劑結構之方法，該方法包括：在一基板上產生一或多個光阻結構，將該基板引入一電漿反應器中，且使該基板經受低於攝氏零度之一溫度下之一電漿處理。
根據一較佳實施例，該光阻結構係一高解析度光阻劑。該光阻劑可包括具有或不具有官能基之一聚合物主鏈結構。
在本發明之方法中，該等光阻劑結構可為平行光阻線，其中該等線之臨界尺寸低於或等於30nm。
該電漿處理較佳係一H2電漿處理。根據一實施例，該電漿處理在零與-110℃之間或-10℃與-100℃之間的一溫度下發生。該電漿處理之持續時間較佳係高於30秒，更佳在30秒與180秒之間。該電漿處理期間之壓力可在2mTorr與50mTorr之間。
在本發明之方法中，該基板可由一半導體晶圓或至少一半導體層構成或包括一半導體晶圓或至少一半導體層。
在該電漿處理之後，可進行一電漿蝕刻程序，其中光阻圖案被
用作一遮罩。
根據一實施例，該基板經冷卻至低於零之該溫度。較佳地，該基板經安裝於一經冷卻之基板卡盤上。此可為藉由一冷卻電路(例如，使用氦作為一冷卻介質)冷卻之一卡盤。
根據一較佳實施例，該電漿反應器係包括一圓柱形線圈之一感應耦合電漿反應器，其中在實質上藉由該線圈之內部界定之一區域中產生一電漿。該電漿之核心與該基板之上表面之間的距離較佳係在15cm與25cm之間。
根據一實施例，該電漿反應器係一變壓器耦合電漿反應器，其包括一平面線圈及一反應窗且其中在該反應窗與該基板之上表面之間的一區域中產生一電漿。根據一實施例，該電漿之核心與該基板之上表面之間的距離較佳係在2cm與7cm之間。
根據較佳實施例，本發明之方法產生在零與10%之間，較佳在2%與8%之間之該等光阻劑結構之臨界尺寸之收縮及至少7%之線寬粗糙度之一減低。
1‧‧‧基板
2‧‧‧光阻層
3‧‧‧光阻線
4‧‧‧線結構
10‧‧‧線圈
11‧‧‧電漿
12‧‧‧陶瓷ICP(感應耦合電漿)管
13‧‧‧氣體入口
14‧‧‧光譜窗
15‧‧‧基板
16‧‧‧晶圓卡盤
17‧‧‧夾箝機構
18‧‧‧管
19‧‧‧電漿反應器
20‧‧‧平面感應線圈
21‧‧‧反應窗/介電窗
22‧‧‧電漿
29‧‧‧變壓器耦合電漿(TCP)反應器
CD‧‧‧臨界尺寸
d1‧‧‧距離
d2‧‧‧距離
LER‧‧‧線邊緣粗糙度
LWR‧‧‧線寬粗糙度
圖1圖解說明術語LWR及LER之意義。
圖2圖解說明基本微影製程步驟。
圖3a及圖3b圖解說明其中可應用本發明之方法之兩個電漿反應器。
圖4圖解說明在先前技術條件下觀察之過度光阻回流與在本發明中描述之條件下觀察之有限光阻回流之間的差異。
圖5展示藉由應用本發明之方法所獲得之測試結果之一概觀。
本發明係關於一種用於藉由一電漿處理來處理定位於一基板上之一光阻結構之方法，其中光阻結構之表面粗糙度顯著減小，而不引
起結構之臨界尺寸之任何實質損耗。該方法包括以下步驟：-在一基板上產生一或多個光阻結構，-將該基板引入一電漿反應器中，-使該基板經受低於攝氏零度之一溫度下，較佳在零與-110℃之間之一溫度下之一電漿處理。根據一特定實施例，溫度係在-10℃與-100℃之間。根據一更特定實施例，溫度係在-10℃與-30℃之間。
光阻結構可為配置成一線陣列之平行線，如在圖2中圖解說明。線寬較佳係低於30nm。
光阻結構係由在此描述之背景內容內被稱為一高解析度光阻之一光阻類型形成。此名稱被定義為包括適用於製造30nm節點或更小中之結構之所有光阻類型。此一光阻類型之主要實例係在【先前技術】中描述之光阻類型，即，包括作為主鏈結構之聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)且具備官能基。
電漿處理係將基板及光阻結構曝露至具有高VUV通量及低離子能量之一電漿放電，舉例而言(但不限於)：在(但不限於)一ICP(感應耦合電漿)腔室幾何形狀中點燃之一以H2為主之電漿。較佳地，電漿處理在低壓力下，較佳在2mTorr與50mTorr之間的範圍中(例如，在10mTorr下)發生。
在圖3a中圖解說明一較佳電漿幾何形狀。此係一ICP反應器19，其包括耦合至一RF電源(未展示)及一陶瓷ICP管12之一圓柱形水冷卻ICP線圈10。此外，展示一氣體入口13及光譜窗14。藉由一夾箝機構17將一基板15夾箝至一晶圓卡盤16上。卡盤可耦合至相同頻率之一RF電源(未展示)。然而，在根據本發明之電漿處理期間，卡盤未經供電。可在後續蝕刻期間供電給卡盤。
卡盤具備一冷卻電路(藉由管18象徵性地圖解說明)以用於在電漿處理期間控制基板之溫度。所使用之冷卻劑可為液氮，其允許將基板
之溫度控制在低於0℃之上述範圍內。在圖3a中展示之幾何形狀被稱為(例如)在具備一ICP380源之Plasmalab 133系統(來自Oxford Instruments®)中。在其中應用圖3a之幾何形狀之本發明之方法中，在實質上藉由該線圈10之內部界定之一區域中產生電漿11。自電漿之核心(位於線圈10之中心)至基板之上表面之距離d1較佳係在15cm與25cm之間。
可應用本發明之方法之另一類型之感應耦合電漿反應器係在圖3b中圖解說明之一變壓器耦合電漿(TCP)反應器29。在此類型之反應器中，一平面感應線圈20係安裝於一介電窗21上。在窗21與安裝於一卡盤16上之一基板15之間的區域中產生電漿22。在此類型之反應器中，電漿之核心與基板上表面之間的距離d2低於在圖3a中展示之類型之一反應器。距離d2可在2cm與7cm之間。可透過一冷卻電路18再次冷卻卡盤16，以施加上文給出之低溫(<0℃)下之電漿處理。又，卡盤16可連接至一RF源，但在根據本發明之電漿處理期間並未供電給卡盤，而可在後續蝕刻期間供電給卡盤。
電漿處理之持續時間較佳係高於30秒。根據特定實施例，持續時間係在30秒與180秒之間，或在30秒與90秒之間或在45秒與75秒之間。在此描述中揭示之溫度範圍與處理時間範圍之任何組合可應用於本發明之方法中。
在藉由本發明定義之條件下，取決於在光阻類型、電漿溫度、電漿處理持續時間方面之參數及/或其他參數之選擇，電漿處理引起以下現象之任一者發生：
．CD之一「收縮」，無可見回流，連同LWR值之一顯著減低。在不束縛於理論之情況下，CD收縮咸信係歸因於在電漿之影響下之官能基之一損耗，從而允許聚合物鏈重新配置且變得更加密緻。CD收縮已藉由De Schepper等人在上文引用之參考文獻中加以報告，但並
未組合LWR之一改良。如在上文定義且藉由在本申請案中進一步給出之實例圖解說明之CD收縮並不表示臨界尺寸之一「實質損耗」。
．光阻材料之一回流使光阻表面平滑化，但其中回流限於在光阻結構之表面處之一非常薄層。以此方式，維持或僅輕微增大結構之臨界尺寸。圖4圖解說明在先前技術條件下觀察之過度回流與在根據本發明之條件下觀察之有限回流之間的差異。藉由相同於圖2中之數字指示基板1(通常由一塊狀基板及複數個層構成)及光阻線3。
根據較佳實施例，本發明之方法獲得至少7%之LWR之一減低及在0與10%之間(較佳，在2%與8%之間)之一收縮。
在電漿光阻處理之後，進行一或多個蝕刻程序以將光阻圖案轉印至基板材料中。較佳蝕刻方法係反應性離子蝕刻，即，電漿蝕刻。可在相同於電漿處理之反應器中完成圖案轉印。較佳地，轉印亦在低於攝氏零度之溫度下發生，更佳在零與-110℃之間或在-10℃與-100℃之間發生。已知，在低於零度之溫度下，光阻劑對RIE蝕刻之抗蝕刻性增大。因此，本發明允許一更經濟之光阻預算。光阻預算係指在電漿蝕刻期間之光阻材料之損耗。舉例而言，10%光阻預算係指自最初沈積之光阻厚度之10%損耗。當光阻預算較低時，微影製程程序中之光阻層2之最初厚度可經選擇為較低，此係因為在蝕刻程序期間並未那麼快速地移除光阻。此外，本發明允許朝向堆疊定義且針對進一步蝕刻步驟擴大程序窗。用於RIE之電漿組合物可含有以下組分之一或多者：HBr、CF4、SF6、O2或用於此目的之此項技術中已知之其他組分。
實驗結果
提供九個矽晶圓作為測試樣本。使用具有60nm之一層厚度之一基於PMMA之光阻劑。產生具有30nm寬之光阻線及兩個相鄰線之間的30nm寬之間隔之圖案樣本。
在圖3a中展示之類型之一ICP反應器中，在-20℃至-140℃之溫度下藉由H2電漿處理樣本，且處理持續時間為30秒或60秒。對於所有測試樣本皆相等之參數係：電漿功率300W、壓力10mTorr、H2流量：100sccm、距離d1約20cm。在圖5中圖解說明結果。所有測試樣本展示具有在4%與8%之間的一略微CD收縮之LWR之一改良。藉由在60秒期間在-20℃之一電漿處理達成17.5% LWR減低之最佳結果。由結果導出0℃至-110℃之較佳溫度範圍。低於-110℃，LWR減低變得小於約7%。在高於0℃之溫度下，期望在室溫下之已知效應將開始變得明顯(高LWR減低，但亦對CD失控)。在60秒處理時間之LWR減低略佳於在30秒處理時間之LWR減低。因此，長於30秒之處理時間被定義為較佳。結果證明，低溫方法在控制CD的同時有效地獲得LWR之一改良。
雖然已在圖式及前述描述中詳細圖解說明及描述本發明，但此圖解說明及描述應被視為闡釋性或例示性且非限制性。自圖式、揭示內容及隨附申請專利範圍之一研究，熟習此項技術者在實踐本發明時可理解並實現所揭示實施例之其他變動。在申請專利範圍中，字詞「包括」並不排除其他元件或步驟，且不定冠詞「一」或「一個」並不排除複數個。某些措施在相互不同的附屬請求項中敘述，但僅就此事實，並不表示此等措施之組合不能利用以獲得好處。不應將申請專利範圍中之任何參考符號解釋為限制範疇。
前述描述詳述本發明之特定實施例。然而，將暸解，無論前文如何詳細，本發明可以諸多方式實踐且因此不限於所揭示之實施例。應注意，在描述本發明之特定特徵或態樣時使用特定術語不應暗示術語在本文中被重新定義為限於包含該術語所相關聯之本發明之特徵或態樣之任何特定特性。
除非明確規定，否則存在、沈積或產生於另一層或基板「上」
之一層之描述包含以下選項：．該層直接存在、產生或沈積於該另一層或基板上(即，與該另一層或基板實體接觸)，及該層存在、產生或沈積於該層與該另一層或基板之間的中間層之一者或一堆疊上。
Claims (14)
- 一種用於處理一基板上之一光阻劑結構之方法，該方法包括：在一基板(1、15)上產生一或多個光阻結構，將該基板引入一電漿反應器(19、29)中，使該基板經受低於攝氏零度或零度以下之一溫度下之一電漿處理，該電漿處理的持續時間在30秒與180秒之間，以限制該一或多個光阻結構回流並限制該一或多個光阻結構的一臨界尺寸的收縮介於0%與10%之間。
- 如請求項1之方法，其中該光阻結構係一高解析度光阻劑。
- 如請求項1之方法，其中該光阻劑包括具有或不具有官能基之一聚合物主鏈結構。
- 如請求項1之方法，其中該等結構係平行光阻線，其中該等線之該臨界尺寸低於或等於30nm。
- 如請求項1之方法，其中該電漿處理包括一H2電漿處理。
- 如請求項1之方法，其中該電漿處理在零與-110℃之間或-10℃與-100℃之間的一溫度下發生。。
- 如請求項1之方法，其中該電漿處理期間的壓力係在2mTorr與50mTorr之間。
- 如請求項1之方法，其中該基板(1、15)係由一半導體晶圓或至少一半導體層構成或包括一半導體晶圓或至少一半導體層。
- 如請求項1之方法，其中在該電漿處理之後進行一電漿蝕刻程序，其中光阻圖案被用作一遮罩。
- 如請求項1之方法，其中該基板(1、15)經冷卻至該溫度，較佳地，其中該基板被安裝於一經冷卻之基板卡盤(16)上。
- 如請求項1之方法，其中該電漿反應器係包括一圓柱形線圈(10)之一感應耦合電漿反應器(19)，且其中在實質上藉由該線圈(10)之內部界定之一區域中產生一電漿(11)。
- 如請求項11之方法，其中該電漿之核心與該基板(1、15)之上表面之間的距離(d1)係在15cm與25cm之間。
- 如請求項1之方法，其中該電漿反應器係一變壓器耦合電漿反應器(29)，其包括一平面線圈(20)及一反應窗(21)，且其中在該反應窗與該基板(1、15)之該上表面之間的一區域中產生一電漿(22)。
- 如請求項1之方法，其中該電漿處理產生介於2%與8%之間之該等光阻劑結構之該臨界尺寸之收縮及至少7%之線寬粗糙度之一減低。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP14154283 | 2014-02-07 | ||
| ??14154283.7 | 2014-02-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201533544A TW201533544A (zh) | 2015-09-01 |
| TWI653507B true TWI653507B (zh) | 2019-03-11 |
Family
ID=50064500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104103997A TWI653507B (zh) | 2014-02-07 | 2015-02-06 | 用於減低微影製程後線寬粗糙度之電漿方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9520298B2 (zh) |
| KR (1) | KR20150093618A (zh) |
| TW (1) | TWI653507B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6817692B2 (ja) * | 2015-08-27 | 2021-01-20 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| CN105632981A (zh) * | 2016-03-19 | 2016-06-01 | 复旦大学 | 一种利用热处理减小微电子器件表面粗糙度的仪器 |
| CN105789044A (zh) * | 2016-03-19 | 2016-07-20 | 复旦大学 | 一种利用热处理减小微电子器件表面粗糙度的方法 |
| US10049918B2 (en) | 2016-09-29 | 2018-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Directional patterning methods |
| KR102554014B1 (ko) * | 2018-06-15 | 2023-07-11 | 삼성전자주식회사 | 저온 식각 방법 및 플라즈마 식각 장치 |
| US12087601B2 (en) * | 2019-05-08 | 2024-09-10 | International Business Machines Corporation | Reducing line edge roughness and mitigating defects by wafer freezing |
| US11837471B2 (en) | 2019-12-17 | 2023-12-05 | Tokyo Electron Limited | Methods of patterning small features |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201009931A (en) | 2008-07-17 | 2010-03-01 | Lam Res Corp | Improvement of organic mask line width roughness with H2 plasma treatment |
| US20110117749A1 (en) | 2009-11-17 | 2011-05-19 | Lam Research Corporation | Method for reducing line width roughness with plasma pre-etch treatment on photoresist |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365325B1 (en) * | 1999-02-10 | 2002-04-02 | Taiwan Semiconductor Manufacturing Company | Aperture width reduction method for forming a patterned photoresist layer |
| US7084070B1 (en) * | 2001-03-30 | 2006-08-01 | Lam Research Corporation | Treatment for corrosion in substrate processing |
| JP4001498B2 (ja) * | 2002-03-29 | 2007-10-31 | 東京エレクトロン株式会社 | 絶縁膜の形成方法及び絶縁膜の形成システム |
| US7670760B2 (en) * | 2006-03-06 | 2010-03-02 | Freescale Semiconductor, Inc. | Treatment for reduction of line edge roughness |
| JP5108489B2 (ja) | 2007-01-16 | 2012-12-26 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| JP5698925B2 (ja) * | 2009-06-26 | 2015-04-08 | ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． | 電子デバイスを形成するための組成物および方法 |
| US9281207B2 (en) * | 2011-02-28 | 2016-03-08 | Inpria Corporation | Solution processible hardmasks for high resolution lithography |
| US8647809B2 (en) * | 2011-07-07 | 2014-02-11 | Brewer Science Inc. | Metal-oxide films from small molecules for lithographic applications |
| US20130267097A1 (en) * | 2012-04-05 | 2013-10-10 | Lam Research Corporation | Method and apparatus for forming features with plasma pre-etch treatment on photoresist |
| CN103137558B (zh) * | 2013-02-06 | 2016-10-05 | 京东方科技集团股份有限公司 | 一种tn型阵列基板及其制作方法、显示装置 |
| US20150118863A1 (en) * | 2013-10-25 | 2015-04-30 | Lam Research Corporation | Methods and apparatus for forming flowable dielectric films having low porosity |
| US9793127B2 (en) * | 2013-11-13 | 2017-10-17 | Taiwan Semiconductor Manufacturing Company Limited | Plasma generation and pulsed plasma etching |
-
2015
- 2015-02-06 KR KR1020150018662A patent/KR20150093618A/ko not_active Application Discontinuation
- 2015-02-06 TW TW104103997A patent/TWI653507B/zh active
- 2015-02-07 US US14/616,672 patent/US9520298B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201009931A (en) | 2008-07-17 | 2010-03-01 | Lam Res Corp | Improvement of organic mask line width roughness with H2 plasma treatment |
| US20110117749A1 (en) | 2009-11-17 | 2011-05-19 | Lam Research Corporation | Method for reducing line width roughness with plasma pre-etch treatment on photoresist |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150093618A (ko) | 2015-08-18 |
| TW201533544A (zh) | 2015-09-01 |
| US9520298B2 (en) | 2016-12-13 |
| US20150228497A1 (en) | 2015-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI653507B (zh) | 用於減低微影製程後線寬粗糙度之電漿方法 | |
| KR102489215B1 (ko) | 유사 원자층 에칭 방법 | |
| TWI579892B (zh) | 用以形成具有多膜層的間隔壁之蝕刻方法 | |
| Lee et al. | The grand challenges of plasma etching: a manufacturing perspective | |
| TWI527117B (zh) | 橫向修整硬遮罩的方法 | |
| US8247302B2 (en) | Methods of fabricating substrates | |
| US8172948B2 (en) | De-fluoridation process | |
| US9159579B2 (en) | Lithography using multilayer spacer for reduced spacer footing | |
| US20140357083A1 (en) | Directed block copolymer self-assembly patterns for advanced photolithography applications | |
| KR20140140020A (ko) | 자기 조직화 가능한 블록 코폴리머를 이용하여 주기 패턴을 형성하는 방법 및 장치 | |
| Iwase et al. | Progress and perspectives in dry processes for nanoscale feature fabrication: fine pattern transfer and high-aspect-ratio feature formation | |
| TWI594320B (zh) | 形成圖案之方法 | |
| JP2014135435A (ja) | 半導体装置の製造方法 | |
| KR20200003163A (ko) | 초전도체 상호연결들을 위한 증착 방법 | |
| Meng et al. | Innovatively composite hard mask to feature sub-30 nm gate patterning | |
| TWI777063B (zh) | 設計成使線寬粗糙度及線邊緣粗糙度最小化的臨界尺寸修整方法 | |
| TWI689007B (zh) | 蝕刻方法 | |
| KR102130229B1 (ko) | 에칭 방법 | |
| JP2024506838A (ja) | 周期的プラズマエッチングプロセス | |
| US9280051B2 (en) | Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer | |
| Omar | Process Development of Sidewall Spacer Features for sub-300nm Dense Silicon FinFETs | |
| CN118448249A (zh) | 半导体工艺的图案化方法及图案化系统 |