JP4911936B2 - プラズマアッシング方法 - Google Patents

プラズマアッシング方法 Download PDF

Info

Publication number
JP4911936B2
JP4911936B2 JP2005262713A JP2005262713A JP4911936B2 JP 4911936 B2 JP4911936 B2 JP 4911936B2 JP 2005262713 A JP2005262713 A JP 2005262713A JP 2005262713 A JP2005262713 A JP 2005262713A JP 4911936 B2 JP4911936 B2 JP 4911936B2
Authority
JP
Japan
Prior art keywords
gas
film
ashing
frequency power
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005262713A
Other languages
English (en)
Other versions
JP2007080850A5 (ja
JP2007080850A (ja
Inventor
慈 田原
直嗣 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005262713A priority Critical patent/JP4911936B2/ja
Priority to US11/509,591 priority patent/US7964511B2/en
Priority to CNB2006101514582A priority patent/CN100485883C/zh
Publication of JP2007080850A publication Critical patent/JP2007080850A/ja
Publication of JP2007080850A5 publication Critical patent/JP2007080850A5/ja
Priority to US13/103,719 priority patent/US8404596B2/en
Application granted granted Critical
Publication of JP4911936B2 publication Critical patent/JP4911936B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

本発明は,被処理体上のレジスト膜を除去するプラズマアッシング方法に関する。
例えば,半導体製造プロセスにおいては,被処理体例えば半導体ウエハ(以下,「ウエハ」ともいう)の表面にトレンチやホールがパターニングされたレジスト膜をマスクとして,所定の処理ガスを用いてエッチング処理を行った後,残ったレジスト膜を除去するアッシング処理が行われる。
このようなアッシング処理は,例えばO2(酸素)ガス,COガス,COガスなどの処理ガスを用いることによって,レジスト膜をアッシング除去する方法(プラズマアッシング方法)が知られている(特許文献1,2参照)。具体的には例えば処理室内のウエハを加熱するとともに,その処理室内にO2ガスを導入してプラズマを発生させることにより,Oガスがプラズマ化した際に生ずるO(酸素)ラジカルなどの活性種でレジスト膜をアッシング除去する。
このように,アッシング処理はエッチング処理後に行われるので,エッチング処理とアッシング処理とを同じ処理室内において連続的に行うことができれば,例えばウエハを他の処理室に移送する時間が省略され,全体の処理時間の短縮が可能となるなど利点も大きい。
ところが,エッチング処理において例えばフッ素含有処理ガス(例えばCF系処理ガス)を処理ガスとして用いると,処理室の内壁にフッ素ポリマ(例えばCF系ポリマ)などの反応生成物が堆積する虞がある。この状態でアッシング処理を連続して行うと,処理室の内壁に堆積したフッ素ポリマなどの反応生成物が再解離し,ウエハ上の膜がエッチングされてしまう現象(メモリエフェクト)が発生するため,結果としてウエハ上に形成される半導体装置の性能に悪影響を及ぼす虞がある。このような現象は,アッシングを行う際の処理ガスとしてO2ガスを用いる場合のみならず,COガスやCOガスを用いる場合にも発生する。
一方,このようなメモリエフェクトの発生を抑制するのに,アッシング処理を2ステップに分けて実施する方法がある(例えば特許文献3参照)。このようなアッシング処理では,先ず,第1ステップにおいてウエハにバイアス電圧を印加せずに処理室内に反応生成物除去処理ガスとしてO2ガスを導入して酸素プラズマを発生させ,これによって処理室の内壁に堆積しているフッ素ポリマなどの反応生成物を除去する。次に,第2ステップにおいてウエハにバイアス電圧を印加させて,処理室内にアッシング処理ガスを導入してウエハ上のレジスト膜を除去する。このような2つのステップでレジスト膜を除去する処理は,ハイブリッド・アッシング(Hybrid Ashing)と称される。
特開2003−59911号公報 特開2001−189302号公報 特開平11−145111号公報 特開2005−101289号公報
しかしながら,レジスト膜の下層に低誘電率膜(以下,「Low−k膜」ともいう。)を含む層が形成されている場合,そのLow−k膜が露出している状態で単純にハイブリッド・アッシングを行うと,Low−k膜にダメージを与える虞がある。具体的には例えば,第1ステップにおいて処理室の内壁に堆積しているフッ素ポリマなどの反応生成物を除去する際に,そのフッ素の一部が処理室内に発生するO(酸素)ラジカルなどの影響で再解離してLow−k膜やそのLow−k膜の下地膜に打ち込まれ,Low−k膜や下地膜がエッチングされてしまったり,Low−k膜に含まれるC(炭素原子)が脱離して膜質が変質し誘電率が上昇してしまったりする虞がある。
この点,第1ステップのプロセス条件を最適化して処理室内のO(酸素)ラジカル密度を小さくすることによって,Low−k膜や下地膜へのダメージを抑制することも可能であるが(特許文献4参照),Low−k膜や下地膜へのダメージをさらに抑制するには限界がある。
そこで,本発明は,このような問題に鑑みてなされたもので,その目的とするところは,被処理体上に形成される低誘電率膜(Low−k膜)や下地膜に与えるダメージを従来以上に抑制することができるプラズマアッシング方法を提供することにある。
上記課題を解決するために,本発明のある観点によれば,処理室内の被処理体に対して,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングする処理を施した後に,前記処理室内において前記レジスト膜を除去するプラズマアッシング方法であって,前記処理室内に少なくともCOガスを含む反応生成物除去処理ガスを供給し,プラズマ発生用高周波電力を印加して反応生成物除去処理ガスのプラズマを発生させて,前記処理室の内壁に付着する反応生成物を除去する第1アッシング工程と,前記処理室内にアッシング処理ガスを供給し,プラズマ発生用高周波電力を印加して前記アッシング処理ガスのプラズマを発生させて,前記レジスト膜を除去する第2アッシング工程とを有することを特徴とするプラズマアッシング方法が提供される。
この場合,上記反応生成物除去処理ガスは,COガスの単一ガスであってもよく,COガスと不活性ガスとを含む混合ガスでもよい。また,上記第1アッシング工程における処理室内の圧力は,30mTorr以下であることが好ましい。さらに,上記アッシング処理ガスは,例えばOガスとCOガスのいずれか一方又は両方のガスを含む。また,上記第1アッシング工程は,バイアス電圧発生用高周波電力を印加しない状態で実行し,上記第2アッシング工程は,バイアス電圧発生用高周波電力を印加した状態で実行することが好ましい。なお,上記低誘電率膜は,例えばポーラス系Low−k膜である。
本発明らは,COガスを含む処理ガスが,Oガスを含む処理ガスに比して,被処理体上に形成される低誘電率膜や下地膜へ与えるダメージが非常に少ない点に着目するとともに,このようなCOガスによっても処理室の内壁に付着した反応生成物を十分に除去できることを見出し,このCOガスを含む処理ガスを第1アッシング工程の生成物除去処理ガスとして適用した。これにより,第1アッシング工程にOガスを含む処理ガスを用いる場合に比して,第1アッシング工程における被処理体の低誘電率膜や下地膜へのダメージを大幅に低減することができる。また,第1アッシング工程により処理室の内壁から反応生成物が除去されるため,続く第2アッシング工程において反応生成物が再解離して被処理体の低誘電率膜や下地膜にダメージを与えることがなくなる。
上記課題を解決するために,本発明の別の観点によれば,処理室内に配置された第1電極に対向して配置された第2電極上の被処理体に対して,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングする処理を施した後に,前記処理室内において前記レジスト膜を除去するプラズマアッシング方法であって,前記処理室内に少なくともCOガスを含む反応生成物除去処理ガスを供給し,前記第1電極に高周波電力を印加して反応生成物除去処理ガスのプラズマを発生させて,前記第2電極に高周波電力を印加しない状態で前記処理室の内壁に付着する反応生成物を除去する第1アッシング工程と,前記処理室内にアッシング処理ガスを供給し,前記第1電極に高周波電力を印加してアッシング処理ガスのプラズマを発生させて,前記第2電極に高周波電力を印加した状態で前記レジスト膜を除去する第2アッシング工程とを有することを特徴とするプラズマアッシング方法が提供される。これによれば,第1電極と第2電極が対向配置された処理室内において第1アッシング工程,第2アッシング処理を実行する場合も,被処理体の低誘電率膜や下地膜へのダメージを大幅に低減することができる。
また,上記第2アッシング工程において,前記第1電極に印加する高周波電力の周波数は,前記第2電極に印加する高周波電力の周波数と同一であり,その周波数は13MHz以上40MHz以下であることが好ましい。また,上記第2アッシング工程において,前記第1電極に印加する高周波電力の周波数は27MHz以上であり,前記第2電極に印加する高周波電力の周波数は13MHz以上40MHz以下であることがより好ましい。さらに,上記第2アッシング工程における前記処理室内の圧力は400mTorr以下であることが好ましい。これにより,高周波電力の周波数,処理室内圧力を最適な範囲で設定することができるので,第1アッシング工程,第2アッシング処理における,被処理体上に形成される低誘電率膜や下地膜へのダメージをさらに低減することができ,第2アッシング工程においてはより高速にアッシングを行うことができる。
上記課題を解決するために,本発明の別の観点によれば,処理室内に配置された第1電極に対向して配置された第2電極上の被処理体に対して,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングする処理を施した後に,前記処理室内において前記レジスト膜を除去するプラズマアッシング方法であって,前記処理室内に少なくともCOガスを含む反応生成物除去処理ガスを供給し,前記第1電極に高周波電力を印加して反応生成物除去処理ガスのプラズマを発生させて,前記第2電極に高周波電力を印加しない状態で前記処理室の内壁に付着する反応生成物を除去する第1アッシング工程と,前記処理室内にアッシング処理ガスを供給し,前記第1電極に高周波電力を印加せずに,前記第2電極に高周波電力を印加してアッシング処理ガスのプラズマを発生させて,前記第2電極に高周波電力を印加した状態で前記レジスト膜を除去する第2アッシング工程とを有することを特徴とするプラズマアッシング方法が提供される。
このように,第2アッシング工程においては第1電極に高周波電力を印加せずに,第2電極に高周波電力を印加してアッシング処理ガスのプラズマを発生させるようにしてもよい。これにより,被処理体の直上でアッシング処理ガスのプラズマを立てることができるので,アッシングに必要なイオンの発生量を増加することができ,より高速にレジスト膜のアッシングを行うことができる。
この場合,上記第2アッシング工程において,前記第2電極に印加する高周波電力の周波数は13MHz以上40MHz以下であることが好ましい。また,第2アッシング工程における前記処理室内の圧力は400mTorr以下であることが好ましい。
上記課題を解決するために,本発明の別の観点によれば,処理室内に配置され,第1高周波電力及びこの第1高周波電力よりも低い周波数の第2高周波電力を重畳して印加可能に構成された電極上の被処理体に対して,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングする処理を施した後に,前記処理室内において前記レジスト膜を除去するプラズマアッシング方法であって,前記処理室内に少なくともCOガスを含む反応生成物除去処理ガスを供給し,前記電極に前記第1高周波電力を印加して反応生成物除去処理ガスのプラズマを発生させて,前記電極に第2高周波電力を印加しない状態で前記処理室の内壁に付着する反応生成物を除去する第1アッシング工程と,前記処理室内にアッシング処理ガスを供給し,前記電極に第1高周波電力を印加してアッシング処理ガスのプラズマを発生させて,前記電極に第2高周波電力を印加した状態で前記レジスト膜を除去する第2アッシング工程とを有することを特徴とするプラズマアッシング方法が提供される。これによれば,第1高周波電力及びこの第1高周波電力よりも低い周波数の第2高周波電力を重畳して印加する電極を備える処理室内で第1アッシング工程,第2アッシング処理を実行する場合も,被処理体上に形成される低誘電率膜や下地膜へのダメージを大幅に低減することができる。
また,上記第1アッシング工程における前記第1高周波電力の周波数は13MHz以上であることが好ましい。この場合,第1アッシング工程における前記第1高周波電力の周波数は27MHz以上であることが好ましい。また,上記第2アッシング工程における前記第1高周波電力の周波数は13MHz以上100MHz以下であることが好ましい。この場合,上記第2高周波電力は0Wであってもよい。また,上記第2アッシング工程における前記第1高周波電力の周波数は40MHz以上であり,前記第2高周波電力の周波数は13MHz以下であることが好ましい。これにより,高周波電力の周波数,処理室内圧力を最適な範囲で設定することができるので,第1アッシング工程,第2アッシング処理における,被処理体上に形成される低誘電率膜や下地膜へのダメージをさらに低減することができ,第2アッシング工程においてはより高速にアッシングを行うことができる。
なお,本明細書において,1Torrは(101325/760)Pa,1mTorrは(10−3×101325/760)Pa,1sccmは(10−6/60)m/secとする。
以上説明したように本発明によれば,被処理体上に形成される低誘電率膜(Low−k膜)や下地膜に与えるダメージを従来以上に抑制することができるプラズマアッシング方法を提供できるものである。
以下に添付図面を参照しながら,本発明の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
(第1実施形態にかかるプラズマ処理装置の構成例)
先ず,本発明の第1実施形態にかかるプラズマ処理装置の構成例を図面を参照しながら説明する。図1は,第1実施形態にかかるプラズマ処理装置100の概略構成を示す。プラズマ処理装置100は,第1電極として上部電極を備えるとともに,この第1電極に対向して配置される第2電極として下部電極を備える,いわゆる平行平板型のプラズマ処理装置である。
プラズマ処理装置100は,図1に示すように,例えば表面が陽極酸化処理(アルマイト処理)されたアルミニウムから成る円筒形状に成形された処理容器によって構成される処理室102を有しており,この処理室102は接地されている。処理室102内の底部にはセラミックなどの絶縁板103を介して,被処理体例えば半導体ウエハ(以下,「ウエハ」ともいう)Wを載置するための略円柱状のサセプタ支持台104が設けられている。このサセプタ支持台104の上には,下部電極を構成するサセプタ105が設けられている。このサセプタ105にはハイパスフィルタ(HPF)106が接続されている。
サセプタ支持台104の内部には,温度調節媒体室107が設けられている。そして,導入管108を介して温度調節媒体室107に温度調節媒体(例えば冷媒)が導入,循環され,排出管109から排出される。このような温度調節媒体の循環により,サセプタ105を所望の温度に調整できる。
サセプタ105は,その上側中央部が凸状の円板状に成形されている。サセプタ105の上には,ウエハWと略同形の静電チャック111が設けられている。静電チャック111は,絶縁材の間に電極112が介在された構成となっている。静電チャック111は,電極112に接続された直流電源113から例えば1.5kVの直流電圧が印加される。これによって,ウエハWが静電チャック111に静電吸着される。
そして,絶縁板103,サセプタ支持台104,サセプタ105,および静電チャック111には,ウエハWの裏面に伝熱媒体(例えばHeガスなどのバックサイドガス)を供給するためのガス通路114が形成されている。この伝熱媒体を介してサセプタ105とウエハWとの間の熱伝達がなされ,ウエハWが所定の温度に維持される。
サセプタ105の上端周縁部には,静電チャック111上に載置されたウエハWを囲むように,環状のフォーカスリング115が配置されている。このフォーカスリング115は,セラミックスもしくは石英などの絶縁性材料,または導電性材料によって構成されている。フォーカスリング115が配置されることによって,エッチングの均一性が向上する。
また,サセプタ105の上方には,このサセプタ105と略平行に対向して上部電極121が設けられている。この上部電極121は,絶縁材122を介して,処理室102の内部に支持されている。上部電極121は,サセプタ105との対向面を構成し多数の吐出孔123を有する電極板124と,この電極板124を支持する電極支持体125とによって構成されている。電極板124は,絶縁性材料または導電性材料によって形成される。本実施の形態においては,電極板124の構成材料としてシリコンが用いられている。電極支持体125は例えば表面がアルマイト処理されたアルミニウムなどの導電性材料から成る。なお,サセプタ105と上部電極121との間隔は,調節可能とされている。
上部電極121における電極支持体125の中央には,ガス導入口126が設けられている。このガス導入口126には,ガス供給管127が接続されている。さらにこのガス供給管127には,バルブ128およびマスフローコントローラ129を介して,処理ガス供給源130が接続されている。
処理ガス供給源130からは,処理ガスとして例えばプラズマエッチングのためのエッチングガス,アッシングのための後述する反応生成物除去ガス及びアッシングガスなどが供給される。なお,図1には,ガス供給管127,バルブ128,マスフローコントローラ129,および処理ガス供給源130等から成る処理ガス供給系を1つのみ示しているが,プラズマ処理装置100は,複数の処理ガス供給系を備えている。例えば,CF,O,N,CHF,CO,Ar,He,およびXe等の処理ガスが,それぞれ独立に流量制御され,処理室102内に供給される。
処理室102の底部には排気管131が接続されており,この排気管131には排気機構135が接続されている。排気機構135は,ターボ分子ポンプなどの真空ポンプを備えており,処理室102内を所定の減圧雰囲気に調整する。また,処理室102の側壁にはゲートバルブ132が設けられている。このゲートバルブ132が開くことによって,処理室102内へのウエハWの搬入,および,処理室102内からのウエハWの搬出が可能となる。
上部電極121には,第1高周波電源140が接続されており,その給電線には第1整合器141が介挿されている。また,上部電極121にはローパスフィルタ(LPF)142が接続されている。この第1高周波電源140は,50〜150MHzの範囲の周波数を有する第1高周波電力(プラズマ発生用高周波電力)を出力することが可能である。このように高い周波数の第1高周波電力を上部電極121に印加することにより,処理室102内に好ましい解離状態でかつ高密度のプラズマを形成することができ,低圧条件下のプラズマ処理が可能となる。第1高周波電源140の第1高周波電力の周波数は,50〜80MHzが好ましく,典型的には図示した60MHzまたはその近傍の周波数が使われる。
下部電極としてのサセプタ105には,第2高周波電源150が接続されており,その給電線には第2整合器151が介挿されている。この第2高周波電源150は数百kHz〜十数MHzの範囲の周波数を有する第2高周波電力(バイアス電圧発生用高周波電力)を出力することが可能である。このような範囲の周波数の第2高周波電力をサセプタ105に印加することにより,ウエハWに対してダメージを与えることなく適切なイオン作用を与えることができる。第2高周波電源150の第2高周波電力の周波数は,典型的には図示した2MHz,3.2MHz,または13.56MHz等が使われる。本実施の形態においては,2MHzとした。
なお,第2高周波電力は,通常はバイアス電圧発生用高周波電力として使用されるが,第1高周波電力を印加せずに第2高周波電力を印加する場合には,第2高周波電力をプラズマ発生用高周波電力として使用してもよい。これにより,ウエハ直上でアッシング処理ガスのプラズマを立てることができるので,後述するアッシングに必要なイオンの発生量を増加することができ,より高速にレジスト膜のアッシングを行うことができる。
(ウエハの膜構造の具体例)
次に,図1に示したプラズマ処理装置100によって,エッチング処理およびアッシング処理されるウエハの膜構造の具体例を図2を参照しながら説明する。
図2に示すように,ウエハ200は,低誘電率膜(以下,「Low−k膜」という)208,保護膜206,反射防止膜(BARC:Bottom Anti-Reflective Coat)204,およびフォトレジスト膜202が順次積層された膜構造を備える。なお,低誘電率膜208の下部には,例えばSiCN膜,SiC膜などのSiC材からなるエッチングストップ膜の他,例えばCu(銅)配線層などの金属層,各種半導体層が,ウエハ200の本体を構成するシリコン基板上に形成されていてもよい。
Low−k膜208を構成する低誘電率材料としては,例えばポーラス系Low−k膜(多孔質Low−k膜)を使用する。半導体集積回路のデザインルールの縮小に伴い配線遅延の問題等に対応するため,ポーラス系Low−k膜などの多孔質構造を層間絶縁膜として採用する。これにより,層間絶縁膜のさらなる低誘電率化を実現することができる。
このようなポーラス系Low−k膜としては,HSQ(Hydrogen-Silses-Quioxane)やMSQ(Methyl-hydrogen-Silses-Quioxane)等のシロキサン構造を有する塗布系膜を多孔質化したもの,SiOCH膜等のCVD膜を多孔質化したもの等がある。このうち,SiOCH膜はSiOC膜と表記されることもあり,構成元素としては通常,Si,O,CおよびHを含む。本実施形態におけるLow−k膜208としては,比誘電率K=2.5のSiOCH膜からなるポーラス系Low−k膜を使用しており,その膜厚は480nmである。
なお,上記のような多孔質構造の塗布系膜は例えば次のようにして形成される。すなわち,絶縁膜構成材料のプリカーサとテンプレートを含む溶液を基板上にスピンコートし,その後,熱処理により多孔質化することによって形成される。また,多孔質構造のCVD膜は,成膜ガス等の条件を適宜に選択することにより形成される。
また,ポーラス系Low−k膜は,絶縁膜を多孔質化するため,他の膜との密着性や膜強度等が低下する虞がある。このため,Low−k膜208としてポーラス系Low−k膜を使用する場合には,その上部に保護膜206を形成する。保護膜206としては,例えばSiCN膜,SiO膜などがある。本実施形態における保護膜206としては,SiCN膜を使用しており,その膜厚は120nmである。なお,ウエハ上に形成されるLow−k膜としては,ポーラス系Low−k膜を例に挙げているが,これに限られるものではない。
フォトレジスト膜202を構成するレジスト材は,例えばKrF光(波長248nm)に感光するタイプのもので,その膜厚は410nmである。そして,予めフォトリソグラフィ工程において線幅と線間幅との比率が1:2で線幅が200nmのいわゆるライン・アンド・スペース(トレンチ(溝))がパターニングされている。
反射防止膜204は,フォトレジスト膜202をKrF光で露光する際に,下地層からの反射光を抑制する働きをする。これによって,より微細なパターニングが可能となる。なお,本実施形態での反射防止膜204の膜厚は60nmである。
(ウエハに施す処理の具体例)
ここで,図1に示すプラズマ処理装置100を用いて図2に示すウエハ200に施す処理の具体例について説明する。先ず,図2に示すウエハ200を図1に示すプラズマ処理装置100の処理室102に搬入し,ウエハ200に対してプラズマエッチング処理を施す。これにより,反射防止膜204,保護膜206,Low−k膜208がエッチングされて,トレンチ210が形成される(図3参照)。例えばトレンチ210の線幅と線間幅との比率1:2で線幅は200nmである。続いて,同一の処理室102内でウエハ200に対して本発明にかかるプラズマアッシング処理を施す。これにより,レジスト膜202及び反射防止膜204が除去される(図4参照)。
ここで,上記プラズマエッチング処理の具体例について説明する。ここでは,例えば第1〜第3エッチング工程を順次実行することによってプラズマエッチング処理を行う。先ず,第1エッチング工程では,パターニングされたフォトレジスト膜202をマスクとして用いて反射防止膜204のエッチングを行う。この第1エッチング工程を行う際のプロセス条件としては,例えば処理室102内の圧力を50mTorrに調整し,上部電極121に印加する高周波電力を1000W,サセプタ(下部電極)105に印加する高周波電力を100Wとする。また,処理ガスとしてCFを用い,その流量を100sccmとする。またウエハ200の裏面冷却ガス(バックサイドガス)の圧力をセンタ部10Torr,エッジ部35Torrとする。第1エッチング工程の処理時間を例えば60secとする。
次に,第2エッチング工程では,パターニングされたフォトレジスト膜202をマスクとして用いて,保護膜206のエッチングを行う。この第2エッチング工程を行う際のプロセス条件としては,例えば処理室102内の圧力を50mTorrに調整し,上部電極121に印加する高周波電力を500W,サセプタ(下部電極)105に印加する高周波電力を500Wとする。また,処理ガスとして,C,Ar,Nの混合ガスを用い,各ガスの流量比(Cのガス流量/Arのガス流量/Nのガス流量)を5sccm/100sccm/100sccmとする。またウエハ200の裏面冷却ガス(バックサイドガス)の圧力をセンタ部10Torr,エッジ部35Torrとする。第2エッチング工程の処理時間を例えば60secとする。
次に,第3エッチング工程では,Low−k膜208のエッチングを行う。この第3エッチング工程を行う際のプロセス条件としては,例えば処理室102内の圧力を75mTorrに調整し,上部電極121に印加する高周波電力を1000W,サセプタ(下部電極)105に印加する高周波電力を300Wとする。また,処理ガスとして,CF,Arの混合ガスを用い,各ガスの流量比(CFのガス流量/Arのガス流量)を100sccm/100sccmとする。またウエハ200の裏面冷却ガス(バックサイドガス)の圧力をセンタ部10Torr,エッジ部35Torrとする。第3エッチング工程の処理時間を例えば70secとする。
このような第1〜第3エッチング工程によるプラズマエッチング処理によって,例えば図3に示すようにLow−k膜208にトレンチ210が形成される。このトレンチ210の線幅と線間幅との比率は例えば1:2で,線幅は例えば200nmである。このようなプラズマエッチング処理に続いて,同一の処理室102内において,ウエハ200に対してフォトレジスト膜202の除去を目的としたプラズマアッシング処理が施されることになる。
ところで,上述したようなプラズマエッチング処理が行われると,処理ガスに含まれているF(フッ素)が処理室102の内壁に付着し,徐々にフッ素ポリマとして堆積していく。この状態から,単にフォトレジスト膜202の除去のみを目的としたプラズマアッシング処理を行うと,処理室102の内壁に堆積したフッ素ポリマが再解離し,Low−k膜208がエッチングされてトレンチの幅や深さが変化してしまう。
このため,本実施形態にかかるプラズマアッシング処理では,主に処理室102の内壁に堆積したフッ素ポリマ(例えばCF系フッ素ポリマ)などの反応生成物を除去する第1アッシング工程と,フォトレジスト膜202を除去する第2アッシング工程とに分けて実施する。まず,第1アッシング工程を実施することによって,処理室102の内壁に堆積したフッ素ポリマが除去される。これにより,続く第2アッシング工程において,フッ素ポリマが再解離して,Low−k膜208がエッチングされることはなくなる。
ところで,このようなプラズマアッシング処理の第1アッシング工程において,もし従来のようなOガスを主体とする処理ガスを反応生成物除去処理ガスとして用いると,Low−k膜やこのLow−k膜の下地膜(例えばエッチングストップ膜)がダメージを受け易くなる。例えば処理室102の内壁に付着しているフッ素ポリマが除去される際に,処理室102内に発生したOラジカルによってフッ素の一部が再解離してLow−k膜や下地膜に打ち込まれて,Low−k膜や下地膜を削ったり,Low−k膜の膜質が劣化し誘電率が上昇したりする虞がある。また,第1アッシング工程においてO含有プラズマにより処理室102内に発生したOラジカルによってLow−k膜に含まれるC(炭素原子)が脱離するなどにより,Low−k膜が変質し,結果的にLow−k膜の誘電率(k値)の上昇を招く虞がある。
この場合,第1アッシング工程のプロセス条件を最適化して処理室102内のO(酸素)ラジカル密度を小さくすることによって,Low−k膜や下地膜へのダメージを抑制することも可能であるが,Low−k膜や下地膜へのダメージをさらに抑制するには限界がある。
このため,本発明者らは,第1アッシング工程で使用する反応生成物除去処理ガスを見直して実験を重ねたところ,第1アッシング工程でCOを主体とする処理ガスを反応生成物除去処理ガスとして用いることによっても,Oを主体とする処理ガスと同様に処理室102の内壁に堆積(デポ)したフッ素ポリマなどの反応生成物を十分に除去できることを見出した。
例えばCOを主体とする処理ガスをプラズマ化すると,CO (COイオン)が発生し,このCOイオンがプラズマ電位と処理室102の内壁との電位差によって加速されて内壁に衝突して内壁表面でばらばらになり,例えば下記化学式(1−1),(1−2)などの化学反応によってCOガスやCOFガスとして気化し,処理室102の内壁に堆積したフッ素ポリマ(例えばCF系フッ素ポリマ)が除去されるものと推察される。
CO (COイオン)+CF+e(電子)→CO↑+COF
…(1−1)
CO (COイオン)+C+e(電子)→2CO↑
…(1−2)
さらに,第1アッシング処理においてCOを主体とする処理ガスを用いる場合は,Oを主体とする処理ガスを用いる場合に比して,Low−k膜や下地膜へのダメージ抑制効果が大きいこともわかった。これは,COを主体とする処理ガスを用いる場合は,Oを主体とする処理ガスを用いる場合に比してOラジカルが発生し難く,またCOは非常に安定であり,それ自体ではLow−k膜などからC(炭素原子)を脱離させる能力を持たないため,Low−k膜や下地膜がダメージを受け難いからであると推察される。
そこで,本発明にかかるプラズマアッシング処理方法では,第1アッシング工程においてCOガスを主体とする処理ガスを反応生成物除去ガスとして用いるようにした。これにより,Low−k膜や下地膜へのダメージ(例えばLow−k膜等へのエッチングやLow−k膜の膜質の劣化など)を従来以上に抑制することができる。また,第1アッシング工程を行って処理室102の内壁に堆積したフッ素ポリマなどの堆積物を除去することによって,続いて実行される第2アッシング工程においてもCOガスを主体とする処理ガスをアッシング処理ガスとして用いることにより,Low−k膜や下地膜へのダメージを抑制する効果を確実に発揮させることができる。
さらに,第1アッシング工程及び第2アッシング工程のプロセス条件におけるその他のパラメータを最適化することによって,Low−k膜やエッチングストップ膜へのダメージをより一層抑制することができ,結果としてLow−k膜208の膜質を一層良好な状態に保つことができる。
ここで,このようなプラズマアッシング処理に適用されるプロセス条件の一例を示す。先ず,プラズマアッシング処理における第1アッシング工程を行う際のプロセス条件としては,例えば処理室102内の圧力を20mTorr,上部電極121とサセプタ105との間隔を35mmに調整し,上部電極121に印加する高周波電力(例えば周波数60MHz)を300W,サセプタ(下部電極)105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とする。また,処理ガスとして,COガスを用い,COのガス流量を750sccmとする。さらに,ウエハ200の裏面冷却ガス(バックサイドガス)の圧力をセンタ部15Torr,エッジ部40Torrとする。また,処理室102内の設定温度については,上部電極を60℃,側壁部を60℃,下部電極を0℃とする。
第2アッシング工程を行う際のプロセス条件としては,例えば処理室102内の圧力を200mTorr,上部電極121とサセプタ105との間隔を50mmに調整し,上部電極121に印加する高周波電力を0W(すなわち,上部電極121には高周波電力を印加しない),サセプタ(下部電極)105に印加する高周波電力(例えば周波数2MHz)を300Wとする。また,処理ガスとして,COガスを用い,その流量を700sccmとする。さらに,ウエハ200の裏面冷却ガス(バックサイドガス)の圧力をセンタ部10Torr,エッジ部35Torrとする。また,処理室102内の設定温度については,上部電極を60℃,側壁部を50℃,下部電極を40℃とする。
(第1アッシング工程の反応生成物除去効果についての実験)
ここで,実際にCOを主体とする処理ガスを用いて第1アッシング工程を行うことによって,処理室102の内壁に堆積したフッ素ポリマなどの反応生成物を除去できるどうかの実験を行った結果について説明する。ここでは,比較例としてOを主体とする処理ガスを用いて第1アッシング工程についても同様の実験を行った。この実験は,ウエハ全面にSiO膜を形成したサンプル(以下,「SiOブランケットサンプル」という。)を用いて,SiOの膜減り量を測定することによって,間接的に処理室の内壁に堆積したフッ素ポリマなどの反応生成物の除去量を測定する。すなわち,第1アッシング工程によって処理室の内壁に堆積したフッ素ポリマなどの反応生成物が除去される量が多いほど,SiOブランケットサンプルのSiO膜の膜減り量が少なくなることを利用するものである。
具体的には,先ず,ダミー基板として用意したシリコン基板に対して,上記第1〜第3エッチング工程によるプラズマエッチング処理を上記と同様のプロセス条件で行うことによって,処理室102の内壁にフッ素ポリマなどの反応生成物を堆積させる。続いて,処理室102の内壁に堆積したフッ素ポリマなどの反応生成物を除去させるための第1アッシング工程を行う。
第1アッシング工程終了後,シリコン基板を取出し,代わりに予めSiO膜厚を測定したSiOブランケットサンプルを処理室102に搬入した後,処理室102内の圧力を15mTorr,上部電極121に印加する高周波電力(例えば周波数60MHz)を300W,サセプタ(下部電極)105に印加する高周波電力を400Wとし,処理室102内にOガスを300sccmの流量で供給するプロセス処理を60secの時間だけ実行して,SiO膜の膜減り量を測定する。
この実験における第1アッシング工程でOを主体とする処理ガスを用いた場合のプロセス条件は以下の通りである。すなわち,処理室102内の圧力を20mTorr,上部電極121とサセプタ105との間隔を35mmに調整し,上部電極121に印加する高周波電力(例えば周波数60MHz)を300W,サセプタ(下部電極)105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とする。また,処理ガスとしては,ArとOの混合ガスを用い,各ガスの流量比(Arのガス流量/Oのガス流量)を550sccm/200sccmとする。さらに,SiOブランケットサンプルの裏面冷却ガス(バックサイドガス)の圧力をセンタ部15Torr,エッジ部40Torrとする。また,処理室102内の設定温度については,上部電極を60℃,側壁部を60℃,下部電極を0℃とする。
この実験における第1アッシング工程でCOを主体とする処理ガスを用いた場合のプロセス条件は,上述したOを主体とする処理ガスを用いた場合のプロセス条件の処理ガスをCOガス単体に変えて,COガスの流量比を750sccmとする。
こうして得られた膜減り量の測定結果を図5に示す。図5において丸で示すプロットは,第1アッシング工程においてArとOの混合ガスを処理ガスとして用いた場合の膜減り量であり,四角で示すプロットはCOガス単体を処理ガスとして用いた場合の膜減り量である。この実験では,各処理ガスで第1アッシング工程を,0sec(第1アッシング工程前),30sec,60secの各時間だけ実行して膜減り量を測定してプロットした。例えば第1アッシング工程を60sec実行した場合の膜減り量は,ArとOの混合ガスの処理ガスでは30.3オングストローム,COガス単体の処理ガスでは32.6オングストロームである。
なお,図5における上側の点線は,SiOブランケットサンプルのSiO膜の膜厚の初期値,すなわち第1アッシング工程前の膜厚(51.2オングストローム)である。図5における下側の点線は,プラズマエッチング処理を行っていないクリーンな処理室102においてArとOの混合ガスを処理ガスとして用いて第1アッシング工程を例えば1分間だけ行った場合の膜厚(27.0オングストローム)である。従って,図5における上側の点線(51.2オングストローム)は,処理室の内壁に堆積したフッ素ポリマなどの反応生成物が除去される前の膜厚に相当し,図5における下側の点線(27.0オングストローム)は,処理室の内壁に堆積したフッ素ポリマなどの反応生成物が完全に除去された後の膜厚に相当する。
図5に示す実験結果によれば,Ar/Oの混合ガスを用いた場合とCOガス単体を用いた場合とでは,ほぼ同様の膜減り量となっていることから,COガス単体を用いた処理ガスであっても,ArとOの混合ガスを用いた処理ガスと同様に処理室の内壁に堆積したフッ素ポリマなどの反応生成物が除去されていることがわかる。
次に,COを主体とする処理ガスを用いて第1アッシング工程を行った後の処理室内のプラズマ発光スペクトルを測定した結果について説明する。ここでは,図5に示す実験において,COガス単体を用いた処理ガスを用いて第1アッシング工程を60secだけ実行したSiOブランケットサンプルについて,そのSiO膜の膜減り量の測定するに当ってOプラズマを発生させた際の処理室内のプラズマ発光スペクトルを測定した結果を図6に示す。
また,図6には,比較例として処理室の内壁にフッ素ポリマなどの反応生成物が堆積していないクリーンな処理室内でOプラズマを発生させた場合について,その処理室内のプラズマ発光スペクトルを測定した結果を重ねて示す。すなわち,図6において,太線で示すグラフはクリーンな処理室のプラズマ発光スペクトルであり,細線で示すグラフはプラズマエッチング処理後に第1アッシング処理を行った処理室のプラズマ発光スペクトルである。
図6おける縦軸には発光強度をとり,横軸には波長をとっている。波長の範囲は500nm〜800nmである。なお,プラズマ発光スペクトルは分光器を用いて測定した。
図6に示す実験結果によれば,プラズマエッチング処理を行った後にCOガス単体の処理ガスを用いて第1アッシング工程を行った処理室は,処理室の内壁にフッ素ポリマなどの反応生成物が堆積していないクリーンな処理室の場合とほぼ同様のプラズマ発光スペクトルになっていることから,COを主体とする処理ガスを用いて第1アッシング工程を行うことによって,確かにプラズマエッチング処理によって処理室の内壁に堆積したフッ素ポリマなどの反応生成物が除去されていることがわかる。しかも,処理室内には他の元素も残らず,クリーンな処理室と同様の状態になる。
(第1アッシング工程のLow−k膜へのダメージ抑制効果についての実験)
次に,第1アッシング工程のLow−k膜へのダメージ抑制効果について行った実験の結果について説明する。ここでは,本実施形態にかかるプラズマ処理装置100を用いて上記プラズマエッチング処理を施した図3に示すウエハ200に対して第1アッシング工程を実施して,Low−k膜に与えるダメージの程度を測定する。
本実験においては,第1アッシング工程がLow−k膜に与えるダメージの程度を,サンプルとなるウエハ200をフッ酸(HF)液に浸し,そのときのLow−k膜の浸食量を基準に判定する。この判定方法は,膜質が良好なLow−k膜はフッ酸に溶けないが,C(炭素原子)が解離するなど組成が変化したLow−k膜はフッ酸に溶けるという性質を利用したものである。以下,この判定方法について,図7を参照しながら詳細に説明する。
図3に示すウエハ200に対して,プラズマエッチング処理を実行すると,図4に示すようにウエハ200のLow−k膜208にトレンチ210が形成される。続いて,図4に示すウエハ200に対して第1アッシング工程を実行する。この第1アッシング工程では,フォトレジスト膜202は除去されないので,ウエハ200の膜構造としては図4と同様のままである。この第1アッシング工程後のウエハ200を図7(a)に示す。
ところが,図7(a)に示す第1アッシング工程後のウエハ200をフッ酸液に浸すと,第1アッシング工程によりLow−k膜208の露出壁がダメージを受けている場合には,図7(b)に示すように,Low−k膜208の露出壁が溶けてしまう。
この溶失量Δdは,C(炭素原子)などが解離して組成が変化したLow−k膜208の範囲に対応しており,溶失量Δdが大きいほど第1アッシング処理がLow−k膜208に大きなダメージを与えていることになる。なお,溶失量Δdは,図7に示すように,トレンチの溝幅(またはホールの開口径)の変化(CD(Critical Dimensions)シフト)となって現れる。そこで,第1アッシング工程の実験では,溶失量Δdをフッ酸液に浸される前のLow−k膜208のトレンチの溝幅(またはホール径)dと,フッ酸液に浸された後のLow−k膜208のトレンチの溝幅(またはホール径)dとの差(Δd=d−d)とする。そして,この溶失量ΔdをCDシフト量としてLow−k膜のダメージの程度を判定する。
このようなLow−k膜のダメージ判定方法によって,第1アッシング工程でCOを主体とする処理ガスを用いた場合のLow−k膜のダメージ(CDシフト量)を測定した結果について説明する。ここでは,比較例として,プラズマエッチング処理後であって第1アッシング工程前のCDシフト量,第1アッシング工程でOを主体とする処理ガスを用いた場合のCDシフト量についても測定した。
また,第1アッシング工程でOを主体とする処理ガスを用いた場合のプロセス条件は以下の通りである。すなわち,処理室102内の圧力を20mTorr,上部電極121に印加する高周波電力(例えば周波数60MHz)を300W,サセプタ(下部電極)105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とする。また,処理ガスとしては,ArとOの混合ガスを用い,各ガスの流量比(Arのガス流量/Oのガス流量)を550sccm/200sccmとする。そして,第1アッシング工程の処理時間は30secとする。
また,第1アッシング工程でCOを主体とする処理ガスを用いた場合のプロセス条件は,上述したOを主体とする処理ガスを用いた場合のプロセス条件の処理ガスをCOガス単体に変えて,COガスの流量を750sccmとする。そして,第1アッシング工程の処理時間は45secとする。
こうして得られたCDシフト量の測定結果を図8に示す。図8ではLow−k膜のダメージの程度を表すCDシフト量を棒グラフで表している。この図8に示す測定結果によれば,COガス単体を処理ガスとする第1アッシング工程後のCDシフト量は,ArとOの混合ガスを処理ガスとする第1アッシング工程後のCDシフト量の略50%まで低下している。従って,COガス単体を処理ガスとして用いた場合には,ArとOの混合ガスを処理ガスとして用いた場合に比して,Low−k膜へのダメージ抑制効果が大きいことがわかる。
しかも,COガス単体を処理ガスとする第1アッシング工程後のCDシフト量は,第1アッシング工程前のCDシフト量とほぼ同様であることから,COガス単体を処理ガスとする第1アッシング工程を実行した場合には,ほとんどLow−k膜へダメージを与えずに,処理室の内壁に堆積したフッ素ポリマなどの反応生成物を除去することができることがわかる。
(第1アッシング工程の他のパラメータについての実験)
次に,アッシングプロセス条件の各種パラメータを変えながら図3に示すプラズマエッチング処理後のウエハ200に対して第1アッシング工程を施した実験結果を参照しながら,Low−k膜208へのダメージ低減効果を高めることができる最適なプロセス条件について説明する。この実験では,処理室内圧力,上部電極へ印加する高周波電力(上部電力),上部電極121とサセプタ(下部電極)105の電極間隔,CO/(CO+Ar)流量比(%)についてそれぞれ3つのレベルを設定し,これらのレベルの組合せで下記表1に示すようなアッシングプロセス条件(NO1〜NO9)を作成し,各アッシングプロセス条件(NO1〜NO9)により第1アッシング工程を実行した。
なお,ウエハ200の裏面冷却ガス(バックサイドガス)の圧力については,センタ部10Torr,エッジ部35Torrに固定するとともに,処理室102内の設定温度については,上部電極を60℃,側壁部を50℃,下部電極を40℃に固定した。
Figure 0004911936
このような第1アッシング工程の実験によって得られた結果について説明する。先ず,処理室内圧力とCDシフト量との関係を図9に示す。具体的には,図9は上記表1において処理室内圧力のレベルが30mTorr,20mTorr,10mTorrのときのCDシフト量を折れ線グラフにしたものである。すなわち,図9では処理室内圧力の各レベルにおけるCDシフト量の平均をプロットしている。この図9の実験結果によれば,処理室内圧力が10mTorr〜30mTorrの範囲では,CDシフト量はほとんど同様であり,しかもCDシフト量を略20nm以下に抑えることができるという良好な結果が得られた。従って,処理室内圧力は30mTorr以下であることが好ましい。
次に,上部電極へ印加する高周波電力(上部電力)とCDシフト量との関係を図10に示す。具体的には,図10は上記表1における上部電力のレベルが400W,800W,1200WのときのCDシフト量を折れ線グラフにしたものである。すなわち,図10では上部電力の各レベルにおけるCDシフト量の平均をプロットしている。この図10の実験結果によれば,上部電力が400W〜1200Wの範囲では,上部電力を大きくするほどCDシフト量も若干小さくなる傾向があることがわかる。しかもCDシフト量を略20nm前後に抑えることができるという良好な結果が得られた。
この上部電力(プラズマ発生用高周波電力)及びその周波数については,少なくともプラズマを着火できる程度であれば足りる。これに対して第1アッシング処理における下部電極に印加する高周波電力(バイアス電圧発生用高周波電力)については,印加しないこと(0Wであること)が好ましい。
次に,上部電極と下部電極の電極間隔とCDシフト量との関係を図11に示す。具体的には,図11は上記表1における電極間隔のレベルが30mm,45mm,60mmのときのCDシフト量を折れ線グラフにしたものである。すなわち,図11では電極間隔の各レベルにおけるCDシフト量の平均をプロットしている。この図11の実験結果によれば,電極間隔が30mm〜60mmの範囲では,電極間隔を小さくするほどCDシフト量も若干小さくなる傾向があることがわかる。しかもCDシフト量を略20nm以下に抑えることができるという良好な結果が得られた。
次に,CO/(CO+Ar)流量比(%)とCDシフト量との関係を図12に示す。具体的には,図12は上記表1におけるCO/(CO+Ar)流量比(%)のレベルが50%,75%,100%のときのCDシフト量を折れ線グラフにしたものである。すなわち,図12ではCO/(CO+Ar)流量比(%)の各レベルにおけるCDシフト量の平均をプロットしている。この図12の実験結果によれば,CO/(CO+Ar)流量比(%)が50%〜100%の範囲では,ほとんどCDシフト量は同様であり,しかもCDシフト量を略20nm以下に抑えることができるという良好な結果が得られた。また,この実験によれば,例えば第1アッシング工程においてCOガス単体の処理ガスを用いる場合のみならず,COとArの混合ガスを用いた場合でも,COガス単体の場合と同様にCDシフト量を抑えることができることがわかる
(第2アッシング工程についての実験)
次に,各種パラメータを変えながら図3に示すウエハ200に対して第2アッシング工程を施した実験結果を参照しながら,Low−k膜208の膜質を良好な状態に保つために最適な(または最適範囲の)プロセス条件について説明する。なお,以下特別な記載がない限り,第2アッシング工程の最適プロセス条件を見出すための実験は,処理室102の内壁にフッ素ポリマなどの反応生成物が堆積していない,いわゆるクリーンな処理室102内に,トレンチが形成されているウエハ200をセットして実施したものである。これは,実験結果に第1アッシング工程の影響が含まれないようにするためである。
本実験においても,上述した第1アッシング工程の実験の場合と同様に,プラズマアッシング処理がLow−k膜に与えるダメージの程度を,サンプルとなるウエハをフッ酸(HF)液に浸し,そのときのLow−k膜の浸食量を基準に判定する。以下,この判定方法について,図13を参照しながら詳細に説明する。
図4に示すウエハ200に対して第2アッシング工程を実行すると,この第2アッシング工程によってフォトレジスト膜202が除去されるので,ウエハ200の膜構造としては図5に示すようになる。この第2アッシング工程後のウエハ200を図13(a)に示す。
図13(a)に示す第2アッシング工程後のウエハ200をフッ酸液に浸すと,第2アッシング処理においてLow−k膜208にダメージを受けている場合には,図13(b)に示すように,Low−k膜208の露出側壁が溶けてしまう。
この溶失量Δdは,C(炭素原子)などが解離して組成が変化したLow−k膜208の範囲に対応しており,第1アッシング工程の場合と同様に,溶失量Δdが大きいほどプラズマアッシング処理がLow−k膜208に大きなダメージを与えていることになる。なお,溶失量Δdは,図13に示すようにトレンチの溝幅(またはホールの開口径)の変化(CDシフト)となって現れる。実際には,トレンチ(またはホール)のCDシフトは,深さ方向で異なる可能性がある。そこで,第2アッシング工程の実験では,フッ酸液に浸された後のLow−k膜208の上部溝幅(または上部ホール径)d1t,底部溝幅(または底部ホール径)d1b,溝深さ(またはホール深さ)d1hを測定し,これらの溶失量Δdをそれぞれ求める。具体的には,フッ酸液に浸される前のLow−k膜208の溝幅(またはホール径)をd0t,溝深さ(またはホール深さ)をd0hとすれば,上部溝幅(または上部ホール径),底部溝幅(または底部ホール径),溝深さ(またはホール深さ)の溶失量,すなわちCDシフト量Δd1t,Δd1b,Δd1hはそれぞれΔd1t=d1t−d0t,Δd1b=d1b−d0t,Δd1h=d1h−d0hとなる。例えばこれらCDシフト量Δd1t,Δd1b,Δd1hの平均値ΔdをLow−k膜のダメージの程度として判定する。
(第2アッシング工程における処理室内圧力依存性)
上述したような判定方法を用いて,第2アッシング工程の処理室内圧力依存性についての実験結果について説明する。ここでは,本実施形態にかかるプラズマ処理装置100を用いて上記プラズマエッチング処理を施した図4に示すウエハ200に対して処理室内圧力を変えて第2アッシング工程を実施して,Low−k膜に与えるダメージの程度(CDシフト量)及びアッシングレートを測定する。
この実験では,処理室内圧力を低圧力15mTorrにした場合と,高圧力200mTorrにした場合について第2アッシング工程を実行し,Low−k膜208のCDシフト量(Δd1t,Δd1b,Δd1h)及びアッシングレート(AR)を測定した。この実験の結果を下記表2に示す。
なお,処理室内圧力を高圧力200mTorrにして第2アッシング工程を行う際の他のプロセス条件については,以下の通りである。すなわち,上部電極121とサセプタ(下部電極)105との間隔を55mmに調整し,上部電極121に印加する高周波電力を0W(すなわち,上部電極121には高周波電力を印加しない),サセプタ(下部電極)105に印加する高周波電力(例えば周波数2MHz)を300Wとする。また,処理ガスとして,COガスを用い,その流量を700sccmとする。さらに,ウエハ200の裏面冷却ガス(バックサイドガス)の圧力をセンタ部10Torr,エッジ部35Torrとする。また,処理室102内の設定温度については,上部電極を60℃,側壁部を50℃,下部電極を40℃とする。この第2アッシング工程の処理時間は44secとする。
また,処理室内圧力を低圧力15mTorrにして第2アッシング工程を行う際の他のプロセス条件については,以下の通りである。すなわち,上部電極121とサセプタ(下部電極)105との間隔を55mmに調整し,上部電極121に印加する高周波電力(周波数60MHz)を500W,サセプタ(下部電極)105に印加する高周波電力(周波数2MHz)を100Wとする。また,処理ガスとして,COガスを用い,その流量を300sccmとする。さらに,ウエハ200の裏面冷却ガス(バックサイドガス)の圧力をセンタ部10Torr,エッジ部35Torrとする。また,処理室102内の設定温度については,上部電極を60℃,側壁部を50℃,下部電極を40℃とする。この第2アッシング工程の処理時間は66secとする。
Figure 0004911936
上記表2に示す実験結果によれば,処理室内圧力が200mTorr以下の範囲では,処理室内圧力が高い方が,CDシフト量が小さくなり,Low−k膜208に与えるダメージも少なくなることがわかる。また,処理室内圧力が200mTorrの場合はもちろん,処理室内圧力を15mTorrくらいまで低くしても,CDシフト量は従来以上に低い値となる。また,上記表2に示す実験結果によれば,処理室内圧力が高い方がアッシングレート(AR)も大きくなり,より高速でアッシングすることができることがわかる。従って,第2アッシング工程における処理室内圧力は高い方が好ましい。
さらに,ウエハ200のLow−k膜より,低い誘電率値を有するLow−k膜からなる別のサンプル(SiC膜からなるエッチングストップ膜,MSQ膜からなるポーラス系Low−k膜,SiO膜などのハードマスクの順に積層された膜構造を有するウエハであって,ポーラス系Low−k膜にトレンチが形成されているもの)に対して,上記と同様に処理室内圧力を変えて第2アッシング工程を実施し,CDシフト量を計測した。但し,このときのCDシフト量は,エッチングストップ膜を有するサンプルを使用して求めたものであるため,第1アッシング工程の実験にて定義したトレンチ溝幅(又はホール径)の変化量としている。その結果を図14に示す。この実験では,処理室内圧力が200mTorrを超える範囲についても,第2アッシング工程を実施し,CDシフト量を計測した。
図14に示す実験結果によれば,処理室内圧力が200mTorrあたりまでは,処理室内圧力が高い方が,CDシフト量が小さくなっているので,表2に示す場合と同様の傾向にあることがわかる。ところが,処理室内圧力が200mTorrを超えると,徐々にCDシフト量が大きくなり,400mTorr以上では急激にCDシフト量が大きくなる傾向があることがわかった。従って,上述したように第2アッシング工程における処理室内圧力が高い方が好ましいものの,Low−k膜208に与えるダメージを抑制する効果の観点から見れば処理室内圧力が400mTorr未満であることが好ましい。
(第2アッシング工程における第2高周波電力の周波数の依存性)
次に,第2アッシング工程においてサセプタ(下部電極)105に印加する第2高周波電力の周波数の依存性についての実験結果について説明する。ここでは,本実施形態にかかるプラズマ処理装置100を用いて,再度ウエハ200と同じサンプルに対して第2高周波電力の周波数を変えて第2アッシング工程を実施して,Low−k膜に与えるダメージの程度(CDシフト量)及びアッシングレートを測定する。
この実験では,第2高周波電力の周波数を2MHzにした場合と,13.56Hzにした場合について第2アッシング工程を実行し,Low−k膜208のCDシフト量(Δd1t,Δd1b,Δd1h)及びアッシングレート(AR)を測定した。この実験の結果を下記表3に示す。
なお,第2高周波電力の周波数を2MHzにして第2アッシング工程を行う際の他のプロセス条件については,以下の通りである。すなわち,上部電極121とサセプタ(下部電極)105との間隔を55mmに調整し,上部電極121に印加する高周波電力を0W(すなわち,上部電極121には高周波電力を印加しない),サセプタ(下部電極)105に印加する高周波電力を300Wとする。また,処理ガスとして,COガスを用い,その流量を700sccmとする。さらに,ウエハ200の裏面冷却ガス(バックサイドガス)の圧力をセンタ部10Torr,エッジ部35Torrとする。また,処理室102内の設定温度については,上部電極を60℃,側壁部を50℃,下部電極を40℃とする。この第2アッシング工程の処理時間は44secとする。この場合の第2高周波電力(2MHz,300W)の交流成分のピークからピークまでの一周期分の電圧Vppは,1300Vである。このVppは,処理室内に励起されるプラズマの状態,例えばプラズマ密度の変化に対応して変動するため,プラズマ状態の指標となり得る。
また,第2高周波電力の周波数を13.56MHzにして第2アッシング工程を行う際の他のプロセス条件については,サセプタ(下部電極)105に印加する高周波電力を1100Wとし,第2アッシング工程の処理時間を21secとする。それ以外のプロセス条件は,上述した第2高周波電力の周波数を2MHzとした場合と同様であるため,説明を省略する。この場合の第2高周波電力(13.56MHz,1100W)の交流成分のピークからピークまでの一周期分の電圧Vppは,1200Vであり,上述した第2高周波電力の周波数を2MHzとした場合とほぼ同様である。
Figure 0004911936
上記表3に示す実験結果によれば,第2高周波電力の周波数が13.56MHz以下の範囲では,第2高周波電力の周波数が高い方が,CDシフト量が若干ではあるが小さくなり,Low−k膜208に与えるダメージも若干少なくなることがわかる。また,第2高周波電力の周波数が13.56MHz以下の範囲では,第2高周波電力の周波数が13.56MHzの場合はもちろん,周波数を2MHzくらいまで低くしても,CDシフト量は従来以上に低い値となる。また,上記表3に示す実験結果によれば,第2高周波電力の周波数が高い方が,アッシング時間が短くなり,より高速でアッシングすることができることがわかる。従って,第2アッシング工程における第2高周波電力の周波数は高い方が好ましい。
このように,第2高周波電力の周波数が高い方がより高速でアッシングすることができるのは,周波数が高くなるほど,より多くのイオン(CO など)によってアッシングを行うことがきるからであると推察される。すなわち,周波数が高くなるほどプラズマ密度も高くなるので,電流が流れやすくなって電圧値が下がる。このため,電圧値が下がらないようにするためには第2高周波電力(パワー)を上げる必要がある。上記の具体例では第2高周波電力を300Wから1100Wまで上げている。この第2高周波電力が大きい方が,プラズマによって発生するイオン(CO など)も増えるため,より多くのイオンによってアッシングを行うことがきる。
このように,第2高周波電力の周波数を高くするほど第2高周波電力を大きくする必要があり,第2高周波電力を大きくするほどより高速でアッシングすることができる。なお,この第2高周波電力の大きさをどの程度まで大きくすることができるかについてはプラズマ処理装置の性能等に依存するため,現時点での実用的な第2高周波電力の周波数としては,13MHz〜40MHzがより好ましい。
なお,本実施形態では第2アッシング工程における処理ガスとして,COを用いる場合について説明したが,必ずしもこれに限定されるものではなく,Oを用いてもよく,また,COとOの混合ガスを用いてもよい。
(プラズマアッシング処理における好ましいプロセス条件)
以上の実験結果に基づいて,第1実施形態にかかるプラズマ処理装置100を使用して行うプラズマアッシング処理の最適なプロセス条件を下記表4に示す。
Figure 0004911936
上記表4に示すように,第1アッシング工程では,処理室内圧力は30mTorr以下が好ましい。反応生成物除去処理ガスはCOが好ましいが,COとArの混合ガスを用いてもよい。第1アッシング工程における第1高周波電力については,少なくともプラズマ着火できる電力であれば足りる。この場合の周波数は任意に設定してもよい。これに対して,第2高周波電力は0W(下部電極には印加しない)ことが好ましい。
また,第2アッシング工程では,処理室内圧力は400mTorr未満が好ましい。アッシング処理ガスはO又はCO又はこれらの混合ガスのいずれを用いてもよい。第2アッシング工程における第1高周波電力については,0W(上部電極に印加しない)のが最も好ましく,第1高周波電力を印加するのであれば極力低電力で周波数は27MHz以上とするのが好ましい。これに対して,第2高周波電力の周波数は13〜40MHzが好ましく,第2高周波電力は周波数に応じて決定することが好ましい。
このようなプロセス条件でプラズマアッシング処理を行うことにより,ウエハ上に形成されるLow−k膜や下地膜に与えるダメージを従来以上に抑制することができる。特に第1アッシング工程におけるLow−k膜へのダメージ抑制効果が大きい。また,第2アッシング工程においてはより高速でアッシングを行うことができる。
(第2実施形態にかかるプラズマ処理装置の構成例)
次に,本発明の第2実施形態にかかるプラズマ処理装置の構成例を図面を参照しながら説明する。図15は,第2実施形態にかかるプラズマ処理装置300の概略構成を示す。図15に示すプラズマ処理装置300は,載置台を兼ねる1つの電極(下部電極)に例えば40MHzの比較的高い周波数を有する第1高周波電力(プラズマ発生用高周波電力)と,例えば3.2MHzの比較的低い周波数を有する第2高周波電力(バイアス電圧発生用高周波電力)を重畳して印加するタイプのプラズマ処理装置である。このようなタイプのプラズマ処理装置300についても,本発明にかかるプラズマアッシング方法を適用可能である。
プラズマ処理装置300は,図15に示すように,例えば接地された気密な処理容器304によって構成される処理室302を有している。処理室302内には,ウエハWを載置する載置台を兼ねた導電性の下部電極306が上下動可能に配置されている。下部電極306は,温度調節機構(図示せず)により所定温度に維持され,ウエハWと下部電極306との間には伝熱ガス供給機構(図示せず)から伝熱ガスが所定の圧力で供給される。下部電極306の載置面に対向する位置には,上部電極308が形成されている。
また,処理室302の上部には,ガス供給源(図示せず)に接続されたガス導入口332が形成されており,所定の処理ガスが,処理室302内に導入されるようになっている。処理室302内に導入された処理ガスは,上部電極308に複数形成されたガス吐出口309よりウエハW上に導入される。例えばCFガス,CHFガス,Cガス,Oガス,Heガス,Arガス,Nガス,およびこれらの混合ガスが処理ガスとして処理室302内に導入される。
処理室302の下部には排気バルブおよび排気機構(図示せず)と接続された排気管336が設けられている。処理室302内は,この排気管336を介して真空引きされることで,所定の真空度,例えば50mTorrに保たれる。また,処理室302の側方には,磁石330が設けられており,この磁石330によって処理室302の内壁近傍にプラズマを閉じ込めるための磁場(マルチポール磁場)が形成される。この磁場の強度は可変である。
下部電極306には,2周波重畳電力を供給する電力供給装置312が接続されている。電力供給装置312は,第1周波数の第1高周波電力を供給する第1電力供給機構314と,第1周波数よりも低い第2周波数の第2高周波電力を供給する第2高周波電力供給機構316から構成されている。
第1電力供給機構314は,下部電極306側から順次接続される第1フィルタ318,第1整合器320,および第1電源322を有している。第1フィルタ318は,第2周波数の電力成分が第1整合器320側に侵入することを防止する。第1整合器320は,第1高周波電力成分をマッチングさせる。第1周波数は例えば100MHzである。
第2電力供給機構316は,下部電極306側から順次接続される第2フィルタ324,第2整合器326,および第2電源328を有している。第2フィルタ324は,第1周波数の電力成分が第2整合器326側に侵入することを防止する。第2整合器326は,第2高周波電力成分をマッチングさせる。第2周波数は例えば3.2MHzである。
上記のように構成されたプラズマ処理装置300において,電力供給装置312が出力する2種類の高周波電力と,磁石330が形成する水平磁場によって,処理室302内に導入された処理ガスはプラズマ状態となり,発生する自己バイアス電圧により加速されたイオンおよびラジカルのエネルギーにより,ウエハWに対してエッチング処理およびアッシング処理が施される。
(ウエハに施す処理の具体例)
以上のように構成された本実施形態にかかるプラズマ処理装置300は,図1に示す第1実施形態にかかるプラズマ処理装置100と同様に,例えば図3に示すウエハ200に対してエッチング処理を行い,同一処理室内で連続してアッシング処理を行う。
ここで,上記プラズマエッチング処理の具体例について説明する。ここでは,例えば第1〜第3エッチング工程を順次実行することによってプラズマエッチング処理を行う。先ず,先ず,第1エッチング工程では,パターニングされたフォトレジスト膜202をマスクとして用いて,反射防止膜204のエッチングを行う。この第1エッチング工程を行う際のプロセス条件としては,例えば処理室302内の圧力を10mTorrに調整し,第1電源322から下部電極306に印加する第1高周波電力(例えば,100MHz)を1500W,第2電源328から下部電極306に印加する第2高周波電力(例えば,3.2MHz)を0W(すなわち,第2高周波電力を印加しない)とする。また,処理ガスとして,CFを用いる。
次に,第2エッチング工程では,パターニングされたフォトレジスト膜202をマスクとして用いて,保護膜206及びLow−k膜208のエッチングを行う。この第2エッチング工程を行う際のプロセス条件としては,例えば処理室302内の圧力を50mTorrに調整し,第1電源322から下部電極306に印加する第1高周波電力(例えば,100MHz)を2000W,第2電源328から下部電極306に印加する第2高周波電力(例えば,3.2MHz)を200Wとする。また,処理ガスとして,CF,Arの混合ガスを用いる。
以上の第1及び第2エッチング工程を実施することによって,例えば図3に示すようにLow−k膜208にトレンチ210が形成される。このようなプラズマエッチング処理に続いて,同一の処理室302内において,ウエハ200に対してフォトレジスト膜202の除去を目的としたプラズマアッシング処理が施されることになる。
ところで,このようなプラズマ処理装置300を用いて下部電極に2種類の高周波電力を重畳印加するプラズマ処理方法によれば,プラズマ密度とバイアス電圧を独立して制御することができる。そして,下部電極にのみ高周波電力を印加して,上部電極に高周波電力を印加する必要がないため,装置構造が複雑にならないという利点がある。
ところが,このような下部電極に2種類の高周波電力を重畳印加するプラズマ処理方法によれば,F(フッ素)を含む処理ガスを用いてレジスト膜をマスクとしてLow−k膜をエッチングした後に,同じ処理室内で,もしOを主体とする処理ガスを用いてレジスト膜のアッシングを行うと,第2高周波電力を0Wとしても,第1高周波電力によってバイアス電圧が生じてしまう。アッシングでは,上述したようなプラズマエッチング処理において用いられたフッ素が処理室内に残留しており,バイアス電圧によってフッ素がLow−k膜及びその下地膜方向へ加速し,Low−k膜や下地膜を削ってしまう虞がある。
この点,本発明にかかるプラズマアッシング処理によれば,第1アッシング工程でCOを主体とする処理ガスを用いて処理室内に残留するフッ素を除去した上で,第2アッシング工程でレジスト膜を除去できるので,Low−k膜や下地膜に与えるダメージを抑制することができる。
(第1高周波電力及び第2高周波電力)
また,このような下部電極に2種類の異なる周波数の電力を印加するタイプのプラズマ処理装置300を用いてプラズマアッシング処理を行う場合には,第1高周波電力及び第2高周波電力を次のように設定することが好ましい。
先ず,第1アッシング工程における第1高周波電力の周波数は,処理室内圧力が30mTorr以下の低圧でもプラズマ着火できる程度の周波数にするのが好ましい。具体的には周波数を13MHz以上とするのが好ましい。なお,第1高周波電力については,周波数に応じて設定することが好ましい。また,第1アッシング工程における第2高周波電力は,0Wであることが好ましい。
また,第2アッシング工程における第1高周波電力の周波数は,13MHz〜40MHzが好ましい。この場合,第2高周波電力は0Wにするのが好ましいが,第2高周波電力を印加するようにしてもよい。この場合,第1高周波電力を13.56MHzとし,第2高周波電力を0WとしたときのLow−k膜208に与えるダメージについては,上述したプラズマ処理装置100における下部電極に印加する第2高周波電力を13.56MHzとした表3に示す実験結果と同様になる。これによれば,Low−k膜208に与えるダメージも従来以上に抑制することができ,アッシング時間が短くなり,より高速でアッシングすることができる。
また,プラズマ処理装置300における第1高周波電力は下部電極に印加するため,第2アッシング工程における第1高周波電力の周波数を40MHz以上にしてもよい。これは,例えば以下の理由による。すなわち,図15に示すプラズマ処理装置300では第1高周波電力は下部電極に印加するため,ウエハの直上でプラズマが立つので,図1に示すプラズマ処理装置100のように上部電極に印加されるよりも,イオン増加数が多くなる。
この場合,アッシングは主にこのイオンによって進行するのであるが,イオンは,ウエハ表面でエネルギーを失うため,ウエハに形成される膜中まではアッシングの影響を受け難い。このため,下部電極に印加する第1高周波電力の周波数を高くして第1高周波電力のパワーを上げても,Low−k膜208まではアッシングの影響を受け難い。
これに対して,もし図1に示すプラズマ処理装置100の上部電極121に印加する第1高周波電力の周波数を40MHz以上にして第1高周波電力のパワーを上げると,Low−k膜208に与えるダメージが大きくなる。これは,例えば以下の理由による。すなわち,上部電極121に第1高周波電力を印加してプラズマを発生させるため,上部電極121付近ではプラズマが濃く,上部電極121から離間しているウエハ付近ではプラズマが薄い。このため,上部電極121付近でラジカルが発生し易く,しかもラジカルは寿命が長いため,ウエハ付近でも多くなる。
ラジカルによるアッシングの場合は,上述したイオンとは異なり,ウエハの表面のみならず,膜中までアッシングされる。このように,上部電極に印加する第1高周波電力のパワーを上げると,ラジカルが多くなり,Low−k膜208に与えるダメージが大きくなってしまう。なお,下部電極に印加する第1高周波電力のパワーを上げた場合,ラジカルについても増加するが,アッシングレートが大きくなってアッシング時間が短くなるため,Low−k膜208のダメージを受けるほどの影響を受け難いと考えられる。
なお,第2アッシング工程における第1高周波電力の周波数を40MHz以上にした場合には,プラズマ密度が急激に上昇するので,イオンエネルギーを大きくするために,第2高周波電力の周波数を13MHz以下に設定してアシストすることが好ましい。但し,第1高周波電力の周波数によっては,第2高周波電力の周波数を0Wにしてもよい。
ここで,第1高周波電力の周波数を100MHz,第2高周波電力の周波数を3.2MHzとして第2アッシング工程を実施した実験結果について説明する。ここでは,本実施形態にかかるプラズマ処理装置300を用いて図4に示すウエハ200に対して上記第2アッシング工程を実施して,Low−k膜に与えるダメージの程度(CDシフト量)及びアッシングレートを測定した。この実験結果を下記表5に示す。
なお,この実験における第2アッシング工程を行う際の他のプロセス条件については,以下の通りである。すなわち,処理室内圧力を50mTorrとし,下部電極に印加する第1高周波電力を400Wとし,下部電極に印加する第2高周波電力を300Wとする。また,処理ガスとして,COガスを用い,その流量を700sccmとし,磁場強度を300Gとする。さらに,ウエハ200の裏面冷却ガス(バックサイドガス)の圧力をセンタ部10Torr,エッジ部50Torrとする。また,処理室102内の設定温度については,上部電極を50℃,側壁部を60℃,下部電極を40℃とする。この第2アッシング工程の処理時間は44secとする。
Figure 0004911936
上記表5に示す実験結果によれば,第1高周波電力を100MHzと高くしても,CDシフト量は十分に小さく,Low−k膜208に与えるダメージも少ないことがわかる。また,上記表5に示す実験結果によれば,アッシングレート(AR)も大きくなり,より高速でアッシングすることができることがわかる。従って,プラズマ処理装置300においては,第2アッシング工程における第1高周波電力の周波数を40MHz以上にすることが好ましい。
なお,プラズマ処理装置300でプラズマアッシング処理を行う際の第1高周波電力及び第2高周波電力以外のプロセス条件,例えば処理室内圧力,処理ガスなどについての最適範囲については,図1に示すプラズマ処理装置100の場合とほぼ同様であるため,説明を省略する。
以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明は係る例に限定されないことは言うまでもない。当業者であれば,特許請求の範囲に記載された範疇内において,各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は,被処理体上のレジスト膜を除去するプラズマアッシング方法に適用可能である。
本発明の第1実施形態にかかるプラズマ処理装置の概略構成図である。 図1に示すプラズマ処理装置によって,エッチング処理およびアッシング処理されるウエハの膜構造を示す概略断面図である。 図2に示すウエハにエッチング処理を施した後の膜構造を示す概略断面図である。 図3に示すウエハにアッシング処理を施した後の膜構造を示す概略断面図である。 第1アッシング工程における反応生成物の除去量を膜減り量により間接的に測定した結果を示す図である。 第1アッシング工程後の処理室内のプラズマ発光スペクトルを測定した結果を示す図である。 第1アッシング工程によるLow−k膜のダメージの程度を判定する方法の説明図である。 第1アッシング工程で使用する処理ガス種とCDシフト量との関係を示す図である。 第1アッシング工程における処理室内圧力とCDシフト量との関係を示す図である。 第1アッシング工程における上部電力とCDシフト量との関係を示す図である。 第1アッシング工程における電極間隔とCDシフト量との関係を示す図である。 第1アッシング工程における処理ガス流量とCDシフト量との関係を示す図である。 第2アッシング工程によるLow−k膜のダメージの程度を判定する方法の説明図である。 第2アッシング工程における処理室内圧力とCDシフト量との関係を示す図である。 本発明の第2実施形態にかかるプラズマ処理装置の構成例を示す断面図である。
符号の説明
100 プラズマ処理装置
102 処理室
103 絶縁板
104 サセプタ支持台
105 サセプタ(下部電極)
107 温度調節媒体室
108 導入管
109 排出管
111 静電チャック
112 電極
113 直流電源
114 ガス通路
115 フォーカスリング
121 上部電極
122 絶縁材
123 吐出孔
124 電極板
125 電極支持体
126 ガス導入口
127 ガス供給管
128 バルブ
129 マスフローコントローラ
130 処理ガス供給源
131 排気管
132 ゲートバルブ
135 排気機構
200 ウエハ
202 フォトレジスト膜
204 反射防止膜
206 保護膜
208 低誘電率膜
210 トレンチ
300 プラズマ処理装置
302 処理室
306 下部電極
308 上部電極
309 ガス吐出口
312 電力供給装置
330 磁石
332 ガス導入口
336 排気管
W ウエハ

Claims (3)

  1. 処理室内に配置された第1電極に対向して配置された第2電極上の被処理体に対して,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングする処理を施した後に,前記処理室内において前記レジスト膜を除去するプラズマアッシング方法であって,
    30mTorr以下の圧力に設定された前記処理室内にCOガス又はCOガスにArガスを含む反応生成物除去処理ガスを供給し,前記第1電極に高周波電力を印加して前記反応生成物除去処理ガスのプラズマを発生させて,前記第2電極に高周波電力を印加しない状態で前記処理室の内壁に付着する反応生成物を除去する第1アッシング工程と,
    400mTorr以下の圧力に設定された前記処理室内にCOガス又はCO ガスにO ガスを含むアッシング処理ガスを供給し,前記第1電極に高周波電力を印加せずに,前記第2電極に周波数13MHz以上40MHz以下の高周波電力を印加してアッシング処理ガスのプラズマを発生させて,前記第2電極に高周波電力を印加した状態で前記レジスト膜を除去する第2アッシング工程と,を有し,
    前記第1アッシング工程における前記電極間隔は30mm〜60mmの範囲で,前記第2アッシング工程における前記電極間隔よりも小さく調整したことを特徴とするプラズマアッシング方法。
  2. 前記第2アッシング工程における前記処理室内の圧力は,200mTorr以上であることを特徴とする請求項に記載のプラズマアッシング方法。
  3. 処理室内に配置された第1電極に対向して配置された第2電極上の被処理体に対して,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングする処理を施した後に,前記処理室内において前記レジスト膜を除去するプラズマアッシング方法であって,
    30mTorr以下の圧力に設定された前記処理室内にCOガス又はCOガスにArガスを含む反応生成物除去処理ガスを供給し,前記第2電極にプラズマ発生用高周波電力を印加して前記反応生成物除去処理ガスのプラズマを発生させて,前記処理室の内壁に付着する反応生成物を除去する第1アッシング工程と,
    前記処理室内にCOガス又はCO ガスにO ガスを含むアッシング処理ガスを供給し,前記第2電極にプラズマ発生用高周波電力を印加して前記アッシング処理ガスのプラズマを発生させて,前記レジスト膜を除去する第2アッシング工程と,を有し,
    前記第1アッシング工程における前記電極間隔は30mm〜60mmの範囲で,前記第2アッシング工程における前記電極間隔よりも小さく調整したことを特徴とするプラズマアッシング方法。
JP2005262713A 2005-09-09 2005-09-09 プラズマアッシング方法 Active JP4911936B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005262713A JP4911936B2 (ja) 2005-09-09 2005-09-09 プラズマアッシング方法
US11/509,591 US7964511B2 (en) 2005-09-09 2006-08-25 Plasma ashing method
CNB2006101514582A CN100485883C (zh) 2005-09-09 2006-09-08 等离子体灰化方法
US13/103,719 US8404596B2 (en) 2005-09-09 2011-05-09 Plasma ashing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005262713A JP4911936B2 (ja) 2005-09-09 2005-09-09 プラズマアッシング方法

Publications (3)

Publication Number Publication Date
JP2007080850A JP2007080850A (ja) 2007-03-29
JP2007080850A5 JP2007080850A5 (ja) 2008-12-25
JP4911936B2 true JP4911936B2 (ja) 2012-04-04

Family

ID=37858992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005262713A Active JP4911936B2 (ja) 2005-09-09 2005-09-09 プラズマアッシング方法

Country Status (2)

Country Link
JP (1) JP4911936B2 (ja)
CN (1) CN100485883C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4578507B2 (ja) 2007-07-02 2010-11-10 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2010034415A (ja) 2008-07-30 2010-02-12 Hitachi High-Technologies Corp プラズマ処理方法
CN101740332B (zh) * 2008-11-13 2012-04-25 中芯国际集成电路制造(北京)有限公司 一种半导体元件的蚀刻方法
CN101930916B (zh) * 2009-06-18 2012-11-28 中芯国际集成电路制造(上海)有限公司 形成沟槽的方法
JP5544893B2 (ja) 2010-01-20 2014-07-09 東京エレクトロン株式会社 基板処理方法及び記憶媒体
CN102376562B (zh) * 2010-08-24 2013-09-04 中芯国际集成电路制造(上海)有限公司 用于半导体工艺的灰化处理方法
CN102386088B (zh) * 2010-09-03 2014-06-25 中芯国际集成电路制造(上海)有限公司 用于去除半导体器件结构上的光致抗蚀剂层的方法
CN102610511A (zh) * 2012-03-21 2012-07-25 中微半导体设备(上海)有限公司 光刻胶的去除方法
JP7357237B2 (ja) 2019-03-14 2023-10-06 パナソニックIpマネジメント株式会社 素子チップの製造方法
CN111681957B (zh) * 2020-07-24 2022-03-11 上海华虹宏力半导体制造有限公司 刻蚀方法及半导体器件的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195830A (ja) * 1998-12-28 2000-07-14 Mitsubishi Electric Corp 半導体製造装置、半導体製造装置のクリ―ニング方法、半導体装置の製造方法及び半導体装置
JP2001196376A (ja) * 2000-01-14 2001-07-19 Seiko Epson Corp 半導体装置の製造方法
JP2004119539A (ja) * 2002-09-25 2004-04-15 Sony Corp レジストパターンの除去方法
JP4558296B2 (ja) * 2003-09-25 2010-10-06 東京エレクトロン株式会社 プラズマアッシング方法

Also Published As

Publication number Publication date
CN1929096A (zh) 2007-03-14
CN100485883C (zh) 2009-05-06
JP2007080850A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4911936B2 (ja) プラズマアッシング方法
JP6882469B2 (ja) 高アスペクト比の構造体のための除去方法
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
JP4701776B2 (ja) エッチング方法及びエッチング装置
US20050230351A1 (en) Plasma processing method and apparatus
KR100971045B1 (ko) 수증기 및 희석 가스를 이용하여 강화되는 수소 애슁 방법
US9208997B2 (en) Method of etching copper layer and mask
US7700494B2 (en) Low-pressure removal of photoresist and etch residue
US8404595B2 (en) Plasma processing method
JP2017098478A (ja) エッチング方法
JP4825911B2 (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
TWI436419B (zh) A plasma etch method and a computer readable memory medium
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP4558296B2 (ja) プラズマアッシング方法
JP2012033833A (ja) プラズマ処理方法及びプラズマ処理装置
US8404596B2 (en) Plasma ashing method
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
JP2006245097A (ja) プラズマ処理装置におけるf密度測定方法とプラズマ処理方法およびプラズマ処理装置
JP2015079797A (ja) 銅層をエッチングする方法
TWI689007B (zh) 蝕刻方法
JPH0697127A (ja) 配線形成方法
US20050287814A1 (en) H2O plasma for simultaneous resist removal and charge releasing
JP2006245234A (ja) プラズマ処理方法および装置
JP3834004B2 (ja) エッチング後処理方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4911936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250