JP4825911B2 - 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス - Google Patents

介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス Download PDF

Info

Publication number
JP4825911B2
JP4825911B2 JP2009501524A JP2009501524A JP4825911B2 JP 4825911 B2 JP4825911 B2 JP 4825911B2 JP 2009501524 A JP2009501524 A JP 2009501524A JP 2009501524 A JP2009501524 A JP 2009501524A JP 4825911 B2 JP4825911 B2 JP 4825911B2
Authority
JP
Japan
Prior art keywords
chamber
plasma
workpiece
coupling
photoresist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009501524A
Other languages
English (en)
Other versions
JP2009530861A (ja
JP2009530861A5 (ja
Inventor
イフェング ゾウ
ジェラード エー デルガディーノ
チャング リン ヒシエー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009530861A publication Critical patent/JP2009530861A/ja
Publication of JP2009530861A5 publication Critical patent/JP2009530861A5/ja
Application granted granted Critical
Publication of JP4825911B2 publication Critical patent/JP4825911B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • H01L21/02049Dry cleaning only with gaseous HF

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

発明の背景
デバイス切換速度を増大し、相互接続密度を増大し、金属間誘電体(IMD)層により分離された近接する導体間のクロストークを減少することにより、集積回路性能は、改善され続けている。多孔性オルガノシリケートガラス等の低誘電率(「低k材料」を有するIMDとして、新たな誘電体薄膜材料を用いることにより、切り替え速度は増大し、クロストークは減少されている。相互接続導電性層の数を増やし、フィーチャーサイズ(例えば、線幅、ホール直径)を減じることにより、相互接続は増大している。異なる導体間の接続は、低k材料を通る高アスペクト比(深く狭い)の開口部又は「ビア」を必要とする。かかる微細フィーチャー(例えば、約45nmのフィーチャーサイズ)は、高波長に適合可能なフォトレジスト(フォトリソグラフィーのために)を必要とする。かかるフォトレジストは、より薄くなり、誘電体エッチングプロセス中、ピンホールやストライエーション等の欠陥が形成されやすい傾向がある。この問題には、低k誘電体フィルムを通る狭いビアのプラズマエッチング形成中に、フルオロカーボン化学物質を用いることにより対処されている。フルオロカーボンエッチング化学物質は、保護フルオロカーボンポリマーを、フォトレジスト上に堆積する。エッチングプロセスは、一般的に、銅相互接続線を覆う下部誘電体層に達したら停止しなければならない。この下部誘電体層は、一般的に、銅原子が、導体線から拡散するのを防ぐバリア層として機能し、それ自体が、窒素ドープ炭化ケイ素等の低k誘電体材料であり、一般的に非常に薄い(約数百オングストローム)。バリア層が露出した後、エッチングプロセスを停止し、深く狭い(高アスペクト比)開口部又はビアが形成される。次のプロセス工程のための準備として、フォトレジストをウェハからストリップする。このフォトレジストストリッププロセスは、ウェハにバイアス電力を印加して、アンモニア系プラズマ中で行うことができ、前のエッチングプロセスを実施した同チャンバで実施されて、不必要なウェハ搬送工程を防いで、生産性を最大とする。問題は、フォトレジストストリッププロセスによって、貴重な低k材料からなる薄いバリア層がビア下部からなくなることである。
この問題を回避する1つの方法は、フォトレジストアッシング工程を行う前に、ウェハを専用フォトレジストアッシングチャンバに搬送するものである。残念ながら、このようなやり方だと生産性が減じる。リアクタチャンバ間でウェハを搬送するのに伴う遅延によるものである。
従って、ビア下部の薄いバリアが維持されるビアエッチングとフォトレジストストリッププロセスの組み合わせが求められている。
発明の概要
プラズマエッチング方法は、重合エッチングプロセスガスを用いて、ワークピース上のフォトレジストマスクにプラズマエッチング工程を実施するものであり、重合エッチングプロセスガスは、エッチング工程中に該フォトレジストマスクの表面に保護ポリマー層として堆積するプラズマ重合種を生成するものであり、エッチング工程後及びフォトレジストマスク除去前に、RFプラズマソース電力をチャンバに結合し、一方で、RFプラズマバイアス電力をチャンバに実質的に結合しないことにより、ポリマー材料を含む種類の残渣を、該チャンバの天井を含むチャンバ表面から除去し、該残渣がチャンバ表面から除去されるまで、水素含有ガスをチャンバに導入し、RFプラズマバイアス電力をチャンバに結合し、一方で、RFプラズマソース電力をチャンバに実質的に結合しないことにより、保護ポリマー層を、フォトレジストマスクの表面から除去し、ポリマー層が、フォトレジストマスクの表面から除去されるまで、酸素及び一酸化炭素を含むプロセスガスをチャンバに導入する工程と含む。
発明の詳細な説明
フォトレジストストリッププロセスにより、低kビア下部バリア層を除去する際の問題は、本発明のプラズマエッチング及びフォトレジストストリッププロセスにより解決される。本発明は、フォトレジストストリップ中のバリア層除去の問題は、ポストエッチングフォトレジスト除去工程の開始時に、チャンバ内部表面と、ウェハ自体の両方に、フッ素含有残渣が存在することにより生じるという本発明者らによる認識に基づいている。フォトレジストストリッププロセスにより、エッチングプロセス中に堆積した残渣からフッ素化合物(及びフリーのフッ素)が遊離される。フォトレジストをストリップするのに用いるアンモニアベースのプラズマ中に存在する水素が、遊離したフッ素化合物と共に、低kバリア層の高反応性プラズマエッチングを行う。本発明のプロセスは、この問題を排除するものである。
図1を参照すると、フォトレジストマスクが、薄膜構造の上部表面でフォトリソグラフィーにより画定されている(図1のブロック10)。プロセスのこの段階でのこの薄膜構造を図2Aに示す。図2Aの薄膜構造は、反射防止コーティング12からなり、これは、図1のブロック10の工程で堆積されたフォトレジスト層14によりカバーされている。アパーチャ14aが、フォトレジスト層14にフォトリソグラフィーにより画定されている。二酸化ケイ素含有誘電体層16が、反射防止コーティング12の下にあり、オルガノシリケートガラス層18が、誘電体層16の下にあり、厚い多孔性オルガノシリケートガラス層20(低k誘電体材料)がオルガノシリケートガラス層18の下にある。薄い拡散バリア層22が、多孔性オルガノシリケートガラス20の下にあり、銅原子の拡散に抗する、又はブロックすることのできる低k誘電体材料、例えば、窒素ドープ炭化ケイ素からなる。酸化物層26に囲まれた銅導体線24が、バリア層22の下にある。
次の工程(図1のブロック30)で、フルオロカーボン又はフルオロ−ハイドロカーボンプロセスガスをリアクタチャンバに流し、プラズマRFソース電力及びプラズマRFバイアス電力を印加して、比較的低チャンバ圧(例えば、略ミリトル)でプラズマを形成する。ビア開口部32が、図2Bの薄膜構造を通して、バリア層22の上部表面に開くまで、この条件をチャンバ内で維持する。図2Bに、図1のブロック30の工程完了時の薄膜構造を示す。図1のブロック30のエッチング工程中、プロセスガスの一部が、ビア開口部32(図2B)の形成を実行する単純な(高フッ素含量)フルオロカーボンエッチング液種を形成する。同時に、他の炭素リッチなフルオロカーボン種が形成され、フォトレジスト層14の上部表面にポリマー層34(図2B)として、そして、リアクタチャンバの内部表面のポリマー層(図2Bには図示せず)として堆積する。
図1のブロック40で、フォトレジスト層14の除去前に、貴重な薄いバリア層22に悪影響を与えたり、除去することなく、フッ素含有ポリマーを、リアクタチャンバ内部表面から除去する工程を実施する。これは、ウェハのバイアス電力を除去し、リアクタチャンバ中のフルオロカーボン又はフルオロ−ハイドロカーボンプロセスガスを、アンモニアガスと交換することによりなされる。プラズマRFソース電力が、アンモニアを十分に解離して、アンモニアプロセスガスからの水素を、内部チャンバ表面のポリマー中のフッ素及び炭素原子と反応させ、ポリマーをこれらの表面から除去する。ウェハのRFバイアス電力をゼロ(又は十分にゼロ近く)にセットして、アンモニアガスから生成されたプラズマが、狭いビア開口部に達して、薄いバリア層22を攻撃しないようにする。その結果、この工程を十分な時間にわたって実行すると、堆積したポリマーが、確実に、内部チャンバ表面から除去される。
図1のブロック42で、フォトレジスト層14の除去の前に、ビア32の下部にある貴重な薄いバリア層22に悪影響を与えたり、除去することなく、フッ素含有ポリマー層34を、フォトレジスト層14の上部表面から除去する他の工程を実施する。これは、RFソース電力を除去し、ウェハに、RFバイアス電力を印加することによりなされる。又、酸素と一酸化炭素からなり、水素含有又はフッ素含有化合物のないリアクタチャンバ内に、プロセスガス環境が確立される。例えば、ブロック40と42の工程を行うのを逆にし、ブロック42の工程を、ブロック40の工程の後に行う場合、アンモニアプロセスガスを完全に除去し、RFプラズマソース電力を除去し、酸素及び一酸化炭素をリアクタチャンバに流し、RFプラズマバイアス電力をウェハに印加することにより、適正なガス環境が確立される。RFプラズマソース電力がないと、酸素分子の解離が制限(又は妨害)される。解離しなかった酸素は、薄いバリア層22を攻撃しないが、フォトレジスト層14の表面のポリマー層34を攻撃する。酸素とポリマー層34の反応により、ポリマー層34が除去されて、図2Cに示す構造が生成され、高反応性(低炭素含量)のフルオロカーボン含有種が、プラズマ中に生成され、傷つきやすいバリア層22を攻撃する恐れがある。プロセスガス中に一酸化炭素原子があると、かかる攻撃を防ぐ。一酸化炭素原子は、この工程で生成された低炭素含量反応種と共に即時に反応して、かかる反応種を、貴重なバリア層22を攻撃しない、より不活性な炭素リッチなフルオロカーボン種とする。
最後の工程(図1のブロック46)で、フォトレジスト層14を同じリアクタチャンバで除去する。ブロック46のレジストストリップ又は除去は、典型的に、酸素及び一酸化炭素プロセスガスを除去し、アンモニアガスを導入し、RFプラズマソース電力を、リアクタ-オーバーヘッド電極に印加し、RFプラズマバイアス電力をウェハに印加することによりなされる。全てのフッ素含有堆積物が、チャンバ内部表面と、ウェハ自体の両方から除去されるため、プラズマ環境にはフッ素がなくなり、この最後の工程(フォトレジスト除去)中に遊離した水素は、露出したバリア層22を損傷しない。この工程はまた、反射防止コーティング又は層12も除去する。ブロック46のフォトレジスト除去工程を十分な時間にわたって実施して、確実にフォトレジストを除去すると、図2Dに示す薄膜構造が得られる。
図1のプロセスで本発明者が実施した試験で、バリア層22から失われた材料は2nm以下で、無視できる量であるため、ウェハのフィーチャーサイズの減少は45nmまでとなることが分かった。
図3に、図1のプロセスを実行するためのプラズマリアクタを示す。図3のリアクタは、円筒形側壁105とディスク形天井電極110により画定された真空チャンバ100を有する。ウェハ120をサポートする静電チャック115は、直流チャッキング電圧源135に結合された内部電極130を有する絶縁層125を含む。RFプラズマバイアス電力生成器140は、インピーダンス整合エレメント145と絶縁キャパシタ150を通して、電極130に結合されている。VFH(例えば、162MHz)RFソース電力生成器155は、インピーダンス整合エレメント162を通して、天井電極110に結合されている。インピーダンス整合エレメントは、VFH生成器155の周波数近くで共鳴する同軸調製スタブであってよい。電極110は、VHF生成器155の周波数近くで、チャンバ100においてプラズマと共鳴するリアクタンスを有する。これは、その開示内容が参考文献として組み込まれる、2003年3月4日発行の米国特許第6,528,751号、「プラズマに対して調整されたオーバーヘッドRF電極を備えたプラズマリアクタ」、ダニエルホフマンら、に開示されている。天井電極110はまた、ガス分配シャワーヘッドである。プロセスガスは、天井電極110のガス分配オリフィスの内側ゾーン160と、ガス分配オリフィスの外側ゾーン165を通して、チャンバ100に流れる。ガスパネル170は、選択したプロセスガスを提供し、内側ゾーン160と外側ゾーン165の間のガスフローを割り当てる。内側及び外側電磁石180、185は、直流電流供給源190から印加された直流電流に従って、チャンバ100内のプラズマイオン密度分布を制御する。スロットルバルブ205により調節された真空ポンプ200が、チャンバ100内の所望の真空チャンバ圧を確立する。マスターコントローラ195は、一組の命令196により、図1に示したタイプのプロセスシーケンスを実施するようプログラムされており、そのために、ガスパネル170、直流磁石電流供給源190、VHFソース電力生成器155、RFバイアス電力生成器140及びスロットルバルブ205の操作を制御する。この場合、マスターコントローラ195がプログラムされる命令セット196は次の通りである。(1)ガスパネル170からフルオロカーボンプロセスガスを供給し、バイアス及びソース電力を印加して、低k誘電層を通してビア開口部をエッチングし、(2)ソース電力を印加し、バイアス電力をオフにし、チャンバを、ガスパネル170からのアンモニアガスで充填して、堆積したポリマーを、内部チャンバ表面から除去し、(3)バイアス電力を印加し、ソース電力をオフにし、チャンバを、ガスパネル170からの酸素と一酸化炭素プロセスガスで充填して、堆積したポリマーをウェハから除去し、(4)フォトレジストをウェハから除去する。
実施例において、図1のブロック40の工程を、シャワーヘッド又は天井電極110に対するアンモニアのフローレート300sccm、VFH生成器からのソース電力400ワット、チャンバ圧10mT、内側ゾーン160対外側ゾーン165のフローレート比が1.35、内側電磁石のみに印加される直流電流14アンペア、そして、この工程のプロセス時間30秒で、実施する。ブロック42の工程は、酸素ガスのフローレート100sccm、一酸化炭素ガス50sccm、ソース電力ゼロ、2MHzと13.56MHzのソースでRFバイアス電力100ワット、チャンバ圧5mT、内側ゾーンと外側ゾーンのフローレート比が1.35、内側磁石のみに印加される直流電流14アンペア、そして、この工程のプロセス時間60秒で、実施した。
本発明を、好ましい実施形態を具体的に参照して詳細に説明してきたが、その変形及び修正は、本発明の技術思想及び範囲から逸脱することなく行えるものと考えられる。
本発明を実施するプロセスのブロックフロー図である。 図1のプロセスの連続ステップ中の薄膜構造における変化を、時系列順で示す図である。 図1のプロセスを実施するのに好適なタイプで、図1のプロセスを実施するようプログラムされたコントローラを有するプラズマリアクタを示す図である。

Claims (19)

  1. エッチングプロセス中、露出される低誘電率の薄膜を有するワークピースのプラズマエッチング方法であって、
    前記ワークピースの上面にフォトレジストマスクを形成する工程であって、前記マスクが、エッチングされるホール位置を画定するアパーチャを含む工程と、
    前記ワークピースを、プラズマリアクタチャンバに配置する工程と、
    前記チャンバに、フルオロカーボン又はフルオロ−ハイドロカーボン種を含む種類の重合エッチングプロセスガスを導入し、RFプラズマソース電力及びRFプラズマバイアス電力をチャンバに結合することによりエッチング工程を実施して、(a)前記フォトレジストマスクの前記アパーチャと位置合わせして、前記ワークピースにホールをエッチングするエッチング種と、(b)前記エッチング工程中、前記フォトレジストマスクの前記表面にポリマー層として堆積する重合種とのプラズマを生成する工程と、
    前記フォトレジストマスクを除去する前に、
    (a)RFプラズマソース電力を前記チャンバに結合し、一方で、RFプラズマバイアス電力を前記チャンバに実質的に結合しないことにより、ポリマー材料を含む種類の残渣を、前記チャンバの天井を含むチャンバ表面から除去し、前記残渣が前記チャンバ表面から除去されるまで、水素含有ガスを前記チャンバに導入し、
    (b)RFプラズマバイアス電力を前記チャンバに結合し、一方で、RFプラズマソース電力を前記チャンバに実質的に結合しないことにより、前記ポリマー層を、前記フォトレジストマスクの前記表面から除去し、前記ポリマー層が、前記フォトレジストマスクの表面から除去されるまで、酸素及び一酸化炭素を含むプロセスガスをチャンバに導入する工程と、
    前記ワークピースの前記フォトレジストをストリッピングオフする工程とを含む方法。
  2. 残渣をチャンバ表面から除去する工程において、前記水素含有ガスがアンモニアである請求項1記載の方法。
  3. 前記エッチング工程及び残渣をチャンバ表面から除去する工程において、RFプラズマソース電力を前記チャンバに結合する工程が、前記ワークピースを覆う前記チャンバの天井電極を通して、RF電力を容量結合する工程を含む請求項1記載の方法。
  4. 前記エッチング工程及び前記ポリマー層を前記フォトレジストマスクから除去する工程において、RFプラズマバイアス電力を印加する工程が、HF及びLF電力のうち少なくとも1つを、前記ワークピースに結合する工程を含む請求項3記載の方法。
  5. 前記RFプラズマソース電力が、約50MHz〜300MHzのVHF周波数である請求項3記載の方法。
  6. 前記RFプラズマソース電力が約162MHzである請求項5記載の方法。
  7. 前記RFプラズマバイアス電力が、約13.56MHzのHFコンポーネントと、約2MHzのLFコンポーネントとを含む請求項4記載の方法。
  8. 前記フォトレジストをストリッピングする工程が、RFプラズマソース電力とRFプラズマバイアス電力を、前記チャンバに結合し、前記レジストが前記ワークピースから除去されるまで、水素含有ガスを前記チャンバに導入する工程を含む請求項1記載の方法。
  9. 前記フォトレジストをストリッピングする工程の前記水素含有ガスが、アンモニアである請求項8記載の方法。
  10. チャンバ表面から残渣を除去する工程において、前記エッチング工程により形成された前記ワークピースにおける開口部の下部に、プラズマイオンが指向されないよう、前記RFプラズマバイアス電力が十分に低いレベルである請求項1記載の方法。
  11. 前記十分に低いレベルがゼロである請求項10記載の方法。
  12. 前記ポリマー層を、前記フォトレジストマスクから除去する工程において、前記チャンバにおける酸素種が解離しないよう、前記RFプラズマソース電力が十分に小さい大きさである請求項1記載の方法。
  13. 前記十分に小さい大きさがゼロである請求項12記載の方法。
  14. 残渣をチャンバ表面から除去する工程が、約10mTの低チャンバ圧及び約300sccmの前記窒素含有プロセスガスの高フローレートを維持する工程を含む請求項1記載の方法。
  15. 前記ポリマー層を前記フォトレジストから除去する工程が、約5mTの低チャンバ圧及び夫々約100sccmと50sccmの酸素と一酸化炭素のフローレートを維持する工程を含む請求項1記載の方法。
  16. 前記低誘電率薄膜が、前記ワークピースの他の薄膜層の下にある拡散バリア層であり、前記プロセスが、前記拡散バリア層が露出した際に、前記エッチング工程を停止する工程を含む請求項1記載の方法。
  17. 前記他の薄膜層が、多孔性オルガノシリケートガラスを含む種類の低誘電率材料を含む請求項16記載の方法。
  18. 前記拡散バリア層が、前記ワークピースの金属線を覆い、前記拡散バリア層が、窒素ドープ炭化ケイ素を含む種類の前記金属線からの材料の拡散をブロックすることのできる低誘電率材料を含む請求項17記載の方法。
  19. 重合エッチングプロセスガスを用いて、ワークピース上のフォトレジストマスクにプラズマエッチング工程を実施するプラズマエッチング方法であって、前記重合エッチングプロセスガスは、前記エッチング工程中に前記フォトレジストマスクの表面にポリマー層として堆積するプラズマ重合種を生成するものであり、前記エッチング工程後及び前記フォトレジストマスク除去前に、
    (a)RFプラズマソース電力を前記チャンバに結合し、一方で、RFプラズマバイアス電力を前記チャンバに実質的に結合しないことにより、ポリマー材料を含む種類の残渣を、前記チャンバの天井を含むチャンバ表面から除去し、前記残渣が前記チャンバ表面から除去されるまで、水素含有ガスを前記チャンバに導入し、
    (b)RFプラズマバイアス電力を前記チャンバに結合し、一方で、RFプラズマソース電力を前記チャンバに実質的に結合しないことにより、前記ポリマー層を、前記フォトレジストマスクの前記表面から除去し、前記ポリマー層が、前記フォトレジストマスクの表面から除去されるまで、酸素及び一酸化炭素を含むプロセスガスをチャンバに導入する工程とを含む方法。
JP2009501524A 2006-03-24 2007-03-19 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス Expired - Fee Related JP4825911B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/388,363 2006-03-24
US11/388,363 US7244313B1 (en) 2006-03-24 2006-03-24 Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
PCT/US2007/006955 WO2007111893A2 (en) 2006-03-24 2007-03-19 Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps

Publications (3)

Publication Number Publication Date
JP2009530861A JP2009530861A (ja) 2009-08-27
JP2009530861A5 JP2009530861A5 (ja) 2011-08-11
JP4825911B2 true JP4825911B2 (ja) 2011-11-30

Family

ID=38235554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501524A Expired - Fee Related JP4825911B2 (ja) 2006-03-24 2007-03-19 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス

Country Status (6)

Country Link
US (1) US7244313B1 (ja)
EP (1) EP1999784A4 (ja)
JP (1) JP4825911B2 (ja)
KR (1) KR101032831B1 (ja)
CN (1) CN101448580B (ja)
WO (1) WO2007111893A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510976B2 (en) * 2006-04-21 2009-03-31 Applied Materials, Inc. Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity
CN102097360B (zh) * 2009-12-10 2016-08-03 中芯国际集成电路制造(上海)有限公司 刻蚀连接孔的方法
CN102125921B (zh) * 2010-01-20 2012-09-05 常州瑞择微电子科技有限公司 一种光掩模在清洗过程中的传输方法
JP5600447B2 (ja) * 2010-03-05 2014-10-01 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US9318341B2 (en) 2010-12-20 2016-04-19 Applied Materials, Inc. Methods for etching a substrate
US9190316B2 (en) * 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
CN104882389B (zh) * 2014-02-28 2017-12-26 无锡华润上华科技有限公司 一种半导体器件量测方法
CN105152795B (zh) * 2015-10-23 2018-11-06 武汉工程大学 共混改性二氧化硅乳液包膜磷酸二铵缓释复合肥及其制备方法
CN106356415B (zh) * 2016-12-02 2018-06-29 武汉新芯集成电路制造有限公司 背面金属格栅的制作方法
KR102307233B1 (ko) * 2017-08-01 2021-09-30 어플라이드 머티어리얼스, 인코포레이티드 금속 산화물 후처리를 위한 방법들
US10872761B2 (en) 2018-06-25 2020-12-22 Mattson Technology Inc. Post etch defluorination process
CN113031409A (zh) * 2021-03-03 2021-06-25 苏州子山半导体科技有限公司 一种氧化钒热成像芯片制造中的聚酰亚胺光刻胶去除方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059911A (ja) * 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003100718A (ja) * 2001-09-26 2003-04-04 Tokyo Electron Ltd エッチング方法
JP2003264170A (ja) * 2002-01-07 2003-09-19 Tokyo Electron Ltd プラズマ処理方法
JP2004071774A (ja) * 2002-08-05 2004-03-04 Tokyo Electron Ltd マルチチャンバシステムを用いたプラズマ処理方法
JP2006049908A (ja) * 2004-08-03 2006-02-16 Samsung Electronics Co Ltd 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法
JP2007511099A (ja) * 2003-11-12 2007-04-26 ラム リサーチ コーポレーション フォトレジストストリッピングの間のバリヤー物質損失の最小化

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051505A (en) 1998-03-05 2000-04-18 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming metal-fluoropolymer residue free vias through silicon containing dielectric layers
US6548230B1 (en) * 1998-09-18 2003-04-15 Taiwan Semiconductor Manufacturing Co., Ltd Method for in-situ removal of photoresist and sidewall polymer
US6468599B1 (en) * 1998-12-25 2002-10-22 International Business Machines Corporation Method for removing organic compound by ultraviolet radiation
US6528751B1 (en) 2000-03-17 2003-03-04 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6806038B2 (en) * 2002-07-08 2004-10-19 Lsi Logic Corporation Plasma passivation
US7638440B2 (en) 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
US8349128B2 (en) * 2004-06-30 2013-01-08 Applied Materials, Inc. Method and apparatus for stable plasma processing
KR100704470B1 (ko) 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US7288488B2 (en) * 2005-05-10 2007-10-30 Lam Research Corporation Method for resist strip in presence of regular low k and/or porous low k dielectric materials
US8404594B2 (en) 2005-05-27 2013-03-26 Freescale Semiconductor, Inc. Reverse ALD

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059911A (ja) * 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003100718A (ja) * 2001-09-26 2003-04-04 Tokyo Electron Ltd エッチング方法
JP2003264170A (ja) * 2002-01-07 2003-09-19 Tokyo Electron Ltd プラズマ処理方法
JP2004071774A (ja) * 2002-08-05 2004-03-04 Tokyo Electron Ltd マルチチャンバシステムを用いたプラズマ処理方法
JP2007511099A (ja) * 2003-11-12 2007-04-26 ラム リサーチ コーポレーション フォトレジストストリッピングの間のバリヤー物質損失の最小化
JP2006049908A (ja) * 2004-08-03 2006-02-16 Samsung Electronics Co Ltd 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法

Also Published As

Publication number Publication date
JP2009530861A (ja) 2009-08-27
WO2007111893A3 (en) 2009-01-08
WO2007111893A2 (en) 2007-10-04
CN101448580A (zh) 2009-06-03
CN101448580B (zh) 2011-02-23
US7244313B1 (en) 2007-07-17
EP1999784A2 (en) 2008-12-10
KR20090026253A (ko) 2009-03-12
KR101032831B1 (ko) 2011-05-06
EP1999784A4 (en) 2010-05-19

Similar Documents

Publication Publication Date Title
JP4825911B2 (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
US7585777B1 (en) Photoresist strip method for low-k dielectrics
US7807579B2 (en) Hydrogen ashing enhanced with water vapor and diluent gas
TWI600083B (zh) Plasma etching method
US20210134604A1 (en) Etching method
US8591661B2 (en) Low damage photoresist strip method for low-K dielectrics
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
KR100778260B1 (ko) 수소로 포토레지스트를 포스트 에칭 박리하기 위한 프로세스
US7432209B2 (en) Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material
US8664124B2 (en) Method for etching organic hardmasks
US20100327413A1 (en) Hardmask open and etch profile control with hardmask open
US20070026677A1 (en) Method for plasma etching performance enhancement
US7510976B2 (en) Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity
KR102083680B1 (ko) 유기 하드마스크들을 에칭하는 방법
US6967171B2 (en) Insulation film etching method
JP4911936B2 (ja) プラズマアッシング方法
JP2005101289A (ja) プラズマアッシング方法
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US20030153193A1 (en) Etching method
US20070218699A1 (en) Plasma etching method and computer-readable storage medium
US11881410B2 (en) Substrate processing apparatus and plasma processing apparatus
JP2001035834A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110619

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees