JP2005101289A - プラズマアッシング方法 - Google Patents

プラズマアッシング方法 Download PDF

Info

Publication number
JP2005101289A
JP2005101289A JP2003333315A JP2003333315A JP2005101289A JP 2005101289 A JP2005101289 A JP 2005101289A JP 2003333315 A JP2003333315 A JP 2003333315A JP 2003333315 A JP2003333315 A JP 2003333315A JP 2005101289 A JP2005101289 A JP 2005101289A
Authority
JP
Japan
Prior art keywords
gas
film
ashing
chamber
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003333315A
Other languages
English (en)
Other versions
JP4558296B2 (ja
Inventor
Kazuhiro Kubota
和宏 久保田
Yoshiki Igarashi
義樹 五十嵐
Shigeru Tawara
慈 田原
Susumu Okamoto
晋 岡本
Toshihiko Shindo
俊彦 進藤
Yoshinobu Oya
欣伸 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003333315A priority Critical patent/JP4558296B2/ja
Priority to US10/948,241 priority patent/US20050106875A1/en
Publication of JP2005101289A publication Critical patent/JP2005101289A/ja
Application granted granted Critical
Publication of JP4558296B2 publication Critical patent/JP4558296B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3342Resist stripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 被処理体が備えるLow−k膜にダメージを与えることなく,被処理体上のレジスト膜をアッシング除去する。
【解決手段】 チャンバ102内に発生するOラジカルは,Low−k膜を変質させ,Low−k膜の誘電率(k値)を上昇させてしまう。チャンバ102内の圧力を低下させ,Oガスと不活性ガス(特に,Arガス,Nガス)の混合ガスを処理ガスとして採用することによって,チャンバ内のOラジカル密度が小さくなる。この結果,プラズマアッシング工程においてLow−k膜の膜質を良好な状態に保つことが可能となる。
【選択図】 図5

Description

本発明は,プラズマアッシング方法に関する。
例えば,半導体製造プロセスにおいては,半導体ウェハ(以下,「ウェハ」という)などの被処理体の表面に形成したレジスト膜を除去する処理が行われる。従来,このレジスト膜除去にあたっては,処理容器内のウェハを加熱すると共に,この処理容器内に例えばO2(酸素)ガスを導入し,このO2をプラズマ化した際に生ずるO(酸素)ラジカルなどの活性種でレジスト膜をアッシング除去する方法(プラズマアッシング方法)が用いられている。
プラズマエッチング処理とプラズマアッシング処理を同じ処理容器内において連続的に行うことによって,被処理体を他の処理容器に移送する時間が省略され,全体の処理時間の短縮が可能となる。
ところが,例えばフッ素含有処理ガスを用いてプラズマエッチング処理を行うと,処理容器の内壁にフッ素ポリマが堆積するおそれがある。この状態でアッシング処理を連続して行うと,処理容器の内壁に堆積したフッ素ポリマが再解離し,被処理体上の膜がエッチングされる現象(メモリエフェクト)が起こり得る。このメモリエフェクトは,半導体の性能に悪影響を及ぼすものである。
従来,このメモリエフェクトの発生を抑制するために,アッシング処理を2ステップに分けて実施する方法が採られていた。まず,第1ステップでは,被処理体にバイアス電圧を印加せずに処理容器内にプラズマを発生させ,これによって処理容器の内壁に堆積しているフッ素ポリマの除去を行う。次に,第2ステップにおいて,被処理体にバイアス電圧を印加させて,被処理体上のレジスト膜を除去する。このような2ステップを踏んでレジスト膜を除去する処理は,「ハイブリッド・アッシング(Hybrid Ashing)」と称される。ハイブリッド・アッシングについては,例えば下記の特許文献1〜5に開示されている。
特開平11−145111号公報 特開2000−183040号公報 特開平6−45292号公報 特開平10−209118号公報 特開2001−176859号公報
しかしながら,被処理体に低誘電率膜(Low−k膜)が含まれており,特にこのLow−k膜が露出している場合,単純にハイブリッド・アッシングを行うと,このLow−k膜に対してダメージが及ぶおそれがある。具体的には,アッシング処理において処理容器中に発生したOラジカルがLow−k膜を変質させ,結果的にLow−k膜の誘電率(k値)が上昇してしまう。また,ハイブリッド・アッシングの第1ステップにおいて,処理容器の内壁に堆積しているフッ素ポリマが除去される際に,このフッ素の一部が再解離して,Low−k膜に打ち込まれる可能性がある。この場合もLow−k膜の誘電率が上昇するおそれがある。
Low−k膜の誘電率が上昇すると,例えば,このLow−k膜によって絶縁されているCu配線間の静電容量が増加し,信号の伝播速度が低下してしまう。この現象は,半導体装置の動作速度の低下に繋がるものである。
また,Low−k膜を含む被処理体に対して,従来どおりのハイブリッド・アッシングを行うと,Low−k膜の下地膜(例えば,エッチングストップ膜)にまでダメージが及ぶおそれがある。具体的には,レジスト膜のアッシング中に下地膜が削れてしまう。
本発明は,このような問題に鑑みてなされたもので,その目的は,被処理体が備える低誘電率膜およびこの低誘電率膜の下地膜にダメージを与えることなく,被処理体上のレジスト膜を効率よくアッシング除去することが可能な,新規かつ改良されたプラズマアッシング方法を提供することにある。
上記課題を解決するために,本発明の第1の観点によれば,処理容器内において,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングした後に,処理容器内において,レジスト膜を除去する被処理体のプラズマアッシング方法が提供される。そして,この方法は,処理室内の圧力を20mTorr以下に調整し,少なくともOガスを含む第1処理ガスを用いて,処理容器の内壁の堆積物を除去する第1アッシング工程と,少なくともOガスを含む第2処理ガスを用いて,レジスト膜を除去する第2アッシング工程とを有することを特徴としている。この方法によれば,第1アッシング工程において,処理容器の内壁から堆積物が除去されるため,続く第2アッシング工程において堆積物が再解離して被処理体,特に低誘電率膜にダメージを与えることがなくなる。また,第1アッシング工程において,処理容器内の圧力が20mTorr(約2.67Pa)以下(または未満)に調整されているため,処理容器内におけるOラジカルの密度が小さくなり,この結果,低誘電率膜の膜質劣化が防止される。
また,第2アッシング工程においても,処理室内の圧力を20mTorr以下に調整すれば,処理容器内におけるOラジカルの密度が小さくなり,低誘電率膜の膜質がより良好な状態に保たれる。
第1処理ガスは少なくとも,Oガスと第1不活性ガス(例えば,Arガス,Nガス,Heガス,またはXeガス)を含むことが好ましい。これによって,第1アッシング工程において,処理容器内に発生するOラジカルの量を抑制することができる。また,第1処理ガスに含まれる第1不活性ガスの流量を,Oガスと第1不活性ガスの合計流量に対して50〜90%の範囲に調整すれば,第1アッシング工程におけるOラジカルの発生抑制効果がさらに向上する。
第2アッシング工程においても,処理容器内に発生するOラジカルの量を抑制するためには,第2処理ガスは少なくとも,Oガスと第2不活性ガス(例えば,Arガス,Nガス,Heガス,またはXeガス)を含むことが好ましい。また,第2処理ガスに含まれる第2不活性ガスの流量を,Oガスと第2不活性ガスの合計流量に対して50〜90%の範囲に調整すれば,第2アッシング工程におけるOラジカルの発生抑制効果がさらに向上する。
上記課題を解決するために,本発明の第2の観点によれば,処理容器内において,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングした後に,処理容器内において,レジスト膜を除去する,被処理体のプラズマアッシング方法が提供される。そして,この方法は,少なくともOガスと第1不活性ガスを含む第1処理ガスを用いて,処理容器の内壁の堆積物を除去する第1アッシング工程と,少なくともOガスと第2不活性ガスを含む第2処理ガスを用いて,レジスト膜を除去する第2アッシング工程とを有することを特徴としている。この方法によれば,第1アッシング工程において,処理容器の内壁から堆積物が除去されるため,続く第2アッシング工程において堆積物が再解離して被処理体,特に低誘電率膜にダメージを与えることがなくなる。また,第1アッシング工程において,少なくともOガスと第1不活性ガスを含む第1処理ガスが用いられ,第2アッシング工程において,少なくともOガスと第2不活性ガスを含む第2処理ガスが用いられるため,第1アッシング工程および第2アッシング工程ともに,処理容器内におけるOラジカルの密度が小さくなり,この結果,低誘電率膜の膜質劣化が防止される。
第1アッシング工程において,被処理体には電力が印加されないか,あるいは被処理体に印加される電力を0.19W/cm以下にとどめることが好ましい。これによって,被処理体にダメージを与えることなく,処理容器の内壁から堆積物を効率よく除去することが可能となる。これに対して,第2アッシング工程においては,被処理体には0.19W/cm以上の電力が印加されることが好ましい。低誘電率膜の膜質を良好な状態に維持しつつ,レジスト膜を比較的高いアッシングレートで除去することが可能となる。
上記課題を解決するために,本発明の第3の観点によれば,処理容器内において,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングした後に,処理容器内において,レジスト膜を除去する,被処理体のプラズマアッシング方法が提供される。そして,この方法は,処理室内の圧力を20mTorr以下に調整し,少なくともOガスを含む処理ガスを用いて,レジスト膜を除去するアッシング工程を有することを特徴としている。この方法によれば,例えば,Si,O,C,およびHを含む材料から成る低誘電率膜と,その下地膜にダメージを与えることなくレジスト膜を除去することが可能となる。特に,処理室内の圧力を3〜20mTorrの範囲に調整すれば,より高い効果が得られる。
処理ガスは,O単ガスであってもよく,また,Oガスと不活性ガスを含む混合ガスであってもよい。いずれの処理ガスを用いても,アッシング工程における低誘電率膜の膜質劣化と低誘電率膜の下地膜の削失が防止される。処理ガスに含まれる不活性ガスの流量は,Oガスと不活性ガスの合計流量に対して,75〜87.5%の範囲であることが好ましい。また,不活性ガスとして,低誘電率膜とその下地膜の保護機能および入手性の高さから,HeガスまたはArガスを採用することが好ましい。
レジスト膜に対するアッシング処理(アッシング工程)を,第1アッシング工程と,当該第1アッシング工程の後に行われる第2アッシング工程とに分けて行うことが好ましい。そして,アッシング処理に用いられる処理装置が,被処理体が載置される電極に対して,第1周波数(例えば,100MHz)を有する第1電力と,当該第1周波数よりも低い第2周波数(例えば,3.2MHz)を有する第2電力を同時に印加することが可能なタイプである場合,第1アッシング工程において,少なくとも,第1電力レベルに調整された第1電力を電極に印加して,第2アッシング工程において,少なくとも,第1電力レベルよりも高い第2電力レベルに調整された第1電力を電極に印加することが好ましい。この方法を採用することによって,従来,アッシング処理中に低誘電率膜とその下地膜に及んでいたダメージが抑制される。
第1電力レベルに調整された第1電力によって,電極には0.18〜0.44W/cmの電力が印加され,第2電力レベルに調整された第1電力によって,電極には0.88〜2.20W/cmの電力が印加されることが好ましい。
第1アッシング工程と第2アッシング工程において,第2電力を電極に印加しないようにしてもよい。この場合,第1アッシング工程と第2アッシング工程において,電極には第1電力のみが印加されることになる。
また,第1アッシング工程において,第2電力を電極に印加せず,第2アッシング工程において,第2電力(例えば,0.44W/cm以下)を電極に印加するようにしてもよい。
また,第1アッシング工程において,第3電力レベルに調整された第2電力(0.18W/cm以下)を電極に印加して,第2アッシング工程において,第3電力レベルよりも高い第4電力レベルに調整された第2電力(0.44W/cm以下)を電極に印加するようにしてもよい。
処理ガスの流量についても,第1アッシング工程と第2アッシング工程では個別に制御することが好ましい。例えば,第1アッシング工程では,処理ガスの流量を100〜800sccmに調整し,第2アッシング工程では,処理ガスの流量を100〜800sccmに調整する。
本発明によれば,処理容器内におけるOラジカルの発生量が抑制される。この結果,被処理体に含まれる低誘電率膜の劣化が防止される。しかも,本発明によれば,レジスト膜のアッシングレートも適切なレベルに維持される。
以下に添付図面を参照しながら,本発明の好適な実施の形態について詳細に説明する。なお,本明細書および図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
(第1の実施の形態)
(プラズマ処理装置)
第1の実施の形態にかかるプラズマ処理装置の一例として,平行平板型のプラズマ処理装置101の概略構成を図1に示す。
このプラズマ処理装置101は,例えば表面が陽極酸化処理(アルマイト処理)されたアルミニウムから成る円筒形状に成形されたチャンバ(処理容器)102を有しており,このチャンバ102は接地されている。チャンバ102内の底部にはセラミックなどの絶縁板103を介して,被処理体としての半導体ウェハ(以下,「ウェハ」という)Wを載置するための略円柱状のサセプタ支持台104が設けられている。このサセプタ支持台104の上には,下部電極を構成するサセプタ105が設けられている。このサセプタ105にはハイパスフィルタ(HPF)106が接続されている。
サセプタ支持台104の内部には,温度調節媒体室107が設けられている。そして,導入管108を介して温度調節媒体室107に温度調節媒体が導入,循環され,排出管109から排出される。このような温度調節媒体の循環により,サセプタ105を所望の温度に調整できる。
サセプタ105は,その上側中央部が凸状の円板状に成形され,その上にウェハWと略同形の静電チャック111が設けられている。静電チャック111は,絶縁材の間に電極112が介在された構成となっている。静電チャック111は,電極112に接続された直流電源113から例えば1.5kVの直流電圧が印加される。これによって,ウェハWが静電チャック111に静電吸着される。
そして,絶縁板103,サセプタ支持台104,サセプタ105,および静電チャック111には,被処理体であるウェハWの裏面に伝熱媒体(例えばHeガスなどのバックサイドガス)を供給するためのガス通路114が形成されている。この伝熱媒体を介してサセプタ105とウェハWとの間の熱伝達がなされ,ウェハWが所定の温度に維持される。
サセプタ105の上端周縁部には,静電チャック111上に載置されたウェハWを囲むように,環状のフォーカスリング115が配置されている。このフォーカスリング115は,セラミックスもしくは石英などの絶縁性材料,または導電性材料によって構成されている。フォーカスリング115が配置されることによって,エッチングの均一性が向上する。
また,サセプタ105の上方には,このサセプタ105と平行に対向して上部電極121が設けられている。この上部電極121は,絶縁材122を介して,チャンバ102の内部に支持されている。上部電極121は,サセプタ105との対向面を構成し多数の吐出孔123を有する電極板124と,この電極板124を支持する電極支持体125とによって構成されている。電極板124は,絶縁性材料または導電性材料によって形成される。本実施の形態においては,電極板124の構成材料としてシリコンが用いられている。電極支持体125は例えば表面がアルマイト処理されたアルミニウムなどの導電性材料から成る。なお,サセプタ105と上部電極121との間隔は,調節可能とされている。
上部電極121における電極支持体125の中央には,ガス導入口126が設けられている。このガス導入口126には,ガス供給管127が接続されている。さらにこのガス供給管127には,バルブ128およびマスフローコントローラ129を介して,処理ガス供給源130が接続されている。
この処理ガス供給源130から,プラズマエッチングのためのエッチングガスが供給されるようになっている。なお,図1には,ガス供給管127,バルブ128,マスフローコントローラ129,および処理ガス供給源130等から成る処理ガス供給系を1つのみ示しているが,プラズマ処理装置101は,複数の処理ガス供給系を備えている。例えば,CF,O,N,CHF,Ar,He,およびXe等の処理ガスが,それぞれ独立に流量制御され,チャンバ102内に供給される。
チャンバ102の底部には排気管131が接続されており,この排気管131には排気装置135が接続されている。排気装置135は,ターボ分子ポンプなどの真空ポンプを備えており,チャンバ102内を所定の減圧雰囲気(例えば0.67Pa以下)に調整する。また,チャンバ102の側壁にはゲートバルブ13が設けられている。このゲートバルブ132が開くことによって,チャンバ102内へのウェハWの搬入,および,チャンバ102内からのウェハWの搬出が可能となる。なお,ウェハWの搬送には例えば,ウェハカセットが用いられる。
上部電極121には,第1の高周波電源140が接続されており,その給電線には第1の整合器141が介挿されている。また,上部電極121にはローパスフィルタ(LPF)142が接続されている。この第1の高周波電源140は,50〜150MHzの範囲の周波数を有する電力を出力することが可能である。このように高い周波数の電力を上部電極121に印加することにより,チャンバ102内に好ましい解離状態でかつ高密度のプラズマを形成することができ,従来と比べて低圧条件下のプラズマ処理が可能となる。第1の高周波電源140の出力電力の周波数は,50〜80MHzが好ましく,典型的には図示した60MHzまたはその近傍の周波数が使われる。
下部電極としてのサセプタ105には,第2の高周波電源150が接続されており,その給電線には第2の整合器151が介挿されている。この第2の高周波電源150は数百kHz〜十数MHzの範囲の周波数を有する電力を出力することが可能である。このような範囲の周波数の電力をサセプタ105に印加することにより,被処理体であるウェハWに対してダメージを与えることなく適切なイオン作用を与えることができる。第2の高周波電源150の出力電力の周波数は,典型的には図示した2MHz,3.2MHz,または13.56MHz等が使われる。本実施の形態においては,2MHzとした。
(被処理体の膜構造)
次に,図1に示したプラズマ処理装置101によって,エッチング処理およびアッシング処理される被処理体の2つの例を図2および図3を参照しながら説明する。
図2に示した第1の例としての被処理体200は,順次積層されたエッチングストップ膜210,低誘電率膜(以下,「Low−k膜」という)208,反射防止膜(BARC:Bottom Anti-Reflective Coat)204,およびフォトレジスト膜202を備えている。なお,図2には示していないが,エッチングストップ層210の下部には,例えばCu(銅)配線層などの金属層,各種半導体層,およびシリコン基板が存在する。
フォトレジスト膜202を構成するレジスト材は,例えば,KrF光(波長248nm)に感光するタイプのもので,その膜厚は400nmである。そして,予めフォトリソグラフィ工程において直径200nmの円形ホールがパターニングされている。
反射防止膜204は,フォトレジスト膜202をKrF光で露光する際に,下地層からの反射光を抑制する働きをする。これによって,より微細なパターニングが可能となる。なお,ここでの反射防止膜204の膜厚は60nmである。
Low−k膜208を構成する低誘電率材料としては,シロキサン系(Si−O−Si)のHSQ(Hydrogen-SilsesQuioxane)やMSQ(Methyl-hydrogen-SilsesQuioxane)等がある。また,このシロキサン系以外にも有機系の材料が採用される場合がある。本実施の形態においては,MSQの中からBlack
Diamond(登録商標)またはCoral(登録商標)をLow−k膜208の構成材料として採用している。なお,ここでのLow−k膜208の膜厚は1000nmである。
エッチングストップ層210は,例えば,SiC材によって形成されており,その膜厚は80μmである。このエッチングストップ膜210が備えられていることによって,フォトレジスト膜202をマスクとして用いて,Low−k膜208をエッチングしたときに,エッチングストップ膜210の下部の層(例えば金属層)に対してエッチング処理の影響が及ばなくなる。
図2に示した被処理体200に対して,図1に示したプラズマ処理装置101を用いてプラズマエッチング処理を施すことによって,反射防止膜204およびLow−k膜208がエッチング除去され,結果的にLow−k膜208に直径200nmのビア(Via)ホールが形成される。このときのプロセス条件については後述する。
図3に示した第2の例としての被処理体300は,順次積層されたエッチングストップ膜310,Low−k膜308,シリコン酸化膜306,反射防止膜304,およびフォトレジスト膜302を備えている。なお,図3には示していないが,エッチングストップ層310の下部には,例えばCu(銅)配線層などの金属層,各種半導体層,およびシリコン基板が存在する。
フォトレジスト膜302を構成するレジスト材は,例えば,ArF光(波長193nm)に感光するタイプのもので,その膜厚は370nmである。そして,予めフォトリソグラフィ工程において,線幅と線間幅が共に140nmのいわゆるライン・アンド・スペース・パターンがパターニングされている。
反射防止膜304は,フォトレジスト膜302をKrF光で露光する際に,下地層からの反射光を抑制する働きをする。これによって,より微細なパターニングが可能となる。なお,ここでの反射防止膜304の膜厚は90nmである。
シリコン酸化膜306は,膜厚100nmで形成されている。
Low−k膜308を構成する低誘電率材料としては,上述のLow−k膜208と同様に,シロキサン系のHSQやMSQ等がある。本実施の形態においては,MSQの中のBlack Diamond(登録商標)またはCoral(登録商標)をLow−k膜308の構成材料として採用している。なお,ここでのLow−k膜308の膜厚は300nmである。
エッチングストップ層310は,例えば,SiC材によって形成されており,その膜厚は50μmである。このエッチングストップ膜310が備えられていることによって,フォトレジスト膜302をマスクとして用いて,Low−k膜308をエッチングしたときに,エッチングストップ膜310の下部の層(例えば金属層)に対してエッチング処理の影響が及ばなくなる。
図3に示した被処理体300に対して,図1に示したプラズマ処理装置101を用いてプラズマエッチング処理を施すことによって,反射防止膜304,シリコン酸化膜306,およびLow−k膜308がエッチング除去され,結果的にLow−k膜308に,線幅と線間幅が共に140nmのいわゆるライン・アンド・スペース(トレンチ(溝))が形成される。
(プラズマ処理におけるプロセス条件)
ここで,代表的に,図2に示した被処理体200に対するプラズマ処理装置101を用いたプラズマエッチング処理およびプラズマアッシング処理について説明する。
まず,パターニングされたフォトレジスト膜202をマスクとして用いて,反射防止膜204のエッチングを行う(第1エッチング工程)。この第1エッチング工程を行う際のプロセス条件としては,例えば,チャンバ102内の圧力を50mTorrに調整し,上部電極121に印加する高周波電力を1000W,サセプタ105に印加する高周波電力を100Wとする。また,処理ガスとして,CFを用いる。
次に,パターニングされたフォトレジスト膜202をマスクとして用いて,Low−k膜208のエッチングを行う(第2エッチング工程)。この第2エッチング工程を行う際のプロセス条件としては,例えば,チャンバ102内の圧力を50mTorrに調整し,上部電極121に印加する高周波電力を1200W,サセプタ105に印加する高周波電力を1700Wとする。また,処理ガスとして,CHF,CF,Ar,N,およびOの混合ガスを用いる。
次いで,第2エッチング工程においてLow−k膜208に形成されたビアホールの底部にLow−k材が残らないように,いわゆるオーバーエッチング工程(第3エッチング工程)を実施する。この第3エッチング工程を行う際のプロセス条件としては,例えば,チャンバ102内の圧力を75mTorrに調整し,上部電極121に印加する高周波電力を1200W,サセプタ105に印加する高周波電力を1200Wとする。また,処理ガスとして,C,Ar,およびNの混合ガスを用いる。
以上の第1〜3エッチング工程を実施することによって,Low−k膜208にビアホールが形成される。
続いて,同一のチャンバ102内において,被処理体200に対して,フォトレジスト膜202の除去を目的としたプラズマアッシング処理が施される。
ところで,被処理体200に対する上記の第1〜3のプラズマエッチング処理が行われると,処理ガスに含まれているF(フッ素)がチャンバ102の内壁に付着し,徐々にフッ素ポリマとして堆積していく。この状態から,単にフォトレジスト膜202の除去のみを目的としたプラズマアッシング処理を行うと,チャンバ102の内壁に堆積したフッ素ポリマが再解離し,例えばLow−k膜208がエッチングされてしまう。
そこで,本実施の形態にかかるプラズマアッシング処理は,主にチャンバ102の内壁に堆積したフッ素ポリマを除去する第1アッシング工程と,フォトレジスト膜202を除去する第2アッシング工程とに分けて実施される。まず,第1アッシング工程を実施することによって,被処理体200に影響を与えることなくチャンバ102の内壁に堆積したフッ素ポリマが除去される。したがって,続く第2アッシング工程において,フッ素ポリマが再解離して,Low−k膜208がエッチングされることはなくなる。
しかも,本実施の形態にかかるプラズマアッシング処理方法によれば,第1アッシング工程および第2アッシング工程における各プロセス条件が適切に制御されるため,Low−k膜208の膜質の劣化(例えば,誘電率の上昇)が防止される。ここで,本実施の形態にかかるプラズマアッシング処理方法に適用されるプロセス条件の一例を示す。
第1アッシング工程を行う際のプロセス条件としては,例えば,チャンバ102内の圧力を20mTorr,上部電極121とサセプタ105との間隔を40mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とする。また,処理ガス(第1処理ガス)として,Ar(第1不活性ガス)とOの混合ガスを用い,Ar/Oのガス流量比(Arのガス流量/Oのガス流量)を450sccm/50sccmとする。そして,この第1アッシング工程の時間は,45secとする。
第2アッシング工程を行う際のプロセス条件としては,例えば,チャンバ102内の圧力を10mTorr,上部電極121とサセプタ105との間隔を55mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を200Wとする。また,処理ガス(第2処理ガス)として,N(第2不活性ガス)とOの混合ガスを用い,N/Oのガス流量比(Nのガス流量/Oのガス流量)を60sccm/60sccmとする。さらに,被処理体200の裏面冷却ガス圧力をセンタ部10Torr,エッジ部35Torrとする。また,チャンバ102内の設定温度については,上部電極を60℃,下部電極を50℃,側壁部を20℃とする。そして,この第2アッシング工程の時間は,26secとする。
なお,第1〜3エッチング工程および第1,2アッシング工程の切り替わり期間において,上部電極121とサセプタ105にそれぞれ高周波電力を供給する第1の高周波電源140と第2の高周波電源150は,一旦オフ状態とされる。一方で,第2アッシング工程におけるチャンバ102内の圧力は10mTorrと低く,このままではチャンバ102内に安定的にプラズマを点火させることができない。そこで,第1アッシング工程と第2アッシング工程の間に,チャンバ102内の圧力を一時的に例えば30mTorrとするプラズマ点火工程を3sec間実施する。このプラズマ点火工程を実施することによって,プラズマを確実に点火させ,その後,第2アッシング工程においてチャンバ102内の圧力を低く調整することが可能となる。
上述のように,Low−k膜208の膜質を劣化させる最大の原因は,アッシング処理ガスに含まれるOがラジカル化し,このOラジカルがLow−k膜208を構成するLow−k材の組成を変化させてしまうことにある。この問題に対して,本実施の形態にかかるプラズマアッシング処理方法は,主として2つのプロセス条件を最適化することによってアッシング処理中におけるOラジカルの発生を抑制する。第一に,アッシング処理中にチャンバ102内を低圧化する。第二に,処理ガスとしてOガスと不活性ガスの混合ガスを採用する。また,Oラジカルの発生を抑制するためには,上記したように,第1アッシング工程と第2アッシング工程において,Oガスと組み合わせる不活性ガスの種類を切り替えることも有効となる。さらに,プロセス条件のその他のパラメータを最適化することによって,より一層Oラジカルの発生を抑制し,結果としてLow−k膜208の膜質を良好な状態に保つことができる。
(プラズマアッシング処理の実験)
以下,本実施の形態にかかるプラズマ処理装置101を用いて各種パラメータを変えながら図2と図3に示した被処理体200,300に対してプラズマアッシング処理を施した実験結果を参照しながら,Low−k膜208,308の膜質を良好な状態に保つために最適な(または最適範囲の)アッシングプロセス条件について説明する。
本実験においては,プラズマアッシング処理がLow−k膜に及ぼすダメージの程度を,サンプルとなる被処理体をフッ酸(HF)液に浸し,そのときのLow−k膜の浸食量を基準に判定することとした。この判定方法は,「(膜質が良好な)Low−k膜はフッ酸に溶けないが,Oラジカルによって組成が変化したLow−k膜はフッ酸に溶ける」という性質を利用したものである。この判定方法について,図4を参照しながら詳しく説明する。
図2の被処理体200に対して,プラズマエッチング処理とプラズマアッシング処理を実施して得られた被処理体を図4の矢印左側に示す。プラズマエッチング処理によって,Low−k膜208にはホールが形成され,プラズマアッシング処理によってフォトレジスト膜202が除去されている。この被処理体200をフッ酸液に浸すと,プラズマアッシング処理においてLow−k膜208にダメージが及んでいる場合には,同図矢印右側に示したように,Low−k膜208の露出側壁が溶けてしまう。この溶失量Δdは,Oラジカルによって組成が変化したLow−k膜208の範囲に対応しており,溶失量Δdが大きいほどプラズマアッシング処理がLow−k膜208に大きなダメージを与えていると言える。なお,図4中に示したように,溶失量Δdは,ホール(またはトレンチ)の開口量の変化(CD(Critical Dimensions)シフト)となって現れる。実際には,ホール(またはトレンチ)のCDシフトは,深さ方向で異なる可能性がある。本実験では,上部ホール径d1t,中間部ホール径d1m,および底部ホール径d1bを測定し,最もCDシフトが大きい位置の値を用いて,Low−k膜のダメージの程度を判定している。例えば,上部ホール径d1tが最も大きい値のときには,上記溶失量Δdは,フッ酸液に浸される前のLow−k膜208のホール径d0と,フッ酸液に浸された後のLow−k膜208の上部ホール径d1tとの差とする。
上述のように,本実施の形態にかかるプラズマアッシング処理方法は,主にチャンバ102の内壁に堆積したフッ素ポリマを除去する第1アッシング工程と,フォトレジスト膜202を除去する第2アッシング工程を有する。そこで,第1アッシング工程と第2アッシング工程それぞれについて実験を行った。
(第1アッシング工程におけるCDシフト量と各種プロセス条件との関係)
初めに,第1アッシング工程における最適なプロセス条件について図5〜図15に示した実験結果を踏まえて考察する。
まず,図2に示したビアホールを有する被処理体200(Low−k膜208はBlack Diamond(登録商標)である)を用いて,第1アッシング工程を実施した。この実験では,上部電極121とサセプタ105との間隔を40mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とした。また,処理ガスとして,Oガスを用い,その流量を500sccmとした。この条件下で,チャンバ102内の圧力を変化させてCDシフト量を測定した。この結果を図5に示す。チャンバ102内の圧力が20mTorr以下(または未満)のとき,より好ましくは10mTorr以下(または未満)のときCDシフト量が小さく抑えられることが分かる。また,チャンバ102内の圧力が20mTorr以下であっても,チャンバ102の内壁に堆積(デポ)したフッ素ポリマを除去するために要する時間も短く,第1アッシング工程の本来の目的が損なわれることはない。
次に,同じサンプルを用いて,プロセス条件を変えて第1アッシング工程を実施した。この実験では,上部電極121とサセプタ105との間隔を40〜55mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とした。また,チャンバ102内の圧力を20mTorrに調整した。この条件下で,処理ガス種を変えてCDシフト量を測定した。実験に用いた処理ガスは,Oガス(単一ガス),N/O混合ガス,Ar/O混合ガスである。なお,各処理ガスの合計流量は,120〜500sccmであり,混合ガスの場合,流量比を1:1とした。この結果を図6に示す。処理ガスとしては,Oの単一ガスよりもNガスやArガスなどの不活性ガスをOガスに混合させた方が好ましい結果が得られた。特に,Ar/O混合ガスを処理ガスとして採用することが,Low−k膜の膜質劣化を抑える上で最も効果的である。
次いで,上の実験で好ましい結果が得られたAr/O混合ガスについて,その好ましい混合比(流量比)を検討した。図7にその結果を示す。処理ガスの混合比以外のプロセス条件は,図6の結果を得た実験時と同じである。ただし,この実験ではLow−k膜208としてCoral(登録商標)を用いた。同図に示したように,Arガスの比を50%から80%まで増加(Oガスの比が減少)させていくと,CDシフト量も減少していく。そして,Arガスの流量:Oガスの流量=8:2が最も好ましい条件であることが分かる。チャンバ102の内壁に堆積(デポ)したフッ素ポリマを除去するために要する時間についても,流量比50%から80%まで短時間を維持しており,このことからもArガスの流量:Oガスの流量=8:2が最も好ましい条件と言える。
(第1アッシング工程におけるプラズマ観測結果)
続いて,Low−k膜の膜質劣化の主な要因と考えられているOラジカルの密度とチャンバ102内の圧力との関係を実験によって確認した。この実験では,上部電極121とサセプタ105との間隔を40mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とした。また,処理ガスとして,ArとOの混合ガスを用い,Ar/Oのガス流量比(Arのガス流量/Oのガス流量)を400sccm/100sccmとした。図8に示すように,チャンバ102内の圧力が20mTorr以下(または未満)のとき,Oラジカルの密度が十分に小さくなる。しかも,圧力が低下するに従って,さらにOラジカルの密度が小さくなっていくことが分かる。したがって,Low−k膜の劣化を防止するためには,防止チャンバ102内をより低圧に,具体的には20mTorr以下(または未満)に調整することが好ましいと言える。
図9は,被処理体へのイオン入射量とチャンバ102内の圧力との関係を示している。同図から明らかなように,チャンバ102内の圧力を低下させてもイオン入射量は微増するだけであり,Low−k膜の劣化には関与しないと考えられる。
次に,チャンバ102壁のシース電圧とチャンバ102内の圧力との関係,および,ウェハ上のシース電圧とチャンバ102内の圧力との関係を得るための実験を行った。チャンバ102内の圧力を低下させると,図10に示すように,チャンバ102壁のシース電圧が上昇するのに対して,図11に示すように,ウェハ上のシース電圧は低下する。この実験結果から,チャンバ102内の圧力を低下させると,ウェハに対するアッシングよりもチャンバ102の壁へのアッシングが支配的になり,Low−k膜に対してダメージが及ばなくなることが分かる。
既に,Oラジカルの密度とチャンバ102内の圧力との関係について図8を参照しながら説明したが,次に実施した実験は,Oラジカルの密度とAr/Oの流量比との関係を得るためのものである。この実験では,チャンバ102内の圧力を20mTorrに調整し,処理ガスとしてのAr/O混合ガスにおいて,合計流量を500sccmに維持しつつArガスとO混合ガスの各流量を変化させた。その他のプロセス条件は,図8の結果を得た実験と同一である。図12に示すように,Arガスの流量が増加するに従って,Oラジカルの密度が小さくなっていく。したがって,Low−k膜の劣化を防止するためには,処理ガス中に含まれるArガスの比率を大きく,具体的にはArガスの流量:Oガスの流量=400:100程度となるように調整することが好ましいと言える。
図13は,被処理体へのイオン入射量とArガスの流量との関係を示している。同図から明らかなように,Arガスの流量を増加させてもイオン入射量は微増するだけであり,Low−k膜の劣化には関与しないと考えられる。
チャンバ102壁のシース電圧とArガスの流量(Ar/Oの流量比)との関係,および,ウェハ上のシース電圧とArガスの流量(Ar/Oの流量比)との関係を得るための実験も行った。Arガスの流量を0sccm(すなわち処理ガスはOガスのみ)から400sccmまで増加させると,図14に示すようにチャンバ102壁のシース電圧が低下し,また,図15に示すようにウェハ上のシース電圧も低下する。ただし,その低下率は,前者が約30%であるのに対して後者は約50%である。すなわち,ウェハ上のシース電圧の方がより大きく低下する。この実験結果から,Arガスの流量(比)を増加させると,ウェハに対するアッシングよりもチャンバ102の壁へのアッシングが支配的になり,Low−k膜に対してダメージが及ばなくなることが分かる。以上,第1アッシング工程における最適なプロセス条件を得るための実験結果とそれぞれから把握される最適プロセス条件を示した。
(第2アッシング工程におけるCDシフト量と各種プロセス条件との関係)
次に,第2アッシング工程における最適なプロセス条件について図16〜図29に示した実験結果を踏まえて考察する。なお,以下特別な記載がない限り,第2アッシング工程の最適プロセス条件を見出すための実験は,クリーニングされたプラズマ処理装置101に,ビアホールが形成されている被処理体200またはトレンチが形成されている被処理体300をセットして実施したものである。これは,実験結果に,第1アッシング工程の影響が含まれないようにするためである。
まず,図2に示したビアホールを有する被処理体200(Low−k膜208はBlack Diamond(登録商標)である)を用いて,第2アッシング工程を実施した。この実験では,上部電極121とサセプタ105との間隔を40mmに調整し,チャンバ102内の圧力を20mTorrに調整し,上部電極121に印加する高周波電力を1000Wに調整した。また,処理ガスとして,Oガスを用い,その流量を200sccmとした。この条件下で,サセプタ105に印加する高周波電力(下部電力)を変化させてCDシフト量を測定した。この結果を図16に示す。下部電力が100〜500Wの範囲でCDシフト量が小さく抑えられることが分かる。下部電力の範囲としては300〜500Wが特に好ましい。なお,本実験で用いたウェハは200mm径であり,ウェハを囲むフォーカスリングの直径は260mmである。したがって,下部電力100〜300〜500Wは,電力密度約0.19〜0.57〜0.94W/cmに相当する。
上記のように,下部電力を100〜500Wに調整した場合のフォトレジスト膜202のアッシングレートについても実験によって確認した。ただし,この実験では,ウェハ全面にフォトレジスト材を塗布して形成したサンプル(以下,「PRブランケットサンプル」という)を用いた。図16に示したように,下部電力が100〜500Wの範囲でも,良好なアッシングレートが得られる。とりわけ,下部電極が300〜500Wの範囲ではアッシングレートが大きくなり,より好ましい。したがって,下部電力を適切に調整することによって,第2アッシング工程の本来の目的であるフォトレジスト膜の効率のよい除去と,Low−k膜の膜質維持を両立させることが可能となる。
次に,同じサンプルを用いて,プロセス条件を変えて第2アッシング工程を実施した。この実験では,上部電極121に印加する高周波電力を1000W,サセプタ105に印加する高周波電力を150Wに調整し,チャンバ102内の圧力を20mTorrに調整した。また,処理ガスとして,Oガスを用い,その流量を200sccmとした。この条件下で,上部電極121とサセプタ(下部電極)105との間隔を変えてCDシフト量を測定した。この結果を図17に示す。上部電極121とサセプタ(下部電極)105との間隔が40〜60mmの範囲で間隔が大きいほどCDシフト量が小さく抑えられることが分かる。
上記のように,上部電極121とサセプタ(下部電極)105との間隔を40〜60mmに調整した場合のフォトレジスト膜202のアッシングレートについてもPRブランケットサンプルを用いた実験によって確認した。図17に示したように,上部電極121とサセプタ(下部電極)105との間隔が40〜60mmの範囲でも,良好なアッシングレートが得られる。
次いで,同じサンプルを用いて,他のプロセス条件を変えて第2アッシング工程を実施した。この実験では,上部電極121とサセプタ105との間隔を40mmに調整し,上部電極121に印加する高周波電力を1000W,サセプタ105に印加する高周波電力を150Wとした。また,処理ガスとして,Oガスを用い,その流量を200sccmとした。この条件下で,チャンバ102内の圧力を変化させてCDシフト量を測定した。この結果を図18に示す。チャンバ102内の圧力が5〜20mTorrの範囲で,圧力が低いほどCDシフト量が小さく抑えられることが分かる。
また,上記のように,チャンバ102内の圧力が20mTorr以下に調整した場合のフォトレジスト膜202のアッシングレートについてもPRブランケットサンプルを用いた実験によって確認した。図18に示したように,チャンバ102内の圧力が20mTorr以下でも,良好なアッシングレートが得られるが,圧力が低いほどアッシングレートが小さくなる。したがって,チャンバ102内の圧力を適切に調整することによって,フォトレジスト膜の効率のよい除去と,Low−k膜の膜質維持を両立させることが可能となる。
続いて,同じサンプルを用いて,さらに他のプロセス条件を変えて第2アッシング工程を実施した。このとき,上部電極121とサセプタ105との間隔を40〜55mmに調整し,上部電極121に印加する高周波電力を500〜1000W,サセプタ105に印加する高周波電力を100〜150Wとした。また,チャンバ102内の圧力を10〜20mTorrに調整した。この条件下で,処理ガスを変えてCDシフト量を測定した。実験に用いた処理ガスは,Oガス(単一ガス),N/O混合ガス,Ar/O混合ガス,CO/O混合ガスである。なお,各処理ガスの合計流量は,10〜100sccmであり,混合ガスの場合,流量比を1:1とした。この結果を図19に示す。処理ガスとしては,Oの単一ガスよりもNガスやArガスなどの不活性ガスまたはCOガスをOガスに混合させた方が,CDシフト量が小さくなるという好ましい結果が得られた。特に,N/O混合ガスを処理ガスとして採用することが,Low−k膜の膜質を維持する上で最も効果的であることが分かる。
また,上記のように,処理ガス種を変えた場合のフォトレジスト膜202のアッシングレートについてもPRブランケットサンプルを用いた実験によって確認した。図19に示したように,Oガス(単一ガス)が最も高いアッシングレートを示しているが,CDシフト抑制効果の高いN/O混合ガスも比較的高いアッシングレートを示している。N/O混合ガスを処理ガスとして採用することによって,フォトレジスト膜の効率のよい除去と,Low−k膜の膜質維持を両立させることが可能となる。
次に,上の実験で好ましい結果が得られたN/O混合ガスについて,その好ましい混合比(流量比)を検討した。図20にその結果を示す。この実験では,上部電極121とサセプタ105との間隔を55mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を100Wとした。また,チャンバ102内の圧力を10mTorrに調整し,N/O混合ガスの合計流量を120sccmとした。また,この実験ではLow−k膜208としてCoral(登録商標)を用いた。同図から明らかなように,Nガスの比が30〜70%の範囲でCDシフト量が小さく抑えられ,特にNガスが50%のとき,すなわちNガスの流量とOガスの流量がほぼ等しいときにCDシフト量が最も小さくなる。
また,上記のように,N/O混合ガスの混合比を変えた場合のフォトレジスト膜202のアッシングレートについてもPRブランケットサンプルを用いた実験によって確認した。図20に示したように,Nガスの比が30〜70%の範囲において,良好なアッシングレートが得られる。したがって,Nガスの比を30〜70%の範囲に調整することによって,フォトレジスト膜の効率のよい除去と,Low−k膜の膜質維持を両立させることが可能となる。
(第1アッシング工程と第2アッシング工程を連続した場合のCDシフト量と第2アッシング工程の各種プロセス条件との関係)
ここまでは,クリーニングされたプラズマ処理装置101に,ビアホールが形成されている被処理体200をセットして,第2アッシング工程を実施することによって得られた結果について説明してきた。これに対して,プラズマ処理装置101を用いて,第1アッシング工程と第2アッシング工程を連続的に行った場合の実験結果を図21〜図23に示す。
まず,図21に示した結果を得た実験について説明する。この実験では,図3に示したトレンチを有する被処理体300(Low−k膜308はBlack Diamond(登録商標)である)を用いて,第1アッシング工程を実施した。この第1アッシング工程では,チャンバ102内の圧力を20mTorrに調整し,上部電極121とサセプタ105との間隔を40mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とした。また,処理ガスとして,Ar/O混合ガスを用い,その流量をそれぞれ400/100sccmとした。続いて,第2アッシング工程を実施した。このとき,チャンバ102内の圧力を10mTorrに調整し,上部電極121とサセプタ105との間隔を55mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を100Wとした。また,処理ガスとして,N/O混合ガスを用い,その合計流量を120sccmとした。本実験では,この条件下で,Nガスの流量比を50〜90%の範囲で変化させてCDシフト量を測定した。同図から明らかなように,Nガスの比が50〜90%の範囲でCDシフト量が小さく抑えられ,特に70%をピークとして,Nガスの比が大きくなるにつれてCDシフト量が小さくなっていく。
次に,図22に示した結果を得た実験について説明する。この実験では,図2に示したビアホールを有する被処理体200(Low−k膜208はCoral(登録商標)である)を用いて,第1アッシング工程を実施した。この第1アッシング工程では,チャンバ102内の圧力を20mTorrに調整し,上部電極121とサセプタ105との間隔を40mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とした。また,処理ガスとして,Ar/O混合ガスを用い,その流量をそれぞれ450/50sccmとした。続いて,第2アッシング工程を実施した。このとき,チャンバ102内の圧力を10mTorrに調整し,上部電極121とサセプタ105との間隔を55mmに調整し,サセプタ105に印加する高周波電力を500Wとした。また,処理ガスとして,N/O混合ガスを用い,各ガスの流量を60/60sccmとした。本実験では,この条件下で,上部電極121に印加する高周波電力(上部電力)を500〜1000Wの範囲で変化させてCDシフト量を測定した。同図から明らかなように,上部電力を500〜1000Wの範囲では,CDシフト量が小さく,しかもほぼ一定に抑えられる。
また,上記のように,上部電力を500〜1000Wの範囲で変化させた場合のフォトレジスト膜202のアッシングレートについて確認した。図22に示したように,上部電力を上昇させた方が,高いアッシングレートを得ることができる。したがって,上部電力を例えば1000Wに調整すれば,フォトレジスト膜の効率のよい除去と,Low−k膜の膜質維持を両立させることが可能となる。
次に,図23に示した結果を得た実験について説明する。この実験では,図2に示したビアホールを有する被処理体200(Low−k膜208はCoral(登録商標)である)を用いて,第1アッシング工程を実施した。この第1アッシング工程では,チャンバ102内の圧力を20mTorrに調整し,上部電極121とサセプタ105との間隔を40mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とした。また,処理ガスとして,Ar/O混合ガスを用い,その流量をそれぞれ450/50sccmとした。続いて,第2アッシング工程を実施した。このとき,チャンバ102内の圧力を10mTorrに調整し,上部電極121とサセプタ105との間隔を55mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を200Wとした。また,処理ガスとして,N/O混合ガスを用い,各ガスの流量比を1:1とした。本実験では,この条件下で,N/O混合ガスの流量比を1:1に保ちつつ,その総流量を120〜300sccmの範囲で変化させてCDシフト量を測定した。同図から明らかなように,N/O混合ガスの総流量を増加させると,これに応じてCDシフト量が小さくなり,300sccmのときに最も好ましい結果が得られる。以上のように第2アッシング工程における各種プロセス条件とCDシフト値(およびアッシングレート)との関係を得るための実験を行い,それぞれの結果から,Low−k膜の膜質を良好な状態に維持するためのプロセス条件を見出すことができた。
(第2アッシング工程におけるプラズマ観測結果)
続いて,第2アッシング工程におけるプラズマ計測実験を行い,良好なプロセス条件の検証を行った。
まず,サセプタ105に印加する高周波電力(下部電力)と,被処理体に入射するイオン量との関係を間接的に見るために,下部電力と被処理体に印加されるバイアス電圧を測定した。この測定結果を図24に示す。同図から明らかなように,下部電力を100Wから500Wまで上昇させると,被処理体に印加されるバイアス電圧も上昇する。このバイアス電圧が上昇すると,被処理体に入射するイオン量が増加し,結果的にイオンによる異方性エッチング(アッシング)が活発化する。なお,この実験において,上部電極121に印加する高周波電力(上部電力)は,1500Wに設定されている。
また,CDシフトの原因と考えられているOラジカルの密度と下部電力との関係も実験によって確認した。この実験結果を図25に示す。同図から明らかなように,下部電力を100〜500Wの範囲で変化させても,チャンバ102内のOラジカルの密度はほとんど変化しない。これらの実験結果から次のことが分かる。下部電力を100Wから500Wまで上昇させると,イオン量が増加し,フォトレジスト膜を短時間でアッシング除去することが可能となる。一方,Oラジカルは増加しないため,Low−k膜の膜質は良好な状態に維持される。また,Oラジカルと異なり,イオンの移動方向は高い異方性を有しているため,イオン量が増加しても露出しているLow−k膜の側壁が削られてしまうこともない。
次に,上部電極121に印加する高周波電力(上部電力)と,被処理体へのイオン入射量との関係を測定した。この測定結果を図26に示す。同図から明らかなように,上部電力を500Wから1500Wまで上昇させると,イオン入射量が増大する。この結果,イオンによる異方性エッチング(アッシング)が活発化する。なお,この実験において,下部電力は,100Wに設定されている。
次いで,CDシフトの原因と考えられているOラジカルの密度と,上部電極121に印加する高周波電力(上部電力)との関係を実験によって確認した。この測定結果を図27に示す。同図から明らかなように,上部電力を500Wから1500Wまで上昇させたとき,Oラジカルの密度も増加するが,その増加量は僅かである。図26と図27の結果から次の知見が得られる。すなわち,上部電力を500〜1500Wの範囲,好ましくは1500Wに調整することによって,フォトレジスト膜を効率よく除去することができ,しかも,Low−k膜へのダメージを抑えることが可能となる。なお,本実施の形態において上部電極121の直径は例えば280mmである。したがって,上部電力500〜1500Wは,電力密度約0.81〜2.44W/cmに相当する。
図28は,被処理体へのイオン入射量とチャンバ102内の圧力との関係を示している。同図から明らかなように,チャンバ102内の圧力を低下させてもイオン入射量はほとんど変化しない。これに対して,図29に示すように,チャンバ102内の圧力を低下させると,Oラジカルの密度が低下する。このように,チャンバ102内の圧力を低下させると,等方的なエッチング反応を起こすOラジカルの密度が低下するため,Low−k膜に対してダメージが及ばなくなる。しかも,チャンバ102内の圧力を低下させても,異方性エッチング(アッシング)反応を得るためのイオンの量は変化しないため,フォトレジスト膜を効率よく短時間で除去することが可能となる。
なお,処理ガスとしてN/O混合ガスを用い,その混合比(流量比)と被処理体へのイオン入射量との関係,および,その混合比(流量比)とOラジカルの密度との関係についても,実験によって確認した。この実験では,ガスの流量比を変化させてもイオン入射量はさほど変化しないが,Nガスの流量を増加させるとOラジカル密度が小さくなる,という結果が得られた。したがって,Nガスの流量を増加させることによって,フォトレジスト膜を効率よく除去することができ,しかも,Low−k膜へのダメージを抑えることが可能となる。また,処理ガスとしてN/O混合ガスを用い,その合計流量と被処理体へのイオン入射量との関係,および,その合計流量とOラジカルの密度との関係についても,実験によって確認した。この実験では,混合ガスの合計流量を変化させてもイオン入射量はさほど変化しないが,混合ガスの合計流量を増加させるとOラジカル密度が小さくなる,という結果が得られた。したがって,N/O混合ガスの合計流量を増加させることによって,フォトレジスト膜を効率よく除去することができ,しかも,Low−k膜へのダメージを抑えることが可能となる。
以上の実験結果から明らかなように,チャンバ102内の圧力を低下させ,Oガスと不活性ガス(特に,Arガス,Nガス)の混合ガスを処理ガスとして採用することによって,第1アッシング工程および第2アッシング工程においてLow−k膜の膜質を良好な状態に保つことが可能となる。さらに,他のプロセス条件(例えば,上部電力と下部電力)を最適化することによって,Low−k膜にダメージを与えることなく,より効率よくフォトレジスト膜を除去できるようになる。
(プラズマアッシング処理における好ましいプロセス条件)
図2に示した被処理体200に対するプラズマアッシング処理の好ましいプロセス条件の一例については既述しているが,ここでは他の例を示す。なお,この被処理体が備えるLow−k膜はCoral(登録商標)である。
第1アッシング工程を行う際のプロセス条件としては,例えば,チャンバ102内の圧力を20mTorr,上部電極121とサセプタ105との間隔を40mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とする。また,処理ガスとして,ArとOの混合ガスを用い,Ar/Oのガス流量比(Arのガス流量/Oのガス流量)を400sccm/100sccmとする。そして,この第1アッシング工程の時間は,52secとする。
第2アッシング工程を行う際のプロセス条件としては,例えば,チャンバ102内の圧力を10mTorr,上部電極121とサセプタ105との間隔を55mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を100Wとする。また,処理ガスとして,NとOの混合ガスを用い,N/Oのガス流量比(Nのガス流量/Oのガス流量)を60sccm/60sccmとする。そして,この第2アッシング工程の時間は,26secとする。
このようにプロセス条件を設定した結果,ビアホール上部のCDシフト(d0−d1t)は8nm,ビアホール中間部のCDシフト(d0−d1m)は3nm,ビアホール底部のCDシフト(d0−d1b)は0nmとなり,いずれも10nm以下に抑制されている(図4参照)。すなわち,本実施の形態にかかるプラズマアッシング処理によれば,Low−k膜へのダメージを極めて小さくすることができる。なお,このプラズマアッシング処理が行われた後のエッチングストップ膜210の削れ量は0nmであり,メモリエフェクトも抑制されている。
次に,図3に示した被処理体300に対するプラズマアッシング処理の好ましいプロセス条件の一例を示す。なお,この被処理体が備えるLow−k膜はBlack Diamond(登録商標)である。
第1アッシング工程を行う際のプロセス条件としては,例えば,チャンバ102内の圧力を20mTorr,上部電極121とサセプタ105との間隔を40mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を0W(すなわち,サセプタ105には高周波電力を印加しない)とする。また,処理ガスとして,ArとOの混合ガスを用い,Ar/Oのガス流量比(Arのガス流量/Oのガス流量)を400sccm/100sccmとする。そして,この第1アッシング工程の時間は,33secとする。
第2アッシング工程を行う際のプロセス条件としては,例えば,チャンバ102内の圧力を10mTorr,上部電極121とサセプタ105との間隔を55mmに調整し,上部電極121に印加する高周波電力を500W,サセプタ105に印加する高周波電力を100Wとする。また,処理ガスとして,NとOの混合ガスを用い,N/Oのガス流量比(Nのガス流量/Oのガス流量)を110sccm/10sccmとする。そして,この第2アッシング工程の時間は,20secとする。
このようにプロセス条件を設定した結果,トレンチが「密」に形成されている領域では,トレンチ上部のCDシフト(d0−d1t)は8nm,トレンチ中間部のCDシフト(d0−d1m)は7nm,トレンチ底部のCDシフト(d0−d1b)は9nmとなり,いずれも10nm以下に抑制されている(図4参照)。また,トレンチが「疎」に形成されている領域では,トレンチ上部のCDシフト(Δd1t=d0−d1t)は2nm,トレンチ中間部のCDシフト(Δd1m=d0−d1m)は7nm,トレンチ底部のCDシフト(Δd1b=d0−d1b)は2nmとなり,いずれも10nm以下に抑制されている。このように,本実施の形態にかかるプラズマアッシング処理によれば,Low−k膜へのダメージが極めて小さくなる。なお,このプラズマアッシング処理が行われた後のエッチングストップ膜310の削れ量は0nmであり,メモリエフェクトも抑制されている。
(第2の実施の形態)
次に本発明の第2の実施形態について図面を参照しながら説明する。被処理体に対するプラズマ処理工程において,上記の第1の実施の形態にかかるプラズマ処理装置101とは別タイプのプラズマ処理装置,具体的には被処理体が設置される下部電極に,例えば40MHzの比較的高い周波数を有する第1高周波電力と,例えば3.2MHzの比較的低い周波数を有する第2高周波電力を重畳して印加するプラズマ処理装置が用いられる場合がある。このタイプのプラズマ処理装置およびこの装置を用いたプラズマ処理方法によれば,プラズマ密度とバイアス電圧を独立して制御することができる。そして,下部電極にのみ高周波電力を印加して,上部電極に高周波電力を印加する必要がないため,装置構造が複雑にならないという利点がある。
ところが,下部電極に2種類の高周波電力を重畳印加するプラズマ処理方法によれば,F(フッ素)を含む処理ガスを用いてレジスト膜をマスクとしてLow−k膜をエッチングした後,同じチャンバ内で,Oを含む処理ガスを用いてレジスト膜をアッシングするとき,第2高周波電力を0Wとしても,第1高周波電力によってバイアス電圧が生じてしまう。アッシング工程では,エッチング工程において用いられたフッ素がチャンバ内に残留しており,バイアス電圧によってフッ素がLow−k膜の下地膜方向へ加速し,この下地膜を削ってしまうおそれがある。ここでは,下部電極に2種類の異なる周波数の電力を印加するタイプのプラズマ処理装置を用いた場合に,Low−k膜およびその下地膜を共に良好な状態に維持しつつ,レジスト膜をアッシングすることが可能なプラズマアッシング処理方法について説明する。
(プラズマ処理装置)
第2の実施の形態にかかるプラズマ処理装置400の概略構成を図30に示す。図30に示すように,プラズマ処理装置400は,接地された気密なチャンバ(処理容器)404を有している。処理室402は,チャンバ404内部に形成されている。処理室402には,被処理体の例えばウェハWを載置する載置台を兼ねた導電性の下部電極406が上下動可能に配置されている。下部電極406は,温度調節機構(図示せず)により所定温度に維持され,ウェハWと下部電極406との間には伝熱ガス供給機構(図示せず)から伝熱ガスが所定の圧力で供給される。下部電極406の載置面に対向する位置には,上部電極408が形成されている。
また,チャンバ404の上部には,ガス供給源(図示せず)に接続されたガス導入口432が形成されており,所定の処理ガスが,チャンバ404内に導入されるようになっている。チャンバ404内に導入された処理ガスは,上部電極408に複数形成されたガス吐出口409より処理室402内に導入される。例えば,CFガス,CHFガス,Cガス,Oガス,Heガス,Arガス,Nガス,およびこれらの混合ガスが処理ガスとして処理室402内に導入される。
チャンバ404の下部には排気バルブおよび排気機構(図示せず)と接続された排気管436が設けられている。チャンバ404内は,この排気管436を介して真空引きされることで,所定の真空度,例えば50mTorrに保たれる。また,チャンバ404の側方には,磁石430が設けられており,この磁石430によって処理室402の内壁近傍にプラズマを閉じ込めるための磁場(マルチポール磁場)が形成される。この磁場の強度は可変である。
下部電極406には,2周波重畳電力を供給する電力供給装置412が接続されている。電力供給装置412は,第1の周波数の第1高周波電力を供給する第1電力供給機構414と,第1の周波数よりも低い第2の周波数の第2高周波電力を供給する第2高周波電力供給機構416から構成されている。
第1電力供給機構414は,下部電極406側から順次接続される第1フィルタ418,第1整合器420,および第1電源422を有している。第1フィルタ418は,第2周波数の電力成分が第1整合器420側に侵入することを防止する。第1整合器420は,第1高周波電力成分をマッチングさせる。第1周波数は例えば100MHzである。
第2電力供給機構416は,下部電極406側から順次接続される第2フィルタ424,第2整合器426,および第2電源428を有している。第2フィルタ424は,第1周波数の電力成分が第2整合器426側に侵入することを防止する。第2整合器426は,第2高周波電力成分をマッチングさせる。第2周波数は例えば3.2MHzである。
上記のように構成されたプラズマ処理装置400において,電力供給装置412が出力する2種類の高周波電力と,磁石430が形成する水平磁場によって,チャンバ404内に導入された処理ガスはプラズマ状態となり,電極間に発生する自己バイアス電圧により加速されたイオンおよびラジカルのエネルギーにより,被処理体にエッチング処理およびアッシング処理が施される。
(被処理体の膜構造)
以上のように構成された本実施の形態にかかるプラズマ処理装置400は,図1に示した第1の実施の形態にかかるプラズマ処理装置101と同様に,例えば,図2に示した被処理体200または図3に示した被処理体300に対してエッチング処理およびアッシング処理を行う。
(プラズマ処理におけるプロセス条件)
ここで,代表的に,図2に示した被処理体200に対するプラズマ処理装置400を用いたプラズマエッチング処理およびプラズマアッシング処理について説明する。
まず,パターニングされたフォトレジスト膜202をマスクとして用いて,反射防止膜204のエッチングを行う(第1エッチング工程)。この第1エッチング工程を行う際のプロセス条件としては,例えば,チャンバ404内の圧力を50mTorrに調整し,第1電源422から下部電極406に印加する高周波電力(例えば,100MHz)を1000W,第2電源428から下部電極406に印加する高周波電力(例えば,3.2MHz)を500Wとする。また,処理ガスとして,CFを用いる。
次に,パターニングされたフォトレジスト膜202をマスクとして用いて,Low−k膜208のエッチングを行う(第2エッチング工程)。この第2エッチング工程を行う際のプロセス条件としては,例えば,チャンバ404内の圧力を35mTorrに調整し,第1電源422から下部電極406に印加する高周波電力(例えば,100MHz)を500W,第2電源428から下部電極406に印加する高周波電力(例えば,3.2MHz)を3000Wとする。また,処理ガスとして,CHF,Ar,およびNの混合ガスを用いる。
次いで,第2エッチング工程においてLow−k膜208に形成されたビアホールの底部にLow−k材が残らないように,いわゆるオーバーエッチング工程(第3エッチング工程)を実施する。この第3エッチング工程を行う際のプロセス条件としては,例えば,チャンバ404内の圧力を60mTorrに調整し,第1電源422から下部電極406に印加する高周波電力(例えば,100MHz)を300W,第2電源428から下部電極406に印加する高周波電力(例えば,3.2MHz)を2000Wとする。また,処理ガスとして,C,Ar,およびNの混合ガスを用いる。
以上の第1〜3エッチング工程を実施することによって,被処理体200のLow−k膜208にビアホールが形成される。なお,被処理体300に対して同様の第1〜3エッチング工程を実施すれば,Low−k膜308にトレンチが形成される。
続いて,同一のチャンバ404内において,被処理体200に対して,フォトレジスト膜202の除去を目的としたプラズマアッシング処理が施される。
ところで,第2の実施の形態にかかるプラズマ処理装置400において,被処理体200に対する上記の第1〜3のプラズマエッチング処理が行われると,第1の実施の形態にかかるプラズマ処理装置101と同様に,処理ガスに含まれているフッ素がチャンバ404の内壁に付着し,徐々にフッ素ポリマとして堆積していく。この状態から,単にフォトレジスト膜202の除去のみを目的としたプラズマアッシング処理を行うと,チャンバ404の内壁に堆積したフッ素ポリマが再解離し,例えばLow−k膜208やその下地膜であるエッチングストップ膜210がエッチングされてしまう。
レジスト膜のアッシング処理中に,エッチングストップ膜210が削れてしまう原因は,上述のように,チャンバ404内に存在するフッ素が,第1高周波電力によるバイアス電圧によって被処理体方向へ加速し,エッチングストップ膜210をエッチングしてしまうことにある。この問題に対して,本実施の形態にかかるプラズマアッシング処理方法によれば,第1高周波電力の周波数が従来よりも高く(例えば,100MHz)設定される。これによって,バイアス電圧が小さくなるため,フッ素によるエッチングストップ膜210のエッチングが抑制される。さらに,プロセス条件のその他のパラメータを最適化すれば,フッ素によるエッチングストップ膜210のエッチング量はより小さくなる。
また,本実施の形態にかかるプラズマアッシング処理方法によれば,Low−k膜208の膜質の劣化(例えば,誘電率の上昇)が防止される。上述のように,Low−k膜208の膜質を劣化させる最大の原因は,アッシング処理ガスに含まれるOがラジカル化し,このOラジカルがLow−k膜208を構成するLow−k材の組成を変化させてしまうことにある。この問題に対して,本実施の形態にかかるプラズマアッシング処理方法は,主として2つのプロセス条件を最適化することによってアッシング処理中におけるOラジカルの発生を抑制する。第一に,アッシング処理中にチャンバ404内を低圧化する。第二に,処理ガスとしてOガスと不活性ガス(特にHeガス)の混合ガスを採用する。この結果,Low−k膜208の膜質を良好な状態に保つことができる。
(プラズマアッシング処理の実験)
以下,本実施の形態にかかるプラズマ処理装置400を用いて各種パラメータを変えながら図2と図3に示した被処理体200,300に対してプラズマアッシング処理を施した実験結果を参照しながら,Low−k膜208の膜質を良好な状態に保ち,かつ下地膜としてのエッチングストップ膜210がエッチングされないようにするための最適な(または最適範囲の)アッシングプロセス条件について説明する。なお,下記の各実験は,プラズマアッシング条件の好ましい範囲を見出すためのものであり,各実験結果は,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)およびエッチングストップ膜210のエッチング量(ΔE)の変化の傾向を示している。すなわち,各実験結果は,本実施の形態にかかるプラズマアッシング処理方法の実力(限界値)を示すものではない。最適な(または最適範囲の)アッシングプロセス条件については,各実験結果を踏まえて後述する。
本実験においては,プラズマアッシング処理がLow−k膜に及ぼすダメージの程度を,サンプルとなる被処理体をフッ酸(HF)液に浸し,そのときのLow−k膜の浸食量を基準に判定することとした。この判定方法は,上記第1の実施の形態の項で説明した判定方法と同じである(図4参照)。
(実験1:チャンバ内圧力依存性)
まず,図2に示したビアホールを有する被処理体200(Low−k膜208はCoral(登録商標)である)を用いて,アッシング工程を実施した。この実験では,第1高周波電力を100MHz,2500Wに設定し,第2高周波電力を3.2MHz,0Wに設定した(すなわち,第2電源428は第2高周波電力を出力しない)。また,処理ガスとして,O単ガスを用いた。さらに,被処理体200の裏面冷却ガス圧力をセンタ部10Torr,エッジ部50Torrとした。また,チャンバ404内の設定温度については,上部電極408を60℃,下部電極406を60℃とした。なお,ここではレジスト膜202を完全に除去するために,通常レジスト膜202の除去に要する時間の2倍の時間をかけてアッシング処理を行った(100%オーバーアッシング)。この条件下で,チャンバ404内の圧力をパラメータに設定し(1mTorr〜20mTorr),Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)およびエッチングストップ膜210のエッチング量(ΔE)を測定した。この実験1の結果を表1に示す。
Figure 2005101289
表1に示した「レジデンス時間」とは,チャンバ404内に導入された処理ガス(本実験では,O単ガス)がチャンバ404から排気されるまでの時間,すなわちチャンバ404内に処理ガスがとどまる時間のことであり,本実験では,レジデンス時間をほぼ一定(110〜147nsec)に保った。この実験1の結果から,チャンバ404内の圧力が3〜20mTorrのとき,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)が小さくなることが分かる。チャンバ403内の圧力が1mTorrまで低下すると,Low−k膜208のCDシフト量が増加してしまう上に,アッシング時間が長くなってしまう。アッシング時間があまりに長くなると,Low−k膜208のパターン形状,特に開口部が崩れてしまう可能性がある。なお,チャンバ404内の圧力が高いほどエッチングストップ膜210のエッチング量(ΔE)が小さくなる。処理ガスの流量が大きいことが奏功していると考えられる。処理ガスの流量とエッチングストップ膜210のエッチング量(ΔE)との関係については後に詳述する。
なお,実験1では,チャンバ404内の圧力を従来よりも低く設定するために,プラズマが点火しないおそれがある。そこで,アッシング工程を実施する前に,プラズマ点火工程を3sec間実施した。このプラズマ点火工程では,チャンバ404内の圧力を例えば,30mTorrとし,第1高周波電力を100MHz,300Wに設定し,第2高周波電力を3.2MHz,0Wに設定する(すなわち,第2電源428は第2高周波電力を出力しない)。このプラズマ点火工程を実施することによって,プラズマを確実に点火させ,その後,アッシング工程においてチャンバ404内の圧力を低く調整することが可能となる。このプラズマ点火工程は,以下説明するその他の実験でも適宜実施されている。
(実験2:処理ガス混合種依存性)
次に,実験1の条件に対して,処理ガスをO単ガスからOとHeの混合ガスに代えて,実験1と同様のプラズマアッシング処理を行った。この実験2の結果を表2に示す。
Figure 2005101289
本実験では,Oガスの流量を50sccmに固定して,Heガスの流量を変化させて,チャンバ404内の圧力を調節した。実験2でも,実験1と同様にレジデンス時間をほぼ一定(103〜110nsec)に保った。この実験2の結果から,チャンバ404内の圧力が20mTorr以下のとき,特に10mTorr以下のとき,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)が小さくなることが分かる。また,本実験2では,チャンバ404内の圧力が低下してもアッシング時間(アッシングレート)に大きな変化は見られない。これは,Oガスの流量が一定であることに起因している。
エッチングストップ膜210のエッチング量(ΔE)については,実験1に比べて本実験2では大幅な改善が見られる。O単ガスに代えて,OガスとHeガス等の不活性ガスの混合ガスを処理ガスとして採用することによって,エッチングストップ膜210のエッチング量(ΔE)を小さくすることができる。
(実験3:処理ガス流量依存性)
本実験では,実験1の条件に対して,チャンバ404内の圧力を20mTorrに固定し,処理ガス(O単ガス)の流量(レジデンス時間)をパラメータに設定し,実験1と同様のプラズマアッシング処理を行った。この実験3の結果を表3に示す。
Figure 2005101289
処理ガス(O単ガス)の流量が増減しても,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)に大きな差は見られない。エッチングストップ膜210のエッチング量(ΔE)については,処理ガス(O単ガス)の流量を増やすことで改善が見られる。アッシング時間を考慮すると,処理ガス(O単ガス)の流量は,400sccm以上であることが好ましい。
(実験4:第1高周波電力依存性)
本実験では,実験1の条件に対して,チャンバ404内の圧力を5mTorrに固定し,第1高周波電力(100MHz)をパラメータに設定し,実験1と同様のプラズマアッシング処理を行った。この実験4の結果を表4に示す。なお,第2高周波電力(3.2MHz)は0Wに設定する(すなわち,第2電源428は第2高周波電力を出力しない)。
Figure 2005101289
下部電極406に印加される第1高周波電力(100MHz)が大きくなるほどLow−k膜208のCDシフト量(Δd1t,Δd1m,Δd1bの平均値)が小さくなり,アッシング時間も短くなる(アッシングレートが向上する)。ただし,第1高周波電力(100MHz)を2500W以上としてもアッシングレートの向上度合いは小さくなる。一方,第1高周波電力(100MHz)が大きくなるほどエッチングストップ膜210のエッチング量(ΔE)が大きくなる。これらの結果から,第1高周波電力(100MHz)の最適範囲は1000〜2500Wと考えられる。なお,本実験で用いたウェハは200mm径であるが,プラズマ処理装置400は300mm径まで対応しており,ウェハを囲むフォーカスリングの径は380mmである。したがって,1000〜2500Wは,電力密度約0.88〜2.20W/cmに換算される。
(実験5:第2高周波電力依存性)
本実験では,実験4に対して,第1高周波電力(100MHz)を2500Wに固定し,第1高周波電力(100MHz)の電力をパラメータに設定し,実験4と同様のプラズマアッシング処理を行った。この実験5の結果を表5に示す。なお,本実験では,チャンバ404内の圧力を20mTorrに維持し,処理ガスとして,OガスとArガスの混合ガス(流量一定)を用いた。
Figure 2005101289
下部電極406に第2高周波電力(3.2MHz)を印加しない場合に比べて,500W(0.44W/cm)の第2高周波電力(3.2MHz)を印加した場合,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1bの平均値)が小さくなり,アッシング時間も短くなる(アッシングレートが向上する)。ただし,この場合,エッチングストップ膜210のエッチング量(ΔE)が大きくなる。これらの結果から,第2高周波電力(3.2MHz)の最適範囲は,0〜500W(0〜0.44W/cm)であると判断できる。
(実験6:処理ガス混合比依存性)
本実験では,実験1に対して,チャンバ404内の圧力を20mTorrに固定し,また,処理ガスをO単ガスからOガスとArガスの混合ガスに代えて,そのOガスとArガスの流量比をパラメータに設定し,実験1と同様のプラズマアッシング処理を行った。この実験6の結果を表6に示す。
Figure 2005101289
処理ガス中のOガスに対するArガスの比率を高めていくと,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1bの平均値)が小さくなる。ただし,アッシングレートが低下し,エッチングストップ膜210のエッチング量(ΔE)が大きくなる傾向にある。したがって,処理ガス中のArガスの比率(処理ガス総量/Arガス流量)は,75〜87.5%の範囲が妥当であると考えられる。なお,アッシングレートの測定には,図2の被処理体200に代えて,ウェハ全面にフォトレジスト材を塗布して形成したPRブランケットサンプルを用いた。この測定結果から,Arガスの混合比率に関わらず,好ましい面内均一性が得られることが分かる。
(実験7:処理ガス混合種依存性)
上記の実験6の結果から,処理ガスとして,OガスとArガスの混合ガスを用いることが好ましいという知見が得られる。Oガスのみを処理ガスとして用いた場合,高いアッシングレートが得られるものの,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)が大きくなってしまう。OガスにArガス等を添加することによって,処理ガス中においてOガスが希釈され,結果的に,OガスからLow−k膜208に及ぶダメージが緩和される。ただし,スループットの面からも,アッシングレートは高く維持されることが好ましい。そこで,処理ガスがO単ガスである場合のアッシングレートに最も近い混合ガス種を見出す実験を行った。具体的には,Arガス,Nガス,COガス,Heガスをそれぞれ同じ流量比でOガスと混合して処理ガス(混合ガス)を生成し,各処理ガス(混合ガス,O単ガス)を用いてPRブランケットサンプルをアッシングしたときのアッシングレートを測定した。この実験7の結果を表7に示す。なお,本実験において,処理ガスに含まれるガス種以外のプロセス条件は,実験6と同じである。
Figure 2005101289
ガスとHeガスを混合して得られた処理ガスを用いたときのアッシングレートがO単ガスを用いたときのアッシングレートに最も近く,以下,Arガス,Nガス,COガスの順でアッシングレートが低くなる。この測定結果から,処理ガスとしては,OガスとHeガスの混合ガスが最も好ましいと判断できる。なお,面内均一性に関しては,いずれの処理ガスを用いても良好な結果が得られた。
アッシングレートに着目すれば,上で説明した通り,Oガスと混合するガスとしては,Heガスが最適であるが,他の観点からHeガスの優位性についての検証を行った。
まず,プラズマ処理装置400において,排気バルブ(図示せず)を全開にした状態で,チャンバ404に導入するガスの流量を変化させてチャンバ404内の圧力を測定した。この測定結果を図31に示す。ここでは,チャンバ404内に導入するガスとして,Heガスと,上の実験でアッシングレートがHeガスに次いで高い値を示したArガスを採用し,両者の特性を比較した。
上述のように,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)を小さくするためには,チャンバ404内の圧力が低い方が好ましく(実験1,2参照),また,処理ガス中のOガスに対する混合ガスの比率が高い方が好ましい(実験6参照)。さらに,処理ガス中のOガスの流量が多くなるとエッチングストップ膜210のエッチング量(ΔE)が小さくなる(実験3参照)。
ここで図31を参照すると,例えば,チャンバ404内の圧力を5mTorrに維持するためには,Arガスの場合は,その流量が約200sccmに制限されてしまうことが分かる。Arガスを200sccm以上の流量でチャンバ404内に導入するとチャンバ404内の圧力が上昇してしまう。これに対して,Heガスの場合は,約400sccmの流量でチャンバ404内の圧力を5mTorrに維持できる。すなわち,チャンバ404内の圧力を低く維持しつつ,より多くの処理ガスをチャンバ404内に導入するためには,ArガスよりもHeガスの方が好ましい。
次に,プラズマ処理装置400において,チャンバ404内の圧力を5mTorrに維持するための排気バルブ(図示せず)のバルブ開度とチャンバ404に導入可能なガスの流量との関係を調べた。この関係を図32に示す。ここでも,チャンバ404内に導入するガスとして,HeガスとArガスを採用し,両者の特性を比較した。なお,図32において,排気バルブ開度0°とは,排気バルブが完全閉状態であることを示し,開度90°のとき排気バルブは完全開状態となる。
プラズマ処理装置400が実際の半導体装置のプロセス工程で使用される場合,チャンバ404内の圧力を正確に制御するために,排気バルブは通常開度25°以下の範囲で調節される。この点,図32に示した測定結果から,排気バルブの開度が20°のとき,Heガスであればチャンバ404内に約250sccmの流量で導入できるのに対して,Arガスの場合,その導入流量は約100sccmに制限されてしまう。換言すれば,Arガスを100sccm以上の流量でチャンバ404内に導入しようとしても,排気バルブが実用の開度上限25°を超えてしまうことになり,チャンバ404内の圧力制御が困難となってしまう。
以上の図31および図32に示した測定結果から,プラズマアッシング処理において,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)とエッチングストップ膜210のエッチング量(ΔE)を共に小さく抑えるためには,Oガスと混合するガスとしてHeガスを採用することが有効であると言える。
以上の実験1〜7の結果から明らかなように,チャンバ404内の圧力を低下させ(実験1,2参照),処理ガスの流量を多くし(実験3参照),第1高周波電力(100MHz)を1000〜2500Wに調整し(実験4参照),第2高周波電力(3.2MHz)を0〜500Wに調整する(実験5参照)ことによって,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)とエッチングストップ膜210のエッチング量(ΔE)を小さく抑えつつ,フォトレジスト膜202を効率よく除去することが可能となる。さらに,処理ガスとしてOガスとHeガスの混合ガスを採用し,Heガスの混合比を高めることがより好ましい(実験6,7参照)。
(ハイブリッド・アッシングの適用)
ところで,上で説明したように,プラズマ処理装置400において,被処理体200に対するプラズマエッチング処理が行われると,処理ガスに含まれているフッ素がチャンバ404の内壁に付着し,徐々にフッ素ポリマとして堆積していく。このエッチング処理に続いて行われるレジスト膜202のアッシング処理中に,エッチングストップ膜210が削れてしまう直接的な原因は,エッチング処理中にチャンバ404の内壁に堆積したフッ素ポリマが再解離し,ここで発生したフッ素が,被処理体に印加されるバイアス電圧によって被処理体方向へ加速し,エッチングストップ膜210をたたいてしまうことにある。
この現象を防ぐには,アッシング処理中に被処理体に印加されるバイアス電圧を低減することが効果的である。そして,第1高周波電力の周波数を従来よりも高く,例えば100MHzとすることによって,バイアス電圧の低減が実現する。実験1〜6においても,第1高周波電力の周波数は100MHzに設定されており,その効果が実証されている。
しかしながら,第1高周波電力の周波数を100MHzに設定しても,バイアス電圧をゼロにすることはできない。このため,アッシング処理を行うときのチャンバ404内のコンディションや被処理体の構造によっては,エッチングストップ膜210の削れ量が大きくなってしまう場合もある。この場合には,まずチャンバ404の内壁に付着しているフッ素を除去する処理を実施し,その後に,バイアス電圧ができるだけ低くなるように条件を設定してレジスト膜202の除去を目的としたアッシング処理を行うことが好ましい。
このように,被処理体に対するプラズマエッチング処理工程の後すぐに,上記の実験1〜実験7によって得られた結果に基づいて設定した各種プロセス条件を用いて,レジスト膜を除去するためのアッシング処理工程を実施してもよく,また場合によっては,被処理体に対するプラズマエッチング処理工程の後に,一旦チャンバ404の内部をクリーニングする工程(第1アッシング工程)を実施し,その後,レジスト膜202の除去を目的としたアッシング工程(第2アッシング工程)を行うようにしてもよい。後者は,第1の実施の形態において説明したいわゆるハイブリッド・アッシングであり,このときの第2アッシング工程については,上記の実験1〜実験7によって得られた結果に基づいて各種プロセス条件を設定することができる。一方の第1アッシング工程については,アッシングレートが小さくても,チャンバ404の内壁に付着しているフッ素を効率よく除去できるプロセス条件が好ましく,第2アッシング工程と同様に,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)とエッチングストップ膜210のエッチング量(ΔE)を共に小さくするプロセス条件を採用することが好ましい。以下,ハイブリッド・アッシングを採用したときの第1アッシング工程において,第1高周波電力を小さくしてバイアス電圧をより低く設定した場合における最適な(または最適範囲の)アッシングプロセス条件について,実験結果を参照しながら説明する。
(実験8:チャンバ内圧力依存性)
まず,図2に示したビアホールを有する被処理体200(Low−k膜208はCoral(登録商標)である)を用いて,第1アッシング工程を実施した。この実験では,第1高周波電力を100MHz,300Wと低く設定し,第2高周波電力を3.2MHz,0Wに設定した(すなわち,第2電源428は第2高周波電力を出力しない)。また,処理ガスとして,OガスとArガスの混合ガスを用いた。さらに,被処理体200の裏面冷却ガス圧力をセンタ部10Torr,エッジ部50Torrとした。また,チャンバ404内の設定温度については,上部電極408を60℃,下部電極406を60℃とした。この条件下で,チャンバ404内の圧力をパラメータに設定し(5mTorr〜20mTorr),Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)およびエッチングストップ膜210のエッチング量(ΔE)を測定した。この実験8の結果を表8に示す。
Figure 2005101289
この実験8の結果から,チャンバ404内の圧力が20mTorr以下(または未満)のとき,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)とエッチングストップ膜210のエッチング量(ΔE)はともに小さくなることが分かる。特に,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)とエッチングストップ膜210のエッチング量(ΔE)をより小さく抑えるためには,チャンバ404内の圧力を5mTorrに設定することが好ましい。なお,本実験では,OガスとArガスの流量比が変化しているが,これは,チャンバ404内の圧力を調整するために行われたものである。このとき,アッシングレートを維持するために,Oガスの流量は100sccmに固定されている。
ところで,実験9では,チャンバ404内の圧力を従来よりも低く設定するために,プラズマが点火しないおそれがある。そこで,第1アッシング工程を実施する前に,プラズマ点火工程を3sec間実施した。このプラズマ点火工程では,チャンバ404内の圧力を例えば,30mTorrとし,第1高周波電力を100MHz,300Wに設定し,第2高周波電力を3.2MHz,0Wに設定した(すなわち,第2電源428は第2高周波電力を出力しない)。このプラズマ点火工程を実施することによって,プラズマを確実に点火させ,その後,アッシング工程においてチャンバ404内の圧力を低く調整することが可能となる。このプラズマ点火工程は,以下説明するその他の実験でも適宜実施されている。
(実験9:処理ガス流量依存性)
本実験では,実験8の条件に対して,チャンバ404内の圧力を5mTorrに固定し,処理ガス(O単ガス)の流量(レジデンス時間)をパラメータに設定し,実験8と同様のプラズマアッシング処理を行った。この実験9の結果を表9に示す。
Figure 2005101289
処理ガス(O単ガス)の流量が増減しても,エッチングストップ膜210のエッチング量(ΔE)に大きな差は見られなかった。Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)については,処理ガス(O単ガス)の流量を増やすことで改善が見られる。よって,処理ガスの流量が多いほど好ましいプロセス結果が得られると判断できる。ただし,プラズマ処理装置400の給排気の性能限界を勘案すれば,チャンバ404内の圧力が5mTorrに調整されたときは処理ガスの流量を例えば100〜200sccmの範囲に,チャンバ404内の圧力が20mTorrに調整されたときは処理ガスの流量を例えば400〜800sccmの範囲に,また第1アッシング工程においてチャンバ404内を短時間で完全にクリーニングすることを目的としてチャンバ404内の圧力が40mTorrに調整されたときは処理ガスの流量を例えば800〜1600sccmの範囲に,それぞれ調整することが好ましい。
(実験10:第1高周波電力依存性)
本実験では,PRブランケットサンプルとウェハ全面にSiO膜を有するサンプル(以下,「SiOブランケットサンプル」という)を用いた。上記したように,被処理体200が有するLow−k膜208の下地膜であるエッチングストップ膜210は,SiC材によって形成されているが,ここではSiC膜のアッシングレートの傾向をみるために,代替としてSiOブランケットサンプルを用いた。
まず,PRブランケットサンプルを用いてアッシング処理実験を行った。この実験では,チャンバ404内の圧力を20mTorrに固定し,第2高周波電力を3.2MHz,0Wに設定した(すなわち,第2電源428は第2高周波電力を出力しない)。また,処理ガスとして,Oガス(流量100sccm)とArガス(流量400sccm)の混合ガスを用いた。さらに,PRブランケットサンプルの裏面冷却ガス圧力をセンタ部10Torr,エッジ部50Torrとした。また,チャンバ404内の設定温度については,上部電極408を60℃,下部電極406を60℃とした。この条件下で,第1高周波電力(100MHz)の電力レベルをパラメータに設定し,PRブランケットサンプルのレジスト膜のアッシングレートを測定した。ただし,この実験は,チャンバ404はクリーンな状態,すなわち,チャンバ404の内壁に堆積物(デポ)がない状態で実施されたものである。
次に,SiOブランケットサンプルを用いてアッシング処理実験を行った。この実験でも,上記のPRブランケットサンプルを用いたアッシング処理実験と同じプロセス条件を用いた。そして,第1高周波電力(100MHz)の電力レベルをパラメータに設定し,SiOブランケットサンプルのSiO膜のエッチングレートを測定した。ただし,このアッシング処理実験を実施する前には,SiOブランケットサンプルに対してビアホールを形成するエッチング処理を行っている。したがって,本アッシング処理実験は,チャンバ404の内壁に堆積物(デポ)が存在する状態で実施されたものである。
以上のPRブランケットサンプルを用いた実験とSiOブランケットサンプルを用いた実験の結果をまとめて表10に示す。
Figure 2005101289
この実験結果から,下部電極406に印加される第1高周波電力(100MHz)が大きくなるほどレジスト膜のアッシングレートは上昇することが分かる。この特性は,チャンバ404内のデポ除去にかかる時間を短縮するためには,第1高周波電力(100MHz)を大きくする方が有利であることを示している。ところが,同実験結果は,下部電極406に印加される第1高周波電力(100MHz)が大きくなると,SiO膜のエッチングレートも上昇することも示している。上述のように,SiO膜は,Low−k膜208の下地膜であるエッチングストップ膜210の代替として実験に用いたものであり,このアッシングレートが高くなる条件を採用すると,アッシング工程中のエッチングストップ膜210のエッチング量(ΔE)が大きくなってしまう。
表10に示した「チャンバデポ除去所要時間」とは,チャンバ404の内壁の堆積物(デポ)を完全に除去するために必要な時間の目安である。例えば,第1高周波電力(100MHz)が2500Wの場合,40secでチャンバ404内のデポが完全に除去される。この条件において,SiO膜のエッチングレートは,107.0Å/minであるため,チャンバ404内のデポが完全に除去された時点では,SiO膜は71.3Åも削れていることになる。これに対して,第1高周波電力(100MHz)が300Wの場合,チャンバ404内のデポが完全に除去された時点でのSiO膜の削れ量は12.2Åにとどまる。第1アッシング工程におけるLow−k膜208の下地膜の削れ量をできるだけ小さく抑えるという観点から,第1高周波電力(100MHz)の電力は,300W(0.26W/cm)を中心に200〜500W(0.18〜0.44W/cm)の範囲に調整されることが好ましいと考えられる。
(実験11:第2高周波電力依存性)
本実験では,チャンバ404内の圧力を5mTorrに固定し,第1高周波電力(100MHz)を300Wに設定し,処理ガスとして,O単ガス(流量200sccm)を用いた。さらに,被処理体200の裏面冷却ガス圧力をセンタ部10Torr,エッジ部50Torrとした。また,チャンバ404内の設定温度については,上部電極408を60℃,下部電極406を60℃とした。この条件下で,第2高周波電力(3.2MHz)をパラメータに設定し,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)およびエッチングストップ膜210のエッチング量(ΔE)を測定した。この実験11の結果を表11に示す。
Figure 2005101289
この実験結果から,第1アッシング工程において,下部電極406に対して第2高周波電力(3.2MHz)を印加せずに,第1高周波電力(100MHz)のみを印加することによって,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)およびエッチングストップ膜210のエッチング量(ΔE)の低減が実現することが分かる。ただし,表11に示したように,下部電極406に対して第2高周波電力(3.2MHz)を200W印加しても,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)とエッチングストップ膜210のエッチング量(ΔE)に大きな差は見られない。かえって,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)には改善が見られる。また,アッシング時間も短縮される。したがって,第1アッシング工程では,第2高周波電力(3.2MHz)を0〜200Wに設定することが好ましいと考えられる。
(プラズマアッシング処理における好ましいプロセス条件)
以上の実験1〜11の結果から導かれる最適なプロセス条件を表12に示す。
Figure 2005101289
また,エッチング工程,第1アッシング工程,および第2アッシング工程における第1高周波電力(100MHz)と第2高周波電力(3.2MHz)の出力(オン/オフ)および電力の大小関係については,表13に示した3つのパターンのいずれかに従うことが好ましい。
Figure 2005101289
表12および表13に示したプロセス条件の最適範囲の中から好ましいプロセス条件の例を選定して,このプロセス条件下での図2に示した被処理体200に対するプラズマアッシング処理を実施し,Low−k膜208のCDシフト量(Δd1t,Δd1m,Δd1b)とエッチングストップ膜210のエッチング量(ΔE)に関する効果を確認した。この結果を表14に示す。なお,ここではプロセス条件の例を2つ挙げているが,相違点は,処理ガスの種類にある。すなわち,一方はO単ガスを用いており,他方はOガスとHeガスの混合ガスを用いている。
Figure 2005101289
表14に示した例1のようにプロセス条件を設定した結果,ビアホール上部のCDシフト(Δd1t)は10nm,ビアホール中間部のCDシフト(Δd1m)は0nm,ビアホール底部のCDシフト(Δd1b)は8nm,エッチングストップ膜210の削れ量は9nmとなり,いずれも10nm以下に抑制されている。また,例2のようにプロセス条件を設定した結果,ビアホール上部のCDシフト(Δd1t)は5nm,ビアホール中間部のCDシフト(Δd1m)は10nm,ビアホール底部のCDシフト(Δd1b)は7nm,エッチングストップ膜210の削れ量は7nmとなり,いずれも10nm以下に抑制されている。以上のように,本実施の形態にかかるプラズマアッシング処理方法によれば,Low−k膜およびLow−k膜の下地膜(エッチングストップ膜210)へのダメージを共に極めて小さくすることができる。
以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明は係る例に限定されない。当業者であれば,特許請求の範囲に記載された範疇内において,各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は,トランジスタ等の半導体装置の製造方法に適用可能である。
本発明の第1の実施の形態にかかるプラズマ処理装置の概略構成図である。 図1に示したプラズマ処理装置によって,エッチング処理およびアッシング処理される被処理体(その1)の膜構成を示す概略断面図である。 図1に示したプラズマ処理装置によって,エッチング処理およびアッシング処理される被処理体(その2)の膜構成を示す概略断面図である。 Low−k膜のダメージの程度を判定する方法の説明図である。 第1アッシング工程におけるチャンバ内圧力とCDシフトとの関係を示すグラフである。 第1アッシング工程における処理ガス種とCDシフトとの関係を示すグラフである。 第1アッシング工程における処理ガス流量比とCDシフトとの関係を示すグラフである。 第1アッシング工程におけるチャンバ内圧力とOラジカル密度との関係を示すグラフである。 第1アッシング工程におけるチャンバ内圧力とイオン量との関係を示すグラフである。 第1アッシング工程におけるチャンバ内圧力とチャンバ壁のシース電圧との関係を示すグラフである。 第1アッシング工程におけるチャンバ内圧力とウェハ上のシース電圧との関係を示すグラフである。 第1アッシング工程におけるArガス流量とOラジカル密度との関係を示すグラフである。 第1アッシング工程におけるArガス流量とイオン量との関係を示すグラフである。 第1アッシング工程におけるArガス流量とチャンバ壁のシース電圧との関係を示すグラフである。 第1アッシング工程におけるArガス流量とウェハ上のシース電圧との関係を示すグラフである。 第2アッシング工程における下部電力とCDシフトとの関係を示すグラフである。 第2アッシング工程における上部/下部電極間隔とCDシフトとの関係を示すグラフである。 第2アッシング工程におけるチャンバ内圧力とCDシフトとの関係を示すグラフである。 第2アッシング工程における処理ガス種とCDシフトとの関係を示すグラフである。 第2アッシング工程における処理ガス流量比とCDシフトとの関係を示すグラフである。 第1,2アッシング工程における処理ガス流量比とCDシフトとの関係を示すグラフである。 第1,2アッシング工程における上部電力とCDシフトとの関係を示すグラフである。 第1,2アッシング工程における処理ガス流量とCDシフトとの関係を示すグラフである。 第2アッシング工程における下部電力と被処理体に印加されるバイアス電圧との関係を示すグラフである。 第2アッシング工程における下部電力とOラジカル密度との関係を示すグラフである。 第2アッシング工程における上部電力とイオン量との関係を示すグラフである。 第2アッシング工程における上部電力とOラジカル密度との関係を示すグラフである。 第2アッシング工程におけるチャンバ内圧力とイオン量との関係を示すグラフである。 第2アッシング工程におけるチャンバ内圧力とOラジカル密度との関係を示すグラフである。 本発明の第2の実施の形態にかかるプラズマ処理装置の概略構成図である。 処理ガス流量とチャンバ内圧力との関係を示すグラフである。 処理ガス流量とチャンバの排気バルブの開度との関係を示すグラフである。
符号の説明
101 プラズマ処理装置
102 チャンバ
105 サセプタ
121 上部電極
140 第1の高周波電源
141 第1の整合器
150 第2の高周波電源
151 第2の整合器
200 被処理体
202 フォトレジスト膜
204 反射防止膜
208 Low−k膜
210 エッチングストップ膜
300 被処理体
302 フォトレジスト膜
304 反射防止膜
306 シリコン酸化膜
308 Low−k膜
310 エッチングストップ膜
400 エッチング装置
402 処理室
404 チャンバ
406 下部電極
408 上部電極
409 ガス吐出孔
412 電力供給装置
414 第1電力供給機構
416 第2電力供給機構
418 第1フィルタ
424 第2フィルタ
420 第1整合器
426 第2整合器
422 第1電源
428 第2電源

Claims (34)

  1. 処理容器内において,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングした後に,前記処理容器内において,前記レジスト膜を除去する,被処理体のプラズマアッシング方法であって,
    前記処理室内の圧力を20mTorr以下に調整し,少なくともOガスを含む第1処理ガスを用いて,前記処理容器の内壁の堆積物を除去する第1アッシング工程と,
    少なくともOガスを含む第2処理ガスを用いて,前記レジスト膜を除去する第2アッシング工程と,
    を有することを特徴とする,プラズマアッシング方法。
  2. 前記第2アッシング工程において,前記処理室内の圧力を20mTorr以下に調整することを特徴とする,請求項1に記載のプラズマアッシング方法。
  3. 前記第1処理ガスは少なくとも,Oガスと第1不活性ガスを含むことを特徴とする,請求項1または2に記載のプラズマアッシング方法。
  4. 前記第1処理ガスに含まれる前記第1不活性ガスの流量は,前記Oガスと前記第1不活性ガスの合計流量に対して,50〜90%の範囲であることを特徴とする,請求項3に記載のプラズマアッシング方法。
  5. 前記第1不活性ガスは,Arガス,Nガス,Heガス,またはXeガスのいずれかであることを特徴とする,請求項1〜4のいずれかに記載のプラズマアッシング方法。
  6. 前記第2処理ガスは少なくとも,Oガスと第2不活性ガスを含むことを特徴とする,請求項1〜5のいずれかに記載のプラズマアッシング方法。
  7. 前記第2処理ガスに含まれる前記第2不活性ガスの流量は,前記Oガスと前記第2不活性ガスの合計流量に対して,50〜90%の範囲であることを特徴とする,請求項6に記載のプラズマアッシング方法。
  8. 前記第2不活性ガスは,Arガス,Nガス,Heガス,またはXeガスのいずれかであることを特徴とする,請求項1〜7のいずれかに記載のプラズマアッシング方法。
  9. 処理容器内において,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングした後に,前記処理容器内において,前記レジスト膜を除去する,被処理体のプラズマアッシング方法であって,
    少なくともOガスと第1不活性ガスを含む第1処理ガスを用いて,前記処理容器の内壁の堆積物を除去する第1アッシング工程と,
    少なくともOガスと第2不活性ガスを含む第2処理ガスを用いて,前記レジスト膜を除去する第2アッシング工程と,
    を有することを特徴とする,プラズマアッシング方法。
  10. 前記第1アッシング工程において,前記処理室内の圧力を20mTorr以下に調整することを特徴とする,請求項9に記載のプラズマアッシング方法。
  11. 前記第2アッシング工程において,前記処理室内の圧力を20mTorr以下に調整することを特徴とする,請求項9または10に記載のプラズマアッシング方法。
  12. 前記第1処理ガスに含まれる前記第1不活性ガスの流量は,前記Oガスと前記第1不活性ガスの合計流量に対して,50〜90%の範囲であることを特徴とする,請求項9〜11のいずれかに記載のプラズマアッシング方法。
  13. 前記第1不活性ガスは,Arガス,Nガス,Heガス,またはXeガスのいずれかであることを特徴とする,請求項9〜12のいずれかに記載のプラズマアッシング方法。
  14. 前記第2処理ガスに含まれる前記第2不活性ガスの流量は,前記Oガスと前記第2不活性ガスの合計流量に対して,50〜90%の範囲であることを特徴とする,請求項9〜13のいずれかに記載のプラズマアッシング方法。
  15. 前記第2不活性ガスは,Arガス,Nガス,Heガス,またはXeガスのいずれかであることを特徴とする,請求項9〜14のいずれかに記載のプラズマアッシング方法。
  16. 前記第1アッシング工程において,前記被処理体には電力が印加されないことを特徴とする,請求項1〜15のいずれかに記載のプラズマアッシング方法。
  17. 前記第1アッシング工程において,前記被処理体には0.19W/cm以下の電力が印加されることを特徴とする,請求項1〜15のいずれかに記載のプラズマアッシング方法。
  18. 前記第2アッシング工程において,前記被処理体には0.19W/cm以上の電力が印加されることを特徴とする,請求項1〜17のいずれかに記載のプラズマアッシング方法。
  19. 処理容器内において,パターニングされたレジスト膜をマスクとして用いて低誘電率膜の一部をエッチングした後に,前記処理容器内において,前記レジスト膜を除去する,被処理体のプラズマアッシング方法であって,
    前記処理室内の圧力を20mTorr以下に調整し,少なくともOガスを含む処理ガスを用いて,前記レジスト膜を除去するアッシング工程を有することを特徴とする,プラズマアッシング方法。
  20. 前記アッシング工程において,前記処理室内の圧力を3mTorr以上に調整することを特徴とする,請求項19に記載のプラズマアッシング方法。
  21. 前記処理ガスは,Oガスであることを特徴とする,請求項19または20に記載のプラズマアッシング方法。
  22. 前記処理ガスは少なくとも,Oガスと不活性ガスを含むことを特徴とする,請求項19または20に記載のプラズマアッシング方法。
  23. 前記処理ガスに含まれる前記不活性ガスの流量は,前記Oガスと前記不活性ガスの合計流量に対して,75〜87.5%の範囲であることを特徴とする,請求項22に記載のプラズマアッシング方法。
  24. 前記不活性ガスは,HeガスまたはArガスであることを特徴とする,請求項22または23に記載のプラズマアッシング方法。
  25. 前記低誘電率膜は少なくとも,Si,O,C,およびHを含む材料から成ることを特徴とする,請求項19〜24のいずれかに記載のプラズマアッシング方法。
  26. 前記アッシング工程は,第1アッシング工程と,当該第1アッシング工程の後に行われる第2アッシング工程を含み,
    前記被処理体は,第1周波数を有する第1電力と,当該第1周波数よりも低い第2周波数を有する第2電力を同時に印加することが可能な電極に載置され,
    前記第1アッシング工程において,少なくとも,第1電力レベルに調整された前記第1電力を前記電極に印加し,
    前記第2アッシング工程において,少なくとも,前記第1電力レベルよりも高い第2電力レベルに調整された前記第1電力を前記電極に印加する,
    ことを特徴とする,請求項19〜25のいずれかに記載のプラズマアッシング方法。
  27. 前記第1周波数は,100MHzであり,前記第2周波数は,3.2MHzであることを特徴とする,請求項26に記載のプラズマアッシング方法。
  28. 前記第1電力レベルに調整された前記第1電力によって,前記電極には0.18〜0.44W/cmの電力が印加され,
    前記第2電力レベルに調整された前記第1電力によって,前記電極には0.88〜2.20W/cmの電力が印加される,
    ことを特徴とする,請求項26または27に記載のプラズマアッシング方法。
  29. 前記第1アッシング工程と前記第2アッシング工程において,前記第2電力を前記電極に印加しないことを特徴とする,請求項26〜28のいずれかに記載のプラズマアッシング方法。
  30. 前記第1アッシング工程において,前記第2電力を前記電極に印加せず,
    前記第2アッシング工程において,前記第2電力を前記電極に印加する,
    ことを特徴とする,請求項26〜28のいずれかに記載のプラズマアッシング方法。
  31. 前記第2電力によって,前記電極には0.44W/cm以下の電力が印加されることを特徴とする,請求項30に記載のプラズマアッシング方法。
  32. 前記第1アッシング工程において,第3電力レベルに調整された前記第2電力を前記電極に印加し,
    前記第2アッシング工程において,前記第3電力レベルよりも高い第4電力レベルに調整された前記第2電力を前記電極に印加する,
    ことを特徴とする,請求項26〜28のいずれかに記載のプラズマアッシング方法。
  33. 前記第3電力レベルに調整された前記第2電力によって,前記電極には0.18W/cm以下の電力が印加され,
    前記第4電力レベルに調整された前記第2電力によって,前記電極には0.44W/cm以下の電力が印加される,
    ことを特徴とする,請求項32に記載のプラズマアッシング方法。
  34. 前記アッシング工程は,第1アッシング工程と,当該第1アッシング工程の後に行われる第2アッシング工程を含み,
    前記第1アッシング工程において,前記処理ガスの流量を100〜800sccmに調整し,
    前記第2アッシング工程において,前記処理ガスの流量を100〜800sccmに調整する,
    ことを特徴とする,請求項19〜33のいずれかに記載のプラズマアッシング方法。
JP2003333315A 2003-09-25 2003-09-25 プラズマアッシング方法 Expired - Fee Related JP4558296B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003333315A JP4558296B2 (ja) 2003-09-25 2003-09-25 プラズマアッシング方法
US10/948,241 US20050106875A1 (en) 2003-09-25 2004-09-24 Plasma ashing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003333315A JP4558296B2 (ja) 2003-09-25 2003-09-25 プラズマアッシング方法

Publications (2)

Publication Number Publication Date
JP2005101289A true JP2005101289A (ja) 2005-04-14
JP4558296B2 JP4558296B2 (ja) 2010-10-06

Family

ID=34461354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003333315A Expired - Fee Related JP4558296B2 (ja) 2003-09-25 2003-09-25 プラズマアッシング方法

Country Status (2)

Country Link
US (1) US20050106875A1 (ja)
JP (1) JP4558296B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339529A (ja) * 2005-06-03 2006-12-14 Tokyo Electron Ltd プラズマ処理室、電位制御装置、電位制御方法、プログラム及び記憶媒体
JP2007080850A (ja) * 2005-09-09 2007-03-29 Tokyo Electron Ltd プラズマアッシング方法
JP2008077038A (ja) * 2006-08-23 2008-04-03 Fujifilm Corp カラーフィルタの製造方法
JP2008311258A (ja) * 2007-06-12 2008-12-25 Applied Materials Inc 低誘電率の誘電材料の損傷を低減したマスキング材料の除去方法
KR20110055402A (ko) * 2009-11-18 2011-05-25 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 그 클리닝 방법 및 프로그램을 기록한 기록매체
US7964511B2 (en) 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
US8157952B2 (en) 2005-06-03 2012-04-17 Tokyo Electron Limited Plasma processing chamber, potential controlling apparatus, potential controlling method, program for implementing the method, and storage medium storing the program
JP2015181190A (ja) * 2015-05-25 2015-10-15 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN108080356A (zh) * 2016-11-22 2018-05-29 东莞新科技术研究开发有限公司 空气主轴的抛光处理方法
JP2019186541A (ja) * 2018-03-30 2019-10-24 エーエスエム アイピー ホールディング ビー.ブイ. 基板処理方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060000552A1 (en) * 2004-07-05 2006-01-05 Tokyo Electron Limited Plasma processing apparatus and cleaning method thereof
JP4588391B2 (ja) * 2004-09-01 2010-12-01 芝浦メカトロニクス株式会社 アッシング方法及びアッシング装置
US7326358B2 (en) * 2004-09-27 2008-02-05 Tokyo Electron Limited Plasma processing method and apparatus, and storage medium
US20100101729A1 (en) * 2008-10-28 2010-04-29 Applied Materials, Inc. Process kit having reduced erosion sensitivity
JPWO2012086169A1 (ja) * 2010-12-20 2014-05-22 株式会社アルバック 誘電体デバイスの製造方法及びアッシング方法
US9502686B2 (en) * 2014-07-03 2016-11-22 Applied Materials, Inc. Fluorine-containing polymerized HMDSO applications for OLED thin film encapsulation
JP6902941B2 (ja) * 2017-06-29 2021-07-14 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118830A (ja) * 1999-10-19 2001-04-27 Tokyo Electron Ltd プラズマ処理方法
JP2002151479A (ja) * 2000-11-15 2002-05-24 Sharp Corp アッシング方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545286A (en) * 1994-11-10 1996-08-13 Smyth Systems Company Rotary magazine system for labeler
US6009830A (en) * 1997-11-21 2000-01-04 Applied Materials Inc. Independent gas feeds in a plasma reactor
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
JP4137419B2 (ja) * 2001-09-28 2008-08-20 東京エレクトロン株式会社 プラズマ処理装置
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
US6849559B2 (en) * 2002-04-16 2005-02-01 Tokyo Electron Limited Method for removing photoresist and etch residues
US20040171273A1 (en) * 2003-02-28 2004-09-02 Masatoshi Oyama Specimen surface processing apparatus and surface processing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118830A (ja) * 1999-10-19 2001-04-27 Tokyo Electron Ltd プラズマ処理方法
JP2002151479A (ja) * 2000-11-15 2002-05-24 Sharp Corp アッシング方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339529A (ja) * 2005-06-03 2006-12-14 Tokyo Electron Ltd プラズマ処理室、電位制御装置、電位制御方法、プログラム及び記憶媒体
JP4628874B2 (ja) * 2005-06-03 2011-02-09 東京エレクトロン株式会社 プラズマ処理装置及び電位制御装置
US8157952B2 (en) 2005-06-03 2012-04-17 Tokyo Electron Limited Plasma processing chamber, potential controlling apparatus, potential controlling method, program for implementing the method, and storage medium storing the program
US7964511B2 (en) 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
JP2007080850A (ja) * 2005-09-09 2007-03-29 Tokyo Electron Ltd プラズマアッシング方法
US8404596B2 (en) 2005-09-09 2013-03-26 Tokyo Electron Limited Plasma ashing method
JP2008077038A (ja) * 2006-08-23 2008-04-03 Fujifilm Corp カラーフィルタの製造方法
JP2008311258A (ja) * 2007-06-12 2008-12-25 Applied Materials Inc 低誘電率の誘電材料の損傷を低減したマスキング材料の除去方法
JP2011108884A (ja) * 2009-11-18 2011-06-02 Tokyo Electron Ltd 基板処理装置及びそのクリーニング方法並びにプログラムを記録した記録媒体
KR20110055402A (ko) * 2009-11-18 2011-05-25 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 그 클리닝 방법 및 프로그램을 기록한 기록매체
KR101720670B1 (ko) * 2009-11-18 2017-03-28 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 그 클리닝 방법 및 프로그램을 기록한 기록매체
JP2015181190A (ja) * 2015-05-25 2015-10-15 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN108080356A (zh) * 2016-11-22 2018-05-29 东莞新科技术研究开发有限公司 空气主轴的抛光处理方法
JP2019186541A (ja) * 2018-03-30 2019-10-24 エーエスエム アイピー ホールディング ビー.ブイ. 基板処理方法

Also Published As

Publication number Publication date
JP4558296B2 (ja) 2010-10-06
US20050106875A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
JP4558296B2 (ja) プラズマアッシング方法
JP4657458B2 (ja) 低容量の誘電体層をエッチングするための技術
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
JP4827081B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US8404595B2 (en) Plasma processing method
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
US6991739B2 (en) Method of photoresist removal in the presence of a dielectric layer having a low k-value
US20050230351A1 (en) Plasma processing method and apparatus
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
JP4911936B2 (ja) プラズマアッシング方法
KR20070104589A (ko) 포토레지스트 및 에칭 찌거기의 저압 제거
JP2010219550A (ja) 有機反射防止膜をプラズマエッチングする方法
US8404596B2 (en) Plasma ashing method
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR100984634B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체
JPH06177092A (ja) 半導体装置の製造方法
JP4722550B2 (ja) 半導体装置の製造方法
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2006245097A (ja) プラズマ処理装置におけるf密度測定方法とプラズマ処理方法およびプラズマ処理装置
US7943523B2 (en) Plasma etching method and computer readable storage medium
JP2006245234A (ja) プラズマ処理方法および装置
US20090032192A1 (en) Method for Resist Strip in Presence of Low K Dielectric Material and Apparatus for Performing the Same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100721

R150 Certificate of patent or registration of utility model

Ref document number: 4558296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees