JP2001118830A - プラズマ処理方法 - Google Patents
プラズマ処理方法Info
- Publication number
- JP2001118830A JP2001118830A JP29669399A JP29669399A JP2001118830A JP 2001118830 A JP2001118830 A JP 2001118830A JP 29669399 A JP29669399 A JP 29669399A JP 29669399 A JP29669399 A JP 29669399A JP 2001118830 A JP2001118830 A JP 2001118830A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mtorr
- wafer
- processing chamber
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000009832 plasma treatment Methods 0.000 title abstract 3
- -1 polysiloxane Polymers 0.000 claims abstract description 42
- 229920001296 polysiloxane Polymers 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims description 75
- 238000003672 processing method Methods 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 25
- 239000000463 material Substances 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 238000004380 ashing Methods 0.000 description 32
- 239000007789 gas Substances 0.000 description 31
- 235000012431 wafers Nutrition 0.000 description 28
- 239000011229 interlayer Substances 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 4
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 4
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 125000000524 functional group Chemical group 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000003028 elevating effect Effects 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 125000001436 propyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
- H01J2237/3342—Resist stripping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
わずに該膜上のフォトレジスト膜を除去可能なプラズマ
処理方法を提供する。 【解決手段】 プラズマ処理装置100の処理室102
内に配された下部電極106上にウェハWを載置する。
ウェハWには,Low−K材料の有機ポリシロキサン膜
が形成されている。処理室102内にプラズマを生成
し,有機ポリシロキサン膜上のフォトレジスト膜をマス
クとしてエッチング処理を行い,有機ポリシロキサン膜
に一部が露出する開口パターンを形成する。エッチング
処理後,ウェハWは,そのまま処理室102内に配置さ
れる。処理室102内の圧力は,処理室102内への処
理ガスの導入,および処理室102内のガスの排気によ
り,30mTorr(4.00Pa)〜150mTor
r(20.0Pa)に設定する。該圧力下で処理室10
2内のガスをプラズマ化し,フォトレジスト膜をアッシ
ング処理する。
Description
に関する。
理体にプラズマエッチング処理に施し,例えば被処理体
の層間絶縁膜に開口パターンを形成する技術が採用され
ている。当該処理では,層間絶縁膜上に形成されたフォ
トレジスト膜をマスクとして使用する。また,フォトレ
ジスト膜は,一般的にエッチング処理後に除去する必要
がある。そこで,処理済みの被処理体は,エッチング装
置からアッシング装置の処理室内に搬送される。被処理
体の搬入後,処理室内は,処理ガスの導入および真空引
きにより,300mTorr(40.0Pa)以上の圧
力に維持される。また,被処理体は,150℃以上の温
度に加熱される。諸条件が整った後,処理室内の処理ガ
スをプラズマ化し,フォトレジスト膜をアッシングして
いる。
ては,従来から使用されているSiO2膜に代えて,低
誘電率材料(以下,「Low−K」という。)膜を採用
し,半導体デバイスの動作を高速化させる技術が提案さ
れている。しかしながら,Low−K膜は,上記従来の
アッシング方法のように高圧条件下で処理を行うと膜質
が変化し,誘電率が高くなる。その結果,層間絶縁膜に
Low−K膜を採用しながらも,半導体デバイスの動作
を速めることができないという問題点がある。
収しやすい性質を有している。さらに,エッチング処理
によりLow−K膜をパターニングすれば,Low−K
膜の一部が露出する。このため,上述したように,エッ
チング装置からアッシング装置への搬送時に被処理体を
大気に曝すと,Low−K膜が大気中の水分を吸湿し,
Low−K膜の誘電率が高くなるという問題点がある。
に鑑みて成されたものであり,本発明の目的は,上記問
題点およびその他の問題点を解決することが可能な,新
規かつ改良されたプラズマ処理方法を提供することであ
る。
に,本発明によれば,請求項1に記載の発明のように,
処理室内に配置された被処理体に対し,被処理体に形成
された有機ポリシロキサン膜上のフォトレジスト膜をマ
スクとしてプラズマエッチング処理を施し,有機ポリシ
ロキサン膜の一部が露出するパターンを形成した後に,
フォトレジスト膜を除去するプラズマ処理方法であっ
て,処理室内に処理ガスを導入し,処理室内の圧力を3
0mTorr(4.00Pa)〜150mTorr(2
0.0Pa)に設定する工程と,該圧力下で処理ガスを
プラズマ化し,パターンが形成された被処理体のフォト
レジスト膜を除去する工程と,を含むことを特徴とする
プラズマ処理方法が提供される。
すでにエッチング処理が施され,少なくとも有機ポリシ
ロキサン膜に形成されたパターンの開口部分が露出して
いる。また,上記膜を構成する有機ポリシロキサンは,
Si原子にC原子およびH原子を含む有機官能基とO原
子とが結合し,下記の化学式に示す構造を有している。
は,メチル基,エチル基,プロピル基等のアルキル基お
よびそれらの誘導体や,フェニル基等のアリル基および
その誘導体である。有機官能基を構成するC原子は,有
機ポリシロキサン膜上のフォトレジスト膜を従来の方法
の如く高圧力条件で除去すると,Si原子から引き抜か
れる。このため,有機ポリシロキサンの分子構造が変化
し,有機ポリシロキサン膜の特徴である低誘電率特性が
失われてしまう。そこで,本発明によれば,アッシング
処理を,Si原子からC原子が引き抜かれない30mT
orr(4.00Pa)〜150mTorr(20.0
Pa)の圧力条件下で行う。かかる構成により,アッシ
ング処理後も,有機ポリシロキサンの分子構造を維持す
ることができ,上記有機ポリシロキサン膜の低誘電率特
性を確保することができる。その結果,例えば有機ポリ
シロキサン膜を層間絶縁膜に採用した場合には,半導体
デバイスを高速動作させることができる。
2に記載の発明のように,50mTorr(6.66P
a)〜100mTorr(13.3Pa)に設定するこ
とが好ましい。かかる圧力でアッシング処理を行えば,
有機ポリシロキサン膜の膜質の変化をさらに抑制でき
る。
を,例えば請求項3に記載の発明のように,プラズマエ
ッチング処理を行った同一の処理室内で行うことが好ま
しい。かかる構成によれば,エッチング処理後,アッシ
ング処理開始までに,被処理体が処理室外部に搬出され
ず,被処理体が大気中に曝されることがない。このた
め,露出した有機ポリシロキサン膜が大気中の水分を吸
収せず,有機ポリシロキサン膜の誘電率の上昇を防止で
きる。
本発明にかかるプラズマ処理方法を,プラズマアッシン
グ方法に適用した好適な実施の一形態について,詳細に
説明する。
マ処理装置100について概略する。なお,プラズマ処
理装置100は,後述の如くエッチング処理およびアッ
シング処理の両処理を行うことが可能に構成されてい
る。プラズマ処理装置100の処理室102は,気密な
導電性の処理容器104内に形成されている。処理室1
02内には,導電性の下部電極106が配置されてい
る。下部電極106は,被処理体,例えば半導体ウェハ
(以下,「ウェハ」と称する。)Wの載置台を兼ねてい
る。また,下部電極106には,温度調整手段,例えば
ヒータ108が内装されており,ウェハWの温度を調整
可能に構成されている。ヒータ108には,ヒータ電源
110が接続されている。ヒータ電源110は,ヒータ
108に印加する電力を適宜調整し,ヒータ108で加
熱されるウェハWの温度を所定温度に維持する。
チャック112が設けられている。静電チャック112
は,高圧直流電源114から高圧直流電圧を印加するこ
とにより,チャック面上に載置されたウェハWを吸着保
持する。また,下部電極106には,静電チャック11
2上に載置されたウェハWの周囲を囲うように絶縁性の
リング体116が設けられている。また,下部電極10
6の周囲には,絶縁部材118を介してバッフル板12
0が設けられている。
が,導電部材124と絶縁部材118を介して接続され
ている。かかる構成により,下部電極106は,昇降軸
122に接続された不図示の駆動機構の作動により昇降
する。また,昇降軸122の周囲には,導電性の気密な
伸縮部材から成るベローズ126と,導電性のベローズ
カバー128が配置されている。ベローズ126および
ベローズカバー128は,両端が各々導電部材124と
処理容器104底部に接続されている。また,下部電極
106には,高周波電力を出力する高周波電源130が
整合器132を介して接続されている。
6の載置面と対向して上部電極134が配置されてい
る。上部電極134は,処理容器104を介して接地さ
れている。また,上部電極134には,多数のガス吐出
孔134aが形成されている。従って,処理室102内
には,第1〜第4ガス供給源136,138,140,
142内の各処理ガスが,第1〜第4ガス流量調整バル
ブ144,146,148,150,第1〜第4開閉バ
ルブ152,154,156,158,ガス吐出孔13
4aを介して適宜供給される。また,第1〜第4ガス流
量調整バルブ144,146,148,150には,制
御器160が接続されている。制御器160は,第1〜
第4ガス流量調整バルブ144,146,148,15
0を制御し,処理室102内に導入される各処理ガスの
流量を調整する。
プP162により,排気量調整バルブ164,開閉バル
ブ168を介して排気される。また,排気量調整バルブ
164には,上述した制御器160が接続されている。
制御器160は,排気量調整バルブ164を制御し,処
理室102内から排気されるガスの排気量を適宜調整す
る。かかる構成により,処理室102内は,制御器16
0が上述した第1〜第4ガス流量調整バルブ144,1
46,148,150と排気量調整バルブ164とを制
御することにより,所定の圧力に維持される。また,処
理室102側壁外部には,磁石168が設けられてい
る。磁石168は,上部電極134と下部電極106と
の間に回転磁界を形成可能に構成されている。
施の形態にかかるアッシング処理工程の前に行われるエ
ッチング処理工程について説明する。まず,下部電極1
06上にウェハWを載置する。ウェハWには,層間絶縁
膜としての有機ポリシロキサン膜(図示せず。)が形成
されている。該膜を構成する有機ポリシロキサンは,L
ow−K材料の一つであり,下記の化学式に示すよう
に,Si原子にO原子とメチル基(CH3)が結合した
構造を有している。
スクとしてのフォトレジスト膜(図示せず。)が形成さ
れている。また,下部電極106上のウェハWは,ヒー
タ110により,下部電極106を介して所定温度,例
えば150℃未満,好ましくは100℃の一定温度に維
持される。
ス供給源136,138,140から各エッチング用ガ
ス,例えばC4F8とN2とArとを導入する。また,
処理室102内のガスは,真空ポンプP162により排
気する。この際,制御器160は,第1〜第3ガス流量
調整バルブ144,146,148と排気量調整バルブ
164を制御する。かかる制御により,処理室102内
は,所定圧力,例えば30mTorr(4.00Pa)
〜150mTorr(20.0Pa),好ましくは50
mTorr(6.66Pa)〜100mTorr(1
3.3Pa),より好ましくは45mTorr(6.0
0Pa)の一定圧力に維持される。
高周波電源130から出力される所定周波数,例えば1
3.56MHzの高周波電力を印加する。かかる電力の
印加により,エッチング用ガスがプラズマ化し,ウェハ
Wにエッチング処理が施される。その結果,ウェハWの
有機ポリシロキサン膜に所定の開口パターンが形成され
る。また,有機ポリシロキサン膜にパターンを形成した
後に,下部電極106への高周波電力の印加を停止し,
エッチング処理を終了する。
形態は,上記処理済みのウェハWに対し,エッチング処
理を行った同一の処理室102内で,エッチング処理時
と同一の処理室102内圧力およびウェハW温度を維持
した状態でアッシング処理を行うことに特徴がある。す
なわち,ウェハWは,エッチング処理終了後も処理室1
02外部に搬出されることなく,下部電極106上に載
置される。また,ウェハWの温度もエッチング時と略同
一の150℃未満,好ましくは100℃に維持されてい
る。
量調整バルブ144,146,148を制御し,処理室
102内へのC4F8とN2とArから成る混合ガスの
供給を停止する。同時に,制御器160は,第4ガス流
量調整バルブ150を制御し,第4ガス供給源142内
からアッシング用ガス,例えばO2を処理室102内に
導入する。さらに,制御器160は,第4ガス流量調整
バルブ150と排気量調整バルブ164を制御して,処
理室102内をエッチング処理時と略同一の30mTo
rr(4.00Pa)〜150mTorr(20.0P
a),好ましくは50mTorr(6.66Pa)〜1
00mTorr(13.3Pa),より好ましくは45
mTorr(6.00Pa)に維持する。
周波電源130から出力される所定周波数,例えば1
3.56MHzの高周波電力を印加する。かかる電力の
印加により,アッシング用ガスがプラズマ化し,ウェハ
Wのフォトレジスト膜が除去される。
に,処理室102内の圧力を従来よりも低圧に設定す
る。さらに,ウェハWの温度を,従来よりも低く設定す
る。かかる条件でアッシング処理を行うことにより,有
機ポリシロキサン分子の終端を構成するメチル基が,S
i原子から分離することを抑制できる。このため,有機
ポリシロキサン膜の膜質の変化を最小限に止めることが
でき,誘電率の上昇を抑えることができる。
理とアッシング処理とを同一の処理室102内で行う。
このため,ウェハWは,アッシング処理終了まで処理室
102外部に搬出されず,大気中に曝されることがな
い。その結果,有機ポリシロキサン膜が大気中の水分を
吸湿せず,メチル基が水酸基(OH基)などに置換され
ることを防止できる。その結果,有機ポリシロキサン膜
の誘電率の上昇を,さらに抑制することができる。
参照しながら,処理時の処理室102内の圧力とウェハ
Wに形成された有機ポリシロキサン膜のダメージとの関
係について説明する。本実施例は,処理室102内の圧
力を変化させたこと以外は,上述した方法および条件で
ウェハWに処理を施した。
図2は,未処理のウェハWと50mTorr(6.66
Pa)〜300mTorr(40.0Pa)の各圧力条
件下でエッチング処理およびアッシング処理を施した各
ウェハWについて,ウェハWの中心からの距離と各ウェ
ハWの有機ポリシロキサン膜の屈折率との関係を示すも
のである。また,有機ポリシロキサン膜の屈折率は,未
処理の有機ポリシロキサン膜の屈折率に近いほど膜質変
化が少ないことを表す。
の屈折率が,ウェハWの全面で未処理の有機ポリシロキ
サン膜とほぼ同一だったのは,50mTorr(6.6
6Pa)および100mTorr(13.3Pa)の圧
力条件で処理を行ったときであった。従って,本結果か
らは,アッシング処理を50mTorr(6.66P
a)〜100mTorr(13.3Pa)を含む所定範
囲内の圧力で行うことが好ましいことがわかる。かかる
圧力の範囲内で処理を行えば,有機ポリシロキサン膜の
損傷を最小限に止めながら,フォトレジスト膜を除去す
ることができる。また,200mTorr(26.7P
a)の圧力下では,有機ポリシロキサン膜のダメージが
大きかった。従って,上記圧力範囲の上限圧力値は,1
00mTorr(13.3Pa)よりも大きく,200
mTorr(26.7Pa)未満,例えば150mTo
rr(20.0Pa)にあると推測される。
室102内の圧力とフォトレジスト膜のアッシングレー
トとの関係について説明する。本実施例も,処理室10
2内の圧力を変化させたこと以外は,上述した方法およ
び条件で処理を行った。その結果,図3に示す結果を得
た。なお,図3は,処理室102内の圧力とフォトレジ
スト膜のアッシングレートとの関係を示すものである。
mTorr(4.00Pa)以上の各圧力に設定して処
理を行った場合には,一般的に好ましいアッシングレー
トの最低値とされる7000Å(7.0×10−7m)
をいずれも上回った。従って,本結果からは,アッシン
グ処理を30mTorr(4.00Pa)以上の圧力で
行うことが好ましいことがわかる。また,図2および図
3に示す結果によれば,アッシング処理は,30mTo
rr(4.00Pa)〜150mTorr(20.0P
a),好ましくは50mTorr(6.66Pa)〜1
00mTorr(13.3Pa)の圧力下で行うことが
好ましい。
て,添付図面を参照しながら説明したが,本発明はかか
る構成に限定されるものではない。特許請求の範囲に記
載された技術的思想の範疇において,当業者であれば,
各種の変更例および修正例に想到し得るものであり,そ
れら変更例および修正例についても本発明の技術的範囲
に属するものと了解される。
ング処理をアッシング処理とを同一の処理室内で行う構
成を例に挙げて説明したが,本発明はかかる構成に限定
されず,エッチング処理とアッシング処理とを個別独立
したプラズマ処理装置の処理室内で行う場合にも本発明
を適用することができる。
グ処理とアッシング処理とを同一の圧力下で行う構成を
例に挙げて説明したが,本発明はかかる構成に限定され
ず,少なくともアッシング処理時に上述した圧力条件に
設定されていれば,本発明を実施することができる。
型のプラズマ処理装置で処理を行う構成を例に挙げて説
明したが,本発明はかかる構成に限定されず,誘導結合
型プラズマ処理装置やマイクロ波型プラズマ処理装置に
も本発明を適用することができる。
有機ポリシロキサン膜の膜質の変化を最小限に止めなが
ら,有機ポリシロキサン膜上のフォトレジスト膜を除去
することができる。このため,アッシング処理に伴う有
機ポリシロキサン膜の誘電率の上昇を抑えることが可能
となり,該膜が有する低誘電率特性を十分に発揮させる
ことができる。
略的な断面図である。
キサン膜の屈折率とウェハの中心からの距離との関係を
示す概略的な説明図である。
ト膜のアッシングレートと処理室内の圧力との関係を示
す概略的な説明図である。
供給源 144,146,148,150 第1〜第4ガス
流量調整バルブ 160 制御器 162 真空ポンプ 164 排気量調整バルブ W ウェハ
Claims (3)
- 【請求項1】 処理室内に配置された被処理体に対し,
前記被処理体に形成された有機ポリシロキサン膜上のフ
ォトレジスト膜をマスクとしてプラズマエッチング処理
を施し,前記有機ポリシロキサン膜の一部が露出するパ
ターンを形成した後に,前記フォトレジスト膜を除去す
るプラズマ処理方法であって:前記処理室内に処理ガス
を導入し,前記処理室内の圧力を30mTorr(4.
00Pa)〜150mTorr(20.0Pa)に設定
する工程と;前記圧力下で前記処理ガスをプラズマ化
し,前記パターンが形成された前記被処理体の前記フォ
トレジスト膜を除去する工程と;を含むことを特徴とす
る,プラズマ処理方法。 - 【請求項2】 前記処理室内の圧力は,50mTorr
(6.66Pa)〜100mTorr(13.3Pa)
に設定されることを特徴とする,請求項1に記載のプラ
ズマ処理方法。 - 【請求項3】 前記フォトレジスト膜を除去する工程
は,前記プラズマエッチング処理を行った同一の処理室
内で行われることを特徴とする,請求項1または2のい
ずれかに記載のプラズマ処理方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29669399A JP4523094B2 (ja) | 1999-10-19 | 1999-10-19 | プラズマ処理方法 |
KR10-2000-0061240A KR100510615B1 (ko) | 1999-10-19 | 2000-10-18 | 플라즈마 애싱 방법 |
US09/691,202 US6670276B1 (en) | 1999-10-19 | 2000-10-19 | Plasma processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29669399A JP4523094B2 (ja) | 1999-10-19 | 1999-10-19 | プラズマ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001118830A true JP2001118830A (ja) | 2001-04-27 |
JP4523094B2 JP4523094B2 (ja) | 2010-08-11 |
Family
ID=17836871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29669399A Expired - Fee Related JP4523094B2 (ja) | 1999-10-19 | 1999-10-19 | プラズマ処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6670276B1 (ja) |
JP (1) | JP4523094B2 (ja) |
KR (1) | KR100510615B1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017469A (ja) * | 2001-06-29 | 2003-01-17 | Tokyo Electron Ltd | エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法 |
WO2003030238A1 (fr) * | 2001-09-26 | 2003-04-10 | Tokyo Electron Limited | Procede de traitement |
WO2003049169A1 (en) * | 2001-12-05 | 2003-06-12 | Tokyo Electron Limited | Plasma etching method and plasma etching device |
JP2005101289A (ja) * | 2003-09-25 | 2005-04-14 | Tokyo Electron Ltd | プラズマアッシング方法 |
KR100680502B1 (ko) * | 2005-09-21 | 2007-02-08 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
US7867797B2 (en) | 2007-09-14 | 2011-01-11 | Samsung Mobile Display Co., Ltd. | Method of fabricating organic light emitting diode display device |
US7914692B2 (en) | 2006-08-29 | 2011-03-29 | Ngk Insulators, Ltd. | Methods of generating plasma, of etching an organic material film, of generating minus ions, of oxidation and nitriding |
JP2014033225A (ja) * | 2013-10-22 | 2014-02-20 | Hitachi High-Technologies Corp | プラズマ処理装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050022839A1 (en) * | 1999-10-20 | 2005-02-03 | Savas Stephen E. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
US7311852B2 (en) * | 2001-03-30 | 2007-12-25 | Lam Research Corporation | Method of plasma etching low-k dielectric materials |
JP2002305179A (ja) * | 2001-04-05 | 2002-10-18 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
US7175713B2 (en) * | 2002-01-25 | 2007-02-13 | Applied Materials, Inc. | Apparatus for cyclical deposition of thin films |
US6903023B2 (en) * | 2002-09-16 | 2005-06-07 | International Business Machines Corporation | In-situ plasma etch for TERA hard mask materials |
US20070026642A1 (en) * | 2004-04-20 | 2007-02-01 | Shingo Hishiya | Surface modification method and surface modification apparatus for interlayer insulating film |
KR100683416B1 (ko) * | 2004-11-25 | 2007-02-20 | 피에스케이 주식회사 | 플라즈마 챔버 시스템 및 이를 이용하여 저유전막을 갖는기판 상에 형성된 포토레지스트 패턴을 애싱하는 방법 |
US7662723B2 (en) * | 2005-12-13 | 2010-02-16 | Lam Research Corporation | Methods and apparatus for in-situ substrate processing |
US20170243737A1 (en) * | 2014-03-26 | 2017-08-24 | Toray Industries, Inc. | Method for manufacturing semiconductor device and semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164569A (ja) * | 1998-11-25 | 2000-06-16 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4349609A (en) * | 1979-06-21 | 1982-09-14 | Fujitsu Limited | Electronic device having multilayer wiring structure |
JP2669523B2 (ja) * | 1987-05-29 | 1997-10-29 | 東京エレクトロン株式会社 | 基板処理装置 |
JPH04337633A (ja) * | 1991-05-15 | 1992-11-25 | Oki Electric Ind Co Ltd | 半導体装置の製造におけるエッチング方法 |
US5783363A (en) * | 1992-05-28 | 1998-07-21 | National Semiconductor Corporation | Method of performing charged-particle lithography |
JPH07161686A (ja) * | 1993-12-02 | 1995-06-23 | Sharp Corp | 平行平板型ドライエッチング装置を用いた基板処理方法 |
JP3717085B2 (ja) * | 1994-10-21 | 2005-11-16 | キヤノン株式会社 | 二次電池用負極、該負極を有する二次電池及び電極の作製方法 |
JPH09219448A (ja) * | 1996-02-09 | 1997-08-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP3916284B2 (ja) * | 1997-02-28 | 2007-05-16 | 東京応化工業株式会社 | 多層配線構造の形成方法 |
US6204168B1 (en) * | 1998-02-02 | 2001-03-20 | Applied Materials, Inc. | Damascene structure fabricated using a layer of silicon-based photoresist material |
US6207493B1 (en) * | 1998-08-19 | 2001-03-27 | International Business Machines Corporation | Formation of out-diffused bitline by laser anneal |
US6221772B1 (en) * | 1999-07-14 | 2001-04-24 | United Microelectronics Corp. | Method of cleaning the polymer from within holes on a semiconductor wafer |
US6475922B1 (en) * | 2000-04-25 | 2002-11-05 | Koninklijke Philips Electronics N.V. | Hard mask process to control etch profiles in a gate stack |
-
1999
- 1999-10-19 JP JP29669399A patent/JP4523094B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-18 KR KR10-2000-0061240A patent/KR100510615B1/ko not_active IP Right Cessation
- 2000-10-19 US US09/691,202 patent/US6670276B1/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164569A (ja) * | 1998-11-25 | 2000-06-16 | Nec Corp | 半導体装置の製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017469A (ja) * | 2001-06-29 | 2003-01-17 | Tokyo Electron Ltd | エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法 |
WO2003030238A1 (fr) * | 2001-09-26 | 2003-04-10 | Tokyo Electron Limited | Procede de traitement |
US7297635B2 (en) | 2001-09-26 | 2007-11-20 | Tokyo Electron Limited | Processing method |
WO2003049169A1 (en) * | 2001-12-05 | 2003-06-12 | Tokyo Electron Limited | Plasma etching method and plasma etching device |
US7625494B2 (en) | 2001-12-05 | 2009-12-01 | Tokyo Electron Limited | Plasma etching method and plasma etching unit |
US8840753B2 (en) | 2001-12-05 | 2014-09-23 | Tokyo Electron Limited | Plasma etching unit |
JP2005101289A (ja) * | 2003-09-25 | 2005-04-14 | Tokyo Electron Ltd | プラズマアッシング方法 |
JP4558296B2 (ja) * | 2003-09-25 | 2010-10-06 | 東京エレクトロン株式会社 | プラズマアッシング方法 |
KR100680502B1 (ko) * | 2005-09-21 | 2007-02-08 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
US7914692B2 (en) | 2006-08-29 | 2011-03-29 | Ngk Insulators, Ltd. | Methods of generating plasma, of etching an organic material film, of generating minus ions, of oxidation and nitriding |
US7867797B2 (en) | 2007-09-14 | 2011-01-11 | Samsung Mobile Display Co., Ltd. | Method of fabricating organic light emitting diode display device |
JP2014033225A (ja) * | 2013-10-22 | 2014-02-20 | Hitachi High-Technologies Corp | プラズマ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US6670276B1 (en) | 2003-12-30 |
JP4523094B2 (ja) | 2010-08-11 |
KR20010051100A (ko) | 2001-06-25 |
KR100510615B1 (ko) | 2005-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001118830A (ja) | プラズマ処理方法 | |
US7083991B2 (en) | Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments | |
JP4431402B2 (ja) | プラズマエッチング方法 | |
JP4394778B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
JPS5816078A (ja) | プラズマエツチング装置 | |
US7419613B2 (en) | Method and device for plasma-etching organic material film | |
JP2008199010A (ja) | ウェハ正面側ガスパージを用いたウェハ背面重合体除去方法 | |
JP2008227466A (ja) | ウェハ背面重合体除去方法及びウェハ正面側捕捉プラズマ | |
US7507673B2 (en) | Method for etching an object to be processed | |
TW201522205A (zh) | 蝕刻方法 | |
US20020084254A1 (en) | Plasma etching method | |
JP4573903B2 (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
JP4060941B2 (ja) | プラズマ処理方法 | |
JP5580844B2 (ja) | エッチング方法 | |
JP4566373B2 (ja) | 酸化膜エッチング方法 | |
JPH05226297A (ja) | エッチング方法 | |
JP4775834B2 (ja) | エッチング方法 | |
JP3040630B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
JP4381526B2 (ja) | プラズマエッチング方法 | |
JPH10135186A (ja) | レジストのアッシング方法 | |
JP4135236B2 (ja) | Cvd膜の成膜方法 | |
JP4381694B2 (ja) | 試料の表面処理方法 | |
JP4615290B2 (ja) | プラズマエッチング方法 | |
JP3986808B2 (ja) | ドライエッチング方法 | |
JP2008060412A (ja) | 半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4523094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |