KR100510615B1 - 플라즈마 애싱 방법 - Google Patents
플라즈마 애싱 방법 Download PDFInfo
- Publication number
- KR100510615B1 KR100510615B1 KR10-2000-0061240A KR20000061240A KR100510615B1 KR 100510615 B1 KR100510615 B1 KR 100510615B1 KR 20000061240 A KR20000061240 A KR 20000061240A KR 100510615 B1 KR100510615 B1 KR 100510615B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- ashing
- organic polysiloxane
- gas
- mtorr
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 74
- 230000008569 process Effects 0.000 claims abstract description 60
- 238000004380 ashing Methods 0.000 claims abstract description 54
- -1 polysiloxane Polymers 0.000 claims abstract description 52
- 229920001296 polysiloxane Polymers 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 39
- 239000007789 gas Substances 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 18
- 238000009832 plasma treatment Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 3
- 230000008859 change Effects 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 7
- 125000004432 carbon atom Chemical group C* 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 125000000524 functional group Chemical group 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 125000001436 propyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
- H01J2237/3342—Resist stripping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
유기 폴리실록산막의 저 유전율 특성을 손상시키지 않고서 유기 폴리실록산 막상의 포토 레지스트막을 제거할 수 있는 플라즈마 처리 방법을 제공한다.
플라즈마 처리 장치(100)의 처리실(102)내에 배치된 하부 전극(106) 상에 웨이퍼(W)를 탑재한다. 웨이퍼(W)에는 Low-K 재료의 유기 폴리실록산막이 형성되어 있다. 처리실(102)내에 플라즈마를 생성하고, 유기 폴리실록산막상의 포토 레지스트막을 마스크로서 에칭 처리를 실행하여, 유기 폴리실록산막에 일부가 노출되는 개구 패턴을 형성한다. 에칭 처리후, 웨이퍼(W)는 그대로 처리실(102)내에 배치된다. 처리실(102)내의 압력은 처리실(102)내로의 처리 가스의 도입 및 처리실(102)내의 가스의 배기에 의해, 30mTorr(4.00Pa) 내지 150mTorr(20.0Pa)로 설정한다. 이러한 압력하에서 처리실(102)내의 가스를 플라즈마화하여, 포토 레지스트막을 애싱 처리한다.
Description
본 발명은 플라즈마 처리 방법에 관한 것이다.
종래, 반도체 장치의 제조 공정에서는 피 처리체에 플라즈마 에칭 처리를 실시하여, 예컨대 피 처리체의 층간 절연막상에 개구 패턴을 형성하는 기술이 채용되었다. 이러한 처리에는, 층간 절연막상에 형성된 포토 레지스트막을 마스크로서 사용한다. 또한, 포토 레지스트막은 일반적으로 에칭 처리후에 제거해야 한다. 그러므로, 처리 완료된 피 처리체는 에칭 장치로부터 애싱 장치의 처리실내에 반송된다. 피 처리체의 반입후, 처리실내는 처리 가스의 도입 및 진공 형성에 의해, 300mTorr(40.0Pa) 이상의 압력으로 유지된다. 또한, 피 처리체는 150℃ 이상의 온도로 가열된다. 여러가지 조건이 갖추어진 후, 처리실내의 처리 가스를 플라즈마화하여 포토 레지스트막을 애싱한다.
최근, 층간 절연막으로서 종래부터 사용되고 있는 SiO2막 대신에, 저 유전율 재료(이하, "Low-K"라고 칭함) 막을 채용하여, 반도체 장치의 동작을 고속화시키는 기술이 제안되었다. 그러나, Low-K막은 상기 종래의 애싱 방법과 같이 고압 조건하에서 처리를 실행하면 막 성질이 변화되어, 유전율이 높아진다. 그 결과, 층간 절연막에 Low-K막을 채용하면서도, 반도체 장치의 동작을 신속하게 할 수 없다고 하는 문제점이 있다.
또한, Low-K막은 일반적으로 수분을 흡수하기 쉬운 성질을 갖고 있다. 또한, 에칭 처리에 의해 Low-K막을 패터닝하면, Low-K막의 일부가 노출된다. 이로 인해, 전술한 바와 같이, 에칭 장치로부터 애싱 장치로의 반송시에 피 처리체를 대기에 노출시키면, Low-K막이 대기중의 수분을 흡습하여, Low-K막의 유전율이 높아진다고 하는 문제점이 있다.
본 발명은 종래의 기술이 갖는 상기 문제점에 비추어 이루어진 것으로, 본 발명의 목적은 상기 문제점 및 그 밖의 문제점을 해결할 수 있는 신규하고 개량된 플라즈마 처리 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명에 따르면, 청구항 1에 기재된 발명과 같이, 처리실내에 배치된 피 처리체에 대하여, 피 처리체에 형성된 유기 폴리실록산막상의 포토 레지스트막을 마스크로서 플라즈마 에칭 처리를 실시하여, 유기 폴리실록산막의 일부가 노출되는 패턴을 형성한 후에, 포토 레지스트막을 제거하는 단계와, 처리실내에 처리 가스를 도입하여, 처리실내의 압력을 30mTorr(4.00Pa) 내지 150mTorr(20.0Pa)로 설정하는 단계와, 상기 압력하에서 처리 가스를 플라즈마화하여, 패턴이 형성된 피 처리체의 포토 레지스트막을 제거하는 단계를 포함하는 것을 특징으로 하는 플라즈마 처리 방법이 제공된다.
본 발명에 의해 처리가 실시되는 피 처리체는 에칭 처리가 이미 실시되어, 적어도 유기 폴리실록산막(organic polysiloxane film)에 형성된 패턴의 개구부분이 노출되어 있다. 또한, 상기 막을 구성하는 유기 폴리실록산은 Si 원자에 C 원자 및 H 원자를 포함하는 유기 관능기와 O 원자가 결합하여, 하기의 화학식에서 나타내는 구조를 갖는다.
또, 상기 화학식중 R로 나타내는 유기 관능기는 메틸기, 에틸기, 프로필기 등의 알킬기 및 그들의 유도체나, 페닐기 등의 알릴기 및 그 유도체이다. 유기 관능기를 구성하는 C 원자는 유기 폴리실록산막상의 포토 레지스트막을 종래 방법과 같이 고 압력 조건으로 제거하면, Si 원자로부터 인발한다. 이로 인해, 유기 폴리실록산의 분자 구조가 변화되어, 유기 폴리실록산막의 특징인 저 유전율 특성을 잃게 된다. 그러므로, 본 발명에 따르면 애싱 처리를 Si 원자로부터 C 원자가 인발되지 않은 30mTorr(4.00Pa) 내지 150mTorr(20.0Pa)의 압력 조건하에서 실행한다. 이러한 구성에 의해, 애싱 처리 후에도, 유기 폴리실록산의 분자 구조를 유지할 수 있어, 상기 유기 폴리실록산막의 저 유전율 특성을 확보할 수 있다. 그 결과, 예컨대 유기 폴리실록산막을 층간 절연막에 채용한 경우에는, 반도체 장치를 고속 동작시킬 수 있다.
또한, 처리실내의 압력을 예컨대 청구항 2에 기재된 발명과 같이 50mTorr(6.66Pa) 내지 100mTorr(13.3Pa)로 설정하는 것이 바람직하다. 이러한 압력으로 애싱 처리를 실행하면, 유기 폴리실록산막의 막 성질의 변화를 더욱 억제할 수 있다.
또한, 포토 레지스트막을 제거하는 공정을 예컨대 청구항 3 및 4에 기재된 발명과 같이, 플라즈마 에칭 처리를 실행한 동일 처리실내에서 실행하는 것이 바람직하다. 이러한 구성에 의하면, 에칭 처리후, 애싱 처리 개시까지, 피 처리체가 처리실 외부에 반출되지 않고, 피 처리체가 대기중에 노출되지 않는다. 이로 인해, 노출된 유기 폴리실록산막이 대기중의 수분을 흡수하지 않고, 유기 폴리실록산막의 유전율의 상승을 방지할 수 있다.
이하에, 첨부 도면을 참조하면서 본 발명에 따른 플라즈마 처리 방법을 플라즈마 애싱 방법에 적용한 바람직한 일 실시예에 대하여 상세히 설명한다.
(1) 플라즈마 처리 장치의 구성
우선, 도 1을 참조하면서 본 발명을 적용할 수 있는 플라즈마 처리 장치(100)에 대하여 개략적으로 설명한다. 또, 플라즈마 처리 장치(100)는 후술하는 바와 같이, 에칭 처리 및 애싱 처리를 모두 실행할 수 있게 구성되어 있다. 플라즈마 처리 장치(100)의 처리실(102)은 기밀 상태의 도전성의 처리 용기(104)내에 형성되어 있다. 처리실(102)내에는 도전성의 하부 전극(106)이 배치되어 있다. 하부 전극(106)은 피 처리체, 예컨대 반도체 웨이퍼(이하, "웨이퍼"라고 칭함)(W)의 탑재대를 겸하고 있다. 또한, 하부 전극(106)에는 웨이퍼(W)의 온도를 조정 가능하게 온도 조정 수단, 예컨대 히터(108)가 내장 구성되어 있다. 히터(108)에는 히터 전원(110)이 접속되어 있다. 히터 전원(110)은 히터(108)에 인가되는 전력을 적절히 조정하여, 히터(108)에 의해 가열되는 웨이퍼(W)의 온도를 소정 온도로 유지한다.
또한, 하부 전극(106)의 탑재면에는 정전 척(112)이 설치되어 있다. 정전 척(112)은 고압 직류 전원(114)으로부터 고압 직류 전압을 인가함으로써, 척면상에 탑재된 웨이퍼(W)를 흡착 유지한다. 또한, 하부 전극(106)에는 정전 척(112) 상에 탑재된 웨이퍼(W)의 주위를 둘러싸도록 절연성의 링체(116)가 설치되어 있다. 또한, 하부 전극(106)의 주위에는 절연부재(118)를 거쳐서 배플판(120)이 설치되어 있다.
또한, 하부 전극(106)에는 승강 축(122)이 도전부재(124)와 절연부재(118)를 거쳐서 접속되어 있다. 이러한 구성에 의해, 하부 전극(106)은 승강 축(122)에 접속된 도시하지 않은 구동 기구의 작동에 의해 승강한다. 또한, 승강 축(122)의 주위에는 기밀 상태의 도전성 신축 부재로 이루어지는 벨로스(126)와, 도전성 벨로스 커버(128)가 배치되어 있다. 벨로스(126) 및 벨로스 커버(128)는 양단부가 각각 도전부재(124)와 처리 용기(104) 바닥부에 접속되어 있다. 또한, 하부 전극(106)에는 고주파 전력을 출력하는 고주파 전원(130)이 정합기(132)를 거쳐서 접속되어 있다.
또한, 처리실(102)내에는 하부 전극(106)의 탑재면과 대향하여 상부 전극(134)이 배치되어 있다. 상부 전극(134)은 처리 용기(104)를 거쳐서 접지되어 있다. 또한, 상부 전극(134)에는 다수의 가스 토출 구멍(134a)이 형성되어 있다. 따라서, 처리실(102)내에는 제 1 내지 제 4 가스 공급원(136, 138, 140, 142)내의 각 처리 가스가 제 1 내지 제 4 가스 유량 조정 밸브(144, 146, 148, 150), 제 1 내지 제 4 개폐 밸브(152, 154, 156, 158) 및 가스 토출 구멍(134a)을 거쳐서 적절히 공급된다. 또한, 제 1 내지 제 4 가스 유량 조정 밸브(144, 146, 148, 150)에는 제어기(160)가 접속되어 있다. 제어기(160)는 제 1 내지 제 4 가스 유량 조정 밸브(144, 146, 148, 150)를 제어하여, 처리실(102)내에 도입되는 각 처리 가스의 유량을 조정한다.
또한, 처리실(102)내의 가스는 진공 펌프(P162)에 의해 배기량 조정 밸브(164), 개폐 밸브(168)를 거쳐서 배기된다. 또한, 배기량 조정 밸브(164)에는 전술한 제어기(160)가 접속되어 있다. 제어기(160)는 배기량 조정 밸브(164)를 제어하여, 처리실(102)내에서 배기되는 가스의 배기량을 적절히 조정한다. 이러한 구성에 의해, 처리실(102)내는 제어기(160)가 전술한 제 1 내지 제 4 가스 유량 조정 밸브(144, 146, 148, 150)와 배기량 조정 밸브(164)를 제어함으로써, 소정의 압력으로 유지된다. 또한, 처리실(102) 측벽 외부에는 자석(168)이 설치되어 있다. 자석(168)은 상부 전극(134)과 하부 전극(106) 사이에 회전 자계를 형성 가능하게 구성되어 있다.
(2) 에칭 처리
다음에 전술한 플라즈마 처리 장치(100)를 이용하여, 본 실시예에 관한 애싱 처리 공정 전에 실행되는 에칭 처리 공정에 대하여 설명한다. 우선, 하부 전극(106)상에 웨이퍼(W)를 탑재한다. 웨이퍼(W)에는 층간 절연막으로서의 유기 폴리실록산막(도시하지 않음)이 형성되어 있다. 상기 막을 구성하는 유기 폴리실록산은 Low-K 재료의 하나로서, 하기의 화학식에 도시하는 바와 같이 Si 원자에 O 원자와 메틸기(CH3)가 결합된 구조를 갖고 있다.
또한, 유기 폴리실록산막상에는 마스크로서의 포토 레지스트막(도시하지 않음)이 형성되어 있다. 또한, 하부 전극(106)상의 웨이퍼(W)는 히터(110)에 의해 하부 전극(106)을 거쳐서 소정 온도, 예컨대 150℃ 미만, 바람직하게는 100℃의 일정 온도로 유지된다.
또한, 각 에칭용 가스, 예컨대 C4F8와 N2와 Ar을 제 1 내지 제 3 가스 공급원(136, 138, 140)으로부터 처리실(102)내에 도입한다. 또한, 처리실(102)내의 가스는 진공 펌프(P162)에 의해 배기한다. 이 때, 제어기(160)는 제 1 내지 제 3 가스 유량 조정 밸브(144, 146, 148)와 배기량 조정 밸브(164)를 제어한다. 이러한 제어에 의해, 처리실(102)내는 소정 압력, 예컨대 30mTorr(4.00Pa) 내지 150mTorr(20.0Pa), 바람직하게는 50mTorr(6.66Pa) 내지 100mTorr(13.3Pa), 보다 바람직하게는 45mTorr(6.00Pa)의 일정 압력으로 유지된다.
상기 여러가지 조건이 갖추어진 후, 하부 전극(106)에 고주파 전원(130)으로부터 출력되는 소정 주파수, 예컨대 13.56MHz의 고주파 전력을 인가한다. 이러한 전력의 인가에 의해, 에칭용 가스가 플라즈마화되어 웨이퍼(W)를 에칭 처리한다. 그 결과, 웨이퍼(W)의 유기 폴리실록산막에 소정의 개구 패턴이 형성된다. 또한, 유기 폴리실록산막에 패턴을 형성한 후에, 하부 전극(106)으로의 고주파 전력의 인가를 정지하여, 에칭 처리를 종료한다.
(3) 애싱 처리
다음에 애싱 처리 공정에 대하여 설명한다. 본 실시예는 상기 처리 완료된 웨이퍼(W)에 대하여, 에칭 처리를 실행한 동일 처리실(102)내에서, 에칭 처리시와 동일한 처리실(102)내 압력 및 웨이퍼(W) 온도를 유지한 상태로 애싱 처리를 실행하는 것에 특징이 있다. 즉, 웨이퍼(W)는 에칭 처리 종료후에도 처리실(102) 외부에 반출되지 않고, 하부 전극(106)상에 탑재된다. 또한, 웨이퍼(W)의 온도도 에칭시와 대략 동일한 150℃ 미만, 바람직하게는 100℃로 유지된다.
또한, 제어기(160)는 제 1 내지 제 3 가스 유량 조정 밸브(144, 146, 148)를 제어하여, 처리실(102)내로의 C4F8와 N2와 Ar로 이루어지는 혼합 가스의 공급을 정지한다. 동시에, 제어기(160)는 제 4 가스 유량 조정 밸브(150)를 제어하여, 제 4 가스 공급원(142)내로부터 애싱용 가스, 예컨대 O2를 처리실(102)내에 도입한다. 또한, 제어기(160)는 제 4 가스 유량 조정 밸브(150)와 배기량 조정 밸브(164)를 제어하여, 처리실(102)내를 에칭 처리시와 대략 동일한 30mTorr(4.00Pa) 내지 150mTorr(20.0Pa), 바람직하게는 50mTorr(6.66Pa) 내지 100mTorr(13.3Pa), 보다 바람직하게는 45mTorr(6.00Pa)로 유지한다.
상기 조건이 갖추어진 후, 하부 전극(106)에 고주파 전원(130)으로부터 출력되는 소정 주파수, 예컨대 13.56MHz의 고주파 전력을 인가한다. 이러한 전력의 인가에 의해, 애싱용 가스가 플라즈마화하여, 웨이퍼(W)의 포토 레지스트막이 제거된다.
본 실시예에 따르면, 애싱 처리시에 처리실(102)내의 압력을 종래보다 저압으로 설정한다. 또한, 웨이퍼(W)의 온도를 종래보다 낮게 설정한다. 이러한 조건으로 애싱 처리를 실행함으로써, 유기 폴리실록산 분자의 종단부를 구성하는 메틸기가 Si 원자로부터 분리되는 것을 억제할 수 있다. 이로 인해, 유기 폴리실록산막의 막 성질의 변화를 최소한으로 방지할 수 있어, 유전율의 상승을 억제할 수 있다.
또한, 이러한 구성에 따르면, 에칭 처리와 애싱 처리를 동일한 처리실(102)내에서 실행한다. 이로 인해, 웨이퍼(W)는 애싱 처리 종료까지 처리실(102) 외부로 반출되지 않고, 대기중에 노출되지 않는다. 그 결과, 유기 폴리실록산막이 대기중의 수분을 흡습하지 않고, 메틸기가 수산기(OH기) 등으로 치환되는 것을 방지할 수 있다. 그 결과, 유기 폴리실록산막의 유전율의 상승을 더욱 억제할 수 있다.
(4) 실시예
다음에 본 발명의 실시예에 대하여 설명한다. 우선, 도 2를 참조하면서 처리시의 처리실(102)내의 압력과 웨이퍼(W)에 형성된 유기 폴리실록산막의 손상과의 관계에 대하여 설명한다. 본 실시예는 처리실(102)내의 압력을 변화시킨 것 이외에는, 전술한 방법 및 조건으로 웨이퍼(W)에 처리를 실시하였다.
그 결과, 도 2에 나타내는 결과를 얻었다. 또한, 도 2는 미 처리의 웨이퍼(W)와, 50mTorr(6.66 Pa) 내지 300mTorr(40.0Pa)의 각각의 압력 조건하에서 에칭 처리 및 애싱 처리를 실시한 각각의 웨이퍼(W)에 대하여, 웨이퍼(W)의 중심으로부터의 거리와 각각의 웨이퍼(W)의 유기 폴리실록산막의 굴절률과의 관계를 나타내는 것이다. 또한, 유기 폴리실록산막의 굴절률은 미 처리 유기 폴리실록산막의 굴절률에 가까울수록 막 성질 변화가 적은 것을 나타낸다.
도 2에 도시하는 바와 같이, 유기 폴리실록산막의 굴절률이 웨이퍼(W)의 전면에서 미 처리 유기 폴리실록산막과 거의 동일했던 것은 50mTorr(6.66Pa) 및 100mTorr(13.3Pa)의 압력 조건으로 처리를 실행하였을 때였다. 따라서, 본 결과로부터 애싱 처리를 50mTorr(6.66Pa) 내지 100mTorr(13.3Pa)을 포함하는 소정 범위내의 압력으로 실행하는 것이 바람직하다는 것을 알 수 있다. 이러한 압력의 범위내에서 처리를 실행하면, 유기 폴리실록산막의 손상을 최소한으로 방지하면서, 포토 레지스트막을 제거할 수 있다. 또한, 200mTorr(26.7Pa)의 압력하에서는 유기 폴리실록산막의 손상이 컸다. 따라서, 상기 압력 범위의 상한 압력값은 100mTorr(13.3Pa)보다 크고, 200mTorr(26.7Pa) 미만, 예컨대 150mTorr(20.0Pa)에 있다고 추측된다.
다음에, 도 3을 참조하면서 처리시의 처리실(102)내의 압력과 포토레지스트막의 애싱률과의 관계에 대하여 설명한다. 본 실시예에서도, 처리실(102)내의 압력을 변화시킨 것 이외에는, 전술한 방법 및 조건으로 처리를 실행하였다. 그 결과, 도 3에 나타내는 결과를 얻었다. 또한, 도 3은 처리실(102)내의 압력과 포토레지스트막의 애싱률과의 관계를 나타내는 것이다.
도 3에 도시하는 바와 같이, 처리실(102)내를 30mTorr(4.00Pa) 이상의 각각의 압력으로 설정하여 처리를 실행한 경우에는, 일반적으로 바람직한 애싱률의 최저값이 되는 7000Å(7.0×10-7m)를 모두 상회했다. 따라서, 본 결과로부터 애싱 처리를 30mTorr(4.00Pa) 이상의 압력으로 실행하는 것이 바람직하다는 것을 알 수 있다. 또한, 도 2 및 도 3에 나타내는 결과에 따르면, 애싱 처리는 30mTorr(4.00Pa) 내지 150mTorr(20.0Pa), 바람직하게는 50mTorr(6.66Pa) 내지 100mTorr(13.3Pa)의 압력하에서 실행하는 것이 바람직하다.
또한, 도 4는 실리콘상에 형성된 유기 폴리실록산막의 각각의 플라즈마 처리에 의한 분자 구조의 변화를 조사한 도면이다. 각각, (1) 에칭전, (2) C4F8 가스에 의한 에칭후, (3) 에칭후 에칭 챔버내에서 50mTorr의 O2 애싱한 후, (4) 에칭후 종래의 다운 플로형 애싱 장치에 의해 약 1Torr의 O2 애싱한 후의 유기 폴리실록산막에 존재하는 결합을 퓨리에 변환 적외분광법(FTIR)에 의해 조사한 것이다.
도 4의 곡선 (4)에 도시하는 바와 같이, 에칭후 종래의 장치를 이용하여, 고압력으로 O2 애싱을 실행하면, O-H 결합의 존재를 나타내는 피크가 나타나고, 다른 결합의 존재를 나타내는 피크가 소실한다. 이에 의해, H 원자와 다른 원자의 결합이 수분의 흡수에 의해 O-H 결합으로 치환된 것을 알 수 있다. 한편, 곡선 (3)과 같이, 본 발명과 같은 압력으로 O2 애싱하면 수분의 흡수는 없다라고 생각해도 무방하다.
도 5는 유기 폴리실록산막의 각각의 플라즈마 처리에 의한 성분의 변화를 2차 이온 질량 분석법(SIMS)에 의해 조사한 것이다. Si, O 및 C 원자의 존재를, 유기 폴리실록산막 표면으로부터의 깊이를 횡축으로 취하여 나타낸다. (a)는 에칭전, (b)는 에칭후, (c)는 에칭후 종래 방법에 의한 O2 애싱 후, (d)는 에칭후 본 발명에 의한 O2 애싱 후의 상태이다.
도 5c에 도시하는 바와 같이, 종래 방법에 의한 O2 애싱을 한 경우에는, 유기 폴리실록산막 표면으로부터 약 0.3㎛의 범위에서 Si 및 C 원자의 이탈을 볼 수 있다. 이것은 애싱 작용을 실행하는 산소 래디컬이 유기 폴리실록산막중으로 확산하여 C 원자와 반응하여 이탈하는 것을 나타낸다.
또한, 도 5d에 도시하는 바와 같이, 본 발명에 의해 O2 애싱한 경우에는, 막 표면 근방에서 O 원자의 증가를 볼 수 있다. 도 4의 결과와 결합하면, 이것은 애싱시에 고전압으로 가속된 산소 이온이 막에 충돌하여 보호막 SiO2를 형성하였다고 생각된다.
한편, 종래와 같은 고 압력에서는 이온이 다른 입자와 충돌하여 에너지를 잃기 때문에, 이러한 현상은 발생하지 않는다. 막의 표면 부근 이외에서는 각각의 원자가 큰 변화를 보이지 않기 때문에, 수분의 흡수도 없고, 분자 구조 및 유전율의 변화도 없다고 생각된다.
이와 같이, 종래의 애싱에서는, 산소 래디컬이 막중으로 확산하여, 유기 폴리실록산막의 분자 구조에 변화를 초래하고, 그것에 의해 유전율이 변화되었지만, 본 실시예에 따른 애싱 방법을 이용하면, 막의 유전율에 변화를 일으키지 않고서 애싱을 실행할 수 있다.
이상, 본 발명의 바람직한 일 실시예에 대하여, 첨부 도면을 참조하면서 설명하였지만, 본 발명은 이러한 구성에 한정되지 않는다. 특허청구의 범위에 기재된 기술적 사상의 범주에서, 당업자라면 각종의 변경예 및 수정예를 생각할 수 있으므로, 그들 변경예 및 수정예에 관해서도 본 발명의 기술적 범위에 속하는 것으로 양해된다.
예컨대, 상기 실시예에 있어서, 에칭 처리와 애싱 처리를 동일한 처리실내에서 실행하는 구성을 예로 들어 설명하였지만, 본 발명은 이러한 구성에 한정되지 않고, 에칭 처리와 애싱 처리를 개별 독립된 플라즈마 처리 장치의 처리실내에서 실행하는 경우에도 본 발명을 적용할 수 있다.
또한, 상기 실시예에 있어서, 에칭 처리와 애싱 처리를 동일한 압력하에서 실행하는 구성을 예로 들어 설명하였지만, 본 발명은 이러한 구성에 한정되지 않고, 적어도 애싱 처리시에 전술한 압력 조건으로 설정되어 있으면, 본 발명을 실시할 수 있다.
또한, 상기 실시예에 있어서, 평행 평판형의 플라즈마 처리 장치에 의해 처리를 실행하는 구성을 예로 들어 설명하였지만, 본 발명은 이러한 구성에 한정되지 않고, 유도 결합형 플라즈마 처리 장치나 마이크로파형 플라즈마 처리 장치에도 본 발명을 적용할 수 있다.
본 발명에 따르면, 피 처리체에 형성된 유기 폴리실록산막의 막 성질의 변화를 최소한으로 방지하면서, 유기 폴리실록산막상의 포토레지스트막을 제거할 수 있다. 이로 인해, 애싱 처리에 따른 유기 폴리실록산막의 유전율의 상승을 억제할 수 있어, 유기 폴리실록산막이 갖는 저 유전율 특성을 충분히 발휘시킬 수 있다.
도 1은 본 발명을 적용할 수 있는 플라즈마 처리 장치를 도시하는 개략적인 단면도,
도 2는 본 발명의 실시예를 설명하기 위한 유기 폴리실록산막의 굴절률과 웨이퍼의 중심으로부터의 거리와의 관계를 나타내는 개략적인 설명도,
도 3은 본 발명의 실시예를 설명하기 위한 포토 레지스트막의 애싱률과 처리실내의 압력과의 관계를 나타내는 개략적인 설명도,
도 4는 실리콘상에 형성된 유기 폴리실록산막의 각각의 플라즈마 처리에 의한 분자 구조의 변화를 조사한 도면,
도 5a 내지 도 5d는 유기 폴리실록산막의 각각의 플라즈마 처리에 의한 성분의 변화를 2차 이온 질량 분석법(SIMS)에 의해 조사한 도면.
도면의 주요 부분에 대한 부호의 설명
100 : 플라즈마 처리 장치 102 : 처리실
104 : 처리 용기 106 : 하부 전극
108 : 히터 110 : 히터 전원
112 : 정전 척 118 : 절연 부재
126 : 벨로스
Claims (7)
- 삭제
- 삭제
- 삭제
- 삭제
- 처리실 내에서 에칭 처리를 실시하기 위해 레지스트막을 마스크로서 사용함으로써 에칭 가스에 의해 저유전율 유기막을 에칭한 후, 피처리체 상의 규소, 산소, 탄소, 수소의 각 원자를 포함하여 구성되는 저유전율 유기막상에 형성된 레지스트막을 플라즈마 애싱하는 방법에 있어서,상기 처리실 내에 애싱 가스를 도입하는 단계와,상기 처리실 내의 압력을 약 30mTorr 내지 약 150mTorr의 범위에서 설정하는 단계와,상기 애싱 가스를 플라즈마화함으로써, 상기 저유전율 유기막의 유전율을 실질적으로 변화시키지 않고, 상기 레지스트막을 실질적으로 제거하는 단계를 포함하며,상기 에칭 처리 및 상기 플라즈마 애싱은 상기 처리실로부터 상기 피처리체를 반출하지 않고, 동일 처리용기 내에서 연속해서 실시되고,상기 애싱 가스는 상기 에칭 가스와는 상이한 것을 특징으로 하는플라즈마 애싱 방법.
- 제 5 항에 있어서,상기 저유전율 유기막은 유기 폴리실록산으로된 것을 특징으로 하는플라즈마 애싱 방법.
- 제 5 항에 있어서,상기 애싱 가스는 산소 원자를 포함한 것을 특징으로 하는플라즈마 애싱 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP99-296693 | 1999-10-19 | ||
| JP29669399A JP4523094B2 (ja) | 1999-10-19 | 1999-10-19 | プラズマ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010051100A KR20010051100A (ko) | 2001-06-25 |
| KR100510615B1 true KR100510615B1 (ko) | 2005-08-30 |
Family
ID=17836871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0061240A KR100510615B1 (ko) | 1999-10-19 | 2000-10-18 | 플라즈마 애싱 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6670276B1 (ko) |
| JP (1) | JP4523094B2 (ko) |
| KR (1) | KR100510615B1 (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050022839A1 (en) * | 1999-10-20 | 2005-02-03 | Savas Stephen E. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
| US7311852B2 (en) * | 2001-03-30 | 2007-12-25 | Lam Research Corporation | Method of plasma etching low-k dielectric materials |
| JP2002305179A (ja) * | 2001-04-05 | 2002-10-18 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
| JP2003017469A (ja) * | 2001-06-29 | 2003-01-17 | Tokyo Electron Ltd | エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法 |
| JP4838464B2 (ja) * | 2001-09-26 | 2011-12-14 | 東京エレクトロン株式会社 | 処理方法 |
| JP2003234331A (ja) | 2001-12-05 | 2003-08-22 | Tokyo Electron Ltd | プラズマエッチング方法およびプラズマエッチング装置 |
| WO2003065424A2 (en) * | 2002-01-25 | 2003-08-07 | Applied Materials, Inc. | Apparatus for cyclical deposition of thin films |
| US6903023B2 (en) * | 2002-09-16 | 2005-06-07 | International Business Machines Corporation | In-situ plasma etch for TERA hard mask materials |
| JP4558296B2 (ja) * | 2003-09-25 | 2010-10-06 | 東京エレクトロン株式会社 | プラズマアッシング方法 |
| US20070026642A1 (en) * | 2004-04-20 | 2007-02-01 | Shingo Hishiya | Surface modification method and surface modification apparatus for interlayer insulating film |
| KR100683416B1 (ko) * | 2004-11-25 | 2007-02-20 | 피에스케이 주식회사 | 플라즈마 챔버 시스템 및 이를 이용하여 저유전막을 갖는기판 상에 형성된 포토레지스트 패턴을 애싱하는 방법 |
| KR100680502B1 (ko) * | 2005-09-21 | 2007-02-08 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7662723B2 (en) * | 2005-12-13 | 2010-02-16 | Lam Research Corporation | Methods and apparatus for in-situ substrate processing |
| US7914692B2 (en) | 2006-08-29 | 2011-03-29 | Ngk Insulators, Ltd. | Methods of generating plasma, of etching an organic material film, of generating minus ions, of oxidation and nitriding |
| KR100899426B1 (ko) | 2007-09-14 | 2009-05-27 | 삼성모바일디스플레이주식회사 | 유기 전계 발광표시장치 제조방법 |
| JP5640135B2 (ja) * | 2013-10-22 | 2014-12-10 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置 |
| US20170243737A1 (en) * | 2014-03-26 | 2017-08-24 | Toray Industries, Inc. | Method for manufacturing semiconductor device and semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4349609A (en) * | 1979-06-21 | 1982-09-14 | Fujitsu Limited | Electronic device having multilayer wiring structure |
| JP2669523B2 (ja) * | 1987-05-29 | 1997-10-29 | 東京エレクトロン株式会社 | 基板処理装置 |
| JPH04337633A (ja) * | 1991-05-15 | 1992-11-25 | Oki Electric Ind Co Ltd | 半導体装置の製造におけるエッチング方法 |
| US5783363A (en) * | 1992-05-28 | 1998-07-21 | National Semiconductor Corporation | Method of performing charged-particle lithography |
| JPH07161686A (ja) * | 1993-12-02 | 1995-06-23 | Sharp Corp | 平行平板型ドライエッチング装置を用いた基板処理方法 |
| JP3717085B2 (ja) * | 1994-10-21 | 2005-11-16 | キヤノン株式会社 | 二次電池用負極、該負極を有する二次電池及び電極の作製方法 |
| JPH09219448A (ja) * | 1996-02-09 | 1997-08-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3916284B2 (ja) * | 1997-02-28 | 2007-05-16 | 東京応化工業株式会社 | 多層配線構造の形成方法 |
| US6204168B1 (en) * | 1998-02-02 | 2001-03-20 | Applied Materials, Inc. | Damascene structure fabricated using a layer of silicon-based photoresist material |
| US6207493B1 (en) * | 1998-08-19 | 2001-03-27 | International Business Machines Corporation | Formation of out-diffused bitline by laser anneal |
| JP2000164569A (ja) * | 1998-11-25 | 2000-06-16 | Nec Corp | 半導体装置の製造方法 |
| US6221772B1 (en) * | 1999-07-14 | 2001-04-24 | United Microelectronics Corp. | Method of cleaning the polymer from within holes on a semiconductor wafer |
| US6475922B1 (en) * | 2000-04-25 | 2002-11-05 | Koninklijke Philips Electronics N.V. | Hard mask process to control etch profiles in a gate stack |
-
1999
- 1999-10-19 JP JP29669399A patent/JP4523094B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-18 KR KR10-2000-0061240A patent/KR100510615B1/ko not_active IP Right Cessation
- 2000-10-19 US US09/691,202 patent/US6670276B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4523094B2 (ja) | 2010-08-11 |
| JP2001118830A (ja) | 2001-04-27 |
| KR20010051100A (ko) | 2001-06-25 |
| US6670276B1 (en) | 2003-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510615B1 (ko) | 플라즈마 애싱 방법 | |
| US11410860B2 (en) | Process chamber for etching low k and other dielectric films | |
| US7083991B2 (en) | Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments | |
| US7202176B1 (en) | Enhanced stripping of low-k films using downstream gas mixing | |
| KR100801768B1 (ko) | 에칭 방법 및 에칭 장치 | |
| CN106067410B (zh) | 对多孔质膜进行蚀刻的方法 | |
| US20130344702A1 (en) | Method of etching silicon nitride films | |
| KR20120132693A (ko) | 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법 | |
| KR20070100689A (ko) | 기판상의 포토레지스트 제거 방법 | |
| JPH11162958A (ja) | プラズマ処理装置及びその方法 | |
| CN107808816B (zh) | 对被处理物进行处理的方法 | |
| EP1644776A2 (en) | Methods of removing photoresist from substrates | |
| US20020084254A1 (en) | Plasma etching method | |
| KR100731331B1 (ko) | 드라이 에칭방법 | |
| JPWO2020161879A1 (ja) | ドライエッチング方法及びドライエッチング装置 | |
| KR100518615B1 (ko) | 시료의 표면처리방법 및 에칭방법 | |
| JP4381526B2 (ja) | プラズマエッチング方法 | |
| KR0175073B1 (ko) | 실리콘 함유층의 에칭방법 | |
| JP2022067033A (ja) | 基板処理方法および基板処理装置 | |
| US20090032192A1 (en) | Method for Resist Strip in Presence of Low K Dielectric Material and Apparatus for Performing the Same | |
| KR100323598B1 (ko) | 플라즈마에칭방법 | |
| KR102660694B1 (ko) | 플라스마 처리 방법 | |
| WO2022085424A1 (ja) | 基板処理方法および基板処理装置 | |
| JP2002083798A (ja) | 表面処理方法 | |
| JP2000357682A (ja) | 表面処理方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140808 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |