JPH07161686A - 平行平板型ドライエッチング装置を用いた基板処理方法 - Google Patents

平行平板型ドライエッチング装置を用いた基板処理方法

Info

Publication number
JPH07161686A
JPH07161686A JP30276193A JP30276193A JPH07161686A JP H07161686 A JPH07161686 A JP H07161686A JP 30276193 A JP30276193 A JP 30276193A JP 30276193 A JP30276193 A JP 30276193A JP H07161686 A JPH07161686 A JP H07161686A
Authority
JP
Japan
Prior art keywords
substrate
etching
ashing
processed
treated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30276193A
Other languages
English (en)
Inventor
Hitoshi Ujimasa
仁志 氏政
Yukinobu Nakada
幸伸 中田
Masaru Kajitani
優 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30276193A priority Critical patent/JPH07161686A/ja
Publication of JPH07161686A publication Critical patent/JPH07161686A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】処理能力の大幅な向上を図ることができる平行
平板型ドライエッチング装置を用いた基板処理方法の提
供を目的としている。 【構成】本発明に係る平行平板型ドライエッチング装置
1を用いた基板処理方法は、真空処理室11内において
被処理基板Wに対するエッチング処理を実行した後、同
一の真空処理室11内において被処理基板Wに対するア
ッシング処理を引き続いて連続的に実行することを特徴
としている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置や液晶表示
装置などの製造プロセスで採用されている基板処理方法
に係り、詳しくは、平行平板型ドライエッチング装置を
用いた基板処理方法に関する。
【0002】
【従来の技術】従来から、液晶表示装置を製造するに際
しては、透明絶縁基板の表面上に堆積させられた半導体
薄膜や絶縁体薄膜、あるいは、配線となる金属体薄膜な
どの表面上にフォトレジスト(感光性樹脂)を塗布し、
露光及び現像処理を行ってレジストパターンを形成した
後、このレジストパターンをマスクとした薄膜に対する
エッチング処理を行ったうえ、さらに、アッシング(灰
化)処理によってレジストパターンを除去する手順から
なる基板処理方法が採用されている。そして、この際に
おけるエッチング処理では、活性なイオンを主体とした
反応性イオンエッチング法(RIE)によって各種の薄
膜に対する異方性エッチングを行うのに対し、アッシン
グ処理においては、ラジカル(遊離電子)を主体とした
プラズマを利用したプラズマエッチング法(PE)によ
る等方性エッチングを行うのが一般的となっている。
【0003】すなわち、エッチング処理を実行するにあ
たっては、図5で示すような周知構造とされた平行平板
型ドライエッチング装置(以下、エッチング装置とい
う)10を用いるのが一般的であり、このエッチング装
置10を構成する真空処理室(チャンバー)11内にお
いて上部電極12と平行状で対向する下部電極13上に
は被処理基板Wが密着した状態で載置されている。な
お、ここでの上部電極12はアース電位とされる一方、
下部電極13はマッチングボックス(図示していない)
を介したうえで高周波電源14に接続されたものであ
る。そこで、この真空処理室11内にCF4(四フッ化
炭素) などを主体とするエッチングガスを導入したう
えで高周波電源14から下部電極13に対して高周波電
力を印加すると、上部電極12及び下部電極13間にお
いてグロー放電によるプラズマが発生すると同時に、下
部電極13を負電位とするイオンシース(直流電界)が
生じることになり、プラズマ領域A中で生成した反応性
Fイオンはイオンシース領域Bを通過しながら加速され
たうえで被処理基板Wをエッチングすることになる。
【0004】一方、エッチング処理に引き続いて実行さ
れるアッシング処理では、エッチングガスとして導入さ
れたO2(酸素) に対する高周波電力の印加によって生
成されたプラズマ中に被処理基板Wを載置しておく必要
があるため、図5で示したエッチング装置10、すなわ
ち、被処理基板Wが載置された下部電極13側にイオン
シース領域Bが形成されるエッチング装置10を同一構
成のままで用いることはできない。そして、このエッチ
ング装置10をアッシング処理の実行が可能なエッチン
グ装置(アッシング装置)とするには、図示していない
が、高周波電源14を上部電極12に対して接続する一
方、下部電極13をアース電位にするというような広範
囲にわたる面倒な構成変更を行うことによってイオンシ
ース領域Bが上部電極12側に形成されるようにしなけ
ればならず、これでは、エッチング処理済みとなった被
処理基板Wに対するアッシング処理を同一の真空処理室
11内において引き続き連続的に実行することができな
くなってしまう。
【0005】そこで、従来例に係る基板処理方法におい
ては、このような不都合を回避するため、図6で示すよ
うに、予めアッシング処理に適した構成を有するアッシ
ング装置20と、搬入側,中間側及び搬出側それぞれの
真空予備室21〜23とを用意し、これらの各々をエッ
チング装置10と共にゲートバルブ(図示していない)
を介して互いに連続する配置状態で連結しておくことが
行われている。すなわち、この際における被処理基板W
は搬入側の真空予備室21を通ったうえでエッチング装
置10へと搬入されることになり、その真空処理室11
内に載置された被処理基板Wに対してはエッチング処理
が実行される。そして、エッチング処理済みとなった被
処理基板Wは中間側の真空予備室22を通ったうえでア
ッシング装置20へと移送されることになり、このアッ
シング装置20の真空処理室11内においてレジストパ
ターンを除去するためのアッシング処理が行われた後、
アッシング処理済みとなった被処理基板Wは搬出側の真
空予備室23内に向かって搬出されることになる。
【0006】
【発明が解決しようとする課題】ところで、従来例方法
では、エッチング装置10を構成する同一の真空処理室
11内において被処理基板Wに対するエッチング処理及
びアッシング処理を連続的して実行することができない
ため、互いに異なる構成とされたエッチング装置10及
びアッシング装置20を連続的に配置したうえでの処理
を行っている。しかしながら、このような構成とした場
合には、エッチング処理及びアッシング処理に要するプ
ロセス時間が異なり、一般にはエッチング処理により多
くのプロセス時間を要するため、エッチング装置10に
おける被処理基板Wのエッチング処理が終了するまでア
ッシング処理を実行することができなくなり、単位時間
内における被処理基板Wの処理量、いわゆるスループッ
トがエッチング装置10での時間律則に基づいて低下す
ることになってしまう。なお、ここでのプロセス時間と
は、エッチング装置10もしくはアッシング装置20の
真空処理室11内に導入されたエッチングガスの圧力が
一定となるまでに要するガス安定時間と、高周波電力が
印加されて被処理基板Wがプラズマにさらされるまでに
要する放電時間と、処理終了後におけるエッチングガス
の排気に要する排気時間との合計を意味している。
【0007】そこで、このような不都合を回避するた
め、図示していないが、1つのアッシング装置20に対
して2つのエッチング装置10を組み合わせた構成、い
わゆるマルチチャンバー方式による基板処理方法を採用
することも行われている。ところが、このような構成を
採用した場合には、例えば、エッチング処理済みとなっ
てエッチング装置10から搬出されてきた被処理基板W
をアッシング装置20に対して即座に搬入することがで
きず、被処理基板Wのアッシング処理待ちといわれるよ
うな事態が生じるため、やはりアッシング装置20での
時間律則に基づくスループットの低下が避けらないこと
になってしまう。
【0008】本発明は、これらの不都合を解消すべく創
案されたものであって、エッチング処理の終了待ちやア
ッシング処理待ちのような基板待機状態をなくすことに
よって処理能力の大幅な向上を図ることができるエッチ
ング装置を用いた基板処理方法の提供を目的としてい
る。
【0009】
【課題を解決するための手段】本発明に係るエッチング
装置を用いた基板処理方法は、このような目的を達成す
るために、真空処理室内において被処理基板に対するエ
ッチング処理を実行した後、同一の真空処理室内におい
て被処理基板に対するアッシング処理を引き続いて連続
的に実行することを特徴としている。
【0010】
【作用】上記基板処理方法によれば、同一の真空処理室
内において被処理基板に対するエッチング処理とアッシ
ング処理とを引き続いて連続的に実行するのであるか
ら、エッチング処理済みとなった被処理基板をわざわざ
移送したうえでのアッシング処理を行う必要がなくな
り、被処理基板の移送時間が不要となる結果、スループ
ットの向上が図れることになる。
【0011】
【実施例】以下、本発明方法の実施例を図面に基づいて
説明する。
【0012】図1は本実施例方法において用いられるエ
ッチング装置のエッチング処理状態を示す断面図、図2
はそのアッシング処理状態を示す断面図、図3は本実施
例方法における被処理基板の要部構造を示す断面図であ
り、これらの図における符号1はエッチング装置、Wは
被処理基板を示している。なお、図1及び図2におい
て、従来例方法を示す図5と互いに同一もしくは相当す
る部品、部分には同一符号を付している。
【0013】本実施例方法に係るエッチング装置1は、
図1及び図2で示すように、真空処理室11と、この真
空処理室11内において平行状に対向する位置ごとに設
けられた上部電極12及び下部電極13とを備えると共
に、この下部電極13を厚み方向に沿って貫通したうえ
で被処理基板Wが載置される基板昇降用ピン2を具備し
たものとなっている。そして、これら基板昇降用ピン2
のそれぞれは真空処理室11の下側に位置する壁部を貫
通して設けられた伸縮自在のベローズ3を介したうえで
真空処理室11の外部に設けられたシリンダ機構4と連
結されており、このシリンダ機構4によって同期的に昇
降操作される構成となっている。なお、このエッチング
装置1を構成する上部電極12はアース電位とされる一
方、下部電極13はマッチングボックス(図示していな
い)を介したうえで13.56MHzの高周波電源14に
対して接続されている。
【0014】そして、本実施例方法では、上記構成とさ
れたエッチング装置1を用いることにより、真空処理室
11内において被処理基板Wに対するエッチング処理を
実行した後、同一の真空処理室11内において被処理基
板Wに対するアッシング処理を引き続いて連続的に実行
することが行われる。以下、液晶表示装置を構成する薄
膜トランジスタのゲートバスラインを形成する際の手順
を具体例としたうえ、本実施例に係る基板処理方法を説
明する。なお、ここでの被処理基板Wは、図3で示すよ
うに、透明絶縁基板5の表面上にTa(タンタル)から
なる金属体薄膜6が被着され、かつ、この金属体薄膜6
の表面上にゲートバスライン形状となったレジストパタ
ーン7が形成されたものであり、スパッタリング法によ
って堆積させられた金属体薄膜6の膜厚は3000Å程
度とされている。
【0015】まず、エッチング処理を実行すべくエッチ
ング装置1の真空処理室11内に搬入されてきた被処理
基板Wは、図1で示すように、上部電極12と平行状で
対向する位置に配設された下部電極13上に密着した状
態で載置される。なお、この下部電極13を貫通して設
けられた基板昇降用ピン2のそれぞれはシリンダ機構4
によって下降操作されており、下部電極13の表面上へ
は突出していない状態となっている。そして、この真空
処理室11内にCF4 ガス160sccm及びO2ガス40s
ccmを混合してなるエッチングガスをガス圧力が300
mTorrとなるまで導入した後、高周波電源14から下部
電極13に対して1400Wの高周波電力を印加する。
すると、上部電極12及び下部電極13間においてプラ
ズマが発生すると同時に、下部電極13を負電位とする
イオンシースが生じる結果、プラズマ領域A中で生成し
たうえでイオンシース領域Bを通過しながら加速された
反応性Fイオンによって被処理基板Wのエッチングが行
われることになる。そこで、Taのエッチングレートが
2500Å/min であり、均一性が±5%であるとした
場合、膜厚3000ÅのTa薄膜をエッチングするには
80sec を要することになり、ガス安定時間は5sec ,
放電時間は80sec ,排気時間は25sec となる結果、
エッチング処理に要するプロセス時間は合計で110se
c となる。
【0016】引き続き、エッチング処理済みとなった被
処理基板Wに対しては、同じエッチング装置1を構成す
る同一の真空処理室11内においてアッシング処理が実
行される。この際、下部電極13上に載置されていた被
処理基板Wは、図2で示すように、シリンダ機構4を用
いて操作された基板昇降用ピン2の上昇操作に伴って上
部電極12側へと持ち上げられている。さらに、この真
空処理室11内にO2ガス200sccmをエッチングガス
として導入し、かつ、ガス圧力を500mTorrとしたう
えで下部電極13に対して500Wの高周波電力を印加
する。すると、上部電極12及び下部電極13間にはプ
ラズマが発生することになる結果、基板昇降用ピン2に
よって持ち上げられていた被処理基板Wはプラズマ中に
載置され、かつ、このプラズマに対してさらされた状態
となる。そこで、被処理基板Wに対してはプラズマエッ
チング法によるアッシング処理が実行されていることに
なり、エッチング処理に伴って変質していたレジストパ
ターン7はアッシング処理の実行に伴って除去されてし
まう。そして、フォトレジストのアッシングレートが1
500Å/min 、均一性が±10%であるとした場合に
おけるガス安定時間は25sec ,放電時間は45sec ,
排気時間は30sec となる結果、アッシング処理に要す
るプロセス時間は合わせて100sec となる。したがっ
て、このエッチング装置1を用いたうえ、エッチング処
理及びアッシング処理を連続的に実行した場合のプロセ
ス時間は総計で210sec となる。
【0017】ところで、本発明の発明者らが本実施例方
法及び従来例方法の処理能力を比較すべく検討したとこ
ろによれば、図4の説明図で示されるような結果が得ら
れている。すなわち、本実施例方法においては、単一の
エッチング装置1を用いたうえでの被処理基板Wに対す
るエッチング処理及びアッシング処理を引き続いて連続
的に行うことが可能となり、各エッチング装置1におい
て必要なプロセス時間は210sec となる。そこで、従
来例方法におけるマルチチャンバー方式と同様、3つの
エッチング装置1を用いるとした場合におけるスループ
ットは1日(稼働時間1000min で換算)当たり50
0枚となり、本実施例方法による処理能力曲線は図4中
の実線で示すようになる。
【0018】一方、従来例方法のマルチチャンバー方
式、すなわち、2つのエッチング装置10と1つのアッ
シング装置20とを組み合わせた際における処理能力曲
線は、エッチング装置10及びアッシング装置20間で
の移送時間を要するために図4中の破線で示すようにな
り、本実施例方法よりも低下することになってしまう。
また、1つずつのエッチング装置10及びアッシング装
置20を連結してなる図5の構成を採用した従来例方法
では、図4中の一点鎖線で示すような処理能力曲線しか
得られないことになり、本実施例方法と比較した場合の
処理能力がさらに劣ることは明らかとなる。
【0019】
【発明の効果】以上説明したように、本発明方法によれ
ば、同一の真空処理室内において被処理基板に対するエ
ッチング処理とアッシング処理とを引き続いて連続的に
実行するのであるから、エッチング処理済みとなった被
処理基板をわざわざ移送したうえでのアッシング処理を
行う必要はなく、被処理基板の移送時間は不要となる。
したがって、従来例方法のようなアッシング装置を設け
たうえでの被処理基板の移送を行う必要がなくなり、エ
ッチング処理の終了待ちやアッシング処理待ちのような
基板待機状態が生じることもなくなる結果、スループッ
トの向上、すなわち、処理能力の大幅な向上を図ること
ができるという効果が得られる。
【図面の簡単な説明】
【図1】本実施例方法において用いられるエッチング装
置のエッチング処理状態を示す断面図である。
【図2】そのアッシング処理状態を示す断面図である。
【図3】本実施例方法における被処理基板Wの要部構造
を示す断面図である。
【図4】本実施例方法及び従来例方法における処理能力
を比較して示す説明図である。
【図5】従来例方法において用いられるエッチング装置
の構造を示す断面図である。
【図6】従来例方法において用いられるエッチング装置
の変形例構成を示す斜視図である。
【符号の説明】
1 エッチング装置 11 真空処理室 W 被処理基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 真空処理室内において被処理基板に対す
    るエッチング処理を実行した後、同一の真空処理室内に
    おいて被処理基板に対するアッシング処理を引き続いて
    連続的に実行することを特徴とする平行平板型ドライエ
    ッチング装置を用いた基板処理方法。
JP30276193A 1993-12-02 1993-12-02 平行平板型ドライエッチング装置を用いた基板処理方法 Pending JPH07161686A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30276193A JPH07161686A (ja) 1993-12-02 1993-12-02 平行平板型ドライエッチング装置を用いた基板処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30276193A JPH07161686A (ja) 1993-12-02 1993-12-02 平行平板型ドライエッチング装置を用いた基板処理方法

Publications (1)

Publication Number Publication Date
JPH07161686A true JPH07161686A (ja) 1995-06-23

Family

ID=17912834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30276193A Pending JPH07161686A (ja) 1993-12-02 1993-12-02 平行平板型ドライエッチング装置を用いた基板処理方法

Country Status (1)

Country Link
JP (1) JPH07161686A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508770B1 (ko) * 1998-03-28 2005-11-08 삼성전자주식회사 균일한 식각이 가능한 건식 식각 설비
KR100550344B1 (ko) * 2000-01-14 2006-02-08 삼성전자주식회사 웨이퍼 애싱방법
JP4523094B2 (ja) * 1999-10-19 2010-08-11 東京エレクトロン株式会社 プラズマ処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508770B1 (ko) * 1998-03-28 2005-11-08 삼성전자주식회사 균일한 식각이 가능한 건식 식각 설비
JP4523094B2 (ja) * 1999-10-19 2010-08-11 東京エレクトロン株式会社 プラズマ処理方法
KR100550344B1 (ko) * 2000-01-14 2006-02-08 삼성전자주식회사 웨이퍼 애싱방법

Similar Documents

Publication Publication Date Title
KR101813954B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US7432172B2 (en) Plasma etching method
TW201631656A (zh) 蝕刻方法
KR101737021B1 (ko) 플라즈마 처리 방법 및 기억 매체
US8609549B2 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
TWI518217B (zh) Etching method and etching device
JPH06188229A (ja) エッチングの後処理方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP2014096500A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JPH07321090A (ja) エッチングの後処理方法
TW201711102A (zh) 被處理體之處理方法
KR102435263B1 (ko) 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법
TW201721713A (zh) 被處理體之處理方法
US20200168468A1 (en) Etching method and substrate processing apparatus
TWI479111B (zh) 減壓乾燥方法及減壓乾燥裝置
JP4775834B2 (ja) エッチング方法
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
JPH07161686A (ja) 平行平板型ドライエッチング装置を用いた基板処理方法
JPH10312899A (ja) プラズマ処理方法及びプラズマ処理装置
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
TWI754002B (zh) 電漿處理方法及電漿處理裝置
TW201633403A (zh) 電漿處理方法
JP3227812B2 (ja) ドライエッチング方法
KR0175073B1 (ko) 실리콘 함유층의 에칭방법