KR102435263B1 - 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법 - Google Patents

플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102435263B1
KR102435263B1 KR1020170094335A KR20170094335A KR102435263B1 KR 102435263 B1 KR102435263 B1 KR 102435263B1 KR 1020170094335 A KR1020170094335 A KR 1020170094335A KR 20170094335 A KR20170094335 A KR 20170094335A KR 102435263 B1 KR102435263 B1 KR 102435263B1
Authority
KR
South Korea
Prior art keywords
bias power
substrate
plasma
substrate electrode
target layer
Prior art date
Application number
KR1020170094335A
Other languages
English (en)
Other versions
KR20190011600A (ko
Inventor
유범진
남상기
허광엽
우제헌
이상헌
토미타 마사히코
바실리 파쉬코프스키
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170094335A priority Critical patent/KR102435263B1/ko
Priority to US15/867,082 priority patent/US10410874B2/en
Publication of KR20190011600A publication Critical patent/KR20190011600A/ko
Application granted granted Critical
Publication of KR102435263B1 publication Critical patent/KR102435263B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32128—Radio frequency generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Abstract

플라즈마 처리 방법에 있어서, 식각 대상막이 형성된 기판을 챔버 내의 기판 전극 상에 로딩한다. 플라즈마 전력을 인가하여 상기 챔버 내에 플라즈마를 형성한다. 제1 바이어스 전력을 상기 기판 전극에 인가하여 상기 식각 대상막 상에 제1 식각 공정을 수행한다. 비정현파의 전압 파형을 갖는 제2 바이어스 전력을 상기 기판 전극에 인가하여 상기 식각 대상막 상에 제2 식각 공정을 수행한다.

Description

플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법{PLASMA PROCESSING APPARATUS AND METHOD, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다. 보다 자세하게, 본 발명은 플라즈마를 이용하여 기판에 형성된 식각 대상막을 식각하기 위한 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.
많은 형태의 반도체 장치들은 플라즈마-기반 에칭 기술을 사용하여 제조될 수 있다. 예를 들면, 유도 결합형 플라즈마 식각 장치, 정전 용량형 플라즈마 식각 장치, 마이크로웨이브 플라즈마 식각 장치 등과 같은 플라즈마 식각 장치는 챔버 내부에 플라즈마를 생성하여 식각 공정을 수행할 수 있다. 그러나, 패턴 미세화로 인해 하지막에 대한 데미지를 최소화하고 식각 프로파일을 제어하기 위한 새로운 공정 기술이 요구된다.
본 발명의 일 과제는 식각에 의한 데미지를 최소화하고 식각 프로파일의 제어성을 향상시킬 수 있는 플라즈마 처리 방법을 제공하는 데 있다.
본 발명의 다른 과제는 상술한 플라즈마 처리 방법을 이용하여 반도체자 장치를 제조하는 방법을 제공하는 데 있다.
본 발명의 또 다른 과제는 상술한 플라즈마 처리 방법을 수행하기 위한 플라즈마 처리 장치를 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 플라즈마 처리 방법에 있어서, 식각 대상막이 형성된 기판을 챔버 내의 기판 전극 상에 로딩한다. 플라즈마 전력을 인가하여 상기 챔버 내에 플라즈마를 형성한다. 제1 바이어스 전력을 상기 기판 전극에 인가하여 상기 식각 대상막 상에 제1 식각 공정을 수행한다. 비정현파의 전압 파형을 갖는 제2 바이어스 전력을 상기 기판 전극에 인가하여 상기 식각 대상막 상에 제2 식각 공정을 수행한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 장치의 제조 방법에 있어서, 식각 대상막이 형성된 반도체 기판을 챔버 내의 기판 전극 상에 로딩한다. 플라즈마 전력을 인가하여 상기 챔버 내에 플라즈마를 형성한다. 제1 바이어스 전력을 상기 기판 전극에 인가하여 상기 식각 대상막을 식각하여 하부에 완충 부분을 갖는 예비 식각 대상막 패턴을 형성한다. 비정현파의 전압 파형을 갖는 제2 바이어스 전력을 상기 기판 전극에 인가하여 상기 예비 식각 대상막 패턴을 식각하여 상기 완충 부분이 제거된 식각 대상막 패턴을 형성한다.
상기 본 발명의 또 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 플라즈마 처리 장치는 기판을 처리하기 위한 공간을 제공하는 챔버, 상기 챔버 내부에서 상기 기판을 지지하며 기판 전극을 갖는 기판 스테이지, 상기 챔버 상부에 상기 기판 전극에 대향하도록 배치된 상부 전극, 상기 상부 전극에 플라즈마 전력을 인가하여 상기 챔버 내에 플라즈마를 형성하기 위한 플라즈마 전력 공급부, 바이어스 제어 신호에 따라 상기 기판 전극에 제1 바이어스 전력 및 비정현파의 전압 파형을 갖는 제2 바이어스 전력을 선택적으로 공급하기 위한 바이어스 전력 공급부, 및 상기 제1 및 제2 바이어스 전력들 중에서 어느 하나를 선택하도록 상기 바이어스 제어 신호를 상기 바이어스 전력 공급부에 공급하기 위한 제어부를 포함한다.
예시적인 실시예들에 따른 플라즈마 처리 방법 및 장치에 있어서, 제1 바이어스 전력을 기판 전극에 인가하여 제1 이온 에너지를 이용한 제1 플라즈마 식각 공정을 식각 대상막 상에 수행하고, 비정현파의 전압 파형을 갖는 제2 바이어스 전력을 상기 기판 전극에 인가하여 제1 이온 에너지보다 낮은 제2 이온 에너지를 이용한 제2 플라즈마 식각 공정을 상기 식각 대상막 상에 수행할 수 있다.
이에 따라, 상기 기판 전극에 인가되는 바이어스 전력을 조절하여 이온 에너지의 크기와 확산 폭을 제어함으로써, 하부막의 식각 데미지를 최소화하고 식각 프로파일을 개선시킬 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 플라즈마 처리 장치를 나타내는 블록도이다.
도 2는 도 1의 플라즈마 처리 장치의 제1 바이어스 전력 공급부에 의해 생성되는 제1 바이어스 전력 신호를 나타내는 그래프이다.
도 3은 도 1의 플라즈마 처리 장치의 제2 바이어스 전력 공급부에 의해 생성되는 제2 바이어스 전력 신호를 나타내는 그래프이다.
도 4는 도 3의 제2 바이어스 전력 신호에 의해 발생된 기판 표면에서의 이온 에너지 분포를 나타내는 그래프들이다.
도 5는 도 1의 플마즈마 처리 장치의 온도 조절부에 의해 플라즈마 공정 동안 제어되는 정전척의 온도를 나타내는 그래프이다.
도 6은 예시적인 실시예들에 따른 플라즈마 처리 방법을 나타내는 순서도이다.
도 7 내지 도 9는 예시적인 실시예들에 따른 반도체 장치의 패턴 형성 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 플라즈마 처리 장치를 나타내는 블록도이다. 도 2는 도 1의 플라즈마 처리 장치의 제1 바이어스 전력 공급부에 의해 생성되는 제1 바이어스 전력 신호를 나타내는 그래프이다. 도 3은 도 1의 플라즈마 처리 장치의 제2 바이어스 전력 공급부에 의해 생성되는 제2 바이어스 전력 신호를 나타내는 그래프이다. 도 4는 도 3의 제2 바이어스 전력 신호에 의해 발생된 기판 표면에서의 이온 에너지 분포를 나타내는 그래프들이다. 도 5는 도 1의 플마즈마 처리 장치의 온도 조절부에 의해 플라즈마 공정 동안 제어되는 정전척의 온도를 나타내는 그래프이다.
도 1 내지 도 5를 참조하면, 플라즈마 처리 장치(10)는 챔버(20), 기판 전극(40)을 갖는 기판 스테이지, 상부 전극(50), 플라즈마 전력 공급부(51), 바이어스 전력 공급부(41) 및 제어부(80)를 포함할 수 있다.
예시적인 실시예들에 있어서, 플라즈마 처리 장치(10)는 유도 결합형 플라즈마(ICP, induced coupled plasma) 챔버(20) 내에 배치된 반도체 웨이퍼(W)와 같은 기판 상의 식각 대상막을 식각하기 위한 장치일 수 있다. 하지만, 상기 플라즈마 처리 장치에 의해 생성된 플라즈마는 유도 결합형 플라즈마에 제한되지는 않으며, 예를 들면, 용량 결합형 플라즈마, 마이크로웨이브형 플라즈마를 생성할 수 있다. 또한, 상기 플라즈마 처리 장치는 반드시 식각 장치로 제한되지 않으며, 예를 들면, 증착 장치, 세정 장치 등으로 사용될 수 있다. 여기서, 상기 기판은 반도체 기판, 유리 기판 등을 포함할 수 있다.
챔버(20)는 웨이퍼(W) 상에 플라즈마 식각 공정을 수행하기 위한 밀폐된 공간을 제공할 수 있다. 챔버(20)는 원통형 진공 챔버일 수 있다. 챔버(20)는 알루미늄, 스테인리스 스틸과 같은 금속을 포함할 수 있다.
챔버(20) 내부에는 상기 기판을 지지하기 위한 기판 스테이지가 배치될 수 있다. 예를 들면, 상기 기판 스테이지는 웨이퍼(W)를 지지하기 위한 서셉터로서의 역할을 수행할 수 있다. 상기 기판 스테이지는 상부에 웨이퍼(W)를 정전 흡착력으로 유지하기 위한 정전척(30)을 포함할 수 있다. 정전척(30)은 직류 전원(도시되지 않음)으로부터 공급되는 직류 전압에 의해, 정전력으로 웨이퍼(W)를 흡착 및 유지할 수 있다.
또한, 상기 기판 스테이지는 정전척(30) 하부에 원판 형상의 기판 전극(40)을 포함할 수 있다. 기판 전극(40)은 지지부(34)에 의해 상하로 이동 가능하도록 설치될 수 있다.
정전척(30)의 상부면에는 웨이퍼(W)가 탑재되고, 웨이퍼(W) 둘레에 포커스 링(도시되지 않음)이 장착될 수 있다. 기판 전극(40)은 웨이퍼(W)보다 큰 직경을 가질 수 있다. 또한, 기판 전극(40)은 내부에 냉각을 위한 순환 채널(도시되지 않음)을 가질 수 있다. 또한, 웨이퍼 온도의 정밀도를 위해, He 가스와 같은 냉각 가스가 상기 정전 척과 웨이퍼(W) 사이에 공급될 수 있다.
챔버(20)의 측벽에는 웨이퍼(W)의 출입을 위한 게이트(도시되지 않음)가 설치될 수 있다. 상기 게이트를 통해 웨이퍼(W)가 상기 기판 스테이지 상으로 로딩 및 언로딩될 수 있다.
챔버(20)의 하부에는 배기 포트(24)가 설치되고, 배기 포트(24)에는 배기관을 통해 배기부(26)가 연결될 수 있다. 상기 배기부는 터보 분자 펌프와 같은 진공 펌프를 포함하여 챔버(20) 내부의 처리 공간을 원하는 진공도의 압력으로 조절할 수 있다. 또한, 챔버(20) 내에 발생된 공정 부산물들 및 잔여 공정 가스들을 배기 포트(24)를 통하여 배출될 수 있다.
챔버(20)는 챔버(20)의 상부를 덮는 커버(22)를 포함할 수 있다. 커버(22)는 챔버(20)의 상부를 밀폐시킬 수 있다. 상부 전극(50)은 기판 전극(40)과 대향하도록 챔버(20) 외측 상부에 배치될 수 있다. 상부 전극(50)은 커버(22) 상에 배치될 수 있다. 상부 전극(50)는 고주파(RF) 안테나를 포함할 수 있다. 상기 안테나는 평면 코일 형상을 가질 수 있다. 커버(22)는 원판 형상의 유전체 창(dielectric window)을 포함할 수 있다. 상기 유전체 창은 유전 물질을 포함한다. 예를 들어서, 상기 유전체 창은 알루미늄 산화물(Al2O3)을 포함할 수 있다. 상기 유전체 창은 상기 안테나로부터의 파워를 챔버(20) 내부로 전달하는 기능을 가질 수 있다.
예를 들면, 상부 전극(50)은 내부 코일(50a) 및 외부 코일(50b)을 포함할 수 있다. 내부 코일(50a) 및 외부 코일(50b)은 나선 형태 또는 동심원 형태를 가질 수 있다. 내부 코일(50a) 및 외부 코일(50b)은 챔버(20)의 플라즈마 공간(P)에서 유도 결합된 플라즈마(inductively coupled plasma)를 발생시킬 수 있다. 여기서는, 2개의 코일들이 예시적으로 설명되었지만, 상기 코일들의 개수, 배치 등은 이에 제한되지 않음을 이해할 수 있을 것이다.
예시적인 실시예들에 있어서, 플라즈마 처리 장치(10)는 챔버(20) 내부로 가스를 공급하기 위한 가스 공급부를 더 포함할 수 있다. 예를 들면, 상기 가스 공급부는 가스 공급 엘리먼트들로서, 가스 공급관들(60a, 60b), 유량 제어기(62), 및 가스 공급원(64)을 포함할 수 있다. 가스 공급관들(60a, 60b)은 챔버(20)의 상부 및/또는 측면으로 다양한 가스들을 공급할 수 있다. 예를 들면, 상기 가스 공급관들은 커버(22)를 관통하는 수직 가스 공급관(60a) 및 챔버(20)의 측면을 관통하는 수평 가스 공급관(60b)을 포함할 수 있다. 수직 가스 공급관(60a) 및 수평 가스 공급관(60b)은 챔버(20) 내의 플라즈마 공간(P)으로 다양한 가스들을 직접적으로 공급할 수 있다.
상기 가스 공급부는 서로 다른 가스들을 원하는 비율로 공급할 수 있다. 가스 공급원(64)은 복수 개의 가스들을 보관하고, 상기 가스들은 가스 공급관들(60a, 60b)과 각각 연결된 복수 개의 가스 라인들을 통해 공급될 수 있다. 유량 제어기(62)는 가스 공급관들(60a, 60b)을 통하여 챔버(20) 내부로 유입되는 가스들의 공급 유량을 제어할 수 있다. 유량 제어기(62)는 수직 가스 공급관(60a)과 수평 가스 공급관(60b)으로 각각 공급되는 가스들의 공급 유량들을 독립적으로 또는 공통적으로 제어할 수 있다. 예를 들면, 가스 공급원(64)은 복수 개의 가스 탱크들을 포함하고, 유량 제어기(62)는 상기 가스 탱크들에 각각 대응하는 복수 개의 질량 유량 제어기들(MFC, mass flow controller)을 포함할 수 있다. 상기 질량 유량 제어기들은 상기 가스들의 공급 유량들을 각각 독립적으로 제어할 수 있다.
상기 가스 공급부는 서로 다른 공정 가스들을 챔버(20) 내에 공급할 수 있다. 상기 공정 가스들은 불활성 가스들을 포함할 수 있다.
예를 들면, 상기 가스 공급부는 수소(H2) 가스 및 질소(N2) 가스의 혼합 가스를 챔버(20) 내로 공급할 수 있다. 수소(H2) 가스 및 질소(N2) 가스의 혼합 비율을 조정함으로써, 개선된 식각 프로파일(예를 들면, 식각된 부분의 저면과 측면 사이의 각도)을 획득할 수 있다.
플라즈마 전력 공급부(51)는 상부 전극(50)에 플라즈마 소스 파워를 인가할 수 있다. 예를 들면, 플라즈마 전력 공급부(51)는 플라즈마 소스 엘리먼트들로서, 소스 RF 전원(54) 및 소스 RF 정합기(52)를 포함할 수 있다. 소스 RF 전원(54)은 고주파(RF) 신호를 발생시킬 수 있다. 소스 RF 정합기(52)는 소스 RF 전원(54)에서 발생된 RF 신호의 임피던스를 매칭하여 코일들(50a, 50b)을 이용하여 발생시킬 플라즈마를 제어할 수 있다.
바이어스 전력 공급부(41)는 기판 전극(42)에 바이어스 소스 파워를 인가할 수 있다. 구체적으로, 바이어스 전력 공급부(41)는 기판 전극(40)에 제1 바이어스 소스 파워를 인가하기 위한 제1 바이어스 전력 공급부(42, 44) 및 기판 전극(40)에 제1 바이어스 소스 파워를 인가하기 위한 제2 바이어스 전력 공급부(46)를 포함할 수 있다.
상기 제1 바이어스 전력 공급부는 바이어스 엘리먼트들로서, 바이어스 RF 전원(44) 및 바이어스 RF 정합기(42)를 포함할 수 있다. 기판 전극(40)은 챔버(20) 내에서 발생한 플라즈마 원자 또는 이온을 끌어당길 수 있다. 바이어스 RF 전원(44)은 고주파(RF) 신호를 발생시킬 수 있다. 바이어스 RF 정합기(42)는 기판 전극(40)에 인가되는 바이어스 전압 및 바이어스 전류를 조절하여 바이어스 RF의 임피던스를 매칭시킬 수 있다. 바이어스 RF 전원(44)과 소스 RF 전원(54)는 제어부(80)의 동조기를 통하여 서로 동기화되거나 비동기화될 수 있다.
제어부(80)는 플라즈마 전력 공급부(51) 및 바이어스 전력 공급부(41)에 연결되어 이들의 동작을 제어할 수 있다. 제어부(80)는 마이크로컴퓨터 및 각종 인터페이스를 포함하고, 외부 메모리 또는 내부 메모리에 저장되는 프로그램 및 레시피 정보에 따라 상기 플라즈마 처리 장치의 동작을 제어할 수 있다.
구체적으로, 제어부(80)는 플라즈마 전력 제어 신호 및 바이어스 전력 제어 신호를 각각 생성할 수 있다. 플라즈마 전력 공급부(51)는 상기 플라즈마 전력 제어 신호에 따라 상부 전극(50)에 플라즈마 소스 파워를 인가할 수 있다. 바이어스 전력 공급부(41)는 상기 바이어스 전력 제어 신호에 따라 기판 전극(40)에 바이어스 소스 파워를 인가할 수 있다.
플라즈마 전력 공급부(51)는 상기 플라즈마 전력 제어 신호에 따라 상부 전극(50)에 고주파 전력 신호를 인가할 수 있다. 예를 들면, 상기 고주파 전력은 약 27 MHz 내지 2.45 GHz의 주파수 범위와 약 100W 내지 1000W의 파워 범위를 갖는 RF 파워로 생성될 수 있다. 예를 들면, 상기 고주파 전력은 주로 약 40 MHz 내지 약 1.5 GHz의 주파수를 갖도록 생성될 수 있다.
소정의 주파수(예를 들면, 13.56 MHz)를 갖는 고주파 전력이 상부 전극(50)에 인가되면, 상부 전극(50)에 의해 유도된 전자기장이 챔버(20) 내로 분사된 소스 가스로 인가되어 플라즈마가 생성될 수 있다.
예시적인 실시예들에 있어서, 제어부(80)는 상대적으로 높은 이온 에너지를 사용하는 제1 식각 단계를 수행하고자 할 때 제1 바이어스 전력 제어 신호를 생성하고, 바이어스 전력 공급부(41)의 제1 바이어스 전력 공급부(42, 44)는 상기 제1 바이어스 전력 제어 신호에 따라 기판 전극(40)에 제1 바이어스 전력 신호를 인가할 수 있다. 제어부(80)는 상대적으로 낮은 이온 에너지를 사용하는 제2 식각 단계를 수행하고자 할 때 제2 바이어스 전력 제어 신호를 생성하고, 바이어스 전력 공급부(41)의 제2 바이어스 전력 공급부(46)는 상기 제2 바이어스 전력 제어 신호에 따라 기판 전극(40)에 제2 바이어스 전력 신호를 인가할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 상기 제1 바이어스 전력 신호는 정현파의 전압 파형을 갖고, 상기 제2 바이어스 전력 신호는 비정현파의 전압 파형을 가질 수 있다. 이와 다르게, 상기 제1 및 제2 바이어스 전력 신호들은 비정현파의 전압 파형을 가질 수 있다. 상기 제2 바이어스 전력 신호는 정현파가 아닌 임의 파형을 가질 수 있다.
제1 바이어스 전력 공급부(42, 44)는 RF 전원을 포함하고, 원하는 정현파의 전압 파형을 갖는 RF 파워를 기판 전극(40)에 인가할 수 있다. 제2 바이어스 전력 공급부(46)는 비정현파의 전압 파형을 갖는 펄스 신호를 발생시키고 보상 전류를 공급하기 위한 임의의 회로들을 포함하고, 원하는 비정현파의 전압 파형을 갖는 바이어스 파워를 기판 전극(40)에 인가할 수 있다.
바이어스 전력 공급부(41)에 의해 인가되는 바이어스 전력 신호의 전압 파형을 제어함으로써, 웨이퍼(W) 표면에 원하는 이온 에너지 분포를 갖도록 제어할 수 있다. 상기 제1 및 제2 바이어스 전력 공급부들에 의해 인가되는 바이어스 파워를 제어함으로써, 플라즈마의 밀도에 실질적으로 영향을 미치지 않고 이온 에너지를 제어할 수 있다.
예를 들면, 소정의 주파수(예를 들면, 13.56 MHz)의 정현파의 전압 파형을 갖는 제1 바이어스 전력이 기판 전극(40)에 인가되면, 2개의 피크값들을 갖는 이온 에너지 분포가 웨이퍼(W) 표면에 형성될 수 있다. 한편, 비정현파의 전압 파형을 갖는 제2 바이어스 전력이 기판 전극(40)에 인가되면, 하나의 피크값을 갖는 이온 에너지 분포가 웨이퍼(W) 표면에 형성될 수 있다.
도 3에 도시된 바와 같이, 상기 제2 바이어스 전력 신호는 DC 펄스부(P) 및 램프부(R)를 가질 수 있다. 램프부(R)는 상기 보상 전류에 의해 변조된 부분으로서, 램프부(R)는 DC 펄스부(P)의 최대값에서 최소값으로 떨어질 때 시간에 따라 완만하게 감소하는 파형, 즉 음의 기울기를 가질 수 있다.
도 4에 도시된 바와 같이, 상기 제2 바이어스 전력 신호에 따라 기판 표면에 원하는 이온 에너지 분포를 형성할 수 있다. 예를 들면, 상기 제2 바이어스 전력 신호의 상기 전압값과 상기 보상 전류를 제어함으로써, 기판 표면에 서로 다른 크기를 갖는 이온 에너지를 형성할 수 있다.
상기 바이어스 전력 신호의 전압값과 상기 보상 전류를 조절하여 이온 에너지의 크기와 확산 폭을 제어함으로써, 식각 대상막 하부막의 데미지를 최소화하고 식각 프로파일을 개선시킬 수 있다.
예를 들면, 상기 제1 식각 단계에서, 제1 바이어스 전력 공급부(42, 44)는 정현파의 전압 파형을 갖는 제1 바이어스 전력을 기판 전극(40)에 인가하여 웨이퍼(W) 표면에 제1 이온 에너지를 형성할 수 있다. 상기 제2 식각 단계에서, 제2 바이어스 전력 공급부(46)는 비정현파의 전압 파형을 갖는 제2 바이어스 전력을 기판 전극(40)에 인가하여 웨이퍼(W) 표면에 상기 제1 이온 에너지보다 낮은 제2 이온 에너지를 형성할 수 있다.
예시적인 실시예들에 있어서, 플라즈마 처리 장치(10)는 상기 기판 스테이지 내부에 온도 조절부를 포함할 수 있다. 상기 온도 조절부는 히터 및/또는 쿨러를 포함할 수 있다. 예를 들면, 상기 온도 조절부는 정전척(30) 내부에 배치되어 정전척(30)의 온도를 조절하기 위한 히터(32), 히터(32)에 전력을 공급하기 위한 히터 전원 공급기(70), 및 히터(32)와 히터 전원 공급기(70) 사이에 배치된 필터(72)를 포함할 수 있다.
히터 전원 공급기(70)는 온-오프(ON-OFF)되는 스위치를 거쳐 전선을 통하여 히터(32)에 전기적으로 연결될 수 있다. 상기 스위치가 온(ON)되면, 히터 전원 공급기(70)로부터 정현파의 AC 전력이 히터(32)에 인가될 수 있다. 이 때, 상기 전선을 통해 바이어스 전력 공급부(41)로부터 바이어스 파워가 히터 전원 공급기(70)에 전달되어 히터 전원 공급기(70)에 데미지를 가할 수 있다. 필터(72)는 히터 전원 공급기(70)로부터의 정현파의 AC 성분을 통과시키고 바이어스 전력 공급부(41)로부터의 펄스 성분을 차단시킴으로써, 히터 전원 공급기(70)를 보호할 수 있다. 예를 들면, 필터(72)는 60Hz를 포함한 저주파수 대역을 통과시키고 400kHz를 포함한 고주파 대역을 차단할 수 있다. 필터(72)는 인덕터, 커패시터 또는 저항으로 이루어진 저주파 통과 필터 회로를 포함할 수 있다.
도 5에 도시된 바와 같이, 상기 온도 조절부는 히터 전원 공급기(70)를 사용하여 히터(32)로의 전력을 조절함으로써, 정전척(30)의 온도를 제어할 수 있다. 식각 공정의 전체 공정 시간 중 제1 시간 주기 동안 정전척(30)의 온도를 제1 설정 온도(T1)로 지정될 수 있다. 상기 제1 시간 주기 동안 상기 제1 설정 온도로 정전척(30)을 가열할 수 있다. 상기 식각 공정의 제2 시간 주기 동안 정전척(30)의 온도는 상기 제1 설정 온도에서 제2 설정 온도(T2)로 상승될 수 있다. 상기 식각 공정 동안 정전척(30)의 온도가 점차적으로 증가 또는 감소하도록 제어될 수 있다. 웨이퍼(W)은 상기 식각 공정의 상기 제1 시간 주기 동안 상기 제1 설정 온도에서 처리되고, 상기 제2 시간 주기 동안 상기 제2 설정 온도에서 처리될 수 있다.
이하에서는, 도 1의 플라즈마 처리 장치를 이용한 기판을 처리하는 방법에 대하여 설명하기로 한다.
도 6은 예시적인 실시예들에 따른 플라즈마 처리 방법을 나타내는 순서도이다.
도 1 및 도 6을 참조하면, 유도 결합형 플라즈마 챔버(20) 내에 기판을 로딩한 후(S100), 상기 기판 상에 공정 가스를 공급할 수 있다(S110).
먼저, 반도체 웨이퍼(W)를 챔버(20) 내의 기판 스테이지의 정전척(30) 상에 로딩할 수 있다. 가스 공급관들(60a, 60b)로부터 공정 가스(예를 들면, 식각 공정 가스)를 챔버(20) 내에 도입하고, 배기부(26)에 의해 챔버(20) 내의 압력을 기 설정된 값으로 조정할 수 있다. 가스 공급관들(60a, 60b)을 통해 서로 다른 식각 공정 가스들을 챔버(20) 내에 공급할 수 있다. 기 설정된 혼합 비율을 갖는 수소(H2) 가스 및 질소(N2) 가스의 혼합 가스를 챔버(20) 내로 공급할 수 있다. 예를 들면, 상기 혼합 가스 중 수소(H2) 가스가 차지하는 비율은 0 내지 100%, 예를 들면, 20%, 40%, 60%, 80%일 수 있다.
예시적인 실시예들에 있어서, 정전척(30) 상의 웨이퍼(W)를 기 설정된 온도로 가열할 수 있다. 히터 전원 공급기(70)로부터 정현파의 AC 전력이 히터 전원 공급기(70)와 연결된 전선을 통해 히터(32)에 인가될 수 있다. 이 때, 히터(32)와 히터 전원 공급기(70) 사이에 필터(72)가 설치될 수 있다. 필터(72)는 히터 전원 공급기(70)로부터 정현파의 AC 성분은 통과시키고, 바이어스 전력 공급부(41)로부터의 펄스 성분을 차단할 수 있다. 이에 따라, 바이어스 전력 공급부(41), 예를 들면, 제2 바이어스 전력 공급부(46)로부터의 펄스 성분을 차단함으로써, 히터 전원 공급기(70)를 보호할 수 있다.
이어서, 상부 전극(50)에 플라즈마 전력을 인가하여 챔버(20) 내에 플라즈마를 형성하고(S120), 기판 전극(40)에 제1 바이어스 전력을 인가하여 제1 식각 공정을 수행하고(S130), 기판 전극(40)에 제2 바이어스 전력을 인가하여 제2 식각 공정을 수행할 수 있다(S140).
플라즈마 전력 공급부(51)는 제어부(80)의 플라즈마 전력 제어 신호에 따라 상부 전극(50)에 고주파 전력 신호를 인가할 수 있다. 예를 들면, 소정의 주파수(예를 들면, 13.56 MHz)를 갖는 고주파 전력이 상부 전극(50)에 인가되면, 상부 전극(50)에 의해 유도된 전자기장이 챔버(20) 내로 분사된 소스 가스로 인가되어 플라즈마가 생성될 수 있다.
바이어스 전력 공급부(41)의 제1 바이어스 전력 공급부(42, 44)는 제어부(80)의 제1 바이어스 전력 제어 신호에 따라 기판 전극(40)에 제1 바이어스 전력 신호를 인가하여, 웨이퍼(W) 상의 식각 대상막의 메인 식각 공정(제1 식각 공정)을 수행할 수 있다.
상기 제1 바이어스 전력 신호는 정현파의 전압 파형을 가질 수 있다. 이와 다르게, 상기 제1 바이어스 전력 신호를 비정현파의 전압 파형을 가질 수 있다. 소정의 주파수(예를 들면, 13.56 MHz)의 정현파 또는 비정현파(예를 들면, 400 kHz)의 전압 파형을 갖는 제1 바이어스 전력이 기판 전극(40)에 인가되면, 상대적으로 큰 이온 에너지가 웨이퍼(W) 표면에 형성될 수 있다. 상기 이온 에너지는 하나 또는 그 이상의 피크값들을 가질 수 있다. 따라서, 상기 제1 식각 공정은 상대적으로 큰 이온 에너지를 이용하여 빠른 식각 속도로 진행될 수 있다.
상기 제1 식각 공정에 의해, 상부의 포토레지스트 마스크에 의해 노출된 상기 식각 대상막의 일부를 제거하여, 상기 식각 대상막에 제1 깊이를 갖는 제1 개구를 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 식각 공정의 제1 시간 주기 동안 제1 설정 온도로 정전척(30)을 가열할 수 있다. 상기 식각 공정의 제2 시간 주기 동안 정전척(30)의 온도를 상기 제1 설정 온도에서 제2 설정 온도로 상승시킬 수 있다. 상기 제1 식각 공정의 제1 시간 주기 동안 웨이퍼(W)를 상기 제1 설정 온도에서 처리하고 상기 제1 식각 공정의 제2 시간 주기 동안 상기 제2 설정 온도에서 처리할 수 있다.
바이어스 전력 공급부(41)의 제2 바이어스 전력 공급부(46)는 제어부(80)의 제2 바이어스 전력 제어 신호에 따라 기판 전극(40)에 제2 바이어스 전력 신호를 인가하여, 웨이퍼(W) 상의 상기 식각 대상막의 오버 식각 공정(제2 식각 공정)을 수행할 수 있다.
상기 제2 바이어스 전력 신호는 비정현파의 전압 파형을 가질 수 있다. 도 3에 도시된 바와 같이, 상기 제2 바이어스 전력 신호는 DC 펄스부(P) 및 램프부(R)를 가질 수 있다. 램프부(R)는 기판 전극(40)에 공급되는 보상 전류에 의해 변조된 부분으로서, 램프부(R)는 DC 펄스부(P)의 최대값에서 최소값으로 떨어질 때 시간에 따라 완만하게 감소하는 파형을 가질 수 있다.
상기 비정현파의 전압 파형을 갖는 제2 바이어스 전력이 기판 전극(40)에 인가되면, 상대적으로 작은 이온 에너지(약 100 eV)가 웨이퍼(W) 표면에 형성될 수 있다. 상기 이온 에너지는 하나의 피크값을 가질 수 있다. 따라서, 상기 제2 식각 공정은 상대적으로 작은 이온 에너지를 이용하여 상대적으로 느린 식각 속도로 진행될 수 있다.
상기 제2 식각 공정에 의해, 상기 제1 식각 공정에 의해 노출된 상기 식각 대상막의 일부를 더 제거하여 상기 제1 깊이보다 큰 제2 깊이를 갖는 제2 개구를 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 식각 공정의 제3 시간 주기 동안 제3 설정 온도로 정전척(30)을 가열할 수 있다. 상기 제2 식각 공정의 제4 시간 주기 동안 정전척(30)의 온도를 상기 제3 설정 온도에서 제4 설정 온도로 상승시킬 수 있다. 상기 제2 식각 공정의 제3 시간 주기 동안 웨이퍼(W)를 상기 제3 설정 온도에서 처리하고 상기 제2 식각 공정의 제4 시간 주기 동안 상기 제4 설정 온도에서 처리할 수 있다.
상술한 바와 같이, 상기 바이어스 전력 신호의 전압값과 상기 기판 전극으로 인가되는 보상 전류를 조절하여 이온 에너지의 크기와 확산 폭을 제어함으로써, 하부막의 데미지를 방지하고 식각 프로파일을 개선시킬 수 있다.
이하에서는, 도 6의 플라즈마 처리 방법을 이용하여 반도체 장치의 패턴을 형성하는 방법에 대하여 설명하기로 한다.
도 7 내지 도 9는 예시적인 실시예들에 따른 반도체 장치의 패턴 형성 방법을 나타내는 단면도들이다.
도 7을 참조하면, 먼저, 식각 대상막(120) 상에 포토레지스트 패턴(130)을 형성할 수 있다. 상기 식각 대상막은 반도체 기판(100) 상에 형성되는 유기막일 수 있다. 이와 다르게, 상기 식각 대상막은 반도체 기판일 수 있다. 이하에서는, 상기 식각 대상막이 유기막인 경우에 대하여 설명하기로 한다.
예시적인 실시예들에 있어서, 반도체 기판(100) 상에 순차적으로 박막(110) 및 식각 대상막(120)을 형성한 후, 식각 대상막(120) 상에 포토레지스트 패턴(130)을 형성할 수 있다.
박막(110)은 금속막, 금속 질화막, 절연막, 반도체막 등을 포함할 수 있다. 예를 들면, 박막(110)은 질화막, 실리콘 질화막, 실리콘막, 폴리실리콘막, 실리콘 산화막 등을 포함할 수 있다. 다른 예로, 박막(110)은 티타늄 질화막, 티타늄막, 텅스텐막, 텅스텐 질화막 등을 포함할 수 있다.
식각 대상막(120)은 갭 필 특성이 우수한 유기막을 포함할 수 있다. 예를 들면, 식각 대상막(120)은 하부 반사 방지막(bottom ARC, BARC), 스핀 온 하드 마스크 막(SOH), 비정질 탄소막(armophous carbon layer, ARC) 등을 포함할 수 있다. 상기 식각 대상막은 스핀 온 코팅 공정에 의해 형성될 수 있다.
식각 대상막(120) 상에 포토레지스트막을 형성한 후, 상기 포토레지스트막을 노광하여 포토레지스트 패턴(130)을 형성할 수 있다.
상기 포토레지스트막 상에 소정의 패턴이 형성된 노광 마스크를 정렬한 후, 상기 노광 마스크에 광을 조사함으로써 기판(100)에 형성된 상기 포토레지스트막의 소정 부위가 상기 노광 마스크를 투과한 광과 선택적으로 반응하게 된다. 상기 노광 공정에서 사용할 수 있는 광의 예로는 KrF, ArF, EUV(Extreme Ultra Violet), VUV, E-빔, X-선 또는 이온빔등을 들 수 있다.
현상액을 이용하여 상기 노광된 영역에 해당하는 상기 포토레지스트막을 용해한 후 제거함으로써 포토레지스트 패턴(130)을 형성할 수 있다. 일 예로, 상기 포토레지스트 패턴(130)은 매우 좁은 선폭을 갖는 라인 앤 스페이스 형상을 가질 수 있다.
도 8 및 도 9를 참조하면, 포토레지스트 패턴(130)을 식각 마스크로 사용하여 식각 대상막(120) 상에 제1 식각 공정(P1) 및 제2 식각 공정(P2)을 순차적으로 수행할 수 있다.
먼저, 포토레지스트 패턴(130)이 형성된 기판(100)을 도 1의 플라즈마 처리 장치(10)의 챔버(20) 내로 로딩한 후, 기판(100) 상에 공정 가스를 공급할 수 있다.
가스 공급관들(60a, 60b))로부터 공정 가스(예를 들면, 식각 공정 가스)를 챔버(20) 내에 도입하고, 배기부(26)에 의해 챔버(20) 내의 압력을 기 설정된 값으로 조정할 수 있다. 예를 들면, 챔버(20) 내의 압력을 약 125 mTorr로 유지할 수 있다.
가스 공급관들(60a, 60b)을 통해 서로 다른 식각 공정 가스들을 챔버(20) 내에 공급할 수 있다. 기 설정된 혼합 비율을 갖는 수소(H2) 가스 및 질소(N2) 가스의 혼합 가스를 챔버(20) 내로 공급할 수 있다. 예를 들면, 상기 혼합 가스 중 수소(H2) 가스가 차지하는 비율은 0 내지 100%, 예를 들면, 20%, 40%, 60%, 80%일 수 있다.
이어서, 상대적으로 높은 이온 에너지를 이용한 제1 식각 공정을 수행할 수 있다.
상부 전극(50)에 플라즈마 전력을 인가하여 챔버(20) 내에 플라즈마를 형성하고, 기판 전극(40)에 제1 바이어스 전력을 인가하여 상기 제1 식각 공정을 수행할 수 있다.
예를 들면, 소정의 주파수(예를 들면, 13.56 MHz)를 갖는 고주파 전력이 상부 전극(50)에 인가되면, 상부 전극(50)에 의해 유도된 전자기장이 챔버(20) 내로 분사된 소스 가스로 인가되어 플라즈마가 생성될 수 있다.
기판 전극(40)에 인가된 상기 제1 바이어스 전력 신호는 정현파의 전압 파형을 가질 수 있다. 이와 다르게, 상기 제1 바이어스 전력 신호는 비정현파의 전압 파형을 가질 수 있다.
예를 들면, 소정의 주파수(예를 들면, 13.56 MHz)의 정현파의 전압 파형을 갖는 제1 바이어스 전력을 기판 전극(40)에 인가하여 기판(100) 표면에 상대적으로 높은 제1 이온 에너지를 형성할 수 있다.
도 8에 도시된 바와 같이, 상기 제1 식각 공정은 상대적으로 높은 식각율로 하부에 일부 완충 부분(123a)이 남을 때까지 수행되어 예비 식각 대상막 패턴(122)을 형성할 수 있다. 상기 제1 식각 공정에 의해, 상부의 포토레지스트 패턴(130)에 의해 노출된 식각 대상막(120)의 일부를 제거하여, 식각 대상막(120)에 제1 깊이(D1)를 갖는 제1 개구(123)를 형성할 수 있다.
예시적인 실시예들에 있어서, 정전척(30) 상의 웨이퍼(W)를 기 설정된 온도로 제어할 수 있다. 히터 전원 공급기(70)를 사용하여 히터(32)로의 전력을 조절함으로써, 정전척(30)의 온도를 제어할 수 있다.
상기 제1 식각 공정의 제1 시간 주기 동안 제1 설정 온도로 정전척(30)을 가열할 수 있다. 상기 제1 식각 공정의 제2 시간 주기 동안 정전척(30)의 온도를 상기 제1 설정 온도에서 제2 설정 온도로 상승시킬 수 있다. 상기 제1 식각 공정의 제1 시간 주기 동안 웨이퍼(W)를 상기 제1 설정 온도에서 처리하고 상기 제2 식각 공정의 제2 시간 주기 동안 상기 제2 설정 온도에서 처리할 수 있다.
이 때, 히터(32)와 히터 전원 공급기(70) 사이에 필터(72)를 설치하고, 히터 전원 공급기(70)로부터 정현파의 AC 성분은 통과시키고, 바이어스 전력 공급부(41)로부터의 펄스 성분을 차단할 수 있다.
이어서, 상대적으로 낮은 이온 에너지를 이용한 제2 식각 공정을 수행할 수 있다.
기판 전극(40)에 제2 바이어스 전력을 인가하여 상기 제2 식각 공정을 수행할 수 있다.
기판 전극(40)에 인가된 상기 제2 바이어스 전력 신호는 비정현파의 전압 파형을 가질 수 있다. 도 3에 도시된 바와 같이, 상기 제2 바이어스 전력 신호는 DC 펄스부(P) 및 램프부(R)를 가질 수 있다. 램프부(R)는 기판 전극(40)에 공급되는 보상 전류에 의해 변조된 부분으로서, 램프부(R)는 DC 펄스부(P)의 최대값에서 최소값으로 떨어질 때 시간에 따라 완만하게 감소하는 파형을 가질 수 있다.
상기 비정현파의 전압 파형을 갖는 제2 바이어스 전력을 기판 전극(40)에 인가하여 기판(100) 표면에 상대적으로 낮은 제2 이온 에너지를 형성할 수 있다.
도 9에 도시된 바와 같이, 상기 제2 식각 공정은 상대적으로 낮은 식각율로 남은 완충 부분(123a)을 전부 제거할 때까지 수행되어 식각 대상막 패턴(124)을 형성할 수 있다. 상기 제2 식각 공정에 의해, 상기 제1 식각 공정에 의해 노출된 식각 대상막(120)의 일부를 더 제거하여, 식각 대상막(120)에 제1 깊이(D1)보다 큰 제2 깊이(D2)를 갖는 제2 개구(125)를 형성할 수 있다.
예시적인 실시예들에 있어서, 정전척(30) 상의 웨이퍼(W)를 기 설정된 온도로 제어할 수 있다. 히터 전원 공급기(70)를 사용하여 히터(32)로의 전력을 조절함으로써, 정전척(30)의 온도를 제어할 수 있다.
상기 제2 식각 공정의 제3 시간 주기 동안 제3 설정 온도로 정전척(30)을 가열할 수 있다. 상기 제2 식각 공정의 제4 시간 주기 동안 정전척(30)의 온도를 상기 제3 설정 온도에서 제4 설정 온도로 상승시킬 수 있다. 상기 제2 식각 공정의 제3 시간 주기 동안 웨이퍼(W)를 상기 제3 설정 온도에서 처리하고 상기 제2 식각 공정의 제4 시간 주기 동안 상기 제4 설정 온도에서 처리할 수 있다.
이 때, 히터(32)와 히터 전원 공급기(70) 사이에 필터(72)를 설치하고, 히터 전원 공급기(70)로부터 정현파의 AC 성분은 통과시키고, 바이어스 전력 공급부(41)로부터의 펄스 성분을 차단할 수 있다.
상술한 바와 같이, 상대적으로 높은 이온 에너지를 이용한 상기 제1 식각 공정은 일부 완충 부분(123)이 남을 때까지 진행되었고, 상대적으로 낮은 이온 에너지를 이용한 상기 제2 식각 공정에 의해 남은 완충 부분(123)이 제거되었다.
이에 따라, 식각 대상막 패턴(124) 하부의 박막(110)에 가해지는 데미지가 거의 없으며, 식각된 개구의 저면과 측면 사이의 식각 각도(θ)기 거의 90도이고, 측방(lateral) 및 수직(vertical) 식각 비율(L/V)을 조절하여 패턴 CD를 조절할 수 있다. 즉, 식각 대상막 패턴(124)은 원하는 식각 프로파일을 가질 수 있으며, 식각된 개구에는 보잉(bowing)이나 패싯(facet) 등과 같은 불량이 발생되지 않았다.
또한, 수소(H2) 가스 및 질소(N2) 가스의 혼합 비율을 조정함으로써, 식각 프로파일을 조절할 수 있다. 상기 혼합 가스 중 수소(H2) 가스가 차지하는 비율을 증가할수록 식각 각도(θ)가 90도에 가까워지도록 증가할 수 있다.
예시적인 실시예들에 따른 플라즈마 처리 장치 및 플라즈마 처리 방법을 이용하여 형성된 반도체 소자는 컴퓨팅 시스템과 같은 다양한 형태의 시스템들에 사용될 수 있다. 상기 반도체 소자는 fin FET, DRAM, VNAND 등을 포함할 수 있다. 상기 시스템은 컴퓨터, 휴대용 컴퓨터, 랩톱 컴퓨터, 개인휴대단말기, 태블릿, 휴대폰, 디지털 음악 재생기 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 플라즈마 처리 장치 20: 챔버
22: 커버 24: 배기 포트
26: 배기부 30: 정전척
32: 히터 34: 지지부
40: 하부 전극 41: 바이어스 전력 공급부
42: 바이어스 RF 정합기 44: 바이어스 RF 전원
46: 제2 바이어스 전력 공급부 50: 상부 전극
50a: 내부 코일 50b: 외부 코일
51: 플라즈마 전력 공급부 52: 소스 RF 정합기
54: 소스 RF 전원 60a: 수직 가스 공급관
60b: 수평 가스 공급관 62: 유량 제어기
64: 가스 공급원 70: 히터 전원 공급기
72: 필터 80: 제어부
100: 반도체 기판 110: 박막
120: 식각 대상막 122: 예비 식각 대상막 패턴
123a: 완충 부분 124: 식각 대상막 패턴
130: 포토레지스트 패턴

Claims (10)

  1. 식각 대상막이 형성된 기판을 챔버 내의 기판 전극 상에 로딩하고;
    플라즈마 전력을 인가하여 상기 챔버 내에 플라즈마를 형성하고;
    정현파의 전압 파형을 갖는 제1 바이어스 전력을 상기 기판 전극에 인가하여 상기 식각 대상막 상에 제1 식각 공정을 수행함으로써 상기 식각 대상막에 제1 개구를 형성하고; 그리고
    비정현파의 전압 파형을 갖는 제2 바이어스 전력을 상기 기판 전극에 인가하여 상기 식각 대상막의 상기 제1 개구 상에 제2 식각 공정을 수행함으로써 상기 식각 대상막에 제2 개구를 형성하는 것을 포함하고,
    상기 제2 바이어스 전력의 상기 비정현파의 전압 파형은 DC 펄스부 및 램프부를 갖는 파형의 주기 함수이고,
    상기 제1 바이어스 전력을 상기 기판 전극에 인가하여 상기 기판 표면에 제1 크기의 이온 에너지를 형성하고, 상기 제2 바이어스 전력을 상기 기판 전극에 인가하여 상기 기판 표면에 상기 제1 크기보다 작은 제2 크기의 이온 에너지를 형성하고,
    상기 제2 바이어스 전력이 상기 기판 전극에 인가되면, 하나의 피크값을 갖는 이온 에너지 분포가 상기 기판 표면에 형성되고,
    상기 제1 및 제2 식각 공정들을 수행하는 것은 상기 기판을 제1 시간 주기 동안 제1 설정 온도에서 처리하고 제2 시간 주기에서 제2 설정 온도로 처리하는 것을 각각 포함하고,
    상기 제2 설정 온도는 상기 제1 설정 온도보다 높은 플라즈마 처리 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 램프부는 상기 DC 펄스부의 최대값에서 최소값으로 떨어질 때 시간에 따라 감소하는 파형을 가지는 플라즈마 처리 방법.
  6. 제 1 항에 있어서, 상기 제2 바이어스 전력을 상기 기판 전극에 인가하는 것은 보상 전류를 상기 기판 전극에 인가하여 펄스 파형을 변조하는 것을 포함하는 플라즈마 처리 방법.
  7. 삭제
  8. 제 1 항에 있어서, 상기 제1 및 제2 식각 공정들을 수행하는 것은
    히터 전원 공급기를 사용하여 히터로의 전력을 조절하여 상기 기판을 지지하는 정전척의 온도를 기 설정된 온도로 상승시키고; 그리고
    상기 히터와 상기 히터 전원 공급기 사이에 설치된 필터를 이용하여 상기 제1 및 제2 바이어스 전력 성분이 상기 히터 전원 공급기로 전달되는 것을 차단하는 것을 각각 포함하는 플라즈마 처리 방법.
  9. 삭제
  10. 제 1 항에 있어서, 상기 기판 상에 기 설정된 비율의 공정 가스들을 공급하는 것을 포함하는 플라즈마 처리 방법.
KR1020170094335A 2017-07-25 2017-07-25 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법 KR102435263B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170094335A KR102435263B1 (ko) 2017-07-25 2017-07-25 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법
US15/867,082 US10410874B2 (en) 2017-07-25 2018-01-10 Plasma processing apparatus and method, and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170094335A KR102435263B1 (ko) 2017-07-25 2017-07-25 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190011600A KR20190011600A (ko) 2019-02-07
KR102435263B1 true KR102435263B1 (ko) 2022-08-23

Family

ID=65138328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170094335A KR102435263B1 (ko) 2017-07-25 2017-07-25 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법

Country Status (2)

Country Link
US (1) US10410874B2 (ko)
KR (1) KR102435263B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6846387B2 (ja) 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7345382B2 (ja) * 2018-12-28 2023-09-15 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
KR20200086826A (ko) 2019-01-10 2020-07-20 삼성전자주식회사 플라즈마 처리 방법 및 플라즈마 처리 장치
WO2023211665A1 (en) * 2022-04-25 2023-11-02 Lam Research Corporation Method to enhance etch rate and improve critical dimension of features and mask selectivity

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521120B1 (ko) * 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
US7169255B2 (en) 2002-02-15 2007-01-30 Hitachi High-Technologies Corporation Plasma processing apparatus
US6806095B2 (en) * 2002-03-06 2004-10-19 Padmapani C. Nallan Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US7615132B2 (en) 2003-10-17 2009-11-10 Hitachi High-Technologies Corporation Plasma processing apparatus having high frequency power source with sag compensation function and plasma processing method
US7521362B2 (en) 2003-12-23 2009-04-21 Lam Research Corporation Methods for the optimization of ion energy control in a plasma processing system
KR101047318B1 (ko) 2004-07-19 2011-07-07 주성엔지니어링(주) 고주파를 이용한 식각장치 및 이를 이용한 식각방법
JP5192209B2 (ja) * 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US9287092B2 (en) 2009-05-01 2016-03-15 Advanced Energy Industries, Inc. Method and apparatus for controlling ion energy distribution
US9287086B2 (en) * 2010-04-26 2016-03-15 Advanced Energy Industries, Inc. System, method and apparatus for controlling ion energy distribution
EP2407998B1 (en) 2010-07-15 2019-02-13 Ecole Polytechnique Plasma processing in a capacitively-coupled reactor with trapezoidal-waveform excitation
US9117767B2 (en) 2011-07-21 2015-08-25 Lam Research Corporation Negative ion control for dielectric etch
JP6002556B2 (ja) * 2012-11-27 2016-10-05 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
KR102222902B1 (ko) * 2014-05-12 2021-03-05 삼성전자주식회사 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US10410874B2 (en) 2019-09-10
US20190035606A1 (en) 2019-01-31
KR20190011600A (ko) 2019-02-07

Similar Documents

Publication Publication Date Title
KR101744625B1 (ko) 에칭 방법
US9449838B2 (en) Semiconductor device manufacturing method
KR102510737B1 (ko) 원자층 에칭 방법
KR20200086826A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102435263B1 (ko) 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법
US9852922B2 (en) Plasma processing method
TW201543571A (zh) 蝕刻方法
KR102482619B1 (ko) 에칭 방법
TWI633599B (zh) Etching method and etching device
KR20150128582A (ko) 에칭 방법
CN108504996B (zh) 成膜方法和等离子体处理装置
KR20030087634A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR102487930B1 (ko) 기판 지지 장치 및 이를 포함하는 플라즈마 처리 장치
US20070227666A1 (en) Plasma processing apparatus
JP2012033833A (ja) プラズマ処理方法及びプラズマ処理装置
CN110544628A (zh) 对膜进行蚀刻的方法和等离子体处理装置
KR20160041764A (ko) 피처리체를 처리하는 방법
US20200126759A1 (en) Plasma processing method
KR20210061937A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
US20200411293A1 (en) Plasma processing apparatus, processing system, and method of etching porous film
US20200168468A1 (en) Etching method and substrate processing apparatus
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
US20210327719A1 (en) Method for processing workpiece
TW202002014A (zh) 基板處理方法及基板處理裝置
KR20190079565A (ko) 에칭 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant