KR20160041764A - 피처리체를 처리하는 방법 - Google Patents

피처리체를 처리하는 방법 Download PDF

Info

Publication number
KR20160041764A
KR20160041764A KR1020150134479A KR20150134479A KR20160041764A KR 20160041764 A KR20160041764 A KR 20160041764A KR 1020150134479 A KR1020150134479 A KR 1020150134479A KR 20150134479 A KR20150134479 A KR 20150134479A KR 20160041764 A KR20160041764 A KR 20160041764A
Authority
KR
South Korea
Prior art keywords
plasma
gas
mask
film
silicon oxide
Prior art date
Application number
KR1020150134479A
Other languages
English (en)
Other versions
KR102311575B1 (ko
Inventor
요시히데 기하라
도루 히사마츠
마사노부 혼다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160041764A publication Critical patent/KR20160041764A/ko
Application granted granted Critical
Publication of KR102311575B1 publication Critical patent/KR102311575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Abstract

마스크의 개구폭을 조정하기 위해, 전용 성막 장치를 이용하지 않고, 저온에서 실리콘 산화막을 형성한다.
일 실시형태의 방법은, (a) 피처리체를 수용한 플라즈마 처리 장치의 처리 용기 내에서, 할로겐화규소 가스를 포함하는 제1 가스의 플라즈마를 생성하여 반응 전구체를 형성하는 제1 공정과, (b) 처리 용기 내의 공간을 퍼지하는 제2 공정과, (c) 처리 용기 내에서 산소 가스를 포함하는 제2 가스의 플라즈마를 생성하여 실리콘 산화막을 형성하는 제3 공정과,
(d) 처리 용기 내의 공간을 퍼지하는 제4 공정을 포함하는 시퀀스를 반복하여 실리콘 산화막을 성막한다.

Description

피처리체를 처리하는 방법{WORKPIECE PROCESSING METHOD}
본 발명의 실시형태는, 피처리체를 처리하는 방법에 관한 것이며, 특히 마스크의 작성을 포함하는 방법에 관한 것이다.
반도체 디바이스와 같은 전자 디바이스의 제조 프로세스에서는, 피에칭층 상에 마스크를 형성하고, 그 마스크의 패턴을 피에칭층에 전사하기 위해 에칭이 행해진다. 마스크로는, 일반적으로 레지스트 마스크가 이용된다. 레지스트 마스크는, 포토리소그래피 기술에 의해 형성된다. 따라서, 피에칭층에 형성되는 패턴의 한계 치수는, 포토리소그래피 기술에 의해 형성되는 레지스트 마스크의 해상 한계의 영향을 받는다.
그러나, 최근의 전자 디바이스의 고집적화에 따라, 레지스트 마스크의 해상 한계보다 작은 치수의 패턴을 형성하는 것이 요구되게 되었다. 이 때문에, 특허문헌 1에 기재되어 있는 바와 같이, 레지스트 마스크 상에 실리콘 산화막을 퇴적시킴으로써, 그 레지스트 마스크에 의해 구획되는 개구의 폭을 축소하는 기술이 제안되어 있다.
구체적으로, 특허문헌 1에 기재된 기술에서는, 원자층 퇴적법(ALD법)에 의해 레지스트 마스크 상에 실리콘 산화막이 형성된다. 보다 구체적으로는, 피처리체를 수용한 처리 용기 내에, 유기 실리콘을 포함하는 소스 가스와 활성화된 산소종이 교대로 공급된다. 소스 가스로는, 아미노실란 가스가 이용된다.
특허문헌 1 : 일본 특허 공개 제2011-82560호 공보
아미노실란은 상온에서는 액체이기 때문에, 특허문헌 1에 기재된 ALD법을 이용하기 위해서는, 아미노실란을 기화시키는 장치가 필요해진다. 이 때문에, 전용 성막 장치가 필요해진다. 또한, 아미노실란 가스를 이용한 성막에서는, 피처리체의 온도가 고온으로 유지될 필요가 있다. 이에 따라, 피처리체에 손상이 초래되는 경우가 있고, 또한, 제조되는 전자 디바이스의 특성, 예컨대 전기 특성이 열화하는 경우가 있다.
따라서, 마스크의 개구폭을 조정하기 위해, 전용 성막 장치를 이용하지 않고, 저온에서 실리콘 산화막을 형성하는 것이 필요하다.
일 양태에 있어서는, 마스크를 갖는 피처리체를 처리하는 방법이 제공된다. 이 방법은, (a) 피처리체를 수용한 플라즈마 처리 장치의 처리 용기 내에서, 할로겐화규소 가스를 포함하는 제1 가스의 플라즈마를 생성하여 반응 전구체를 형성하는 제1 공정과, (b) 처리 용기 내의 공간을 퍼지하는 제2 공정과, (c) 처리 용기 내에서 산소 가스를 포함하는 제2 가스의 플라즈마를 생성하여 실리콘 산화막을 형성하는 제3 공정과, (d) 처리 용기 내의 공간을 퍼지하는 제4 공정을 포함하는 시퀀스가 반복되어 실리콘 산화막을 형성한다.
할로겐화규소 가스, 예컨대 SiCl4 가스, SiBr4 가스, SiF4 가스 또는 SiH2Cl2 가스는 상온에서 기화 상태이다. 따라서, 일 양태에 따른 방법에 의하면, 기화기를 갖는 전용 성막 장치를 이용하지 않고, 실리콘을 포함하는 전구체를 저온에서 마스크 상에 퇴적시키는 것이 가능하다. 또한, 이 방법에서는, 제2 공정에 있어서 퍼지가 행해지고, 이어지는 제3 공정에 있어서 전구체 중의 할로겐 원소가 산소로 치환되어 실리콘 산화막이 형성된다. 그 후, 제4 공정에 있어서 퍼지가 행해진다. 또, 제2 공정 및 제4 공정에서의 퍼지는, 할로겐화규소 가스와 산소 가스가 동시에 처리 용기 내에 존재하는 것을 방지하기 위해 처리 용기 내의 가스를 치환할 목적으로 행해지는 것이며, 불활성 가스를 처리 용기 내에 흘리는 가스 퍼지 또는 진공 배기에 의한 퍼지의 어느 것이어도 좋다. 따라서, ALD법과 마찬가지로, 제1∼제4 공정을 포함하는 1회의 시퀀스의 실행에 의해, 얇은 막두께를 갖는 실리콘 산화막을 마스크 상에 비교적 균일한 막두께로 형성할 수 있다. 즉, 1회의 시퀀스의 실행에 의해, 얇은 막두께를 갖는 실리콘 산화막을 컨포멀하게 형성할 수 있다. 이 때문에, 이 방법은 마스크의 개구폭 조정의 제어성이 우수하다. 또한, 마스크가 실리콘 산화막에 의해 덮이기 때문에, 그 마스크의 LER(Line Edge Roughness)도 향상될 수 있다.
또한, 본 방법에서는, 시퀀스의 반복 횟수에 의해, 형성되는 실리콘 산화막의 막두께를 조정할 수 있다. 따라서, 마스크의 개구폭을 원하는 개구폭으로 조정할 수 있다.
일 실시형태에서는, 제1 공정에 있어서, 처리 용기 내의 압력이 13.33 Pa 이상의 압력이고, 플라즈마 생성용의 고주파 전원의 전력이 100 W 이하인 고압 저전력의 조건으로 설정되어도 좋다. 이러한 고압 및 저파워의 조건으로 플라즈마를 생성함으로써, 과잉된 할로겐 원소의 활성종의 발생을 억제할 수 있다. 이에 따라, 마스크의 손상 및/또는 이미 형성되어 있는 실리콘 산화막의 손상을 억제하는 것이 가능해진다. 또한, 마스크 상의 각 영역에서의 실리콘 산화막의 막두께의 차이를 저감하는 것이 가능해진다. 또한, 마스크가 치밀하게 설치되어 있는 영역 및 성기게 설치되어 있는 영역이 존재하는 경우에, 즉, 마스크의 패턴에 조밀(粗密)이 존재하는 경우에, 쌍방의 영역에 형성되는 실리콘 산화막의 막두께의 차이를 저감하는 것이 가능하다.
또한, 일 실시형태에서는, 이온 인입용의 바이어스 전력이 피처리체를 지지하는 배치대에 인가되지 않는다. 이 실시형태에 의하면, 요철부의 마스크형상에 대하여 마스크의 상면 및 측면, 및 그 마스크의 하지의 표면의 각각에 형성되는 실리콘 산화막의 막두께의 균일성이 보다 향상된다.
일 실시형태에서는, 피처리체는, 피에칭층, 그 피에칭층 상에 형성된 유기막, 및, 그 유기막 상에 형성된 실리콘 함유 반사 방지막을 더 가지며, 마스크는, 반사 방지막 상에 설치된 레지스트 마스크이다. 이 실시형태의 방법은, (e) 제1∼제4 공정을 포함하는 시퀀스의 실행후, 동일 처리 용기 내에서 발생시킨 플라즈마에 의해, 반사 방지막의 표면 상의 산화 실리콘제의 영역을 제거하는 공정과, (f) 처리 용기 내에서 발생시킨 플라즈마에 의해, 반사 방지막을 에칭하는 공정과, (g) 처리 용기 내에서 발생시킨 플라즈마에 의해, 유기막을 에칭하는 공정을 포함한다. 이 실시형태에 의하면, 레지스트 마스크 상에 실리콘 산화막이 형성되고, 그 레지스트 마스크의 개구의 폭이 조정되고, 그 후에 반사 방지막 상의 산화 실리콘제의 영역이 제거된다. 그리고, 반사 방지막 및 유기막이 에칭됨으로써, 피에칭층의 에칭용 마스크가 형성된다.
일 실시형태에서는, 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이어도 좋고, 그 실시형태의 방법은, 제1∼제4 공정을 포함하는 시퀀스의 실행전에, 처리 용기 내에서 플라즈마를 발생시켜 상기 플라즈마 처리 장치의 상부 전극에 부의 직류 전압을 인가함으로써, 마스크에 2차 전자를 조사하는 공정을 더 포함하고 있어도 좋다. 이 실시형태에 의하면, 레지스트 마스크를 개질하여, 후속 공정에 의한 레지스트 마스크의 손상을 억제하는 것이 가능하다.
다른 실시형태에서는, 피처리체는, 피에칭층, 및, 그 피에칭층 상에 형성된 유기막을 더 가지며, 마스크는 유기막 상에 설치되어 있고, 그 실시형태의 방법은, (h) 처리 용기 내에서 발생시킨 플라즈마에 의해, 그 위에 레지스트 마스크를 갖는 반사 방지막을 에칭하는 공정이며, 그 반사 방지막으로부터 상기 마스크가 형성되는 공정과, (i) 처리 용기 내에서 발생시킨 플라즈마에 의해, 유기막을 에칭하는 공정을 더 포함한다. 이 실시형태의 방법에서는, 제1∼제4 공정을 포함하는 시퀀스는, 반사 방지막을 에칭하는 공정과 유기막을 에칭하는 공정 사이에 실행된다. 또한, 이 실시형태의 방법은, 제1∼제4 공정을 포함하는 시퀀스의 실행후, 동일 처리 용기 내에서 발생시킨 플라즈마에 의해, 유기막의 표면 상의 산화 실리콘제의 영역을 제거하는 공정을 더 포함한다. 이 실시형태의 방법에서는, 반사 방지막으로부터 형성되는 마스크 상에 실리콘 산화막이 형성되고, 그 마스크의 개구의 폭이 조정되고, 그 후에 유기막 상의 산화 실리콘막의 영역이 제거된다. 그리고, 유기막이 에칭됨으로써, 피에칭층의 에칭용 마스크가 형성된다.
일 실시형태에서는, 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이고, 그 실시형태의 방법은, 반사 방지막을 에칭하는 공정전에, 처리 용기 내에서 플라즈마를 발생시켜 플라즈마 처리 장치의 상부 전극에 부의 직류 전압을 인가함으로써, 레지스트 마스크에 2차 전자를 조사하는 공정을 더 포함하고 있어도 좋다. 이 실시형태에 의하면, 레지스트 마스크를 개질하여, 후속 공정에 의한 레지스트 마스크의 손상을 억제하는 것이 가능하다.
또한, 일 실시형태의 방법은, 반사 방지막을 에칭하는 공정의 실행후이자 제1∼제4 공정을 포함하는 시퀀스의 실행전에, 피처리체 상에 산화 실리콘제의 보호막을 형성하는 공정을 더 포함할 수 있다. 이 실시형태에 의하면, 제3 공정에 있어서 생성되는 산소 가스의 플라즈마로부터 유기막을 보호하는 것이 가능하다.
일 실시형태에서는, 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이고, 산화 실리콘제의 보호막을 형성하는 공정에서는, 처리 용기 내에서 플라즈마가 생성되고, 또한, 플라즈마 처리 장치의 실리콘제의 상부 전극에 부의 직류 전압이 인가되어도 좋다. 이 실시형태에서는, 상부 전극으로부터 실리콘이 방출된다. 또한, 처리 용기 내에 있어서 플라즈마에 노출되는 부재로부터 산소가 방출된다. 그리고, 방출된 실리콘과 산소가 결합함으로써 산화 실리콘제의 보호막이 형성된다.
일 실시형태에서는, 산화 실리콘제의 보호막을 형성하는 공정에서는, 처리 용기 내에서, 할로겐화규소 가스와 산소 가스를 포함하는 혼합 가스의 플라즈마가 생성된다. 이 실시형태에 의하면, 플라즈마 CVD법에 의해 산화 실리콘제의 보호막이 형성된다.
일 실시형태에서는, 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이고, 산화 실리콘제의 보호막을 형성하는 공정에서는, 플라즈마 처리 장치의 산화 실리콘제의 상부 전극에 플라즈마 생성용의 고주파 전력이 공급됨으로써, 수소 가스 및 희가스를 포함하는 혼합 가스의 플라즈마가 생성된다. 이 실시형태에서는, 상부 전극으로부터 방출되는 산화 실리콘에 의해 보호막이 형성된다.
이상 설명한 바와 같이, 마스크의 개구폭을 조정하기 위해, 전용 성막 장치를 이용하지 않고, 저온에서 실리콘 산화막을 형성하는 것이 가능해진다.
도 1은 일 실시형태에 따른 피처리체를 처리하는 방법을 나타내는 흐름도이다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도면이다.
도 3은 도 1에 나타내는 방법의 각 공정의 실행후의 피처리체의 상태를 나타내는 단면도이다.
도 4는 도 1에 나타내는 방법의 각 공정의 실행후의 피처리체의 상태를 나타내는 단면도이다.
도 5는 실리콘 산화막의 형성의 원리를 설명하기 위한 도면이다.
도 6은 다른 실시형태에 따른 피처리체를 처리하는 방법을 나타내는 흐름도이다.
도 7은 도 6에 나타내는 방법의 각 공정의 실행후의 피처리체의 상태를 나타내는 단면도이다.
도 8은 도 6에 나타내는 방법의 각 공정의 실행후의 피처리체의 상태를 나타내는 단면도이다.
도 9는 실험 결과를 나타내는 그래프이다.
도 10은 실험에 이용한 마스크(MK1)의 패턴을 나타내는 평면도이다.
도 11은 실험 결과를 나타내는 그래프이다.
이하, 도면을 참조하여 여러가지 실시형태에 관해 상세히 설명한다. 또, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이기로 한다.
도 1은, 일 실시형태에 따른 피처리체를 처리하는 방법을 나타내는 흐름도이다. 도 1에 나타내는 방법 MT1은, 피처리체(이하, 「웨이퍼(W)」라고 하는 경우가 있음)의 레지스트 마스크의 개구폭을 축소하는 방법이다. 일 실시형태의 방법 MT1은, 또한 피에칭층의 에칭을 행하는 방법으로 되어 있다. 또한, 일 실시형태의 방법 MT1에서는, 일련의 공정을 단일 플라즈마 처리 장치를 이용하여 실행하는 것이 가능하다.
도 2는, 플라즈마 처리 장치의 일례를 나타내는 도면이다. 도 2에는, 피처리체를 처리하는 방법의 여러가지 실시형태에서 이용 가능한 플라즈마 처리 장치(10)의 단면 구조가 개략적으로 나타나 있다. 도 2에 나타낸 바와 같이, 플라즈마 처리 장치(10)는, 용량 결합형 플라즈마 에칭 장치이며, 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 대략 원통형상을 갖고 있다. 처리 용기(12)는, 예컨대 알루미늄으로 구성되어 있고, 그 내벽면에는 양극(陽極) 산화 처리가 실시되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 바닥부 상에는, 대략 원통형의 지지부(14)가 설치되어 있다. 지지부(14)는, 예컨대 절연 재료로 구성되어 있다. 지지부(14)를 구성하는 절연 재료는, 석영과 같이 산소를 포함할 수 있다. 지지부(14)는, 처리 용기(12) 내에 있어서, 처리 용기(12)의 바닥부로부터 수직 방향으로 연장되어 있다. 또한, 처리 용기(12) 내에는 배치대(PD)가 설치되어 있다. 배치대(PD)는 지지부(14)에 의해 지지되어 있다.
배치대(PD)는, 그 상면에 있어서 웨이퍼(W)를 유지한다. 배치대(PD)는, 하부 전극(LE) 및 정전 척(ESC)을 갖고 있다. 하부 전극(LE)은, 제1 플레이트(18a) 및 제2 플레이트(18b)를 포함하고 있다. 제1 플레이트(18a) 및 제2 플레이트(18b)는, 예컨대 알루미알루미늄과 같은 금속으로 구성되어 있고, 대략 원반형상을 이루고 있다. 제2 플레이트(18b)는, 제1 플레이트(18a) 상에 설치되어 있고, 제1 플레이트(18a)에 전기적으로 접속되어 있다.
제2 플레이트(18b) 상에는 정전 척(ESC)이 설치되어 있다. 정전 척(ESC)은, 도전막인 전극을 한쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 갖고 있다. 정전 척(ESC)의 전극에는, 직류 전원(22)이 스위치(23)를 통해 전기적으로 접속되어 있다. 이 정전 척(ESC)은, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착한다. 이에 따라, 정전 척(ESC)은 웨이퍼(W)를 유지할 수 있다.
제2 플레이트(18b)의 둘레 가장자리부 상에는, 웨이퍼(W)의 엣지 및 정전 척(ESC)을 둘러싸도록 포커스링(FR)이 배치되어 있다. 포커스링(FR)은, 에칭의 균일성을 향상시키기 위해 설치되어 있다. 포커스링(FR)은, 에칭 대상의 막의 재료에 따라 적절하게 선택되는 재료로 구성되어 있고, 예컨대 석영으로 구성될 수 있다.
제2 플레이트(18b)의 내부에는 냉매 유로(24)가 설치되어 있다. 냉매 유로(24)는 온도 조절 기구를 구성하고 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 설치된 틸러 유닛으로부터 배관(26a)을 통해 냉매가 공급된다. 냉매 유로(24)에 공급된 냉매는, 배관(26b)을 통해 틸러 유닛으로 복귀된다. 이와 같이, 냉매 유로(24)에는 냉매가 순환하도록 공급된다. 이 냉매의 온도를 제어함으로써, 정전 척(ESC)에 의해 지지된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 설치되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를 정전 척(ESC)의 상면과 웨이퍼(W)의 이면 사이에 공급한다.
또한, 플라즈마 처리 장치(10)에는 가열 소자인 히터(HT)가 설치되어 있다. 히터(HT)는, 예컨대 제2 플레이트(18b) 내에 매립되어 있다. 히터(HT)에는 히터 전원(HP)이 접속되어 있다. 히터 전원(HP)으로부터 히터(HT)에 전력이 공급됨으로써, 배치대(PD)의 온도가 조정되고, 그 배치대(PD) 상에 배치되는 웨이퍼(W)의 온도가 조정되도록 되어 있다. 또, 히터(HT)는, 정전 척(ESC)에 내장되어 있어도 좋다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은, 배치대(PD)의 상측에 있어서 그 배치대(PD)와 대향 배치되어 있다. 하부 전극(LE)과 상부 전극(30)은 서로 대략 평행하게 설치되어 있다. 이들 상부 전극(30)과 하부 전극(LE) 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 제공되어 있다.
상부 전극(30)은, 절연성 차폐 부재(32)를 통해 처리 용기(12)의 상부에 지지되어 있다. 절연성 차폐 부재(32)는 절연 재료로 구성되어 있고, 예컨대 석영과 같이 산소를 포함할 수 있다. 상부 전극(30)은, 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면해 있고, 그 전극판(34)에는 복수의 가스 토출 구멍(34a)이 형성되어 있다. 이 전극판(34)은, 일 실시형태에서는 실리콘으로 구성되어 있다. 또한, 다른 실시형태에서는, 전극판(34)은 산화 실리콘으로 구성될 수 있다.
전극 지지체(36)는, 전극판(34)을 착탈 가능하게 지지하는 것이며, 예컨대 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 설치되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 하측으로 연장되어 있다. 또한, 전극 지지체(36)에는, 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 통해 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 복수의 가스 소스를 갖고 있다. 복수의 가스 소스는, 할로겐화규소 가스의 소스, 산소 가스의 소스, 질소 가스의 소스, 플루오로카본 가스의 소스 및 희가스의 소스를 포함할 수 있다. 할로겐화규소 가스로는, 예컨대 SiCl4 가스가 이용될 수 있다. 또한, 할로겐화규소 가스로는, SiBr4 가스, SiF4 가스 또는 SiH2Cl2 가스가 이용되어도 좋다. 또한, 플루오로카본 가스로는, CF4 가스, C4F6 가스, C4F8 가스와 같은 임의의 플루오로카본 가스가 이용될 수 있다. 또한, 희가스로는, He 가스, Ar 가스와 같은 임의의 희가스가 이용될 수 있다.
밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스플로우컨트롤러와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응의 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 통해 가스 공급관(38)에 접속되어 있다. 따라서, 플라즈마 처리 장치(10)는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 1 이상의 가스 소스로부터의 가스를, 개별적으로 조정된 유량으로 처리 용기(12) 내에 공급하는 것이 가능하다.
또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라서 증착 실드(46)가 착탈 가능하게 설치되어 있다. 증착 실드(46)는 지지부(14)의 외주에도 설치되어 있다. 증착 실드(46)는, 처리 용기(12)에 에칭 부생물(증착)이 부착되는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 증착 실드는, Y2O3 외에, 예컨대 석영과 같이 산소를 포함하는 재료로 구성될 수 있다.
처리 용기(12)의 바닥부측이자 지지부(14)와 처리 용기(12)의 측벽 사이에는 배기 플레이트(48)가 설치되어 있다. 배기 플레이트(48)는, 예컨대 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하측이자 처리 용기(12)에는 배기구(12e)가 형성되어 있다. 배기구(12e)에는, 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 터보 분자 펌프 등의 진공 펌프를 갖고 있고, 처리 용기(12) 내의 공간을 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입 반출구(12g)가 형성되어 있고, 이 반입 반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 플라즈마 처리 장치(10)는, 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 더 구비하고 있다. 제1 고주파 전원(62)은, 플라즈마 생성용의 제1 고주파 전력을 발생하는 전원이며, 27∼100 MHz의 주파수, 일례에 있어서는 40 MHz의 고주파 전력을 발생한다. 제1 고주파 전원(62)은, 정합기(66)를 통해 상부 전극(30)에 접속되어 있다. 정합기(66)는, 제1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또, 제1 고주파 전원(62)은, 정합기(66)를 통해 하부 전극(LE)에 접속되어 있어도 좋다.
제2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 제2 고주파 전력, 즉 고주파 바이어스 전력을 발생하는 전원이며, 400 kHz∼13.56 MHz의 범위 내의 주파수, 일례에 있어서는 3.2 MHz의 고주파 바이어스 전력을 발생한다. 제2 고주파 전원(64)은, 정합기(68)를 통해 하부 전극(LE)에 접속되어 있다. 정합기(68)는, 제2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
또한, 플라즈마 처리 장치(10)는 전원(70)을 더 구비하고 있다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전원(70)은, 처리 공간(S) 내에 존재하는 플러스이온을 전극판(34)에 인입하기 위한 전압을 상부 전극(30)에 인가한다. 일례에 있어서는, 전원(70)은 부의 직류 전압을 발생하는 직류 전원이다. 이러한 전압이 전원(70)으로부터 상부 전극(30)에 인가되면, 처리 공간(S)에 존재하는 플러스이온이 전극판(34)에 충돌한다. 이에 따라, 전극판(34)으로부터 2차 전자 및/또는 실리콘이 방출된다.
또한, 일 실시형태에 있어서는, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는, 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 구체적으로, 제어부(Cnt)는, 밸브군(42), 유량 제어기군(44), 배기 장치(50), 제1 고주파 전원(62), 정합기(66), 제2 고주파 전원(64), 정합기(68), 전원(70), 히터 전원(HP) 및 틸러 유닛에 접속되어 있다.
제어부(Cnt)는, 입력된 레시피에 기초하는 프로그램에 따라서 동작하며, 제어 신호를 송출한다. 제어부(Cnt)로부터의 제어 신호에 의해, 가스 소스군으로부터 공급되는 가스의 선택 및 유량, 배기 장치(50)의 배기, 제1 고주파 전원(62) 및 제2 고주파 전원(64)으로부터의 전력 공급, 전원(70)으로부터의 전압 인가, 히터 전원(HP)의 전력 공급, 틸러 유닛으로부터의 냉매 유량 및 냉매 온도를 제어하는 것이 가능하다. 또, 본 명세서에 있어서 개시되는 피처리체를 처리하는 방법의 각 공정은, 제어부(Cnt)에 의한 제어에 의해 플라즈마 처리 장치(10)의 각 부를 동작시킴으로써 실행될 수 있다.
다시 도 1을 참조하여, 방법 MT1에 관해 상세히 설명한다. 이하에서는, 방법 MT1의 실시에 플라즈마 처리 장치(10)가 이용되는 예에 관해 설명을 한다. 또한, 이하의 설명에 있어서는, 도 3, 도 4 및 도 5를 참조한다. 도 3 및 도 4는, 도 1에 나타내는 방법의 각 공정의 실행후의 피처리체의 상태를 나타내는 단면도이다. 도 5는, 실리콘 산화막의 형성의 원리를 설명하기 위한 도면이다.
도 1에 나타내는 방법 MT1에서는, 우선 공정 ST1에 있어서 웨이퍼(W)가 준비된다. 공정 ST1에 있어서 준비되는 웨이퍼(W)는, 도 3의 (a)에 나타낸 바와 같이, 기판(SB), 피에칭층(EL), 유기막(OL), 반사 방지막(AL) 및 마스크(MK1)를 갖고 있다. 피에칭층(EL)은 기판(SB) 상에 형성되어 있다. 피에칭층(EL)은, 유기막(OL)에 대하여 선택적으로 에칭되는 재료로 구성되는 층이며 절연막이 이용된다. 예컨대, 피에칭층(EL)은 산화 실리콘(SiO2)으로 구성될 수 있다. 또, 피에칭층(EL)은, 다결정 실리콘과 같은 다른 재료로 구성되어 있어도 좋다. 유기막(OL)은 피에칭층(EL) 상에 형성되어 있다. 유기막(OL)은 탄소를 포함하는 층이며, 예컨대 SOH(스핀 온 하드마스크)층이다. 반사 방지막(AL)은 실리콘 함유 반사 방지막이며, 유기막(OL) 상에 형성되어 있다.
마스크(MK1)는 반사 방지막(AL) 상에 설치되어 있다. 마스크(MK1)는, 레지스트 재료로 구성된 레지스트 마스크이며, 포토리소그래피 기술에 의해 레지스트층이 패터닝됨으로써 작성된다. 마스크(MK1)는 반사 방지막(AL)을 부분적으로 덮고 있다. 또한, 마스크(MK1)는, 반사 방지막(AL)을 부분적으로 노출시키는 개구(OP1)를 구획하고 있다. 마스크(MK1)의 패턴은, 예컨대 라인ㆍ앤드ㆍ스페이스 패턴이다. 또, 마스크(MK1)는, 평면에서 볼 때 원형의 개구를 제공하는 패턴을 갖고 있어도 좋다. 또는, 마스크(MK1)는, 평면에서 볼 때 타원형의 개구를 제공하는 패턴을 갖고 있어도 좋다.
공정 ST1에서는, 도 3의 (a)에 나타내는 웨이퍼(W)가 준비되고, 그 웨이퍼(W)가 플라즈마 처리 장치(10)의 처리 용기(12) 내에 수용되어, 배치대(PD) 상에 배치된다.
일 실시형태의 방법 MT1에서는, 이어서 공정 ST2가 실행된다. 공정 ST2에서는, 웨이퍼(W)에 2차 전자가 조사된다. 구체적으로는, 처리 용기(12) 내에 수소 가스 및 희가스가 공급되고, 제1 고주파 전원(62)으로부터 고주파 전력이 공급됨으로써 플라즈마가 생성된다. 또한, 전원(70)에 의해 상부 전극(30)에 부의 직류 전압이 인가된다. 이에 따라, 처리 공간(S) 중의 플러스이온이 상부 전극(30)에 인입되어, 그 플러스이온이 상부 전극(30)에 충돌한다. 플러스이온이 상부 전극(30)에 충돌함으로써, 상부 전극(30)으로부터는 2차 전자가 방출된다. 방출된 2차 전자가 웨이퍼(W)에 조사됨으로써 마스크(MK1)가 개질된다. 또, 상부 전극(30)에 인가되는 부의 직류 전압의 절대치의 레벨이 높은 경우에는, 전극판(34)에 플러스이온이 충돌함으로써, 그 전극판(34)의 구성 재료인 실리콘이 2차 전자와 함께 방출된다. 방출된 실리콘은, 플라즈마에 노출된 플라즈마 처리 장치(10)의 구성 부품으로부터 방출되는 산소와 결합한다. 그 산소는, 예컨대 지지부(14), 절연성 차폐 부재(32) 및 증착 실드(46)와 같은 부재로부터 방출된다. 이러한 실리콘과 산소의 결합에 의해 산화 실리콘 화합물이 생성되고, 그 산화 실리콘 화합물이 웨이퍼(W) 상에 퇴적하여 마스크(MK1)를 덮어서 보호한다. 이러한 개질과 보호의 효과에 의해, 후속 공정에 의한 마스크(MK1)의 손상이 억제된다. 또, 공정 ST2에서는 2차 전자의 조사에 의한 개질이나 보호막의 형성을 위해, 제2 고주파 전원(64)의 바이어스 전력을 최소한으로 하여, 실리콘의 방출을 억제해도 좋다.
이어서, 방법 MT1에서는 시퀀스 SQ가 1회 이상 실행된다. 시퀀스 SQ는, 공정 ST3, 공정 ST4, 공정 ST5 및 공정 ST6을 포함하고 있다. 공정 ST3에서는, 처리 용기(12) 내에 있어서 할로겐화규소 가스를 포함하는 제1 가스의 플라즈마가 생성된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 할로겐화규소 가스 및 희가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 제1 가스의 플라즈마가 생성된다. 제1 가스는, 할로겐화규소 가스로서, 예컨대 SiCl4 가스를 포함한다. 또한, 제1 가스는, Ar 가스 또는 He 가스와 같은 희가스를 더 포함할 수 있다. 또, 제1 가스는, 할로겐화규소 가스로서, SiBr4 가스, SiF4 가스 또는 SiH2Cl2 가스를 포함하고 있어도 좋다.
도 5의 (a)에 나타낸 바와 같이, 제1 가스의 플라즈마(P1)가 생성되면, 제1 가스에 포함되는 할로겐화규소의 해리종과 같은 반응 전구체가 생성된다. 생성된 전구체는 웨이퍼(W)에 부착된다. 또, 도 5의 (a)에서는, 할로겐화규소 가스로서, SiCl4 가스가 이용되는 예가 나타나 있고, 도 5의 (a) 중, 플라즈마(P1) 중의 Si와 Cl의 결합은 전구체를 나타내고 있다.
계속되는 공정 ST4에서는, 처리 용기(12) 내의 공간이 퍼지된다. 구체적으로는, 공정 ST3에 있어서 공급된 제1 가스가 배기된다. 공정 ST4에서는, 퍼지 가스로서 질소 가스와 같은 불활성 가스가 플라즈마 처리 장치의 처리 용기에 공급되어도 좋다. 즉, 공정 ST4의 퍼지는, 불활성 가스를 처리 용기 내에 흘리는 가스 퍼지 또는 진공 배기에 의한 퍼지의 어느 것이어도 좋다. 이 공정 ST4에서는, 웨이퍼(W) 상에 과잉으로 부착된 전구체도 제거된다. 이에 따라, 전구체는 매우 얇은 막을 웨이퍼(W) 상에 형성한다.
계속되는 공정 ST5에서는, 처리 용기(12) 내에 있어서 산소 가스를 포함하는 제2 가스의 플라즈마가 생성된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 산소 가스를 포함하는 제2 가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다.
전술한 바와 같이 공정 ST3의 실행에 의해 웨이퍼(W)에 부착된 전구체는 실리콘과 할로겐 원소, 예컨대 염소와의 결합을 포함한다. 실리콘과 할로겐 원소의 결합 에너지는, 실리콘과 산소의 결합 에너지보다 낮다. 따라서, 도 5의 (b)에 나타낸 바와 같이, 제2 가스의 플라즈마(P2)가 생성되고, 산소의 활성종, 예컨대 산소 라디칼이 생성되면, 전구체의 할로겐 원소가 산소로 치환된다. 이에 따라, 웨이퍼(W) 상에 실리콘 산화막이 형성된다. 또, 도 5의 (b)에 있어서 「O」는 산소를 나타내고 있다.
도 1로 되돌아가, 계속되는 공정 ST6에서는, 처리 용기(12) 내의 공간이 퍼지된다. 구체적으로는, 공정 ST5에 있어서 공급된 제2 가스가 배기된다. 공정 ST6에서는, 퍼지 가스로서 질소 가스와 같은 불활성 가스가 플라즈마 처리 장치의 처리 용기에 공급되어도 좋다. 즉, 공정 ST6의 퍼지는, 불활성 가스를 처리 용기 내에 흘리는 가스 퍼지 또는 진공 배기에 의한 퍼지의 어느 것이어도 좋다.
이러한 시퀀스 SQ의 공정 ST3에서는, 전구체용의 가스로서 할로겐화규소 가스가 이용되고 있다. 할로겐화규소 가스, 예컨대 SiCl4 가스, SiBr4 가스, SiF4 가스 또는 SiH2Cl2 가스는, 상온에서 기화 상태이다. 따라서, 공정 ST3에서는, 기화기를 갖는 전용 성막 장치를 이용하지 않고, 실리콘을 포함하는 전구체를 저온에서 웨이퍼(W) 상에 퇴적시키는 것이 가능하다.
또한, 시퀀스 SQ에서는, 공정 ST4에 있어서 퍼지가 행해지고, 계속되는 공정 ST5에 있어서 전구체 중의 할로겐 원소가 산소로 치환된다. 따라서, ALD법과 마찬가지로, 1회의 시퀀스 SQ의 실행에 의해, 얇은 막두께를 갖는 실리콘 산화막을 웨이퍼(W)의 표면 상에 균일한 막두께로 형성할 수 있다. 즉, 1회의 시퀀스의 실행에 의해, 얇은 막두께를 갖는 실리콘 산화막을 컨포멀하게 형성할 수 있다. 그 때문에, 시퀀스 SQ를 포함하는 방법 MT1은, 마스크(MK1)에 의해 구성되는 개구의 폭의 조정의 제어성이 우수하다. 또한, 마스크(MK1)가 실리콘 산화막에 의해 덮이기 때문에, 그 마스크(MK1)와 실리콘 산화막에 의해 형성되는 마스크의 LER(Line Edge Roughness)가 향상될 수 있다.
방법 MT1에서는, 계속되는 공정 ST7에 있어서, 시퀀스 SQ의 실행을 종료하는지 아닌지가 판정된다. 구체적으로는, 공정 ST7에서는, 시퀀스 SQ의 실행 횟수가 소정 횟수에 도달했는지 아닌지가 판정된다. 시퀀스 SQ의 실행 횟수는, 웨이퍼(W) 상에 형성되는 실리콘 산화막의 막두께를 결정한다. 즉, 1회의 시퀀스 SQ의 실행에 의해 형성되는 실리콘 산화막의 막두께와 시퀀스 SQ의 실행 횟수의 곱에 의해, 최종적으로 웨이퍼(W) 상에 형성되는 실리콘 산화막의 막두께가 실질적으로 결정된다. 따라서, 웨이퍼(W) 상에 형성되는 실리콘 산화막의 원하는 막두께에 따라서, 시퀀스 SQ의 실행 횟수가 설정된다.
방법 MT1에서는, 공정 ST7에 있어서 시퀀스 SQ의 실행 횟수가 소정 횟수에 도달하지 않았다고 판정되는 경우에는, 시퀀스 SQ의 실행이 다시 반복된다. 한편, 공정 ST7에 있어서 시퀀스 SQ의 실행 횟수가 소정 횟수에 도달했다고 판정되는 경우에는, 시퀀스 SQ의 실행이 종료한다. 이에 따라, 도 3의 (b)에 나타낸 바와 같이, 웨이퍼(W)의 표면 상에 실리콘 산화막(SX)이 형성된다. 실리콘 산화막(SX)은, 영역(R1), 영역(R2) 및 영역(R3)을 포함하고 있다. 영역(R3)은, 마스크(MK1)의 측면 상에서 그 측면을 따라서 연장되는 영역이다. 영역(R3)은, 반사 방지막(AL)의 표면으로부터 영역(R1)의 하측까지 연장되어 있다. 영역(R1)은, 마스크(MK1)의 상면의 위 및 영역(R3) 위에서 연장되어 있다. 또한, 영역(R2)은, 인접하는 영역(R3)의 사이이자 반사 방지막(AL)의 표면 상에서 연장되어 있다. 전술한 바와 같이, 시퀀스 SQ는, ALD법과 마찬가지로 실리콘 산화막을 형성하기 때문에, 영역(R1), 영역(R2) 및 영역(R3)의 각각의 막두께는, 서로 대략 같은 막두께가 된다. 또한, 방법 MT1에 의하면, 치밀한 실리콘 산화막(SX), 예컨대 막밀도 2.28 g/㎤의 막을 얻을 수 있다.
일 실시형태에 있어서는, 공정 ST3의 실행시의 처리 용기(12) 내의 압력은, 13.33 Pa(100 mTorr) 이상의 압력으로 설정된다. 또한, 공정 ST3의 실행시의 제1 고주파 전원(62)의 고주파 전력은, 100 W 이하의 전력으로 설정된다. 이러한 고압 및 저파워의 조건으로 플라즈마를 생성함으로써, 할로겐화규소 가스의 과잉 해리를 억제할 수 있다. 즉, 할로겐 원소의 활성종의 과잉 발생을 억제할 수 있다. 또, 과잉 해리를 억제한 동일한 플라즈마 상태를 생성하는 수법으로서 제2 고주파 전원(64)을 이용해도 좋다. 이에 따라, 마스크(MK1)의 손상 및/또는 이미 형성되어 있는 실리콘 산화막의 손상을 억제하는 것이 가능해진다. 또한, 영역(R1), 영역(R2) 및 영역(R3)의 막두께의 차이를 저감하는 것이 가능해진다. 또한, 마스크(MK1)가 치밀하게 설치되어 있는 영역 및 성기게 설치되어 있는 영역이 존재하는 경우에, 즉, 마스크(MK1)의 패턴에 조밀이 존재하는 경우에, 쌍방의 영역에 형성되는 실리콘 산화막의 막두께의 차이를 저감하는 것이 가능하다.
또한, 일 실시형태에서는, 공정 ST3의 실행시에, 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력은 하부 전극(LE)에 거의 공급되지 않는다. 이것은, 바이어스 전력을 인가하면 이방성 성분이 생기는 것에 기인한다. 이와 같이 바이어스 전력을 최소한으로 함으로써, 전구체를 등방적으로 웨이퍼(W)에 부착시킬 수 있다. 그 결과, 마스크(MK1)의 상면 및 측면, 및 그 마스크(MK1)의 하지의 표면의 각각에 형성되는 실리콘 산화막의 막두께의 균일성이 더욱 향상된다. 또, 제2 고주파 전원(64)을 이용하여 플라즈마를 생성하는 경우는, 전구체를 등방적으로 부착시키기 위해 이온 에너지를 최소한으로 하는 조건의 선택이 필요해진다. 또한, 공정 ST5의 실행은 공정 ST3에서 부착된 전구체를 실리콘 산화막으로 치환하기 위해, 전술한 공정 ST3과 동일한 등방적인 반응이 필요해진다. 그 때문에 공정 ST5에 있어서도 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력은 하부 전극(LE)에 거의 공급되지 않는다.
전술한 시퀀스 SQ의 실행이 종료하면, 방법 MT1에서는 공정 ST8이 실행된다. 공정 ST8에서는, 영역(R1) 및 영역(R2)을 제거하도록 실리콘 산화막(SX)이 에칭된다. 이들 영역(R1) 및 영역(R2)의 제거를 위해서는, 이방성의 에칭 조건이 필요하다. 이 때문에, 공정 ST8에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급되어 플라즈마가 생성된다. 또한, 제2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 플루오로카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 고주파 바이어스 전력에 의한 수직 방향으로의 인입에 의해, 영역(R1) 및 영역(R2)을 우선적으로 에칭한다. 그 결과, 도 3의 (c)에 나타낸 바와 같이, 영역(R1) 및 영역(R2)이 제거되고, 남겨진 영역(R3)으로부터 마스크(MS)가 형성된다. 마스크(MS)는 마스크(MK1)와 함께, 마스크(MK1)의 개구(OP1)의 폭을 축소시키도록 구성된 마스크(MK2)를 형성한다. 이 마스크(MK2)에 의해, 개구(OP1)의 폭보다 작은 폭의 개구(OP2)가 제공된다.
계속되는 공정 ST9에서는 반사 방지막(AL)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 플루오로카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 반사 방지막(AL)의 전체 영역 중 마스크(MK2)로부터 노출된 영역을 에칭한다. 이에 따라, 도 4의 (a)에 나타낸 바와 같이, 반사 방지막(AL)으로부터 마스크(ALM)가 형성된다. 그 후, 마스크(MK2)는 제거되어도 좋다.
계속되는 공정 ST10에서는 유기막(OL)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 산소 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 산소 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 산소의 활성종은, 유기막(OL)의 전체 영역 중 마스크(ALM)로부터 노출된 영역을 에칭한다. 이에 따라, 도 4의 (b)에 나타낸 바와 같이, 유기막(OL)으로부터 마스크(OLM)가 형성된다. 이 마스크(OLM)가 제공하는 개구(OP3)의 폭은, 개구(OP2)(도 3의 (c)를 참조)의 폭과 대략 동일해진다. 또, 유기막(OL)을 에칭하는 가스로는, 질소 가스와 수소 가스를 포함하는 처리 가스를 이용해도 좋다.
계속되는 공정 ST11에서는 피에칭층(EL)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 처리 가스가 처리 용기(12) 내에 공급된다. 처리 가스는, 피에칭층(EL)을 구성하는 재료에 따라서 적절하게 선택될 수 있다. 예컨대, 피에칭층(EL)이 산화 실리콘으로 구성되어 있는 경우에는, 처리 가스는 플루오로카본 가스를 포함할 수 있다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 플라즈마가 생성된다. 생성된 플라즈마 중의 활성종은, 피에칭층(EL)의 전체 영역 중, 마스크(OLM)로부터 노출된 영역을 에칭한다. 이에 따라, 도 4의 (c)에 나타낸 바와 같이, 마스크(OLM)의 패턴이 피에칭층(EL)에 전사된다. 이러한 방법 MT1에 의하면, 공정 ST2∼공정 ST11, 즉 레지스트 마스크에 기초하는 마스크의 작성으로부터 피에칭층의 에칭까지의 전체 공정을, 단일 플라즈마 처리 장치(10)를 이용하여 실행하는 것이 가능하다.
이하, 다른 실시형태의 피처리체를 처리하는 방법에 관해 설명한다. 도 6은 다른 실시형태에 따른 피처리체를 처리하는 방법을 나타내는 흐름도이다. 이하에서는, 도 6에 나타내는 방법 MT2에 있어서 플라즈마 처리 장치(10)가 이용되는 예에 관해 설명을 한다. 또한, 이하의 설명에 있어서는, 도 7 및 도 8을 참조한다. 도 7 및 도 8은, 도 6에 나타내는 방법의 각 공정의 실행후의 피처리체의 상태를 나타내는 단면도이다.
방법 MT2에서는, 우선 공정 ST21이 실행된다. 공정 ST21은, 방법 MT1의 공정 ST1과 동일한 공정이다. 따라서, 공정 ST21에서는, 도 7의 (a)에 나타내는 웨이퍼(W)가 준비되고, 그 웨이퍼(W)가 처리 용기(12) 내에 수용되어, 배치대(PD) 상에 배치된다.
이어서, 방법 MT2에서는, 방법 MT1의 공정 ST2와 동일한 공정 ST22가 실행된다. 즉, 웨이퍼(W)에 2차 전자가 조사되어 마스크(MK1)가 개질된다. 또한, 상부 전극(30)에 인가되는 부의 직류 전압의 절대치의 레벨이 높은 경우에는, 공정 ST2에 관해 전술한 바와 같이, 전극판(34)의 스퍼터링에 의해 그 전극판(34)으로부터 방출되는 실리콘과 플라즈마에 노출된 플라즈마 처리 장치(10)의 구성 부품으로부터 방출되는 산소의 결합에 의해 산화 실리콘 화합물이 생성되고, 그 산화 실리콘 화합물이 웨이퍼(W) 상에 퇴적하여 마스크(MK1)를 보호해도 좋다.
계속되는 공정 ST23에서는 반사 방지막(AL)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 플루오로카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 반사 방지막(AL)의 전체 영역 중 마스크(MK1)로부터 노출된 영역을 에칭한다. 이에 따라, 도 7의 (b)에 나타낸 바와 같이, 반사 방지막(AL)으로부터 마스크(ALM2)가 형성된다.
계속되는 공정 ST24에서는, 도 7의 (b)에 나타내는 웨이퍼(W)의 표면 상에 보호막(PF)이 형성된다. 이 보호막(PF)은, 이후의 시퀀스 SQ2의 실행시에 생성되는 산소의 활성종으로부터 유기막(OL)을 보호하기 위해 형성된다.
일 실시형태에서는, 상부 전극(30)의 전극판(34)은 실리콘으로 구성된다. 이 실시형태의 공정 ST24에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 예컨대 수소 가스 및 희가스를 포함하는 혼합 가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 처리 용기(12) 내에 있어서 플라즈마가 생성된다. 또한, 전원(70)으로부터 상부 전극(30)에 부의 직류 전압이 인가된다. 이에 따라, 플라즈마 중의 플러스이온이 전극판(34)에 충돌하고, 그 전극판(34)으로부터 실리콘이 방출된다. 또한, 플라즈마에 노출된 플라즈마 처리 장치(10)의 부품으로부터 산소가 방출된다. 이와 같이 방출된 산소와 전극판(34)으로부터 방출된 실리콘이 결합하여 산화 실리콘이 생성되고, 그 산화 실리콘이 웨이퍼(W) 상에 퇴적하여, 도 7의 (c)에 나타낸 바와 같이 보호막(PF)이 형성된다.
다른 실시형태의 공정 ST24에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 할로겐화규소 가스 및 산소 가스를 포함하는 혼합 가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 산화 실리콘이 생성되고, 그 산화 실리콘이 웨이퍼(W) 상에 퇴적하여, 도 7의 (c)에 나타낸 바와 같이 보호막(PF)이 형성된다.
또 다른 실시형태에서는, 상부 전극(30)의 전극판(34)은 산화 실리콘으로 구성된다. 이 실시형태의 공정 ST24에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 예컨대 수소 가스 및 희가스를 포함하는 혼합 가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 상부 전극(30)에 고주파 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 처리 용기(12) 내에 있어서 플라즈마가 생성된다. 또한, 상부 전극(30)의 근방에서 생성되는 시스 전압에 의해, 플라즈마 중의 하전 입자가 전극판(34)에 충돌한다. 이에 따라, 산화 실리콘이 전극판(34)으로부터 방출되고, 그 산화 실리콘이 웨이퍼(W) 상에 퇴적하여, 도 7의 (c)에 나타낸 바와 같이 보호막(PF)이 형성된다. 또, 이 공정 ST24에서는 산화 실리콘을 퇴적시켜 보호막을 형성하기 때문에, 제2 고주파 전원(64)의 바이어스 전력은 최소한으로 할 필요가 있다.
방법 MT2에서는, 이어서, 공정 ST25, 공정 ST26, 공정 ST27 및 공정 ST28을 포함하는 시퀀스 SQ2가 소정 횟수 실행된다. 시퀀스 SQ2는 시퀀스 SQ와 동일한 시퀀스이다. 따라서, 공정 ST25, 공정 ST26, 공정 ST26, 공정 ST27 및 공정 ST28은 각각, 공정 ST3, 공정 ST4, 공정 ST5, 공정 ST6과 동일한 공정이다.
이러한 시퀀스 SQ2가 소정 횟수 실행됨으로써, 도 7의 (d)에 나타낸 바와 같이, 웨이퍼(W) 상에는 실리콘 산화막(SX2)이 형성된다. 실리콘 산화막(SX2)은, 영역(R1), 영역(R2) 및 영역(R3)을 포함하고 있다. 영역(R3)은, 마스크(MK1) 및 마스크(ALM2)의 측면 상에서 그 측면을 따라서 연장되는 영역이다. 영역(R3)은, 유기막(OL) 상에 형성된 보호막(PF)의 표면으로부터 영역(R1)의 하측까지 연장되어 있다. 영역(R1)은, 마스크(MK1)의 상면의 위 및 영역(R3) 위에서 연장되어 있다. 또한, 영역(R2)은, 인접하는 영역(R3)의 사이이자 유기막(OL)의 표면 상(즉, 유기막(OL) 상의 보호막(PF) 상)에서 연장되어 있다. 시퀀스 SQ2는, ALD법과 마찬가지로 실리콘 산화막을 형성하기 때문에, 영역(R1), 영역(R2) 및 영역(R3)의 각각의 막두께는, 서로 대략 같은 막두께가 된다.
공정 ST29는, 방법 MT1의 공정 ST7과 동일한 공정이며, 그 공정 ST29에 있어서 시퀀스 SQ2의 실행 횟수가 소정 횟수에 도달했다고 판정되면, 이어서 공정 ST30이 실행된다. 공정 ST30에서는, 영역(R1) 및 영역(R2)을 제거하도록 실리콘 산화막(SX2)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 플루오로카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 고주파 바이어스 전력에 의한 수직 방향으로의 인입에 의해, 영역(R1) 및 영역(R2)을 우선적으로 에칭한다. 그 결과, 도 8의 (a)에 나타낸 바와 같이, 영역(R1) 및 영역(R2)이 제거되고, 남겨진 영역(R3)으로부터 마스크(MS2)가 형성된다. 마스크(MS2)는 마스크(ALM2)와 함께, MK1의 개구(OP1)의 폭을 축소시키도록 구성된 마스크(MK22)를 형성한다. 이 마스크(MK22)에 의해, 개구(OP1)의 폭보다 작은 폭의 개구(OP2)가 제공된다.
계속되는 공정 ST31에서는 유기막(OL)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 산소 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 산소 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 산소의 활성종은, 유기막(OL)의 전체 영역 중 마스크(MK22)로부터 노출된 영역을 에칭한다. 이에 따라, 도 8의 (b)에 나타낸 바와 같이, 유기막(OL)으로부터 마스크(OLM)가 형성된다. 이 마스크(OLM)가 제공하는 개구(OP3)의 폭은, 개구(OP2)(도 8의 (a)를 참조)의 폭과 대략 동일해진다.
계속되는 공정 ST32에서는 피에칭층(EL)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 처리 가스가 처리 용기(12) 내에 공급된다. 처리 가스는, 피에칭층(EL)을 구성하는 재료에 따라서 적절하게 선택될 수 있다. 예컨대, 피에칭층(EL)이 산화 실리콘으로 구성되어 있는 경우에는, 처리 가스는 플루오로카본 가스를 포함할 수 있다. 또한, 제1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이에 따라, 플라즈마가 생성된다. 생성된 플라즈마 중의 활성종은, 피에칭층(EL)의 전체 영역 중, 마스크(OLM)로부터 노출된 영역을 에칭한다. 이에 따라, 도 8의 (c)에 나타낸 바와 같이, 마스크(OLM)의 패턴이 피에칭층(EL)에 전사된다.
이러한 방법 MT2에 의하면, 기화기를 갖는 전용 성막 장치를 이용하지 않고 실리콘을 포함하는 전구체를, 저온에서 웨이퍼(W) 상에 퇴적시키는 것이 가능하다. 또한, ALD법과 동일한 시퀀스 SQ2에 의해 실리콘 산화막이 형성되기 때문에, 방법 MT2는, 마스크(MK1)에 의해 구획되는 개구의 폭의 조정의 제어성이 우수하다. 또한, 방법 MT2에 의하면, 마스크(ALM2)가 실리콘 산화막에 의해 덮이기 때문에, 그 마스크(ALM2)와 실리콘 산화막에 의해 형성되는 마스크의 LER(Line Edge Roughness)가 향상될 수 있다. 또한, 이러한 방법 MT2에 의하면, 공정 ST22∼공정 ST32, 즉, 레지스트 마스크에 기초하는 마스크의 작성으로부터 피에칭층의 에칭까지의 전체 공정을, 단일 플라즈마 처리 장치(10)를 이용하여 실행하는 것이 가능하다.
이상, 여러가지 실시형태에 관해 설명했지만, 전술한 실시형태에 한정되지 않고 여러가지 변형 양태를 구성할 수 있다. 예컨대, 전술한 실시형태에서는, 용량 결합형의 플라즈마 처리 장치(10)가 이용되고 있지만, 방법 MT1 및 방법 MT2의 각각으로부터, 2차 전자, 실리콘 또는 산화 실리콘을 상부 전극으로부터 방출시키는 공정을 생략한 방법이라면, 임의의 플라즈마원을 갖는 플라즈마 처리 장치를 이용하여 실시하는 것이 가능하다. 그와 같은 플라즈마 처리 장치로는, 예컨대 유도 결합형의 플라즈마 처리 장치, 마이크로파와 같은 표면파를 이용하는 플라즈마 처리 장치가 예시된다.
이하, 방법 MT1 및 방법 MT2의 평가를 위해 행한 여러가지 실험에 관해 설명한다.
(실험예 1∼3)
실험예 1∼3에서는, 도 3의 (a)에 나타낸 웨이퍼에 대하여, 플라즈마 처리 장치(10)를 이용하여 공정 ST2 및 시퀀스 SQ를 실행했다. 또한, 실험예 1∼3에서는, 공정 ST3의 실행시의 처리 용기(12) 내의 압력 및 제1 고주파 전원(62)의 고주파 전력을 파라미터로서 변경했다. 구체적으로는, 실험예 1에서는, 공정 ST3의 처리 용기(12) 내의 압력 및 제1 고주파 전원(62)의 고주파 전력을, 200 mTorr(26.66 Pa), 500 W로 설정하고, 실험예 2에서는, 공정 ST3의 처리 용기(12) 내의 압력 및 제1 고주파 전원(62)의 고주파 전력을, 200 mTorr(26.66 Pa), 500 W로 설정하고, 실험예 3에서는, 공정 ST3의 처리 용기(12) 내의 압력 및 제1 고주파 전원(62)의 고주파 전력을, 200 mTorr(26.66 Pa), 100 W로 설정했다. 실험예 1∼3에 있어서 실행한 공정 ST2 및 시퀀스 SQ의 다른 조건을 이하에 나타낸다. 또, 시퀀스 SQ의 실행 횟수는 72회였다.
<공정 ST2의 조건>
ㆍ처리 용기 내 압력 : 50 mTorr(6.66 Pa)
ㆍ수소 가스 유량 : 100 sccm
ㆍAr 가스 유량 : 800 sccm
ㆍ제1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 300 W
ㆍ제2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
ㆍ전원(70)의 인가 전압 : -1000 V
ㆍ처리 시간 : 60초
<공정 ST3의 조건>
ㆍ처리 용기 내 압력 : 200 mTorr(26.66 Pa)
ㆍSiCl4 가스 유량 : 20 sccm
ㆍAr 가스 유량 : 200 sccm
ㆍ제1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 100 W
ㆍ제2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
ㆍ처리 시간 : 5초
<공정 ST5의 조건>
ㆍ처리 용기 내 압력 : 200 mTorr(26.66 Pa)
ㆍ산소 가스 유량 : 200 sccm
ㆍAr 가스 유량 : 200 sccm
ㆍ제1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 500 W
ㆍ제2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
ㆍ처리 시간 : 5초
그리고, 마스크(MK1)의 상면 위에 형성된 실리콘 산화막의 막두께(도 3의 (b)에 나타내는 영역(R1)의 막두께 T1) 및 마스크(MK1)의 측면 위에 형성된 실리콘 산화막의 막두께(도 3의 (b)에 나타내는 영역(R3)의 막두께 W3)를, 마스크(MK1)의 라인 패턴이 성기게 설치되어 있는 영역(이하, 「성긴 영역」이라고 함)과 치밀하게 설치되어 있는 영역(이하, 「치밀 영역」이라고 함)의 각각에 있어서 측정했다. 그리고, 막두께비, 즉, 치밀 영역의 영역(R1)의 막두께에 대한 성긴 영역의 영역(R1)의 막두께의 비, 및, 치밀 영역의 영역(R3)의 막두께에 대한 성긴 영역의 영역(R3)의 막두께의 비를 구했다. 그 결과를 도 9에 나타낸다. 또, 도 9에 있어서, 범례 「R1」은, 영역(R1)의 막두께로부터 구한 막두께비를 나타내고 있고, 범례 「R3」은, 영역(R3)의 막두께로부터 구한 막두께비를 나타내고 있다.
도 9에 나타낸 바와 같이, 제1 고주파 전원(62)의 고주파 전력이 작아질수록, 막두께비는 1에 보다 가까워졌다. 즉, 치밀 영역 및 성긴 영역에 형성되는 실리콘 산화막의 막두께의 차이가 적어졌다. 보다 상세하게는, 제1 고주파 전원(62)의 고주파 전력이 500 W일 때보다 100 W일 때에, 막두께비가 1에 가까워졌다. 따라서, 제1 고주파 전원(62)의 고주파 전력이 100 W 이하인 것에 의해, 치밀 영역에 형성되는 실리콘 산화막과 성긴 영역에 형성되는 실리콘 산화막의 막두께의 차이를 작게 하는 것이 가능한 것이 확인되었다. 또한, 도 9에 나타낸 바와 같이, 처리 용기(12) 내의 압력이 높은 조건, 즉 고압 조건하에서 공정 ST3을 실행함으로써, 영역(R1)의 막두께비와 영역(R3)의 막두께비의 차이가 작아지는 것이 확인되었다. 즉, 고압 조건하에서 공정 ST3을 실행함으로써, 영역(R1)의 막두께 T1과 영역(R3)의 막두께 W3의 차이가 작아지는 것이 확인되었다.
(실험예 4)
실험예 4에서는, 도 10에 나타낸 바와 같이, 2차원적으로 배열된 타원형의 복수의 개구(OP)를 제공하는 마스크(MK1)를 갖는 샘플 1∼4의 웨이퍼(W)를 준비했다. 각 샘플의 개구(OP)의 단축 방향의 폭 CD1 및 장축 방향의 폭 CD2는, 다른 샘플의 CD1 및 CD2와는 다르게 했다. 그리고, 이들 샘플 1∼4에 대하여, 플라즈마 처리 장치(10)를 이용하여 공정 ST2 및 시퀀스 SQ를 실행했다. 또한, 실험예 4에서는, 시퀀스 SQ의 실행 횟수를 파라미터로서 변경했다. 이하, 실험예 4에 있어서 실행한 공정 ST2 및 시퀀스 SQ의 조건을 나타낸다.
<공정 ST2의 조건>
ㆍ처리 용기 내 압력 : 50 mTorr(6.66 Pa)
ㆍ수소 가스 유량 : 100 sccm
ㆍAr 가스 유량 : 800 sccm
ㆍ제1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 300 W
ㆍ제2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
ㆍ전원(70)의 인가 전압 : -1000 V
ㆍ처리 시간 : 60초
<공정 ST3의 조건>
ㆍ처리 용기 내 압력 : 200 mTorr(26.66 Pa)
ㆍSiCl4 가스 유량 : 20 sccm
ㆍAr 가스 유량 : 200 sccm
ㆍ제1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 100 W
ㆍ제2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
ㆍ처리 시간 : 5초
<공정 ST5의 조건>
ㆍ처리 용기 내 압력 : 200 mTorr(26.66 Pa)
ㆍ산소 가스 유량 : 200 sccm
ㆍAr 가스 유량 : 200 sccm
ㆍ제1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 500 W
ㆍ제2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
ㆍ처리 시간 : 5초
그리고, 샘플 1∼4의 각각에 관해, 시퀀스 SQ의 실행 횟수와 개구(OP)의 단축 방향의 폭 CD1의 변화량, 개구(OP)의 장축 방향의 폭 CD2의 변화량의 관계를 구했다. 도 11에 그 결과를 나타낸다. 도 11에 있어서는, 횡축은 시퀀스 SQ의 실행 횟수를 나타내고 있고, 종축은 CD1 및 CD2의 변화량을 나타내고 있다. 도 11에 나타낸 바와 같이, 실험예 4의 결과, 개구(OP)의 단축 방향의 폭 CD1의 변화량 및 장축 방향의 폭 CD2의 변화량은, 시퀀스 SQ의 실행 횟수에 따라서 동일하게 증가했다. 이러한 점에서, 시퀀스 SQ의 실행 횟수에 따라서, 타원형의 개구의 폭을 임의의 방향에 있어서 균등하게 축소시키는 것이 가능한 것이 확인되었다.
(실험예 5∼6, 비교 실험예 1∼2)
실험예 5에서는, 도 3의 (a)에 나타낸 웨이퍼(W)에 대하여, 플라즈마 처리 장치(10)를 이용하여 공정 ST3∼공정 ST10을 실행했다. 실험예 5에서의 시퀀스 SQ의 실행 횟수는 72회였다. 또한, 실험예 6에서는, 도 3의 (a)에 나타낸 웨이퍼(W)에 대하여, 플라즈마 처리 장치(10)를 이용하여 공정 ST2∼공정 ST10을 실행했다. 실험예 6에서의 시퀀스 SQ의 실행 횟수는 72회였다. 또한, 비교 실험예 1에서는, 도 3의 (a)에 나타낸 웨이퍼(W)에 대하여, 플라즈마 처리 장치(10)를 이용하여, 반사 방지막(AL)의 에칭 공정, 유기막(OL)의 에칭 공정을 순서대로 행했다. 비교 실험예 2에서는, 도 3의 (a)에 나타낸 웨이퍼(W)에 대하여, 플라즈마 처리 장치(10)를 이용하여, 2차 전자의 조사에 의한 마스크(MK1)의 개질 공정, 반사 방지막(AL)의 에칭 공정, 유기막(OL)의 에칭 공정을 순서대로 행했다. 또, 비교 실험예 1 및 비교 실험예 2에서는, 최종적으로 유기막(OL)으로부터 작성되는 마스크의 개구의 폭이 실험예 5 및 6에 있어서 유기막(OL)으로부터 작성되는 마스크의 개구의 폭과 동등해지도록, 각 공정의 조건을 설정했다. 이하, 실험예 5 및 6에서의 공정 ST2 및 시퀀스 SQ의 조건을 나타낸다.
<공정 ST2의 조건>
ㆍ처리 용기 내 압력 : 50 mTorr(6.66 Pa)
ㆍ수소 가스 유량 : 100 sccm
ㆍAr 가스 유량 : 800 sccm
ㆍ제1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 300 W
ㆍ제2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
ㆍ전원(70)의 인가 전압 : -1000 V
ㆍ처리 시간 : 60초
<공정 ST3의 조건>
ㆍ처리 용기 내 압력 : 200 mTorr(26.66 Pa)
ㆍSiCl4 가스 유량 : 20 sccm
ㆍAr 가스 유량 : 200 sccm
ㆍ제1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 100 W
ㆍ제2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
ㆍ처리 시간 : 5초
<공정 ST5의 조건>
ㆍ처리 용기 내 압력 : 200 mTorr(26.66 Pa)
ㆍ산소 가스 유량 : 200 sccm
ㆍAr 가스 유량 : 200 sccm
ㆍ제1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 500 W
ㆍ제2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
ㆍ처리 시간 : 5초
그리고, 실험예 5, 실험예 6, 비교 실험예 1 및 비교 실험예 2의 각각의 실행후에 유기막(OL)으로부터 형성된 마스크의 LER(Line Edge Roughness), LWR(Line Width Roughness) 및 SWR(Sidewall Roughness)의 합계치를 구했다. 그 결과, 실험예 5, 실험예 6, 비교 실험예 1 및 비교 실험예 2의 각각의 LER, LWR 및 SWR의 합계치는, 7.0 nm, 6.7 nm, 8.5 nm 및 7.5 nm였다. 따라서, 시퀀스 SQ를 포함하는 방법에 의하면, 마스크의 LER를 향상시키는 것, 즉 LER를 작게 하는 것이 가능한 것이 확인되었다.
10 : 플라즈마 처리 장치, 12 : 처리 용기, PD : 배치대, ESC : 정전 척, LE : 하부 전극, 30 : 상부 전극, 34 : 전극판, 40 : 가스 소스군, 50 : 배기 장치, 62 : 제1 고주파 전원, 64 : 제2 고주파 전원, 70 : 전원, Cnt : 제어부, W : 웨이퍼, SB : 기판, EL : 피에칭층, OL : 유기막, AL : 반사 방지막, MK1 : 마스크, SX, SX2 : 실리콘 산화막.

Claims (12)

  1. 마스크를 갖는 피처리체를 처리하는 방법으로서,
    피처리체를 수용한 플라즈마 처리 장치의 처리 용기 내에서, 할로겐화규소 가스를 포함하는 제1 가스의 플라즈마를 생성하여 반응 전구체를 형성하는 제1 공정과,
    상기 처리 용기 내의 공간을 퍼지하는 제2 공정과,
    상기 처리 용기 내에서 산소 가스를 포함하는 제2 가스의 플라즈마를 생성하여 실리콘 산화막을 형성하는 제3 공정과,
    상기 처리 용기 내의 공간을 퍼지하는 제4 공정
    을 포함하는 시퀀스를 반복하여 실리콘 산화막을 성막하는, 피처리체의 처리 방법.
  2. 제1항에 있어서, 상기 제1 공정에서는, 상기 처리 용기 내의 압력이 13.33 Pa 이상의 압력이고, 플라즈마 생성용의 고주파 전원의 전력이 100 W 이하인 고압 저전력의 조건으로 설정되는 것인, 피처리체의 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 공정에서는, 이온 인입용의 바이어스 전력이 상기 피처리체를 지지하는 배치배치 인가되지 않는 것인, 피처리체의 처리 방법.
  4. 제1항 또는 제2항에 있어서, 상기 할로겐화규소 가스는 SiCl4 가스인 것인, 피처리체의 처리 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 피처리체는, 피에칭층, 상기 피에칭층 상에 형성된 유기막, 및, 상기 유기막 상에 형성된 실리콘 함유 반사 방지막을 더 가지며,
    상기 마스크는, 상기 반사 방지막 상에 설치된 레지스트 마스크이고,
    상기 방법은,
    상기 제1 공정, 상기 제2 공정, 상기 제3 공정 및 상기 제4 공정을 포함하는 시퀀스의 실행후, 상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 반사 방지막의 표면 상의 산화 실리콘제의 영역을 제거하는 공정과,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 반사 방지막을 에칭하는 공정과,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 유기막을 에칭하는 공정
    을 더 포함하는, 피처리체의 처리 방법.
  6. 제5항에 있어서,
    상기 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이고,
    상기 제1 공정, 상기 제2 공정, 상기 제3 공정 및 상기 제4 공정을 포함하는 시퀀스의 실행전에, 상기 처리 용기 내에서 플라즈마를 발생시켜 상기 플라즈마 처리 장치의 상부 전극에 부의 직류 전압을 인가함으로써, 상기 마스크에 2차 전자를 조사하는 공정을 더 포함하는, 피처리체의 처리 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 피처리체는, 피에칭층, 및, 상기 피에칭층 상에 형성된 유기막을 더 가지며, 상기 마스크는 상기 유기막 상에 설치되어 있고,
    상기 방법은,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 그 위에 레지스트 마스크를 갖는 반사 방지막을 에칭하는 공정이며, 상기 반사 방지막으로부터 상기 마스크가 형성되는 공정과,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 유기막을 에칭하는 공정
    을 더 포함하고,
    상기 제1 공정, 상기 제2 공정, 상기 제3 공정 및 상기 제4 공정을 포함하는 시퀀스는, 상기 반사 방지막을 에칭하는 상기 공정과 상기 유기막을 에칭하는 상기 공정 사이에 실행되고,
    상기 방법은, 상기 제1 공정, 상기 제2 공정, 상기 제3 공정 및 상기 제4 공정을 포함하는 시퀀스의 실행후, 상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 유기막의 표면 상의 산화 실리콘제의 영역을 제거하는 공정을 더 포함하는, 피처리체의 처리 방법.
  8. 제7항에 있어서,
    상기 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이고,
    상기 반사 방지막을 에칭하는 상기 공정전에, 상기 처리 용기 내에서 플라즈마를 발생시켜 상기 플라즈마 처리 장치의 상부 전극에 부의 직류 전압을 인가함으로써, 상기 레지스트 마스크에 2차 전자를 조사하는 공정을 더 포함하는, 피처리체의 처리 방법.
  9. 제7항에 있어서, 상기 반사 방지막을 에칭하는 상기 공정의 실행후이자, 상기 제1 공정, 상기 제2 공정, 상기 제3 공정 및 상기 제4 공정을 포함하는 시퀀스의 실행전에, 상기 피처리체 상에 산화 실리콘제의 보호막을 형성하는 공정을 더 포함하는, 피처리체의 처리 방법.
  10. 제9항에 있어서,
    상기 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이고,
    상기 산화 실리콘제의 보호막을 형성하는 상기 공정에서는, 상기 처리 용기 내에서 플라즈마가 생성되고, 또한, 상기 플라즈마 처리 장치의 실리콘제의 상부 전극에 부의 직류 전압이 인가되는 것인, 피처리체의 처리 방법.
  11. 제9항에 있어서, 상기 산화 실리콘제의 보호막을 형성하는 상기 공정에서는, 상기 처리 용기 내에서, 할로겐화규소 가스와 산소 가스를 포함하는 혼합 가스의 플라즈마가 생성되는 것인, 피처리체의 처리 방법.
  12. 제9항에 있어서,
    상기 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이고,
    상기 산화 실리콘제의 보호막을 형성하는 상기 공정에서는, 상기 플라즈마 처리 장치의 산화 실리콘제의 상부 전극에 플라즈마 생성용의 고주파 전력이 공급됨으로써, 수소 가스 및 희가스를 포함하는 혼합 가스의 플라즈마가 생성되는 것인, 피처리체의 처리 방법.
KR1020150134479A 2014-10-07 2015-09-23 피처리체를 처리하는 방법 KR102311575B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-206614 2014-10-07
JP2014206614A JP6382055B2 (ja) 2014-10-07 2014-10-07 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
KR20160041764A true KR20160041764A (ko) 2016-04-18
KR102311575B1 KR102311575B1 (ko) 2021-10-08

Family

ID=54199559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150134479A KR102311575B1 (ko) 2014-10-07 2015-09-23 피처리체를 처리하는 방법

Country Status (7)

Country Link
US (1) US9607811B2 (ko)
EP (1) EP3007205B1 (ko)
JP (1) JP6382055B2 (ko)
KR (1) KR102311575B1 (ko)
CN (2) CN112133630A (ko)
SG (1) SG10201508134VA (ko)
TW (1) TWI661464B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017205783A1 (de) 2016-04-05 2017-10-05 Mando Corporation System und Verfahren zum Steuern einer Spannung
KR20190009758A (ko) * 2016-05-25 2019-01-29 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6559430B2 (ja) 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法
JP6462477B2 (ja) 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
KR102549308B1 (ko) * 2016-03-29 2023-06-30 도쿄엘렉트론가부시키가이샤 에칭 장치
JP6832171B2 (ja) 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6895352B2 (ja) * 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
JP6886940B2 (ja) * 2018-04-23 2021-06-16 東京エレクトロン株式会社 プラズマ処理方法
CN110581050A (zh) * 2018-06-07 2019-12-17 东京毅力科创株式会社 处理方法和等离子体处理装置
JP7345283B2 (ja) * 2018-07-26 2023-09-15 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7178918B2 (ja) 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
JP7240946B2 (ja) * 2019-04-26 2023-03-16 株式会社トリケミカル研究所 酸化珪素膜形成方法
US11955318B2 (en) 2021-03-12 2024-04-09 Applied Materials, Inc. Ash rate recovery method in plasma strip chamber

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137725A (ja) * 1990-09-28 1992-05-12 Tonen Corp ガラス基板多結晶シリコン薄膜
JP2011082560A (ja) 2007-06-08 2011-04-21 Tokyo Electron Ltd 微細パターンの形成方法
JP2011109076A (ja) * 2009-10-23 2011-06-02 Semiconductor Energy Lab Co Ltd 微結晶半導体及び薄膜トランジスタの作製方法
JP2011228707A (ja) * 2010-04-14 2011-11-10 Asm Genitech Korea Ltd 半導体素子の微細パターン形成方法
US20110318931A1 (en) * 2010-06-29 2011-12-29 Jae-Ho Min Method of Forming a Micro-Pattern for Semiconductor Devices
US20140134812A1 (en) * 2012-11-13 2014-05-15 Dong-chan Kim Method of fabricating semiconductor device
US20150000842A1 (en) * 2012-02-20 2015-01-01 Tokyo Electron Limited Power supply system, plasma etching apparatus, and plasma etching method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137725B2 (ja) * 2002-07-10 2008-08-20 松下電器産業株式会社 接合部材の加工寸法決定方法および装置
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8647722B2 (en) * 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8298951B1 (en) * 2011-04-13 2012-10-30 Asm Japan K.K. Footing reduction using etch-selective layer
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
JP6366454B2 (ja) * 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137725A (ja) * 1990-09-28 1992-05-12 Tonen Corp ガラス基板多結晶シリコン薄膜
JP2011082560A (ja) 2007-06-08 2011-04-21 Tokyo Electron Ltd 微細パターンの形成方法
JP2011109076A (ja) * 2009-10-23 2011-06-02 Semiconductor Energy Lab Co Ltd 微結晶半導体及び薄膜トランジスタの作製方法
JP2011228707A (ja) * 2010-04-14 2011-11-10 Asm Genitech Korea Ltd 半導体素子の微細パターン形成方法
US20110318931A1 (en) * 2010-06-29 2011-12-29 Jae-Ho Min Method of Forming a Micro-Pattern for Semiconductor Devices
US20150000842A1 (en) * 2012-02-20 2015-01-01 Tokyo Electron Limited Power supply system, plasma etching apparatus, and plasma etching method
US20140134812A1 (en) * 2012-11-13 2014-05-15 Dong-chan Kim Method of fabricating semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017205783A1 (de) 2016-04-05 2017-10-05 Mando Corporation System und Verfahren zum Steuern einer Spannung
KR20190009758A (ko) * 2016-05-25 2019-01-29 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Also Published As

Publication number Publication date
JP6382055B2 (ja) 2018-08-29
KR102311575B1 (ko) 2021-10-08
JP2016076621A (ja) 2016-05-12
TW201626434A (zh) 2016-07-16
EP3007205A1 (en) 2016-04-13
TWI661464B (zh) 2019-06-01
EP3007205B1 (en) 2017-08-16
CN112133630A (zh) 2020-12-25
US9607811B2 (en) 2017-03-28
SG10201508134VA (en) 2016-05-30
CN105489483A (zh) 2016-04-13
US20160099131A1 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
KR102311575B1 (ko) 피처리체를 처리하는 방법
KR102309941B1 (ko) 피처리체를 처리하는 방법
KR102385488B1 (ko) 피처리체를 처리하는 방법
KR102309936B1 (ko) 피처리체를 처리하는 방법
TW201543571A (zh) 蝕刻方法
KR102428552B1 (ko) 플라즈마 처리 방법
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
KR20170000340A (ko) 에칭 방법
KR20160124670A (ko) 유기막을 에칭하는 방법
KR20160103531A (ko) 에칭 방법
JP2019186501A (ja) エッチングする方法及びプラズマ処理装置
CN109923648B (zh) 处理被处理体的方法
KR20190079565A (ko) 에칭 방법
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant