JP2011109076A - 微結晶半導体及び薄膜トランジスタの作製方法 - Google Patents

微結晶半導体及び薄膜トランジスタの作製方法 Download PDF

Info

Publication number
JP2011109076A
JP2011109076A JP2010231406A JP2010231406A JP2011109076A JP 2011109076 A JP2011109076 A JP 2011109076A JP 2010231406 A JP2010231406 A JP 2010231406A JP 2010231406 A JP2010231406 A JP 2010231406A JP 2011109076 A JP2011109076 A JP 2011109076A
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
layer
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010231406A
Other languages
English (en)
Other versions
JP2011109076A5 (ja
JP5698950B2 (ja
Inventor
Mitsuhiro Ichijo
充弘 一條
Kazuki Kurishiro
和貴 栗城
Tomokazu Yokoi
智和 横井
Toshiya Endo
俊弥 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010231406A priority Critical patent/JP5698950B2/ja
Publication of JP2011109076A publication Critical patent/JP2011109076A/ja
Publication of JP2011109076A5 publication Critical patent/JP2011109076A5/ja
Application granted granted Critical
Publication of JP5698950B2 publication Critical patent/JP5698950B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】微結晶半導体層を量産性良く作製する技術を提供する。
【解決手段】プラズマＣＶＤ装置の反応室内に、互いに向かい合って概略平行に配置された上部電極と下部電極が備えられ、上部電極は中空部が形成され、かつ、下部電極と向かい合う面に複数の孔を有するシャワー板を有し、下部電極上には基板が配置され、堆積性気体と水素を含むガスを上部電極の中空部を通ってシャワー板から反応室内に供給し、希ガスを上部電極と異なる部位から反応室内に供給し、上部電極に高周波電力を供給してプラズマを発生させ、基板上に微結晶半導体層を形成する。
【選択図】図１

Description

本発明は、微結晶半導体及び薄膜トランジスタの作製方法、並びに該薄膜トランジスタを用いた表示装置に関する。
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体層にチャネル形成領域が形成される薄膜トランジスタ（ＴＦＴともいう）が知られている。薄膜トランジスタに用いられる半導体層として、非晶質半導体層よりも高い電界効果移動度が得られる微結晶半導体層を用いる技術が開示されている（特許文献１参照）。また、半導体層の形成を、例えばシラン（ＳｉＨ４）を水素と希ガス元素で希釈して用いる技術が開示されている（特許文献２参照。）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
特開２００９−０４４１３４号公報 特開２００５−０４９８３２号公報
微結晶半導体層の作製に用いられる、従来のプラズマＣＶＤ装置の例を図３を用いて説明する。図３は、従来のプラズマＣＶＤ装置の一構成を示す断面模式図である。プラズマＣＶＤ装置の反応室１００内には第１の電極１０１（上部電極ともいう）と、第１の電極１０１と対向する第２の電極１０３（下部電極ともいう）が備えられている。第１の電極１０１と第２の電極１０３は平面電極であり、一定の距離をおいて概略平行に配置されている。第２の電極１０３は支持軸１０４に支持されており、微結晶半導体層を堆積する基板１１０が載置されている。
従来のプラズマＣＶＤ装置では、ガス供給部１２３から堆積性気体、水素及び希ガスを全て併せてガス１０７とし、第１の電極１０１の中空部を通って、孔１０２から反応室内に供給している。反応室１００に供給されたガス１０７は、排気管１０５を通って排気手段１３０により排出される。
このような構成では、ガス１０７が孔１０２を通過する時の流速（供給速度）が早くなり、高周波電力が効率よくガス１０７に伝わらず、成膜に必要な反応種の生成が十分に行われていなかった。なお、第１の電極１０１に設けられた孔１０２の開口面積を大きくすることで、ガスの供給速度を低減させることも可能であるが、孔１０２の開口面積を大きくすると、成膜面内の膜厚の均一性が低下するという問題があった。
なお、微結晶半導体層は非晶質半導体層よりも高い電界効果移動度が得られるものの、成膜速度が遅く、量産性が悪いという問題がある。また、成膜面内膜厚の均一性が悪いと、薄膜トランジスタの電気特性のバラツキの原因となる。
本発明の一態様は、微結晶半導体層の成膜速度を速めて、量産性の高い微結晶半導体層を作製することを課題とする。
本発明の一態様は、微結晶半導体層の成膜面内膜厚の均一性を良く形成することを課題とする。
本発明の一態様は、電気特性が優れ、信頼性の高い薄膜トランジスタ、及びそれを有する表示装置を量産性よく作製することを課題とする。
本発明の一態様は、プラズマＣＶＤ装置の反応室内に互いに向かい合って配置された第１の電極と第２の電極を有し、第１の電極は中空部が形成され、第１の電極の、第２の電極と向かい合う面には複数の孔が形成され、堆積性気体と水素を含むガスを第１の電極の中空部と第１の電極に設けられた孔を通して、反応室内に供給し、希ガスを第１の電極と異なる部位から反応室内に供給し、第１の電極に高周波電力を供給してプラズマを発生させ、第２の電極上に配置した基板上に微結晶半導体層を形成することを特徴とする。
本発明の一態様は、プラズマＣＶＤ装置の反応室内に互いに向かい合って配置された第１の電極と第２の電極を有し、第１の電極は中空部が形成され、第１の電極の、第２の電極と向かい合う面には複数の孔が形成され、堆積性気体と水素を含むガスを第１の電極の中空部と第１の電極に設けられた孔を通して、反応室内に供給し、希ガスを第１の電極と第２の電極に挟まれた空間とは異なる部位から供給し、第１の電極に高周波電力を供給してプラズマを発生させ、第２の電極上に配置した基板上に微結晶半導体層を形成することを特徴とする。
本発明の一態様は、プラズマＣＶＤ装置の反応室内に互いに向かい合って配置された第１の電極と第２の電極を有し、第１の電極は中空部が形成され、第１の電極の、第２の電極と向かい合う面には複数の孔が形成され、堆積性気体と水素を含むガスを第１の電極の中空部と第１の電極に設けられた孔を通して、反応室内に供給し、励起された希ガスを第１の電極と第２の電極に挟まれた空間とは異なる部位から供給し、第１の電極に高周波電力を供給してプラズマを発生させ、第２の電極上に配置した基板上に微結晶半導体層を形成することを特徴とする。
また、上記構成に加え、基板を加熱する手段を設けても良く、基板を加熱することで微結晶半導体層の結晶粒の大きさや膜質を調整することができる。
希ガスとしては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ラドン（Ｒｎ）のいずれか、もしくはこれらを混合して用いることができる。
堆積性気体としては、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）を含むガスを用いることができる。シリコンを含む堆積性気体としては、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＨ２Ｃ１２）、ＳｉＨＣｌ３、塩化珪素（ＳｉＣｌ４）、フッ化珪素（ＳｉＦ４）などを用いることができる。ゲルマニウムを含む堆積性気体としては、ゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）、フッ化ゲルマン（ＧｅＦ４）などを用いることができる。
微結晶半導体層の成膜は、堆積性気体を水素で希釈して行う。堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温〜３００℃とし、好ましくは２００〜２８０℃とする。
また、半導体層にＰ型の導電型を付与するためにボロン（Ｂ）を含むガス、例えばボラン（ＢＨ３）、ジボラン（Ｂ２Ｈ６）などを含有させても良い。また、半導体層にＮ型の導電型を付与するためにリン（Ｐ）またはヒ素（Ａｓ）を含むガス、例えばホスフィン（ＰＨ３）やアルシン（ＡｓＨ３）などを含有させても良い。
第１の電極に設けられた孔から、堆積性気体と水素を含むガスと、希ガスを同時に供給するよりも、希ガスを第１の電極に設けられた孔と異なる部位から供給することで、反応室内に供給されるガスの総量を変化させることなく、電極から供給する堆積性気体の供給速度（流入速度）を低減させることができる。
本発明の一態様によれば、成膜速度と成膜面内の膜厚の均一性を向上させることができる。これは、堆積性気体の供給速度を低減させることで、反応室内に供給されたガスに効率よく高周波電力が加えられ、より多くの成膜に寄与する反応種を生成することができるためである。
微結晶半導体層を量産性よく作製することができる。電気特性のバラツキが少ない薄膜トランジスタを量産性よく作製することができる。
プラズマＣＶＤ装置の反応室を説明する図。 プラズマＣＶＤ装置の反応室を説明する図。 従来のプラズマＣＶＤ装置の反応室を説明する図。 薄膜トランジスタの構造の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示装置の画素等価回路の一例を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 電子機器の一例を説明する図。 光電変換装置の構造を説明する図。 太陽光発電システムの構造を説明する図。
以下、実施の形態について、図面を用いて詳細に説明する。但し、開示される発明は以下の説明に限定されず、開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本発明の成膜装置の一形態と半導体層の成膜手順について、図１を用いて説明する。
図１（Ａ）は本実施の形態で説明するプラズマＣＶＤ装置の一例を示す断面模式図である。図１（Ａ）において、反応室１００は真空チャンバーであり、アルミニウムまたはステンレスなど剛性のある素材で形成されている。本実施の形態で示すプラズマＣＶＤ装置は、チャンバーの素材をアルミニウムとしているが、機械的強度を高めるためにチャンバーの素材をステンレスとし、内面にアルミニウム溶射を施したものでもよい。また、本実施の形態で示すプラズマＣＶＤ装置は、メンテナンスのため分解が可能なチャンバー構成とすることで、定期的にメンテナンスを施すことができる。
反応室１００内には第１の電極１０１（上部電極ともいう）と、第１の電極１０１と対向する第２の電極１０３（下部電極ともいう）が備えられている。第１の電極１０１と第２の電極１０３は平面電極であり、一定の距離をおいて概略平行に配置されている。
まず、反応室１００の側面に設けられた基板搬入口（図示せず）から、基板１１０を反応室１００内に搬入し、第２の電極１０３の上に配置する。第２の電極１０３は、基板を加熱するためのヒータ（図示せず）を内蔵しており、ヒータはヒータコントローラ（図示せず）により温度制御される。ヒータおよびヒータコントローラにより、堆積中の基板１１０の温度を室温乃至３００℃、好ましくは２００℃乃至２８０℃とすることができる。ヒータは例えばシーズヒータを用いることができる。
基板１１０は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。また、基板に透光性を要しない場合には、ステンレス合金などの金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラスなどの無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。また、基板１１０として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）などのガラス基板を用いることができる。
第１の電極１０１は高周波電力供給手段（図示せず）が連結されている。第１の電極１０１は、反応室１００と絶縁分離することで、高周波電力が漏洩しないように構成されている。第２の電極１０３は接地され、基板１１０を配置できるように構成されている。第２の電極１０３は支持軸１０４に支持されており、支持軸１０４を上下させることにより、第１の電極１０１と第２の電極１０３の電極間隔（ギャップ間隔ともいう）を適宜変更することができる。
高周波電力供給手段には、高周波電源、整合器、高周波カットフィルタなどが含まれている。高周波電源から供給される高周波電力は、第１の電極１０１に供給される。
高周波電源は、１００ＭＨｚ以下の高周波を発振する。また、第２の電極１０３に配置される基板が第７世代以上の大面積基板の場合は、高周波電源として、波長として概ね１０ｍ以上の高周波を発振することが好ましい。代表的には、１３．５６ＭＨｚ以下、例えば１ＭＨｚ以上１３．５６ＭＨｚ以下の周波数を発振することが好ましい。高周波電源が、上記範囲の周波数を発振することで、第７世代以上の大面積基板を第２の電極１０３に配置してグロー放電を行っても、表面定在波の影響を受けることなく大面積基板上で均一なプラズマを発生させることができるため、基板全体に均質で良質な膜を形成することができる。
第１の電極１０１は中空部が形成され、第２の電極１０３と向かい合う面に複数の孔１０２が形成されている。一般に、このような電極形状や電極面は、シャワーヘッドもしくはシャワー板などと呼ばれている。図１（Ｂ）は、第１の電極１０１のシャワー板の平面図を示している。
また、反応室１００の側面に、希ガスを反応室１００に供給するための供給管１０６を有している。供給管１０６は、反応室１００の側面以外の場所に設けてもよい。例えば、反応室１００の上面や底面に設けてもよいし、第２の電極１０３を第１の電極１０１と同様に中空構造とし、基板１１０と干渉しない位置に孔を設けて、供給管１０６の代わりとしてもよい。第２の電極１０３に孔を設ける場合は、第２の電極１０３の側面や、支持軸１０４が接続している面に設けてもよい。
次に、堆積性気体と水素を含むガス１０７を、ガス供給部１２０から第１の電極１０１の中空部を経由して、孔１０２から反応室内に供給する。堆積性気体と水素の混合比は、堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍とするとよい。
堆積性気体としては、シリコンまたはゲルマニウムを含むガスを用いることができる。シリコンを含む堆積性気体としては、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＨ２Ｃ１２）、ＳｉＨＣｌ３、塩化珪素（ＳｉＣｌ４）、フッ化珪素（ＳｉＦ４）などを用いることができる。ゲルマニウムを含む堆積性気体としては、ゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）、フッ化ゲルマン（ＧｅＦ４）などを用いることができる。
続いて、ガス１０８を、ガス供給部１２１から供給管１０６を通して、反応室１００内に供給する。ガス１０８は、希ガスを用いることができる。例えばアルゴン（Ａｒ）を用いることができる。
排気管１０５は排気手段１３０に接続されている。排気手段１３０は、反応室内を真空排気する機能と、反応室内にガスが供給されたときに、反応室内の圧力を一定に保持するように制御する機能を備えている。なお、排気管１０５は複数設けてもよい。
次に、第１の電極１０１に接続された高周波電力供給手段（図示せず）から、第１の電極１０１に高周波電力を供給し、第１の電極１０１と第２の電極１０３の間にプラズマを発生させ、基板１１０上に微結晶半導体層を堆積させる。
次に、高周波電力、ガス１０７及びガス１０８の供給を停止し、微結晶半導体層を堆積させた基板１１０を反応室から搬出する。
なお、ガス１０７に、Ｐ型の導電性を付与する不純物であるボロン（Ｂ）を含むガス、例えばボラン（ＢＨ３）やジボラン（Ｂ２Ｈ６）などを含有させることで、微結晶半導体層をＰ型の導電性を示す不純物半導体層（Ｐ型不純物半導体層ともいう）とすることができる。また、ガス１０７に、Ｎ型の導電性を付与する不純物であるリン（Ｐ）またはヒ素（Ａｓ）を含むガス、例えばホスフィン（ＰＨ３）やアルシン（ＡｓＨ３）などを含有させて、微結晶半導体層をＮ型の導電型を示す不純物半導体層（Ｎ型不純物半導体層ともいう）とすることもできる。
さらに、例えば堆積させた微結晶半導体層が、意図せずＮ型不純物半導体層となる場合に、ガス１０７にＰ型の導電性を付与する不純物であるボロン（Ｂ）を含むガスを含有させることで、微結晶半導体層をＩ型半導体層（真性半導体層）に近づけることができる。意図せずＰ型不純物半導体層となる場合は、ガス１０７にＮ型の導電性を付与する不純物であるリン（Ｐ）またはヒ素（Ａｓ）を含むガスを含有させることで、微結晶半導体層をＩ型半導体層（真性半導体層）に近づけることができる。
本実施の形態に示すＣＶＤ装置によれば、堆積性気体、水素及び希ガスの反応室への供給を第１の電極に設けられた孔を通してのみとせず、堆積性気体および水素を第１の電極に設けられた孔を通して反応室へ供給し、希ガスをそれとは異なる部位から供給することで、反応室内へ供給されるガスの総流量を変えることなく、ガスの供給速度を下げることができる。このため、高周波電力が効率よくガスに加えられ、成膜に必要な反応種の生成効率がよくなり、微結晶半導体層の成膜速度および成膜面内の膜厚の均一性を向上させることができる。
なお、堆積性気体の流量に対する水素の流量を０〜５倍とすることで、非晶質半導体層を形成することができる。非晶質半導体層の成膜においても、本実施の形態を適用することで成膜速度および成膜面内の膜厚の均一性を向上させることができる。
本実施の形態では、容量結合型（平行平板型）成膜装置の構成を示しているが、これに限定されない。高周波電力を供給して反応室１００の内部にグロー放電プラズマを発生させることができるものであれば、誘導結合型など他の構成を適用してもよい。
（実施の形態２）
本実施の形態では、希ガスの供給方法を工夫した例を示す。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、および工程の繰り返しの説明は省略する。
本実施の形態について、図２を用いて説明する。本実施の形態では、供給管１０６とガス供給部１２１の間に励起手段１２２が接続している。ガス１０９は、ガス供給部１２１から反応室に供給される前に、励起手段１２２によって励起されてから反応室に供給される。ガス１０９としては、希ガスを励起手段１２２により励起させて用いることができる。例えばアルゴン（Ａｒ）を励起手段１２２により励起させて用いることができる。
まず、実施の形態１と同様に、基板１１０を第２の電極１０３の上に配置し、基板１１０を加熱する。次に、堆積性気体と水素を含むガス１０７を、第１の電極１０１の中空部を経由して、孔１０２から反応室内に供給する。
続いて、供給管１０６からガス１０９を反応室１００内に供給する。ガス１０９は、励起手段１２２により励起されたガスである。励起手段としては、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、などを用いることができる。
次に、第１の電極１０１に高周波電力を供給し、第１の電極１０１と第２の電極１０３の間にプラズマを発生させ、基板１１０上に微結晶半導体層を堆積させる。
第１の電極へ供給する高周波電力を大きくすることで、成膜速度をある程度向上させることができるが、その一方で、成膜される微結晶半導体層へのダメージも入りやすくなってしまう。本実施の形態によれば、堆積性気体および水素と、希ガスを分けて励起させることで、微結晶半導体層へのダメージを抑えつつ、成膜速度および成膜面内の膜厚の均一性を向上させることができる。
（実施の形態３）
本実施の形態では、実施の形態１または実施の形態２に示す形成方法を用いた微結晶半導体層を有する薄膜トランジスタの構造について、図４を用いて説明する。
実施の形態１または実施の形態２に示す形成方法を用いた微結晶半導体層は、薄膜トランジスタのチャネル形成領域に用いることができる。薄膜トランジスタとしては、ボトムゲート型の薄膜トランジスタ及びトップゲート型の薄膜トランジスタの両方に用いることができるが、特にボトムゲート型の薄膜トランジスタに用いることで、薄膜トランジスタの特性を向上させることができる。ここでは、代表的なボトムゲート型の薄膜トランジスタの構造について、図４を用いて説明する。
図４（Ａ）に示す薄膜トランジスタは、チャネルエッチ型の薄膜トランジスタである。基板２０１上にゲート電極２０３が形成され、基板２０１及びゲート電極２０３を覆うゲート絶縁層２０４が形成される。ゲート絶縁層２０４上には、微結晶半導体層２０７が形成される。微結晶半導体層２０７上には、一対の不純物半導体層２０９が形成される。また、一対の不純物半導体層２０９それぞれに接して、配線２１１が形成される。微結晶半導体層２０７は、実施の形態１または実施の形態２に示す微結晶半導体層の形成方法を用いて形成することで、チャネル形成領域が結晶性の高い微結晶半導体層で形成されるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、微結晶半導体層の結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域におけるキャリアが移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
基板２０１は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。また、基板２０１として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を用いることができる。
ゲート電極２０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて、単層でもしくは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用いてもよい。
ゲート電極２０３の２層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。ゲート電極２０３の三層構造としては、タングステン膜または窒化タングステン膜と、アルミニウム及びシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン膜またはチタン膜とを積層した構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗が低く、且つ金属膜から半導体層への金属元素の拡散を防止することができる。
なお、ゲート電極２０３及び基板２０１との密着性向上として、上記の金属材料の窒化物膜を、基板２０１とゲート電極２０３との間に設けてもよい。
ゲート絶縁層２０４は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を、単層若しくは積層して形成することができる。
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
微結晶半導体層２０７は、代表的には、微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を用いて形成する。また、リン、砒素、またはアンチモンを含む微結晶シリコン膜、リン、砒素、またはアンチモンを含む微結晶シリコンゲルマニウム膜、リン、砒素、またはアンチモンを含む微結晶ゲルマニウム膜等を用いて形成してもよい。なお、薄膜トランジスタのしきい値電圧を制御するため、微結晶半導体層２０７に、ボロンを添加してもよい。
微結晶半導体層を構成する微結晶半導体とは、結晶構造（単結晶、多結晶を含む）を有する半導体である。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または凸状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または凸状結晶の界面には、結晶粒界が形成される場合もある。
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークを示す。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませてもよい。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませてもよく、これにより格子歪みをさらに助長させることで、微結晶の構造の安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
また、微結晶半導体層に含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶半導体層２０７の結晶性を高めることができるため好ましい。
不純物半導体層２０９は、薄膜トランジスタがｎチャネル型の場合は、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。また、薄膜トランジスタがｐチャネル型の場合は、ボロンが添加されたアモルファスシリコン、またはボロンが添加された微結晶シリコンを形成する。
配線２１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極２０３に用いることができるアルミニウム−ネオジム合金等）により形成してもよい。不純物半導体層２０９と接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、若しくはタングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。
図４（Ｂ）に示す薄膜トランジスタは、チャネルストップ型の薄膜トランジスタである。基板２０１上にゲート電極２０３が形成され、基板２０１及びゲート電極２０３を覆うゲート絶縁層２０４が形成される。ゲート絶縁層２０４上には、微結晶半導体層２２１が形成される。微結晶半導体層２２１上には、チャネル保護層２２３が形成される。また、微結晶半導体層２２１及びチャネル保護層２２３上には、一対の不純物半導体層２２５が形成される。また、一対の不純物半導体層２２５それぞれに接して、配線２２７が形成される。微結晶半導体層２２１は、実施の形態１または実施の形態２に示す微結晶半導体層の形成方法を用いて形成することで、チャネル形成領域が結晶性の高い微結晶半導体層で形成されるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、微結晶半導体層の結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域におけるキャリアが移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
チャネル保護層２２３は、ゲート絶縁層２０４と同様に形成することができる。または、ポリイミド、エポキシ樹脂、アクリル樹脂、その他の有機絶縁層を用いて形成することができる。
一対の不純物半導体層２２５は、図４（Ａ）に示す一対の不純物半導体層２０９と同様の材料及び構造を用いて形成することができる。
配線２２７は、図４（Ａ）に示す一対の配線２１１と同様の材料及び構造を用いて形成することができる。
チャネル保護型の薄膜トランジスタは、チャネル形成領域に実施の形態１または実施の形態２に示す微結晶半導体層を用いて形成すると共に、チャネル保護層を有するため、薄膜トランジスタのオン電流及び電界効果移動度を高めると共に、オフ電流を低減させることができる。
図４（Ｃ）に示す薄膜トランジスタは、チャネルエッチ型の薄膜トランジスタであり、微結晶半導体層２３１と一対の不純物半導体層２３７の間に非晶質半導体層を有する点が図４（Ａ）及び図４（Ｂ）と異なる。
基板２０１上にゲート電極２０３が形成され、基板２０１及びゲート電極２０３を覆うゲート絶縁層２０４が形成される。ゲート絶縁層２０４上には、微結晶半導体層２３１が形成される。微結晶半導体層２３１上には、非晶質半導体層２３５が形成される。また、非晶質半導体層２３５上には、一対の不純物半導体層２３７が形成される。また、一対の不純物半導体層２３７それぞれに接して、配線２３９が形成される。微結晶半導体層２３１は、実施の形態１または実施の形態２に示す微結晶半導体層の形成方法を用いて形成することで、チャネル形成領域が結晶性の高い微結晶半導体層で形成されるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、微結晶半導体層の結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域におけるキャリアが移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
非晶質半導体層２３５は、アモルファスシリコン、窒素を含むアモルファスシリコン、塩素を含むアモルファスシリコン等で形成することができる。微結晶半導体層２３１及び一対の不純物半導体層２３７の間に非晶質半導体層２３５を設けることで、薄膜トランジスタのオフ電流を低減することができる。
また、非晶質半導体層２３５として、低温フォトルミネッセンス分光によるスペクトルのピーク領域は、１．３１ｅＶ以上１．３９ｅＶ以下である半導体層を用いることができる。当該半導体層は、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体層を形成することができる。即ち、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。当該半導体層は価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、当該半導体層をバックチャネル側に設けることで、薄膜トランジスタのオフ電流を低減しつつ、オン電流と電界効果移動度を高めることが可能である。
一対の不純物半導体層２３７は、図４（Ａ）に示す一対の不純物半導体層２０９と同様の材料及び構造を用いて形成することができる。
配線２３９は、図４（Ａ）に示す一対の配線２１１と同様の材料及び構造を用いて形成することができる。
図４（Ｃ）に示す薄膜トランジスタは、チャネル形成領域に実施の形態１または実施の形態２に示す微結晶半導体層を用いて形成すると共に、非晶質半導体層２３５を有するため、薄膜トランジスタのオン電流及び電界効果移動度を高めると共に、オフ電流を低減させることができる。
（実施の形態４）
本実施の形態では、実施の形態３で説明した図４（Ｃ）に示す薄膜トランジスタの作製方法について図５及び図６を参照して説明する。
ここでは、同一の基板上に形成する薄膜トランジスタを全て同じ導電型に統一すると、工程数を抑えることができるため好ましい。そのため、本実施の形態では、ｎチャネル型の薄膜トランジスタの作製方法について説明する。
図５（Ａ）に示すように、基板３０１上にゲート電極３０３を形成する。次に、ゲート電極３０３を覆うゲート絶縁層３０４を形成した後に、実施の形態１または実施の形態２に示す微結晶半導体層の形成方法を用いて、ゲート絶縁層３０４上に第１の半導体層３０６を形成する。
基板３０１としては、実施の形態３に示す基板２０１を適宜用いることができる。
ゲート電極３０３は、実施の形態３に示すゲート電極２０３に示す材料及び構成を適宜用いることができる。
ゲート電極３０３は、基板３０１上に、スパッタリング法または真空蒸着法を用いて導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。ここでは、基板３０１上に導電層を形成し、第１のフォトリソグラフィ工程で形成したレジストマスクによりエッチングして、ゲート電極３０３を形成する。
なお、フォトリソグラフィ工程においては、レジストを基板全面に形成してもよいが、レジストマスクを形成する領域に印刷法によりレジストを印刷した後、露光することで、レジストを節約することが可能であり、コスト削減が可能である。また、露光機を用いてレジストを露光する代わりに、レーザビーム直描装置によってレジストを露光してもよい。
また、ゲート電極３０３の側面をテーパ形状とすることで、ゲート電極３０３上に形成する半導体層及び配線膜の、段差の箇所における切断を低減することができる。ゲート電極３０３の側面をテーパ形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。
また、ゲート電極３０３を形成する工程でゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の容量素子の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極３０３とは別工程で形成してもよい。
ゲート絶縁層３０４は、実施の形態３に示すゲート絶縁層２０４に示す材料及び構成を適宜用いることができる。ゲート絶縁層３０４は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等を適宜用いることができる。
また、ゲート絶縁層３０４の最表面として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を形成することで、後に形成する第１の半導体層の結晶性を高めることが可能であり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
第１の半導体層３０６としては、実施の形態１または実施の形態２に示す微結晶半導体層の形成方法を用いて形成する。
第１の半導体層３０６の厚さは、３〜１００ｎｍ、好ましくは５〜５０ｎｍとすることが好ましい。これは、第１の半導体層３０６の厚さが薄すぎると、薄膜トランジスタのオン電流が低減する。また、第１の半導体層３０６の厚さが厚すぎると、薄膜トランジスタが高温で動作する際に、オフ電流が上昇してしまうためである。第１の半導体層３０６の厚さを厚さ３〜１００ｎｍ、好ましくは５〜５０ｎｍとすることで、薄膜トランジスタのオン電流及びオフ電流を制御することができる。
ここでは、第１の半導体層３０６は、例えば図１に示すプラズマＣＶＤ装置の第１の電極１０１のシャワー板から、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを処理室内に導入し、供給管１０６からヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、またはクリプトン（Ｋｒ）等の希ガスを処理室内に導入し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温〜３００℃、好ましくは２００〜２８０℃とする。
シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）等がある。
なお、ゲート絶縁層３０４を窒化シリコン膜で形成すると、第１の半導体層３０６が微結晶半導体層の場合、堆積初期の非晶質半導体領域が形成されやすく、微結晶半導体層の結晶性が低く、薄膜トランジスタの電気特性が悪い。このため、ゲート絶縁層３０４を窒化シリコン膜で形成する場合は、微結晶半導体層を低温条件で堆積することが好ましい。代表的には、微結晶半導体層の堆積温度を２００〜２５０℃とする低温条件が好ましい。低温条件により、初期核発生密度が高まり、ゲート絶縁層上の非晶質成分が低減し、微結晶半導体層の結晶性が向上する。
また、第１の半導体層３０６を形成する前に、ＣＶＤ装置の処理室内の気体を排気しながら、シリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物を除去することで、後に形成される薄膜トランジスタのゲート絶縁層３０４及び第１の半導体層３０６における不純物量を低減することが可能であり、薄膜トランジスタの電気特性を向上させることができる。
また、第１の半導体層３０６を形成する前に、ゲート絶縁層３０４の表面に酸素プラズマ、水素プラズマ等を曝してもよい。
次に、図５（Ｂ）に示すように、第１の半導体層３０６上に第２の半導体層３０７を形成する。ここでは、第２の半導体層３０７として、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する構造を示す。
第１の半導体層３０６を種結晶として、部分的に結晶成長させる条件で、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する第２の半導体層３０７を形成することができる。
第２の半導体層３０７は、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。
このとき、原料ガスにシリコンまたはゲルマニウムを含む堆積性気体と、窒素を含む気体を用いることで、第１の半導体層３０６の堆積条件よりも、結晶成長を低減する条件とすることができる。この結果、第２の半導体層３０７において、混合領域３０７ｂ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体層で形成される非晶質半導体を含む領域３０７ｃを形成することができる。
ここでは、第２の半導体層３０７を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常の非晶質半導体層を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
また、第２の半導体層３０７の原料ガスに、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、またはクリプトン（Ｋｒ）等の希ガスを導入することで、成膜速度を高めることができる。
第２の半導体層３０７の厚さは、厚さ５０〜３５０ｎｍ、好ましくは１２０〜２５０ｎｍとすることが好ましい。
第２の半導体層３０７の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、当該錐形状の微結晶半導体領域の間を充填する非晶質半導体領域が形成される。このように、微結晶半導体領域と非晶質半導体領域が混在する領域を混合領域３０７ｂという。さらに、錐形状の微結晶半導体領域の結晶成長が停止し、微結晶半導体領域が含まれず、非晶質半導体領域のみが形成される。このように、微結晶半導体領域が含まれず、非晶質半導体領域のみが形成される領域を、非晶質半導体を含む領域３０７ｃという。なお、錐形状の微結晶半導体領域が成長する前に、第１の半導体層３０６を種結晶として、第１の半導体層３０６上全体に微結晶半導体層が堆積される場合もある。
ここでは、第２の半導体層３０７の原料ガスに窒素を含む気体を含ませて、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する第２の半導体層３０７を形成したが、他の第２の半導体層３０７の形成方法として、第１の半導体層３０６の表面に窒素を含む気体を曝して、第１の半導体層３０６の表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして第２の半導体層３０７を形成することで、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する第２の半導体層３０７を形成することができる。
次に、第２の半導体層３０７上に、不純物半導体層３０９を形成する。不純物半導体層３０９は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、ｐチャネル型の薄膜トランジスタを作製する場合は、不純物半導体層３０９として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマによりボロンが添加されたアモルファスシリコン、またはボロンが添加された微結晶シリコンを形成すればよい。
ここで、ゲート絶縁層３０４と、不純物半導体層３０９との間に形成される第２の半導体層３０７の構造について、図７乃至図９を参照して説明する。図７乃至図９は、ゲート絶縁層３０４と、不純物半導体層３０９との間の拡大図である。
図７（Ａ）に示されるように、混合領域３０７ｂは、第１の半導体層３０６の表面から凸状に伸びた微結晶半導体領域３３１ａと、微結晶半導体領域３３１ａの間に充填された非晶質半導体領域３３１ｂとを有する。
微結晶半導体領域３３１ａは、ゲート絶縁層３０４から非晶質半導体を含む領域３０７ｃに向かって、先端が狭まる凸状（錐形状）の微結晶半導体である。なお、ゲート絶縁層３０４から非晶質半導体を含む領域３０７ｃに向かって幅が広がる凸状（逆錐形状）の微結晶半導体であってもよい。
また、混合領域３０７ｂに含まれる非晶質半導体領域３３１ｂに、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒を含んでいてもよい。
また、図７（Ｂ）に示すように、混合領域３０７ｂは、第１の半導体層３０６上に一定の厚さで堆積した微結晶半導体領域３３１ｃと、ゲート絶縁層３０４から非晶質半導体を含む領域３０７ｃに向かって先端が狭まる凸状（錐形状）の微結晶半導体領域３３１ａと、が連続的に形成される場合もある。
また、図７（Ａ）及び図７（Ｂ）に示す混合領域３０７ｂに含まれる非晶質半導体領域３３１ｂは、非晶質半導体を含む領域３０７ｃと概略同質の半導体である。
これらのことから、微結晶半導体で形成される領域と非晶質半導体で形成される領域の界面は、混合領域３０７ｂにおける微結晶半導体領域３３１ａと非晶質半導体領域３３１ｂの界面ともいえる。そのため、微結晶半導体と非晶質半導体との境界は、断面図において凹凸状またはジグザグ状であるといえる。
また、混合領域３０７ｂにおいて、微結晶半導体領域３３１ａが、ゲート絶縁層３０４から非晶質半導体を含む領域３０７ｃに向かって先端が狭まる凸状（錐形状）の半導体結晶粒である場合には、非晶質半導体を含む領域３０７ｃの近傍よりも第１の半導体層３０６の近傍のほうが、微結晶半導体が占める割合が高い。微結晶半導体領域３３１ａは第１の半導体層３０６の表面から膜厚方向に結晶成長する。しかし、原料ガスに窒素を含むガスを混合し、または原料ガスに窒素を含むガスを含ませつつ第１の半導体層３０６の堆積条件よりもシランに対する水素の流量を少なくすると、微結晶半導体領域３３１ａの結晶成長が抑制され、錐形状の半導体結晶粒となるとともに、やがて非晶質半導体が堆積するためである。これは、微結晶半導体領域における窒素の固溶度が、非晶質半導体領域における窒素の固溶度に比べて低いためである。
第１の半導体層３０６及び混合領域３０７ｂの厚さの合計、即ち、ゲート絶縁層３０４の界面から、混合領域３０７ｂの突起（凸部）の先端の距離は、３ｎｍ以上４１０ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下とする。第１の半導体層３０６及び混合領域３０７ｂの厚さの合計を３ｎｍ以上４１０ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減することができる。
非晶質半導体を含む領域３０７ｃは、上述したように、非晶質半導体領域３３１ｂと概略同質の半導体であり、窒素を含む。さらには、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒を含む場合もある。ここでは、非晶質半導体を含む領域３０７ｃは、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体層である。即ち、非晶質半導体を含む領域３０７ｃは、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。非晶質半導体を含む領域３０７ｃは、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、非晶質半導体を含む領域３０７ｃをバックチャネル側に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、非晶質半導体を含む領域３０７ｃを設けることで、オン電流と電界効果移動度を高めることが可能である。
さらに、非晶質半導体を含む領域３０７ｃは、低温フォトルミネッセンス分光によるスペクトルのピーク領域は、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶半導体層、代表的には微結晶シリコン膜を低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下であり、非晶質半導体を含む領域３０７ｃは、微結晶半導体層とは異なるものである。
なお、非晶質半導体を含む領域３０７ｃの非晶質半導体は、代表的にはアモルファスシリコンである。
また、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃに含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。
また、図８に示すように、第１の半導体層３０６と不純物半導体層３０９との間がすべて混合領域３０７ｂとなる構成としてもよい。即ち、第２の半導体層３０７が混合領域３０７ｂであってもよい。図８に示す構造では、混合領域３０７ｂにおける微結晶半導体領域３３１ａの割合が、図７に示す構造よりも低いことが好ましい。さらには、ソース領域とドレイン領域の間、即ちキャリアが流れる領域においては、混合領域３０７ｂにおける微結晶半導体領域３３１ａの割合が低いことが好ましい。この結果、薄膜トランジスタのオフ電流を低減することができる。また、混合領域３０７ｂにおいて、オン状態で配線３２５により構成されるソース電極及びドレイン電極に電圧を印加したときの縦方向（厚さ方向）の抵抗、即ち、半導体層と、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流と電界効果移動度を高めることが可能である。
なお、図８においても、図７（Ｂ）に示すように、混合領域３０７ｂに微結晶半導体領域３３１ｃを有していてもよい。
また、図９（Ａ）に示すように、非晶質半導体を含む領域３０７ｃと、不純物半導体層３０９との間に、従来の非晶質半導体領域３３３ｄを設けてもよい。即ち、第２の半導体層３０７が、混合領域３０７ｂ、非晶質半導体を含む領域３０７ｃ、及び非晶質半導体領域３３３ｄであってもよい。または、図９（Ｂ）に示すように、混合領域３０７ｂ及び不純物半導体層３０９の間に従来の非晶質半導体領域３３３ｄを設けてもよい。即ち、第２の半導体層３０７が、混合領域３０７ｂ及び非晶質半導体領域３３３ｄであってもよい。図９（Ａ）及び図９（Ｂ）に示す構造を適用することにより、薄膜トランジスタのオフ電流を低減することができる。
なお、図９においても、図７（Ｂ）に示すように、混合領域３０７ｂに微結晶半導体領域３３１ｃを有していてもよい。
混合領域３０７ｂは錐形状の微結晶半導体領域３３１ａを有するため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、第１の半導体層３０６、混合領域３０７ｂ、及び非晶質半導体を含む領域３０７ｃの抵抗を下げることが可能である。
また、上述したように、混合領域３０７ｂに含まれる窒素は、代表的にはＮＨ基またはＮＨ２基として存在していてもよい。これは、微結晶半導体領域３３１ａに含まれる、複数の微結晶半導体領域間の界面、微結晶半導体領域３３１ａと非晶質半導体領域３３１ｂの界面、または第１の半導体層３０６と非晶質半導体領域３３１ｂの界面において、ＮＨ基またはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥の数が減るためである。このため、第２の半導体層３０７の窒素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とすることで、シリコン原子のダングリングボンドをＮＨ基で架橋しやすくなり、キャリアが流れやすくなる。または、上記した界面における半導体原子のダングリングボンドがＮＨ２基で終端されて、欠陥準位が消失する。この結果、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（厚さ方向）の抵抗が低減する。即ち、薄膜トランジスタの電界効果移動度とオン電流が増加する。
また、混合領域３０７ｂの酸素濃度を窒素濃度より低くすることにより、微結晶半導体領域３３１ａと非晶質半導体領域３３１ｂの界面における欠陥、または半導体結晶粒同士の界面における欠陥による、キャリアの移動を阻害する結合を少なくすることができる。
このため、チャネル形成領域を第１の半導体層３０６で形成し、チャネル形成領域と不純物半導体層３０９の間に、非晶質半導体を含む領域３０７ｃを設けることで、薄膜トランジスタのオフ電流を低減することができる。また、混合領域３０７ｂと非晶質半導体を含む領域３０７ｃを設けることで、さらに、薄膜トランジスタのオン電流及び電界効果移動度を高めつつ、オフ電流を低減することができる。これは、混合領域３０７ｂが錐形状の微結晶半導体領域３３１ａを有し、非晶質半導体を含む領域３０７ｃには欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体層で形成されているからである。
続いて、図５（Ｂ）に示すように、不純物半導体層３０９上に導電層３１１を形成する。導電層３１１は、実施の形態３に示す材料及び構造を適宜用いて形成することができる。
導電層３１１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。または、導電層３１１は、スクリーン印刷法もしくはインクジェット法等を用いて、銀、金または銅等の導電性ナノペーストを配置し、焼成することで形成してもよい。
第２のフォトリソグラフィ工程により、導電層３１１上にレジストマスク３１３を形成する。レジストマスク３１３は厚さの異なる領域を有する。このようなレジストマスクは、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減し、作製工程数が削減できるため好ましい。本実施の形態において、第１の半導体層３０６、第２の半導体層３０７のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いて形成したレジストマスクを用いることができる。
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
次に、レジストマスク３１３を用いて、第１の半導体層３０６、第２の半導体層３０７、不純物半導体層３０９、及び導電層３１１をエッチングする。この工程により、第１の半導体層３０６、第２の半導体層３０７、不純物半導体層３０９及び導電層３１１を素子毎に分離し、半導体層３１５、不純物半導体層３１７、及び導電層３１９を形成する。なお、半導体層３１５は、第１の半導体層３０６がエッチングされた微結晶半導体層３１５ａ、第２の半導体層３０７の混合領域３０７ｂがエッチングされた混合領域３１５ｂ、及び第２の半導体層３０７の非晶質半導体を含む領域３０７ｃがエッチングされた非晶質半導体を含む領域３１５ｃを有する（図５（Ｃ）を参照）。
次に、レジストマスク３１３を後退させて、分離されたレジストマスク３２３を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。ここでは、ゲート電極上で分離するようにレジストマスク３１３をアッシングすることで、レジストマスク３２３を形成することができる（図６（Ａ）参照）。
次に、レジストマスク３２３を用いて導電層３１９をエッチングし、ソース電極及びドレイン電極として機能する配線３２５を形成する（図６（Ｂ）を参照）。ここでは、ドライエッチングを用いる。配線３２５は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線をソース電極及びドレイン電極とは別に設けてもよい。
次に、レジストマスク３２３及び配線３２５をマスクとし、不純物半導体層３１７をエッチングする。ここでは、ドライエッチングを用いる。この時、非晶質半導体を含む領域３１５ｃは、マスクに覆われていない領域の一部がエッチングされ、表面に凹部を有する非晶質半導体を含む領域３２９ｃとなる。本工程までで、ソース領域及びドレイン領域として機能する不純物半導体層３２７、表面に凹部を有する非晶質半導体を含む領域３２９ｃを形成する（図６（Ｃ）参照）。この後、レジストマスク３２３を除去する。
なお、ここでは、導電層３１９、不純物半導体層３１７を、ドライエッチングで異方的にエッチングしたため、配線３２５の側面及び不純物半導体層３２７の側面は概略一致する形状となる。
なお、レジストマスク３２３を除去した後に、配線３２５をマスクとして用いて、不純物半導体層３１７及び非晶質半導体を含む領域３１５ｃの一部をエッチングしてもよい。当該エッチングにおいても、配線３２５の側面及び不純物半導体層３２７の側面が概略一致する。
また、導電層３１９をウェットエッチングし、続けて不純物半導体層３１７及び非晶質半導体を含む領域３１５ｃをドライエッチングしてもよい。この場合は、ウェットエッチングにより、導電層３１９が等方的にエッチングされるため、レジストマスク３２３よりも内側に後退した配線３２５が形成される。また、配線３２５の側面の外側に、不純物半導体層３２７の側面が形成される形状となる。
次に、レジストマスク３２３を除去した後、更にドライエッチングを行ってもよい。この時のドライエッチングの条件は、露出している非晶質半導体を含む領域３２９ｃ表面にダメージが入らず、且つ非晶質半導体を含む領域３２９ｃに対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体を含む領域３２９ｃ表面にほとんどダメージを与えず、且つ非晶質半導体を含む領域３２９ｃの露出している部分の厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、またはＮ２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。
次に、非晶質半導体を含む領域３２９ｃの表面をプラズマ処理、代表的には水プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理等を行ってもよい。
水プラズマ処理は、水蒸気に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。
上記したように、不純物半導体層３２７を形成した後に、非晶質半導体を含む領域３２９ｃにダメージを与えない条件で更なるドライエッチングを行うことで、露出した非晶質半導体を含む領域３２９ｃ表面上に存在する残渣などの不純物を除去することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
以上の工程により、少ないマスク数で、電気特性の良好な薄膜トランジスタを生産性高く作製することができる。
（実施の形態５）
本実施の形態では、上記実施の形態に示す薄膜トランジスタを用いることが可能な、素子基板、及び当該素子基板を有する表示装置について、以下に示す。表示装置としては、液晶表示装置、発光表示装置、電子ペーパー等があるが、上記実施の形態の薄膜トランジスタは他の表示装置の素子基板にも用いることができる。ここでは、上記実施の形態に示す薄膜トランジスタを有する液晶表示装置、代表的には、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図１０及び図１１を用いて説明する。
図１０において、液晶表示装置の画素部の断面構造を示す。基板４０１上に、上記実施の形態に示す薄膜トランジスタ４０３及び容量素子４０５が形成される。また、薄膜トランジスタ４０３上に形成される絶縁層４０８上に画素電極４０９が形成される。薄膜トランジスタ４０３のソース電極またはドレイン電極４０７と、画素電極４０９とは、絶縁層４０８に設けられる開口部において、電気的に接続される。画素電極４０９上には配向層４１１が形成される。
容量素子４０５は、薄膜トランジスタ４０３のゲート電極４０２と同時に形成される容量配線４０４と、ゲート絶縁層４０６と、画素電極４０９とで構成される。
基板４０１から配向層４１１までの積膜体を素子基板４１３という。
対向基板４２１には、薄膜トランジスタ４０３への光の入射を遮断する遮光層４２３と、着色層４２５とが形成される。また、遮光層４２３及び着色層４２５上に平坦化層４２７が形成される。平坦化層４２７上に対向電極４２９が形成され、対向電極４２９上に配向層４３１が形成される。
なお、対向基板４２１は、着色層４２５により、カラーフィルタとして機能する。なお、遮光層４２３、平坦化層４２７の何れか一方、または両方は、基板４０１上に形成されていてもよい。
着色層は、可視光の波長範囲のうち、任意の波長範囲の光を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光のそれぞれを優先的に透過させる着色層を組み合わせて、カラーフィルタに用いることが多い。しかしながら、着色層の組み合わせに関しては、これに限られない。
基板４０１及び対向基板４２１は、シール材（図示せず）で固定され、基板４０１、対向基板４２１、及びシール材の内側に液晶層４４３が充填される。また、基板４０１及び対向基板４２１の間隔を保つために、スペーサ４４１が設けられている。
画素電極４０９、液晶層４４３、及び対向電極４２９が重なり合うことで、液晶素子が形成されている。
図１１に、図１０とは異なる液晶表示装置を示す。ここでは、対向基板４２１側に着色層が形成されず、薄膜トランジスタ４０３が形成される基板４０１側に着色層が形成されることを特徴とする。
図１１において、液晶表示装置の画素部の断面構造を示す。基板４０１上に、上記実施の形態に示す薄膜トランジスタ４０３及び容量素子４０５が形成される。
また、薄膜トランジスタ４０３上に形成される絶縁層４０８上に、着色層４５１が形成される。また、着色層４５１上には、着色層４５１に含まれる不純物が液晶層４４３に混入するのを防ぐために、保護層４５３が形成される。着色層４５１及び保護層４５３上に、画素電極４０９が形成される。着色層４５１は、各画素毎に、任意の波長範囲の光（赤色、青色、または緑色）を優先的に透過させる膜で形成すればよい。また、着色層４５１は平坦化層としても機能するため、液晶層４４３の配向ムラを低減することができる。
薄膜トランジスタ４０３のソース電極またはドレイン電極４０７と、画素電極４０９とは、絶縁層４０８、着色層４５１、及び保護層４５３に設けられる開口部において、電気的に接続される。画素電極４０９上には配向層４１１が形成される。
容量素子４０５は、薄膜トランジスタ４０３のゲート電極４０２と同時に形成される容量配線４０４と、ゲート絶縁層４０６と、画素電極４０９とで構成される。
基板４０１から配向層４１１までの積層体を素子基板４５５という。
対向基板４２１には、薄膜トランジスタ４０３への光の入射を遮断する遮光層４２３と、遮光層４２３及び対向基板４２１を覆う平坦化層４２７が形成される。平坦化層４２７上に対向電極４２９が形成され、対向電極４２９上に配向層４３１が形成される。
画素電極４０９、液晶層４４３、及び対向電極４２９が重なり合うことで、液晶素子が形成されている。
なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、これに限定されない。すなわち、上記実施の形態に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置又はその他の液晶表示装置に用いることができる。
本実施の形態の液晶表示装置は、オン電流及び電界効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）の表示画質を高めることができる。また、薄膜トランジスタの大きさを小さくしても、薄膜トランジスタの電気特性が低減されないため、薄膜トランジスタの面積を小さくすることで、液晶表示装置の開口率を向上させることができる。または、画素の面積を小さくすることが可能であり、液晶表示装置の解像度を高めることができる。
また、図１１に示す液晶表示装置は、遮光層４２３と、着色層４５１を同一基板上に形成しない。このため、着色層４５１の形成におけるマスクずれを回避するため、遮光層４２３の面積を大きくする必要がなくなるため、画素における開口率を向上させることができる。
（実施の形態６）
本実施の形態では、上記実施の形態に示す薄膜トランジスタを適用した表示装置の一形態として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
図１２は、本発明を適用した表示装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは、実施の形態１乃至実施の形態２で示した、微結晶半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを、１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして、高電源電位よりも低い電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、電源線６４０７の電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１２と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１２に示す画素構成は、これに限定されない。例えば、図１２に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１３を用いて説明する。ここでは、駆動用ＴＦＴがＮ型の場合を例に挙げて、画素の断面構造について説明する。図１３（Ａ）（Ｂ）（Ｃ）の表示装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、上記実施の形態に示す薄膜トランジスタと同様に作製できる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図１３（Ａ）を用いて説明する。
図１３（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がＮ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１３（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電層であれば様々な材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電層を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１３（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１３（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がＮ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１３（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電層７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽層７０１６が成膜されていてもよい。陰極７０１３は、図１３（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ乃至３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１３（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１３（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽層７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１３（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１３（Ｃ）を用いて説明する。図１３（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電層７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１３（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌ膜を、陰極７０２３として用いることができる。そして発光層７０２４は、図１３（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１３（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１３（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す表示装置は、図１３に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
次に、上記実施の形態に示す薄膜トランジスタを適用した表示装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１４を用いて説明する。図１４（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１４（Ｂ）は、図１４（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、及び走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、上記実施の形態に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁層または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、ＦＰＣ４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電層から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電層から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電層４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体層又は多結晶半導体層によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１４の構成に限定されない。
以上の工程により、表示装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
（実施の形態７）
本実施の形態では、上記実施の形態に示す薄膜トランジスタを適用した表示装置の一形態として、電子ペーパーの例を示す。
図１５は、表示装置の例としてアクティブマトリクス型の電子ペーパーを示す。表示装置に用いられる薄膜トランジスタ５８１としては、上記実施の形態に示す薄膜トランジスタを適用することができる。
図１５の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０と基板５９６の間に封止される薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８５および絶縁層５８４に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１５参照。）。本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ乃至２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
電気泳動表示素子は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用した表示素子である。電気泳動表示素子は、液晶表示装置には必要な偏光板、対向基板も必要なく、厚さや重さを減らすことができる。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、上記実施の形態に示す薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の微粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
（実施の形態８）
上記実施の形態に係る薄膜トランジスタを有する表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、実施の形態５および実施の形態６で示したように、上記実施の形態に係る薄膜トランジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適用することにより、電子機器の表示部に用いることができる。以下に具体的に例示する。
上記実施の形態に係る薄膜トランジスタを有する表示装置は、電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用することができる。電子機器の一例を図１６及び図１７に示す。
図１６（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図１６（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
図１７（Ａ）は、電子書籍の一例を示している。図１７（Ａ）に示す電子書籍は、筐体５００および筐体５０１の２つの筐体で構成されている。筐体５００および筐体５０１は、蝶番５０４により一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体５００には表示部５０２が組み込まれ、筐体５０１には表示部５０３が組み込まれている。表示部５０２および表示部５０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１７（Ａ）では表示部５０２）に文章を表示し、左側の表示部（図１７（Ａ）では表示部５０３）に画像を表示することができる。
また、図１７（Ａ）では、筐体５００に操作部などを備えた例を示している。例えば、筐体５００は、電源５０５、操作キー５０６、スピーカ５０７などを備えている。操作キー５０６により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、図１７（Ａ）に示す電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
また、図１７（Ａ）に示す電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１７（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、図１７（Ｂ）に示すデジタルフォトフレームは、筐体５１１に表示部５１２が組み込まれている。表示部５１２は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、図１７（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とするとよい。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部５１２に表示させることができる。
また、図１７（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１７（Ｃ）は、テレビジョン装置の一例を示している。図１７（Ｃ）に示すテレビジョン装置は、筐体５２１に表示部５２２が組み込まれている。表示部５２２により、映像を表示することが可能である。また、ここでは、スタンド５２３により筐体５２１を支持した構成を示している。表示部５２２は、実施の形態５および実施の形態６に示した表示装置を適用することができる。
図１７（Ｃ）に示すテレビジョン装置の操作は、筐体５２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部５２２に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、図１７（Ｃ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とするとよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１７（Ｄ）は、携帯電話機の一例を示している。図１７（Ｄ）に示す携帯電話機は、筐体５３１に組み込まれた表示部５３２の他、操作ボタン５３３、操作ボタン５３７、外部接続ポート５３４、スピーカ５３５、マイク５３６などを備えている。表示部５３２には、実施の形態５および実施の形態６に示した表示装置を適用することができる。
図１７（Ｄ）に示す携帯電話機は、表示部５３２がタッチパネルになっており、指などの接触により、表示部５３２の表示内容を操作することができる。また、電話の発信、或いはメールの作成は、表示部５３２を指などで接触することにより行うことができる。
表示部５３２の画面は主として３つのモードがある。第１のモードは、画像の表示を主とする表示モードであり、第２のモードは、文字などの情報の入力を主とする入力モードである。第３のモードは、表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話の発信、或いはメールを作成する場合は、表示部５３２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部５３２の画面の大部分の領域にキーボードまたは番号ボタンを表示させることが好ましい。
また、図１７（Ｄ）に示す携帯電話機の内部に、ジャイロ、加速度センサなどの傾きを検出するセンサを有する検出装置を設けることで、携帯電話機の向き（縦または横）を判断して、表示部５３２のモード（または表示情報）を自動的に切り替えるようにすることができる。
また、画面のモードの切り替えは、表示部５３２への接触、または筐体５３１の操作ボタン５３７の操作により行われる。また、表示部５３２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えることができる。
また、入力モードにおいて、表示部５３２の光センサで検出される信号を検知し、表示部５３２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部５３２は、イメージセンサとして機能させることもできる。例えば、表示部５３２を掌や指で触れることで、掌紋、指紋などをイメージセンサで撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態は、光電変換装置について説明する。
実施の形態１または実施の形態２に示す微結晶半導体層を用いて、光電変換装置を作製することができる。光電変換装置に用いられる半導体層としては、光電変換を奏する半導体層や導電型を示す半導体層などがあるが、特に、光電変換を奏する半導体層に微結晶半導体層を採用することが好ましい。または、光電変換を奏する半導体層や導電型を示す半導体層と、他の膜との界面に、実施の形態１または実施の形態２で説明した、微結晶半導体層を採用することもできる。
上述のような構成を採用することで、光電変換を奏する半導体層や導電型を示す半導体層によって生じる抵抗（直列抵抗）を低減し、特性を向上させることができる。また、光電変換を奏する半導体層や導電型を示す半導体層と、他の膜との界面における光学的および電気的な損失を抑制し、光電変換効率を向上させることができる。以下、図１８を用いて説明する。
図１８に示す光電変換装置は、基板１２００と、第１の電極１２０２と、ユニットセル１２５０と、第２の電極１２１０と、を有する。ユニットセル１２５０は、第１の導電型を示す半導体層１２０４と、光電変換を奏する半導体層１２０６と、第２の導電型を示す半導体層１２０８と、を積層した積層構造で構成される。ここで、光電変換を奏する半導体層１２０６は、実施の形態１または実施の形態２で説明した微結晶半導体層を用いることができる。なお、本実施の形態では、光が基板１２００の裏面側（図の下方）から入射する構成について説明するが、これに限定されず、第２の電極１２１０側（図の上方）から光が入射する構成としても良い。
基板１２００としては、代表的には、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板が採用される。他に、石英基板、サファイア基板などを用いることができる。また、有機材料を含む基板を用いることもできる。有機材料を含む基板としては、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂などの熱硬化性樹脂を含む基板や、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、フッ素樹脂などの熱可塑性樹脂を含む基板を用いると良い。
基板１２００の表面には、テクスチャ構造などが形成されていても良い。これにより、光電変換効率を向上させることが可能である。
なお、本実施の形態では、光が基板１２００の裏面側（図の下方）から入射する構成とするため、光透過性を有する基板を採用するが、第２の電極１２１０側（図の上方）から光が入射する構成とする場合には、これに限られない。この場合、シリコンなどの材料を含む半導体基板や、金属材料などを含む導電性基板を用いても良い。
第１の電極１２０２としては、代表的には、光透過性を有する導電性材料を用いた電極が採用される。光透過性を有する導電性材料には、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などの酸化物（金属酸化物）がある。特に、酸化インジウム、酸化インジウム・酸化スズ合金（ＩＴＯ）、酸化亜鉛、酸化インジウム・酸化亜鉛合金などを用いるのが好ましい。他に、Ｚｎ−Ｏ−Ａｌ−Ｎ系の材料を用いることもできる。また、無機材料に限らず、有機材料を用いても良い。有機材料としては、ポリアニリン、ポリピロール、ポリチオフェン、これらの誘導体などを含む材料（導電性高分子材料）を用いることができる。
なお、本実施の形態では、光が基板１２００の裏面側（図の下方）から入射する構成とするため、光透過性を有する導電性材料を用いた第１の電極１２０２を採用するが、第２の電極１２１０側（図の上方）から光が入射する構成とする場合には、アルミニウム、白金、金、銀、銅、チタン、タンタル、タングステンなどの光透過性を有しない導電性材料を用いることができる。特に、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いる場合には、光電変換効率を十分に向上させることが可能である。
基板１２００の表面同様、第１の電極１２０２の表面には、テクスチャ構造などが形成されていても良い。また、第１の電極１２０２に接するように、低抵抗な導電性材料からなる補助電極が形成されていてもよい。
第１の導電型を示す半導体層１２０４および第２の導電型を示す半導体層１２０８として、代表的には、導電型を付与する不純物元素が添加された半導体材料を含む半導体層が採用される。半導体材料としては、生産性や価格などの点でシリコンを用いるのが好ましい。半導体材料としてシリコンを用いる場合、導電型を付与する不純物元素としては、Ｐ型不純物半導体にはホウ素（Ｂ）などが、Ｎ型不純物半導体にはリン（Ｐ）若しくはヒ素（Ａｓ）などが採用される。本実施の形態では、半導体材料としてシリコンを用い、半導体層１２０４をＰ型不純物半導体とし、半導体層１２０８をＮ型不純物半導体とする場合について説明する。もちろん、これに限定されず、半導体層１２０４をＮ型不純物半導体とし、半導体層１２０８をＰ型不純物半導体としてもよい。
半導体層１２０４および半導体層１２０８に用いることができる半導体材料としては、他にも、炭化シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、シリコンゲルマニウムなどがある。また、有機材料を含む半導体材料や、金属酸化物を含む半導体材料などを用いることも可能である。当該材料については、光電変換を奏する半導体層１２０６との関係で適宜選択することができる。
半導体層１２０４や半導体層１２０８に微結晶半導体層を用いることで、直列抵抗を低減し、また、他の膜との界面における光学的および電気的な損失を抑制することができるため好ましい。ただし、これに限定されず、非晶質、多結晶、単結晶などの他の結晶性の半導体を採用することも可能である。
なお、半導体層１２０４および半導体層１２０８の表面には、基板１２００の表面同様、テクスチャ構造などが形成されていても良い。
光電変換を奏する半導体層１２０６としては、半導体層１２０４および半導体層１２０８と同様の半導体材料を用いた半導体層が適用される。すなわち、半導体材料として、シリコン、炭化シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、シリコンゲルマニウムなどが用いられる。特に、シリコンを用いるのが好ましい。他に、有機材料を含む半導体材料や、金属酸化物半導体材料などを用いることも可能である。
半導体層１２０６として、微結晶半導体層を用いることが好ましい。微結晶半導体層を用いることにより、直列抵抗を低減し、また、他の膜との界面における光学的および電気的な損失を抑制することができる。
なお、半導体層１２０６の表面には、基板１２００の表面同様、テクスチャ構造などが形成されていても良い。
第２の電極１２１０として、代表的には、アルミニウム、白金、金、銀、銅、チタン、タンタル、タングステンなどの金属材料を用いた電極が採用される。特に、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いる場合、半導体層１２０６において吸収しきれなかった光を再度、半導体層１２０６に入射させることができ、光電変換効率を向上させることが可能であるため好ましい。
なお、本実施の形態では、光を基板１２００の裏面側（図の下方）から入射させるため、上述のような構成を採用しているが、第２の電極１２１０の構成はこれに限定されず、第１の電極１２０２と同様に、光透過性を有する導電性材料を用いた電極を採用しても良い。
また、第２の電極１２１０の表面には、テクスチャ構造などが形成されていても良い。また、第２の電極１２１０に接するように、低抵抗な導電性材料からなる補助電極を形成しても良い。
上述のように、光電変換を奏する半導体層１２０６、第１の導電型を示す半導体層１２０４、第２の導電型を示す半導体層１２０８のいずれかまたはすべてに、微結晶半導体層を用いることで、光電変換装置の変換効率を高めることができる。
なお、ユニットセル１２５０を複数積層して用いることもできる。
（実施の形態１０）
実施の形態９で説明した光電変換装置を用いて、太陽光発電モジュールを製造することができる。図１９に、太陽光発電モジュール１４４０を用いた太陽光発電システムの例を示す。充電制御回路１５００は、一または複数の太陽光発電モジュール１４４０から供給される電力を用いて、蓄電池１５０２を充電する。また、蓄電池１５０２が十分に充電されている場合には、太陽光発電モジュール１４４０から供給される電力を負荷１５０４に直接出力する。
蓄電池１５０２として電気二重層キャパシタを用いると、充電に化学反応を必要としないため、急速な充電が可能である。また、化学反応を利用する鉛蓄電池などに比べ、寿命を８倍程度、充放電効率を１．５倍程度に高めることができる。本実施の形態において示す太陽光発電システムは、照明、電子機器などの電力を使用する様々な負荷１５０４に対して用いることができる。
本実施例では、実施の形態１で開示した手段を用いて、微結晶半導体層を基板上に成膜した例を示す。基板は、厚さ０．７ｍｍのコーニング社製ＥＡＧＬＥＸＧを５インチ角の矩形状としたガラス基板を用いた。
上部電極のシャワー板を通して、堆積性気体であるシラン（ＳｉＨ４）を流量８ｓｃｃｍで、水素を流量４００ｓｃｃｍで反応室内に供給した。同時に、反応室の側面に設けた供給管から、希ガスであるアルゴン（Ａｒ）を流量４００ｓｃｃｍで反応室内に供給した。
基板を２８０℃に加熱し、ギャップ間隔を２０ｍｍ、高周波電力の周波数６０ＭＨｚ、電力密度４０ｍＷ／ｃｍ２でプラズマを発生させ、３分間成膜した。
成膜後、分光エリプソメータにより成膜された膜厚を測定した。膜厚の測定は、基板中央１００ｍｍ×１００ｍｍの領域（基板端より約１０ｍｍ内側の領域）に対して、等間隔で２５点測定し、平均膜厚、最大膜厚および最小膜厚から、成膜速度と面内膜厚の均一性を算出した。
その結果、成膜速度８．２ｎｍ／分、均一性±５．７％が得られた。
なお、従来のプラズマＣＶＤ装置の構成を用いて、上部電極のシャワー板からシラン（ＳｉＨ４）、水素、及びアルゴンを一緒に供給し、他の条件は前述と同じとして成膜した場合は、成膜速度５．５ｎｍ／分、均一性±７．２％であった。
以上のことから、実施の形態１で開示した手段を用いることで、微結晶半導体層の成膜における成膜速度と均一性を向上させることができた。
本実施例では、実施の形態２で開示した手段を用いて、微結晶半導体層を基板上に成膜した例を示す。
本実施例では、反応室の側面に設けた供給管から、希ガスであるアルゴン（Ａｒ）を反応室に供給するに際し、前もって誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式により励起して反応室に供給した。なお、流量は実施例１と同じ４００ｓｃｃｍとした。
他の条件は実施例１と同じとした。すなわち、上部電極のシャワー板より、シラン（ＳｉＨ４）を流量８ｓｃｃｍ、水素を流量４００ｓｃｃｍ供給し、基板温度を２８０℃とし、ギャップ間隔を２０ｍｍとし、高周波電力の周波数を６０ＭＨｚ、電力密度を４０ｍＷ／ｃｍ２としてプラズマを発生させ、３分間成膜した。
成膜後、分光エリプソメータにより成膜された膜厚を測定した。膜厚の測定は、基板中央１００ｍｍ×１００ｍｍの領域（基板端より約１０ｍｍ内側の領域）に対して、等間隔で２５点測定し、平均膜厚、最大膜厚および最小膜厚から、成膜速度と面内膜厚の均一性を算出した。
その結果、成膜速度８．３ｎｍ／分、均一性±１．９％が得られた。
以上のことから、実施の形態２で開示した手段を用いることで、微結晶半導体層の成膜における成膜速度と均一性を向上させることができた。
１００ 反応室
１０１ 電極
１０２ 孔
１０３ 電極
１０４ 支持軸
１０５ 排気管
１０６ 供給管
１０７ ガス
１０８ ガス
１０９ ガス
１１０ 基板
１２０ ガス供給部
１２１ ガス供給部
１２２ 励起手段
１２３ ガス供給部
１３０ 排気手段
２０１ 基板
２０３ ゲート電極
２０４ ゲート絶縁層
２０７ 微結晶半導体層
２０９ 不純物半導体層
２１１ 配線
２２１ 微結晶半導体層
２２３ チャネル保護層
２２５ 不純物半導体層
２２７ 配線
２３１ 微結晶半導体層
２３５ 非晶質半導体層
２３７ 不純物半導体層
２３９ 配線
３０１ 基板
３０３ ゲート電極
３０４ ゲート絶縁層
３０６ 半導体層
３０７ 半導体層
３０９ 不純物半導体層
３１１ 導電層
３１３ レジストマスク
３１５ 半導体層
３１７ 不純物半導体層
３１９ 導電層
３２３ レジストマスク
３２５ 配線
３２７ 不純物半導体層
４０１ 基板
４０２ ゲート電極
４０３ 薄膜トランジスタ
４０４ 容量配線
４０５ 容量素子
４０６ ゲート絶縁層
４０７ ドレイン電極
４０８ 絶縁層
４０９ 画素電極
４１１ 配向層
４１３ 素子基板
４２１ 対向基板
４２３ 遮光層
４２５ 着色層
４２７ 平坦化層
４２９ 対向電極
４３１ 配向層
４４１ スペーサ
４４３ 液晶層
４５１ 着色層
４５３ 保護層
４５５ 素子基板
５００ 筐体
５０１ 筐体
５０２ 表示部
５０３ 表示部
５０４ 蝶番
５０５ 電源
５０６ 操作キー
５０７ スピーカ
５１１ 筐体
５１２ 表示部
５２１ 筐体
５２２ 表示部
５２３ スタンド
５３１ 筐体
５３２ 表示部
５３３ 操作ボタン
５３４ 外部接続ポート
５３５ スピーカ
５３６ マイク
５３７ 操作ボタン
５８１ 薄膜トランジスタ
５８４ 絶縁層
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
１２００ 基板
１２０２ 電極
１２０４ 半導体層
１２０６ 半導体層
１２０８ 半導体層
１２１０ 電極
１２５０ ユニットセル
１４４０ 太陽光発電モジュール
１５００ 充電制御回路
１５０２ 蓄電池
１５０４ 負荷
２６３１ ポスター
２６３２ 車内広告
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電層
４５２０ 隔壁
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽層
７０１７ 導電層
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電層
３０７ｂ 混合領域
３０７ｃ 領域
３１５ａ 微結晶半導体層
３１５ｂ 混合領域
３１５ｃ 領域
３２９ｃ 領域
３３１ａ 微結晶半導体領域
３３１ｂ 非晶質半導体領域
３３１ｃ 微結晶半導体領域
３３３ｄ 非晶質半導体領域
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
５９０ａ 黒色領域
５９０ｂ 白色領域

Claims (6)

  1. 反応室内に上部電極と下部電極が備えられたプラズマＣＶＤ装置を用いた微結晶半導体層の作製方法であって、
    下部電極上に基板を配置し、
    上部電極のシャワー板から堆積性気体と水素を前記反応室内に供給し、
    前記上部電極と異なる部位から希ガスを前記反応室内に供給し、
    上部電極に高周波電力を供給することによりプラズマを発生させて、
    前記基板上に微結晶半導体層を形成することを特徴とする微結晶半導体層の作製方法。
  2. 請求項１において、
    前記希ガスは、反応室の側面に設けられた供給管を通して供給されることを特徴とする微結晶半導体層の作製方法。
  3. 請求項１乃至２において、
    前記希ガスは、励起状態で反応室に供給されることを特徴とする微結晶半導体層の作製方法。
  4. 請求項１乃至請求項３において、前記堆積性気体は、珪素またはゲルマンを含む気体であることを特徴とする微結晶半導体層の作製方法。
  5. 請求項１乃至４において、前記希ガスは、アルゴンを含む気体であることを特徴とする微結晶半導体層の作製方法。
  6. 基板上にゲート電極を形成し、
    前記ゲート電極を覆ってゲート絶縁層を形成し、
    請求項１乃至５のいずれか一に記載の微結晶半導体層の作製方法を用いて、前記ゲート絶縁層上に微結晶半導体層を形成し、
    前記微結晶半導体層に電気的に接続される配線を形成することを特徴とする薄膜トランジスタの作製方法。
JP2010231406A 2009-10-23 2010-10-14 半導体装置の作製方法 Expired - Fee Related JP5698950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010231406A JP5698950B2 (ja) 2009-10-23 2010-10-14 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009244375 2009-10-23
JP2009244375 2009-10-23
JP2010231406A JP5698950B2 (ja) 2009-10-23 2010-10-14 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2011109076A true JP2011109076A (ja) 2011-06-02
JP2011109076A5 JP2011109076A5 (ja) 2013-11-21
JP5698950B2 JP5698950B2 (ja) 2015-04-08

Family

ID=43898797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010231406A Expired - Fee Related JP5698950B2 (ja) 2009-10-23 2010-10-14 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US8114760B2 (ja)
JP (1) JP5698950B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160041764A (ko) * 2014-10-07 2016-04-18 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
CN109075204B (zh) * 2016-10-12 2021-11-05 京东方科技集团股份有限公司 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03152921A (ja) * 1989-11-09 1991-06-28 Nec Corp Ｃｖｄ装置
JPH08115879A (ja) * 1994-10-13 1996-05-07 Toshiba Corp 半導体製造装置
JPH0922797A (ja) * 1994-07-18 1997-01-21 Applied Materials Inc ガスの添加、チャンバ直径の減少及びｒｆウエハペデスタル直径の減少によりプラズマ均一性が向上したプラズマリアクタ
JPH09142821A (ja) * 1995-07-11 1997-06-03 Applied Komatsu Technol Kk アモルファスシリコンベース膜の堆積方法
JP2001077029A (ja) * 1999-09-09 2001-03-23 Nec Corp 薄膜製造装置および製造方法
JP2001220678A (ja) * 2000-02-03 2001-08-14 Tdk Corp プラズマｃｖｄ装置
JP2002513091A (ja) * 1998-04-28 2002-05-08 アプライド マテリアルズ インコーポレイテッド タングステンを堆積させるための基板処理装置用の改良型ヒータ
JP2004530294A (ja) * 2001-03-16 2004-09-30 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
JP2008091489A (ja) * 2006-09-29 2008-04-17 Tokyo Electron Ltd マイクロ波プラズマ処理装置、誘電体窓の製造方法およびマイクロ波プラズマ処理方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JP2616760B2 (ja) 1985-04-08 1997-06-04 株式会社 半導体エネルギー研究所 プラズマ気相反応装置
US4951601A (en) 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US4872947A (en) 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US4892753A (en) 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
US5000113A (en) 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US5294320A (en) 1990-02-09 1994-03-15 Applied Materials, Inc. Apparatus for cleaning a shield in a physical vapor deposition chamber
US5202008A (en) 1990-03-02 1993-04-13 Applied Materials, Inc. Method for preparing a shield to reduce particles in a physical vapor deposition chamber
US5308417A (en) 1991-09-12 1994-05-03 Applied Materials, Inc. Uniformity for magnetically enhanced plasma chambers
US5366585A (en) 1993-01-28 1994-11-22 Applied Materials, Inc. Method and apparatus for protection of conductive surfaces in a plasma processing reactor
US5403459A (en) 1993-05-17 1995-04-04 Applied Materials, Inc. Cleaning of a PVD chamber containing a collimator
US5421957A (en) 1993-07-30 1995-06-06 Applied Materials, Inc. Low temperature etching in cold-wall CVD systems
US5486235A (en) 1993-08-09 1996-01-23 Applied Materials, Inc. Plasma dry cleaning of semiconductor processing chambers
EP0661731B1 (en) 1993-12-28 2000-05-31 Applied Materials, Inc. A single chamber CVD process for thin film transistors
US6060397A (en) 1995-07-14 2000-05-09 Applied Materials, Inc. Gas chemistry for improved in-situ cleaning of residue for a CVD apparatus
US6194628B1 (en) 1995-09-25 2001-02-27 Applied Materials, Inc. Method and apparatus for cleaning a vacuum line in a CVD system
US5756400A (en) 1995-12-08 1998-05-26 Applied Materials, Inc. Method and apparatus for cleaning by-products from plasma chamber surfaces
US5846332A (en) 1996-07-12 1998-12-08 Applied Materials, Inc. Thermally floating pedestal collar in a chemical vapor deposition chamber
US5882414A (en) 1996-09-09 1999-03-16 Applied Materials, Inc. Method and apparatus for self-cleaning a blocker plate
US5879574A (en) 1996-11-13 1999-03-09 Applied Materials, Inc. Systems and methods for detecting end of chamber clean in a thermal (non-plasma) process
US6444037B1 (en) 1996-11-13 2002-09-03 Applied Materials, Inc. Chamber liner for high temperature processing chamber
US6019848A (en) 1996-11-13 2000-02-01 Applied Materials, Inc. Lid assembly for high temperature processing chamber
US5812403A (en) 1996-11-13 1998-09-22 Applied Materials, Inc. Methods and apparatus for cleaning surfaces in a substrate processing system
EP1041646B1 (en) 1997-11-10 2012-12-12 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer
JPH11233801A (ja) 1998-02-17 1999-08-27 Canon Inc 微結晶シリコン膜の形成方法、および光起電力素子
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP4439665B2 (ja) 2000-03-29 2010-03-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2008124408A (ja) * 2006-11-16 2008-05-29 Sony Corp 薄膜半導体装置の製造方法
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5435907B2 (ja) * 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP5058909B2 (ja) 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03152921A (ja) * 1989-11-09 1991-06-28 Nec Corp Ｃｖｄ装置
JPH0922797A (ja) * 1994-07-18 1997-01-21 Applied Materials Inc ガスの添加、チャンバ直径の減少及びｒｆウエハペデスタル直径の減少によりプラズマ均一性が向上したプラズマリアクタ
JPH08115879A (ja) * 1994-10-13 1996-05-07 Toshiba Corp 半導体製造装置
JPH09142821A (ja) * 1995-07-11 1997-06-03 Applied Komatsu Technol Kk アモルファスシリコンベース膜の堆積方法
JP2002513091A (ja) * 1998-04-28 2002-05-08 アプライド マテリアルズ インコーポレイテッド タングステンを堆積させるための基板処理装置用の改良型ヒータ
JP2001077029A (ja) * 1999-09-09 2001-03-23 Nec Corp 薄膜製造装置および製造方法
JP2001220678A (ja) * 2000-02-03 2001-08-14 Tdk Corp プラズマｃｖｄ装置
JP2004530294A (ja) * 2001-03-16 2004-09-30 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
JP2008091489A (ja) * 2006-09-29 2008-04-17 Tokyo Electron Ltd マイクロ波プラズマ処理装置、誘電体窓の製造方法およびマイクロ波プラズマ処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160041764A (ko) * 2014-10-07 2016-04-18 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
JP2016076621A (ja) * 2014-10-07 2016-05-12 東京エレクトロン株式会社 被処理体を処理する方法
KR102311575B1 (ko) 2014-10-07 2021-10-08 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Also Published As

Publication number Publication date
US8486777B2 (en) 2013-07-16
US20110097877A1 (en) 2011-04-28
US20120100677A1 (en) 2012-04-26
JP5698950B2 (ja) 2015-04-08
US8114760B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
JP5542277B2 (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
CN101339960B (zh) 发光装置
TWI605509B (zh) 薄膜電晶體和顯示裝置的製造方法
JP5808589B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5933892B2 (ja) 薄膜トランジスタ
US8633485B2 (en) Display device and manufacturing method thereof
US7998800B2 (en) Method for manufacturing semiconductor device
US8420462B2 (en) Display device and manufacturing method thereof
TWI557921B (zh) 顯示裝置和具有該顯示裝置的電子裝置，和其製造方法
US8916425B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8859404B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US20090139447A1 (en) Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP2011151379A (ja) 薄膜トランジスタ
US8450158B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5709579B2 (ja) 微結晶半導体膜の作製方法
US9159841B2 (en) Method for manufacturing semiconductor device
JP2011192984A (ja) 薄膜トランジスタ及びその作製方法
JP5698950B2 (ja) 半導体装置の作製方法
JP5752447B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R150 Certificate of patent or registration of utility model

Ref document number: 5698950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees