CN109075204B - 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法 - Google Patents

薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法 Download PDF

Info

Publication number
CN109075204B
CN109075204B CN201680001043.9A CN201680001043A CN109075204B CN 109075204 B CN109075204 B CN 109075204B CN 201680001043 A CN201680001043 A CN 201680001043A CN 109075204 B CN109075204 B CN 109075204B
Authority
CN
China
Prior art keywords
group
layer
insulating layer
contact region
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680001043.9A
Other languages
English (en)
Other versions
CN109075204A (zh
Inventor
李伟
宋泳锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN109075204A publication Critical patent/CN109075204A/zh
Application granted granted Critical
Publication of CN109075204B publication Critical patent/CN109075204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0755—Non-macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种薄膜晶体管，其包括基体衬底；位于所述基体衬底上的有源层，该有源层包括沟道区、源极接触区、和漏极接触区；位于沟道区远离基体衬底一侧的栅绝缘层；以及位于栅绝缘层远离沟道区一侧的栅极；所述栅绝缘层由硅氧烷类有机材料制成。

Description

薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示 装置、及其制造方法
技术领域
本发明涉及显示技术；具体地涉及一种薄膜晶体管，具有该薄膜晶体管的阵列基板、显示面板和显示装置，及其制造方法。
背景技术
显示设备，例如液晶显示器(LCD)和有机发光二极管(OLED)已得到广泛地使用。LCD和OLED显示设备使用薄膜晶体管(TFT)控制显示面板中的像素。TFT的实例包括非晶硅TFT、多晶硅TFT、单晶硅TFT、和金属氧化物TFT。薄膜晶体管可分为顶栅型或底栅型。
发明内容
一方面，本发明提供了一种薄膜晶体管，其包括基体衬底；位于所述基体衬底上的有源层，该有源层包括沟道区、源极接触区、和漏极接触区；位于沟道区远离基体衬底一侧的栅绝缘层；以及位于栅绝缘层远离沟道区一侧的栅极；其中所述栅绝缘层由硅氧烷类有机材料制成。
可选地，源极接触区和沟道区之间的分界、以及漏极接触区和沟道区之间的分界基本上与栅绝缘层和栅极的边缘对齐。
任选地，栅极在基体衬底上的投影基本上与沟道区的投影重叠，并且栅极在基体衬底上的投影和沟道区的投影彼此基本上具有相同的范围。
任选地，所述有源层包括位于远离基体衬底一侧的第一金属子层、和第二金属子层；第一金属子层与源极接触区在基体衬底上的投影基本上具有相同的范围；并且所述第二金属子层与漏极接触区在基体衬底上的投影基本上具有相同的范围。
任选地，所述栅绝缘层具有第一部分，其厚度沿着从沟道区向源极接触区的第一方向逐渐变小；第二部分，其厚度沿着从沟道区向漏极接触区的第二方向逐渐变小；以及位于第一部分和第二部分之间的第三部分，其厚度基本保持不变。
可选地，栅绝缘层具有基本上为倒梯形的形状；倒梯形形状的短底部位于栅极层邻近沟道区的一侧。
可选地，栅绝缘层的厚度在约2.0微米至约2.5微米范围内。
任选地，所述硅氧烷类有机材料具有式I的结构：
Figure BDA0001130136140000021
n为正整数；X为氧或碳；且Y1和Y2各自选自由氢原子、烷基、羟基、烷氧基、芳基、丙烯酰基、缩水甘油基、乙烯基、-OR1基团、和
Figure BDA0001130136140000022
基团组成的组；其中，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。
任选地，所述硅氧烷类有机材料具有式II的结构：
Figure BDA0001130136140000023
Y1和Y2各自选自由氢原子、烷基、羟基、烷氧基、芳基、丙烯酰基、缩水甘油基、乙烯基、-OR1基团、和
Figure BDA0001130136140000031
基团组成的组；其中，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。
任选地，薄膜晶体管还包括位于栅极和有源层远离基体衬底一侧的绝缘层；延伸穿过绝缘层的源通孔和漏通孔；位于绝缘层远离基体衬底的一侧的源极和漏极；其中所述源极通过源通孔与所述源极接触区电连接，所述漏极通过漏通孔与所述漏极接触区电连接。
另一方面，本发明提供了一种制造薄膜晶体管的方法，其包括：在基体衬底上形成有源层，该有源层包括沟道区、源极接触区和漏极接触区；在沟道区远离基体衬底的一侧形成栅绝缘层；以及在栅绝缘层远离沟道区的一侧形成栅极；其中所述栅绝缘层由硅氧烷类有机材料制成。
任选地，形成所述有源层的步骤包括形成位于远离基体衬底一侧的第一金属子层和第二金属子层；第一金属子层与源极接触区在基体衬底上的投影基本上具有相同的范围；并且所述第二金属子层与漏极接触区在基体衬底上的投影基本上具有相同的范围。
任选地，形成栅绝缘层的步骤包括：在有源层远离基体衬底的一侧形成包含硅氧烷类有机材料的第一光阻层；所述第一光阻层是负光阻层；使用第一掩模板对所述负光阻层进行曝光从而形成第一光阻层的曝光部分和未曝光部分；以及显影曝光的第一光阻层以去除所述第一光阻层的未曝光部分，从而获得对应于所述栅绝缘层的图案。
任选地，形成所述第一金属子层、第二金属子层和栅极的步骤在一个工艺中完成，其包括：在栅绝缘层和有源层远离基体衬底的一侧形成包含第二光阻材料的第二光阻层；使用第二掩模板对第二光阻层进行曝光；显影曝光的第二光阻层以得到包括第一部分和第二部分的光阻图案，所述第一部分对应于所述栅绝缘层和有源层，所述第二部分位于第一部分之外；除去位于第一部分中的第二光阻材料；在所述栅绝缘层、有源层和第二光阻层远离基体衬底的一侧沉积形成导电材料层；以及去除位于第二部分的第二光阻层和导电材料层，从而形成第一金属子层、第二金属子层和栅极。
任选地，去除位于第二部分的第二光阻层和导电材料层的步骤通过使用剥离溶剂的剥离方法进行。
任选地，所述方法还包括：在栅极和有源层远离基体衬底的一侧形成绝缘层；形成延伸穿过绝缘层的源通孔和漏通孔；在绝缘层远离基体衬底的一侧形成源极和漏极；其中所述源极通过源通孔与所述源极接触区电连接，所述漏极通过漏通孔与所述漏极接触区电连接。
任选地，形成所述栅极和有源层，使得栅极在基体衬底上的投影基本上与沟道区的投影重叠，并且栅极在基体衬底上的投影和沟道区在基体衬底上的投影彼此基本上具有相同的范围。
任选地，形成所述栅绝缘层，使之具有厚度沿着从沟道区向源极接触区的第一方向逐渐变小的第一部分，厚度沿着从沟道区向漏极接触区的第二方向逐渐变小的第二部分，以及位于第一部分和第二部分之间、厚度基本保持不变第三部分。
可选地，形成所述栅绝缘层，使之具有基本上为倒梯形的形状；并且所述倒梯形形状的短底部位于栅极层邻近沟道区的一侧。
任选地，第一光阻层包括包含具有式I结构的硅氧烷类有机材料：
Figure BDA0001130136140000041
n为正整数；X为氧或碳；且Y1和Y2各自选自由氢原子、烷基、羟基、烷氧基、芳基、丙烯酰基、缩水甘油基、乙烯基、-OR1基团、和
Figure BDA0001130136140000042
基团组成的组；其中，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。
任选地，所述具有式I结构的硅氧烷类有机材料经光敏官能团共价改性。
任选地，所述第一光阻层包括具有式II结构的硅氧烷类有机材料：
Figure BDA0001130136140000051
Y1和Y2各自选自由氢原子、烷基、羟基、烷氧基、芳基、丙烯酰基、缩水甘油基、乙烯基、-OR1基团、和
Figure BDA0001130136140000052
基团组成的组；其中，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。
任选地，所述具有式II结构的硅氧烷类有机材料经光敏官能团共价改性。
另一方面，本发明提供了一种阵列基板，其包括本文所述的、或按照本文所述方法制成的薄膜晶体管。
另一方面，本发明提供了一种显示面板，其包括本文所述的阵列基板。
另一方面，本发明提供了一种显示装置，其包括本文所述的显示面板。
附图说明
以下附图仅出于说明目的作为根据公开的各个实施方案的示例，并非意于限制本发明的范围。
图1为常规薄膜晶体管的结构示意图。
图2为根据本发明部分实施方案中的薄膜晶体管的结构示意图。
图3为根据本发明部分实施方案中的栅绝缘层的结构示意图。
图4为根据本发明部分实施方案中的薄膜晶体管的结构示意图。
图5A-5E示出根据本发明部分实施方案的制造薄膜晶体管的方法。
具体实施方式
现结合以下实施方案对本发明进行更具体的说明。请注意，本文中以下对部分实施方案的记载仅出于说明和描述的目的。并非意在穷举或将本发明限制于所公开的具体形式。
图1为常规薄膜晶体管的结构示意图。参照图1，所述薄膜晶体管为常规的顶栅型薄膜晶体管。常规顶栅型薄膜晶体管包括：基体衬底BS、位于基体衬底BS上的钝化层PVX、位于钝化层PVX远离基体衬底BS的一侧的有源层AL、位于有源层AL远离钝化层PVX的一侧的栅绝缘层GI、位于栅绝缘层GI远离有源层的一侧的栅极G、源极S和漏极D、以及延伸穿过栅绝缘层GI的第一通孔V1和第二通孔V2，所述源极S通过第一通孔V1与有源层AL电连接的源极S、和通过第二通孔V2与有源层AL电连接的漏极D。有源层AL包括源极接触区SCR、漏极接触区DCR、以及介于源极接触区SCR和漏极接触区DCR之间的沟道区CR。
通常，通过首先在栅绝缘层GI上沉积金属层然后在金属层上沉积光阻层，从而形成栅极G、源极S和漏极D。在所述光阻层上使用掩膜板以实现金属层的图案化，例如，通过形成对应于源极S、漏极D和栅极G的光阻图案并且使用湿蚀刻对底层金属层进行蚀刻。
由于湿蚀刻过程中的临界尺寸偏差，所形成的栅极通常比沟道区CR小。正因为如此，有源层AL包括位于沟道区CR两侧的两个偏移区OR。由于顶栅型薄膜晶体管中偏移区OR与源极接触区SCR直接接触并相邻，偏移区OR的存在导致较高的开/关电流比，并且导致薄膜晶体管在“开”期间降低的电流。顶栅型薄膜晶体管的另一个问题和有源层AL与源极S和漏极D之间的接触区域的接触电阻有关。
因此，本发明特别提供了一种薄膜晶体管，具有该薄膜晶体管的阵列基板、显示面板和显示装置，及其制造方法，其基本上消除了由于现有技术的限制和缺陷所导致的一个或多个问题。
一方面，本发明提供了一种基本上无偏移区的薄膜晶体管。在部分实施方案中，所述薄膜晶体管包括基体衬底；位于所述基体衬底上的有源层，该有源层包括沟道区、源极接触区、和漏极接触区；位于沟道区远离基体衬底一侧的栅绝缘层；以及位于栅绝缘层远离沟道区一侧的栅极。
任选地，该薄膜晶体管中的栅绝缘层是由硅氧烷类有机材料制成。任选地，所述硅氧烷类有机材料为由硅氧烷类可固化有机材料(例如，紫外可固化复合材料)制备的硅氧烷类有机材料。任选地，所述硅氧烷类有机材料为由硅氧烷类可光固化树脂材料制备的硅氧烷类有机材料。
图2为根据本发明部分实施方案中的薄膜晶体管的结构示意图。参照图2，该实施方案中的薄膜晶体管包括基体衬底BS、位于基体衬底BS上的钝化层PVX、位于钝化层PVX远离基体衬底BS的一侧的有源层AL。该薄膜晶体管中的有源层AL包括源极接触区SCR、漏极接触区DCR、以及位于源极接触区SCR和漏极接触区DCR之间的沟道区CR。如图2所示，该薄膜晶体管还包括位于沟道区CR远离基体衬底BS一侧的栅绝缘层GI、和位于栅绝缘层GI远离沟道区CR的一侧的栅极G。
在部分实施方案中，与常规的顶栅型薄膜晶体管相比，该顶栅型薄膜晶体管基本上无偏移区，从而实现大大改善的电特性。参照图2，源极接触区SCR与沟道区CR之间的边界基本上与栅极G的第一边缘对齐。任选地，源极接触区SCR与沟道区CR之间的边界也基本上与栅绝缘层GI的第一边缘对齐。同样地，漏极接触区DCR与沟道区CR之间的边界基本上与栅极G的第二边缘对齐。任选地，漏极接触区DCR与沟道区CR之间的边界也基本上与栅绝缘层GI的第二边缘对齐。任选地，栅极G的第一边缘和第二边缘位于栅极G相对的两侧。任选地，栅绝缘层GI的第一边缘和第二边缘位于栅绝缘层GI相对的两侧。
在部分实施方案中，栅极G沿着由源极接触区SCR至漏极接触区DCR的方向上的宽度基本上与沟道区CR的宽度相同。任选地，栅绝缘层GI沿着由源极接触区SCR至漏极接触区DCR的方向上的宽度基本上与沟道区CR的宽度相同。
在部分实施方案中，栅极G在基体衬底BS上的投影基本上与沟道区CR在基体衬底BS上的投影重叠。任选地，基体衬底BS上的栅极G的投影与沟道区CR的投影彼此基本上具有相同的范围，即栅极G的面积与沟道区的面积大致相同。
在部分实施方案中，基体衬底BS上的栅绝缘层GI的投影基本上与沟道区CR的投影重叠。任选地，基体衬底BS上的栅绝缘层GI的投影与沟道区CR的投影彼此基本上具有相同的范围，即栅绝缘层GI的面积与沟道区的面积大致相同。
栅绝缘层GI可以制成任何合适的形状和尺寸。合适的形状的示例包括矩形、梯形和倒梯形的形状。图3为根据本发明部分实施方案中的栅绝缘层的结构示意图。参照图3，实施方案中栅绝缘层GI具有第一部分P1、第二部分P2、和第三部分P3。第一部分P1的厚度沿着从沟道区CR至源极接触区SCR的第一方向上减小。
第二部分P2的厚度沿着从沟道区CR至漏极接触区DCR的第二方向上减小。第三部分P3位于第一部分P1和第二部分P2之间。第三部分P3具有基本上不变的厚度。
参照图3，栅绝缘层GI具有长底部LB和短底部SB，所述长底部位于沟道区CR邻近栅极G的一侧，短底部位于栅极G邻近沟道区CR的一侧。在部分实施方案中，长底部LB沿着由源极接触区SCR至漏极接触区DCR的方向上的宽度基本上与沟道区CR的宽度相同。
参照图3，栅绝缘层GI具有两条侧边：第一侧边S1和第二侧边S2。任选地，第一侧边S1和第二侧边S2是直线的。任选地，第一侧边S1和第二侧边S2是曲线的。任选地，第一侧边S1和第二侧边S2有相同的长度。任选地，栅绝缘层GI具有大致倒梯形的形状，并且所述倒梯形形状的短底部SB位于栅极层G邻近沟道区CR的一侧。任选地，栅绝缘层的总厚度在约2.0微米至约2.5微米范围内。任选地，栅绝缘层的第三部分P3的总厚度在约2.0微米至约2.5微米范围内。
任选地，栅绝缘层具有大致为梯形的形状；并且所述梯形形状的长底部位于栅极层邻近沟道区的一侧。任选地，栅绝缘层具有一个基本上为矩形的形状。
图4为根据本发明部分实施方案中的薄膜晶体管的结构示意图。参照图4，该实施方案的薄膜晶体管的有源层AL包括位于远离基体衬底BS一侧的第一金属子层M1和第二金属子层M2。第一金属子层M1位于源极接触区SCR内，而第二金属子层M2位于漏极接触区DCR内。任选地，基体衬底BS上第一金属子层M1的投影与源极接触区SCR的投影彼此基本上具有相同的范围。任选地，基体衬底BS上第二金属子层M2的投影与漏极接触区DCR的投影彼此基本上具有相同的范围。通过第一金属子层M1和第二金属子层M2，可以显著地降低源极接触区SCR和漏极接触区DCR内有源层AL的接触电阻，进一步改善薄膜晶体管的电特性。
参照图2和图4，这些实施方案中的薄膜晶体管还包括位于栅极G和有源层AL的远离基体衬底BS的一侧的绝缘层IN；延伸穿过绝缘层IN的源通孔V1和漏通孔V2；以及位于绝缘层IN远离基体衬底的一侧的源极S和漏极D。源极S通过源通孔V1与有源层AL的源极接触区SCR电连接。漏极D通过漏通孔V2与有源层AL的漏极接触区DCR电连接。
参照图4，这些实施方案中的薄膜晶体管还包括位于栅极G和有源层AL的远离基体衬底BS的一侧的绝缘层IN；延伸穿过绝缘层IN的源通孔V1和漏通孔V2；以及位于绝缘层IN远离基体衬底的一侧的源极S和漏极D。源极S通过源通孔V1与源极接触区SCR中的第一金属子层M1电连接。漏极D通过漏通孔V2与漏极接触区SCR中的第二金属子层M2电连接。
各种合适硅氧烷类有机材料可以用于制造栅绝缘层。任选地，所述栅绝缘层是由硅氧烷类可固化有机材料材料(例如，紫外可固化复合材料)制备。任选地，所述硅氧烷类有机材料为硅氧烷类树脂材料。任选地，所述栅绝缘层由硅氧烷类光固化树脂材料制成。适当的硅氧烷类有机材料的示例包括，但不限于倍半硅氧烷或直链聚合硅氧烷化合物。倍半硅氧烷的示例包括，但不限于笼型倍半硅氧烷、部分笼型倍半硅氧烷、梯形倍半硅氧烷、和具有无规结构的倍半硅氧烷。线性聚合硅氧烷化合物的示例包括，但不限于聚硅氧烷和聚碳硅烷。
在部分实施方案中，硅氧烷类有机材料具有式I的结构：
Figure BDA0001130136140000101
其中，n为正整数；X为氧或碳。在部分实施方案中，Y1和Y2各自选自由氢原子、烷基、羟基、烷氧基、芳基、丙烯酰基、缩水甘油基、乙烯基、-OR1基团、和
Figure BDA0001130136140000102
基团组成的组；其中，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。任选地，n在1至1000范围内，例如1至500、1至200、1至100、1至50、或1至20。
在部分实施方案中，Y1和Y2中的一个为光敏官能团，而另一个选自由氢原子、烷基、羟基、烷氧基、芳基、-OR1基团、和
Figure BDA0001130136140000103
基团组成的组。任选地，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。
在部分实施方案中，Y1和Y2中的一个选自由氢原子、烷基、羟基、烷氧基、芳基、-OR1基、和
Figure BDA0001130136140000111
基组成的组；另一个则选自烷基、羟基、烷氧基、芳基、-OR1基、和
Figure BDA0001130136140000112
基组成的组，并且进一步地经光敏官能团共价改性。任选地，R1选自由氢原子、烷基、和芳基组成的组，R2、R3、和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。任选地，未反应的光敏官能团为使硅氧烷类有机材料具有负光阻性的官能团。任选地，未反应的光敏官能团为使硅氧烷类有机材料具有正光阻性的官能团。任选地，所述光敏官能团是
Figure BDA0001130136140000113
任选地，所述光敏官能团是
Figure BDA0001130136140000114
任选地，所述光敏官能团为具有一个或多个环氧基的基团。任选地，所述光敏官能团为具有一个或多个可聚合双键的基团。
在部分实施方案中，硅氧烷类有机材料具有式II的结构：
Figure BDA0001130136140000121
在部分实施方案中，Y1和Y2各自选自由氢原子、烷基、羟基、烷氧基、芳基、-OR1基团、和
Figure BDA0001130136140000122
基团组成的组；其中，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。
在部分实施方案中，Y1和Y2中的一个为光敏官能团，另一个选自由氢原子、烷基、羟基、烷氧基、芳基、-OR1基、和
Figure BDA0001130136140000123
基组成的组。任选地，R1选自由氢原子、烷基、和芳基组成的组，R2、R3、和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。在部分实施方案中，Y1和Y2中的一个选自由氢原子、烷基、羟基、烷氧基、芳基、-OR1基、和
Figure BDA0001130136140000124
基组成的组；另一个则选自烷基、羟基、烷氧基、芳基、-OR1基、和
Figure BDA0001130136140000131
基组成的组，并且进一步地经光敏官能团共价改性。任选地，R1选自由氢原子、烷基、和芳基组成的组，R2、R3、和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。任选地，未反应的光敏官能团为使硅氧烷类有机材料具有负光阻性的官能团。任选地，未反应的光敏官能团为使硅氧烷类有机材料具有正光阻性的官能团。任选地，所述光敏官能团是
Figure BDA0001130136140000132
任选地，所述光敏官能团是
Figure BDA0001130136140000133
任选地，所述光敏官能团为具有一个或多个环氧基的基团。任选地，所述光敏官能团为具有一个或多个可聚合双键的基团。
另一方面，本发明提供了一种制造薄膜晶体管的方法。在部分实施方案中，该方法包括：在基体衬底上形成有源层，该有源层包括沟道区、源极接触区、以及漏极接触区；在沟道区远离基体衬底的一侧形成栅绝缘层；以及在栅绝缘层远离沟道区的一侧形成栅极。任选地，所述栅绝缘层使用硅氧烷类有机材料制成。
在部分实施方案中，按照本方法制成的顶栅型薄膜晶体管基本上无偏移区，从而实现了显著改善的电特性。在部分实施方案中，制造所述薄膜晶体管，使得源极接触区与沟道区之间的边界基本上与栅极的第一边缘对齐。
任选地，制造所述薄膜晶体管，使得源极接触区与沟道区之间的边界基本上与栅绝缘层的第一边缘对齐。任选地，制造所述薄膜晶体管，使得漏极接触区与沟道区之间的边界基本上与栅极的第二边缘对齐。任选地，制造所述薄膜晶体管，使得漏极接触区与沟道区之间的边界基本上与栅绝缘层的第二边缘对齐。
在部分实施方案中，制造所述薄膜晶体管，使得所述栅极沿从源极接触区至漏极接触区的方向上的宽度基本上与沟道区的宽度相同。
任选地，制造所述薄膜晶体管，使得所述栅绝缘层沿从源极接触区至漏极接触区的方向上的宽度基本上与沟道区的宽度相同。
在部分实施方案中，制造所述薄膜晶体管，使得基体衬底上栅极的投影与沟道区的投影基本上重叠。
任选地，制造所述薄膜晶体管，使得基体衬底上的栅极的投影与沟道区的投影彼此基本上具有相同的范围，即所述栅极的面积基本上与沟道区的面积相同。
在部分实施方案中，制造所述薄膜晶体管，使得位于基体衬底上的栅绝缘层的投影基本上与沟道区的投影重叠。任选地，制造所述薄膜晶体管，使得基体衬底上栅绝缘层的投影与沟道区的投影彼此基本上在同样的范围，即栅绝缘层的面积基本上与沟道区的面积相同。
在部分实施方案中，所述方法还包括：在所述栅极和有源层远离基体衬底的一侧形成绝缘层；形成延伸穿过所述绝缘层的源通孔和漏通孔；以及在绝缘层远离基体衬底的一侧形成源极和漏极。形成所述源极，使之通过源通孔与源极接触区电连接。形成所述漏极，使之通过漏通孔与漏极接触区电连接。任选地，形成所述源极，使之通过源通孔与源极接触区的第一金属子层电连接。任选地，所述漏极通过漏通孔与漏极接触区的第二金属子层电连接。
可以将所述栅绝缘层制成具有任何适当的形状(例如，矩形形状、梯形形状、和倒梯形形状)和尺寸。任选地，形成所述栅绝缘层使之具有大致倒梯形的形状；并且所述倒梯形形状的短底部位于栅极层邻近沟道区的一侧。
在部分实施方案中，形成有源层的步骤包括：在远离基体衬底的一侧形成位于源极接触区内的第一金属子层和位于漏极接触区内的第二金属子层。任选地，形成所述第一金属子层和第二金属子层，使得第一金属子层和源极接触区在基体衬底上的投影二者基本在同一个范围，以及第二金属子层和漏极接触区在基体衬底上的投影二者基本上在同一个范围。通过形成位于源极接触区内的第一金属子层和位于漏极接触区内的第二金属子层，可以显著地降低源极接触区和漏极接触区内的有源层的接触电阻，进一步提高薄膜晶体管的电特性。
图5A-5E示出根据本发明部分实施方案的制造薄膜晶体管的方法。参照图5A，所述方法包括在基体衬底BS上形成有源层AL，该有源层AL具有源极接触区SCR、漏极接触区DCR、以及介于源极接触区SCR和漏极接触区DCR之间的沟道区CR。
参照图5B，该方法包括在有源层AL远离基体衬底BS的一侧形成含有硅氧烷类有机材料的栅绝缘层GI的步骤。任选地，用于形成栅绝缘层GI的材料为含有硅氧烷类有机材料的光阻材料，例如，含有硅氧烷类有机材料的负性光阻材料。任选地，形成栅绝缘层GI的步骤包括在有源层AL远离基体衬底BS的一侧形成含有硅氧烷类有机材料的第一光阻层。
所述第一光阻层为负性光阻层，例如，光阻层被曝光的部分留在基体衬底上。通常，由负性光阻获得的光阻图案具有底切轮廓，例如，倒置的梯形。
然后使用掩膜板对负性光阻层进行曝光，形成负性光阻层的曝光部分和未曝光部分。再对负性光阻层进行显影以除去负性光阻层的未曝光部分。保留负性光阻层的曝光部分。然后对剩余的光阻层进行烘焙，从而得到对应于栅绝缘层GI的光阻图案。如图5B所示，根据该步骤形成的栅绝缘层GI具有大致倒梯形的形状，适合用于实施后续剥离工序以形成栅极、第一金属层和第二金属层。
参照图5C，该方法进一步包括在栅绝缘层GI和有源层AL远离基体衬底BS的一侧形成导电性材料层CML。具体地，该方法包括：在栅绝缘层GI和有源层AL远离基体衬底BS的一侧形成包含第二光阻材料的第二光阻层PR2；使用第二掩模板对第二光阻层PR2进行曝光；对曝光后的第二光阻层PR2进行显影以获得具有第一部分和第二部分的光阻图案，所述第一部分对应于所述栅绝缘层GI和有源层AL，所述第二部分位于第一部分之外；除去位于第一部分中的第二光阻材料(如图5C)。然后将导电材料沉积在第一部分和第二部分，例如，沉积至第二部分内的第二光阻层PR2、源极接触区SCR、和栅绝缘层GI远离基体衬底BS的一侧，由此形成导电性材料层CML。
参照图5D，该方法进一步包括去除位于第二部分的第二光阻层PR2和导电材料层CML，从而形成第一金属子层M1、第二金属子层M2、和栅极G。任选地，通过剥离法去除位于第二部分的第二光阻层PR2和导电材料层CML。例如，使用剥离溶剂去除位于第二部分的第二光阻层PR2和导电材料层CML。合适的剥离溶剂的示例包括但不限于N-甲基吡咯烷酮(NMP)。
参照图5E，该方法还包括在栅极G和有源层AL远离基体衬底BS的一侧形成绝缘层IN；以及形成延伸穿过所述绝缘层的源通孔V1和漏通孔V2。参照图4，该方法还包括在绝缘层IN远离基体衬底的一侧形成源极S和漏极D。形成所述源极S，使之通过源通孔V1与源极接触区SCR电连接。形成所述漏极D，使之通过漏通孔V2与漏极接触区DCR电连接。
在部分实施方案中，未从源极接触区SCR和漏极接触区DCR中除去第二光阻层PR2。其结果是，如此制得的薄膜晶体管不包括第一金属子层和第二金属子层(例如，图2中所示的薄膜晶体管)。
在部分实施方案中，栅绝缘层由包含硅氧烷类有机材料的光阻材料制成。任选地，所述栅绝缘层由硅氧烷类可固化有机材料材料(例如，紫外可固化复合材料)制成。任选地，所述栅绝缘层由硅氧烷类可固化树脂材料制成。任选地，所述栅绝缘层由硅氧烷类可光固化树脂材料制成。任选地，所述光阻材料是正性光阻材料。任选地，所述光阻材料是负性光阻材料。任选地，所述光阻材料是硅氧烷类有机材料和光阻剂的混合物。任选地，硅氧烷类有机材料本身是光阻材料。任选地，光阻材料为官能化的硅氧烷类有机材料，例如，经感光官能团共价改性的硅氧烷类有机材料。适于制造所述混合物或所述官能化硅氧烷类有机材料的合适的硅氧烷类有机材料的示例包括但不限于，倍半硅氧烷或直链聚硅氧烷化合物。倍半硅氧烷的示例包括，但不限于笼型倍半硅氧烷、部分笼型倍半硅氧烷、梯形倍半硅氧烷、和具有无规结构的倍半硅氧烷。线性聚合硅氧烷化合物的示例包括，但不限于聚硅氧烷和聚碳硅烷。
在部分实施方案中，光阻材料为硅氧烷类有机材料和正性光阻材料(如醌二叠氮和酚醛清漆树脂)的混合物。在部分实施方案中，光阻材料为经过具有正性光阻性能的感光官能团共价改性的硅氧烷类有机材料。这类官能团的示例包括但不限于，
Figure BDA0001130136140000171
在部分实施方案中，光阻材料为硅氧烷类有机材料和负性光阻材料(如SU-8和KTFR抗蚀剂)的混合物。在部分实施方案中，光阻材料为经过具有负性光阻性能的感光官能团共价改性的硅氧烷类有机材料。这类官能团的示例包括但不限于，一个或多个环氧基团以及具有一个或多个可聚合双键的官能团。曝光时，硅氧烷类有机材料通过混合物中的负性光阻材料或感光官能团交联。
各种合适的电极材料和各种合适的制造方法可以用于形成栅极、第一金属子层和第二金属子层。例如，可以通过如溅射或气相沉积或溶液涂布将电极材料沉积在衬底上；并进行构图。用于形成栅极、第一金属子层和第二金属子层的合适的电极材料的示例包括，但不限于铝、钼、铝钕(AlNd)、铜、钼铌(MoNb)以及它们的合金。
各种合适的电极材料和各种合适的制造方法可以用于形成源极和漏极。例如，可以通过如溅射或气相沉积或溶液涂布将电极材料沉积在衬底上；并进行构图。用于形成源极和漏极的合适的电极材料的示例包括，但不限于铝、钼、铝钕(AlNd)、铜、钼铌(MoNb)以及它们的合金。
各种合适的半导体材料和各种合适的制造方法可用于形成有源层。例如，可以通过等离子增强化学气相沉积(PECVD)法将半导体材料沉积在衬底上。用于形成有源层的合适的半导体材料的示例包括，但不限于金属氧化物(例如ITO、IZTO、IGTO)，无定形硅，多晶硅，等等。
各种合适的绝缘材料和各种合适的制造方法可用于形成绝缘层。例如，可以通过等离子增强化学气相沉积(PECVD)法将绝缘材料沉积在衬底上。用于形成绝缘层的合适的绝缘材料的示例包括，但不限于氧化硅(SiOy)、氮化硅(SiNy，例如Si3N4)、氮氧化硅(SiOxNy)、和聚酰亚胺。
另一方面，本发明提供了一种具有本文所述的或按照本文所述方法制成的薄膜晶体管的阵列基板。
另一方面，本发明提供了一种具有本文所述的阵列基板的显示面板。
另一方面，本发明提供了一种具有本文所述的显示面板的显示装置。合适的显示装置的示例包括，但不限于电子纸张、移动电话、平板电脑、电视、监视器、笔记本电脑、数字相册、GPS、等等。
对本发明实施方案的上述记载是出于说明和描述的目的。其并非意在穷举本发明，或者将本发明限制到精确的形式或所公开的示例性实施方案。因此，上述记载应当被视为说明性的而非限制性的。显然，许多修改和变型对本领域技术人员而言是显而易见的。选择这些实施方案并对其进行记载的目的是为了更好地解释本发明的本质及其实际应用，从而使本领域技术人员能够理解本发明的多种实施方案以及适合于特定应用或可预期的实施的多种改进。意在通过随附的权利要求书及其等同物限定本发明的范围，除非另有说明，其中的所有术语均为表示其最广泛的合理含义。因此，术语“本发明”、“该发明”或类似的表述并不一定将权利要求范围限制至具体的实施方案，对本发明示例性实施方案的参考并不意味着对本发明的限制，也不能推断有这样的限制。本发明仅受随附的权利要求书的主旨和范围的限制。此外，这些权利要求可能使用“第一”，“第二”等指代词，后面跟随名词或部件。这样的术语应当被理解为一种命名法，并且不应被解释为对由这种命名法修饰的元件的数量的限制，除非给出了具体数目。所述的任何优点和益处可能并非适用于本发明所有的实施方案。应当理解的是，在不脱离随附的权利要求书所限定的本发明范围的情况下，本领域技术人员可以对所述的实施方案加以变化。此外，发明人无意向公众奉献本发明的任何元件和组件，无论所述元件或组件是否明确地记载在随附权利要求书中。

Claims (25)

1.一种薄膜晶体管，包括：
基体衬底；
位于基体衬底上的有源层，该有源层包括沟道区、源极接触区、和漏极接触区；
位于沟道区远离基体衬底的一侧的栅绝缘层；和
位于栅绝缘层远离沟道区的一侧的栅极；
其中，所述栅绝缘层由硅氧烷类有机材料制成，所述栅绝缘层具有与所述有源层接触的第一侧以及与所述栅极接触的第二侧，所述第一侧具有沿从所述源极接触区到所述漏极接触区的方向的第一宽度；所述第二侧具有沿从所述源极接触区到漏极接触区的方向的第二宽度，所述第二宽度大于所述第一宽度。
2.根据权利要求1所述的薄膜晶体管，其中，所述源极接触区和所述沟道区之间的边界及所述漏极接触区和所述沟道区之间的边界基本上与所述栅绝缘层和栅极的边缘对齐。
3.根据权利要求1所述的薄膜晶体管，其中，所述栅极在基体衬底上的投影基本上与所述沟道区在基体衬底上的投影重叠，所述栅极在基体衬底上的投影与所述沟道区在基体衬底上的投影彼此基本上具有相同的范围。
4.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括位于远离所述基体衬底一侧的第一金属子层和第二金属子层；
第一金属子层和源极接触区在基体衬底上的投影彼此基本上具有相同的范围，以及
第二金属子层和漏极接触区在基体衬底上的投影彼此基本上具有相同的范围。
5.根据权利要求1所述的薄膜晶体管，其中，所述栅绝缘层具有第一部分，其厚度沿着从沟道区向源极接触区的第一方向逐渐变小；第二部分，其厚度沿着从沟道区向漏极接触区的第二方向逐渐变小；以及位于第一部分和第二部分之间的第三部分，其厚度基本保持不变。
6.根据权利要求5所述的薄膜晶体管，其中所述栅绝缘层具有基本上为倒梯形的形状；倒梯形形状的短底部位于栅极层邻近沟道区的一侧。
7.根据权利要求1所述的薄膜晶体管，其中所述硅氧烷类有机材料具有式I所示的结构：
Figure FDA0003156704470000021
n为正整数；X为氧或碳；且Y1和Y2各自选自由氢原子、烷基、羟基、烷氧基、芳基、丙烯酰基、缩水甘油基、乙烯基、-OR1基团、和
Figure FDA0003156704470000022
基团组成的组；其中，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。
8.根据权利要求1所述的薄膜晶体管，其中所述硅氧烷类有机材料具有式II所示的结构：
Figure FDA0003156704470000031
Y1和Y2各自选自由氢原子、烷基、羟基、烷氧基、芳基、丙烯酰基、缩水甘油基、乙烯基、-OR1基团、和
Figure FDA0003156704470000032
基团组成的组；其中，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。
9.根据权利要求1所述的薄膜晶体管，还包括位于栅极和有源层的远离基体衬底的一侧的绝缘层；延伸穿过绝缘层的源通孔和漏通孔；以及位于绝缘层远离基体衬底的一侧的源极和漏极；
其中所述源极通过源通孔与所述源极接触区电连接，以及
所述漏极通过漏通孔与所述漏极接触区电连接。
10.一种阵列基板，其包括权利要求1至9中任一项所述的薄膜晶体管。
11.一种显示面板，其包括权利要求10所述的阵列基板。
12.一种显示装置，其包括权利要求11所述的显示面板。
13.一种制造薄膜晶体管的方法，其包括：
在基体衬底上形成有源层，该有源层包括沟道区、源极接触区、和漏极接触区；
在沟道区远离基体衬底的一侧形成栅绝缘层；和
在栅绝缘层远离沟道区的一侧形成栅极；
其中，所述栅绝缘层由硅氧烷类有机材料制成，所述栅绝缘层具有与所述有源层接触的第一侧以及与所述栅极接触的第二侧，所述第一侧具有沿从所述源极接触区到所述漏极接触区的方向的第一宽度；所述第二侧具有沿从所述源极接触区到漏极接触区的方向的第二宽度，所述第二宽度大于所述第一宽度。
14.根据权利要求13所述的方法，其中形成所述有源层的步骤包括形成位于远离所述基体衬底一侧的第一金属子层和第二金属子层；
第一金属子层和源极接触区在基体衬底上的投影彼此基本上具有相同的范围，以及
第二金属子层和漏极接触区在基体衬底上的投影彼此基本上具有相同的范围。
15.根据权利要求14所述的方法，其中形成所述栅绝缘层的步骤包括在有源层远离基体衬底的一侧形成包含硅氧烷类有机材料的第一光阻层；所述第一光阻层为负性光阻层；
使用第一掩膜板对所述负性光阻层进行曝光，从而产生第一光阻层的曝光部分和非曝光部分；以及
对曝光后的第一光阻层进行显影以除去第一光阻层的未曝光部分，从而获得对应于所述栅绝缘层的图案。
16.根据权利要求15所述的方法，其中所述形成第一金属子层、第二金属子层和栅极的步骤在一个工序中进行，其包括：
在栅绝缘层和有源层远离基体衬底的一侧形成包含第二光阻材料的第二光阻层；
使用第二掩膜板对第二光阻层进行曝光；
对曝光后的第二光阻层进行显影以获得包括第一部分和第二部分的光阻图案，所述第一部分对应于栅绝缘层和有源层，第二部分位于第一部分之外；去除位于第一部分内的第二光阻材料；
在栅绝缘层、有源层和第二光阻层远离基体衬底的一侧沉积导电材料层；以及
去除位于第二部分内的第二光阻层和导电材料层，从而形成第一金属子层、第二金属子层、和栅极。
17.根据权利要求16所述的方法，其中去除位于第二部分的第二光阻层和导电材料层的步骤通过使用剥离溶剂的剥离方法进行。
18.根据权利要求13所述的方法，还包括：
在栅极和有源层远离基体衬底的一侧形成绝缘层；
形成延伸穿过所述绝缘层的源通孔和漏通孔；以及
在所述绝缘层远离基体衬底的一侧形成源极和漏极；
其中形成所述源极使之通过源通孔与所述源极接触区电连接，形成所述漏极使之通过漏通孔与所述漏极接触区电连接。
19.根据权利要求13所述的方法，其中形成所述栅极和所述有源层使得所述栅极在基体衬底上的投影与所述沟道区在基体衬底上的投影基本上重叠；以及
所述栅极在基体衬底上的投影与所述沟道区在基体衬底上的投影彼此基本上在相同的范围。
20.根据权利要求13所述的方法，其中形成所述栅绝缘层，使之具有厚度沿着从沟道区向源极接触区的第一方向逐渐变小的第一部分，厚度沿着从沟道区向漏极接触区的第二方向逐渐变小的第二部分，以及位于第一部分和第二部分之间、厚度基本保持不变第三部分。
21.根据权利要求13所述的方法，其中形成所述栅绝缘层，使之具有基本上为倒梯形的形状；并且所述倒梯形形状的短底部位于栅极层邻近沟道区的一侧。
22.根据权利要求15所述的方法，其中所述第一光阻层包含具有式I结构的硅氧烷类有机材料：
Figure FDA0003156704470000061
n为正整数；X为氧或碳；且Y1和Y2各自选自由氢原子、烷基、羟基、烷氧基、芳基、丙烯酰基、缩水甘油基、乙烯基、-OR1基团、和
Figure FDA0003156704470000062
基团组成的组；其中，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。
23.根据权利要求22所述的方法，其中所述具有式I结构的硅氧烷类有机材料经光敏官能团共价改性。
24.根据权利要求15所述的方法，其中所述第一光阻层包含具有式II结构的硅氧烷类有机材料：
Figure FDA0003156704470000063
Y1和Y2各自选自由氢原子、烷基、羟基、烷氧基、芳基、丙烯酰基、缩水甘油基、乙烯基、-OR1基团、和
Figure FDA0003156704470000071
基团组成的组；其中，R1选自由氢原子、烷基、和芳基组成的组，R2、R3和R4各自选自由氢原子、羟基、烷基、芳基、烷氧基、卤原子、丙烯酰基、缩水甘油基、乙烯基、苯基、和三烷基甲硅烷氧基组成的组。
25.根据权利要求24所述的方法，其中所述具有式II结构的硅氧烷类有机材料经光敏官能团共价改性。
CN201680001043.9A 2016-10-12 2016-10-12 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法 Active CN109075204B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/101872 WO2018068221A1 (en) 2016-10-12 2016-10-12 Thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof

Publications (2)

Publication Number Publication Date
CN109075204A CN109075204A (zh) 2018-12-21
CN109075204B true CN109075204B (zh) 2021-11-05

Family

ID=61905058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680001043.9A Active CN109075204B (zh) 2016-10-12 2016-10-12 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法

Country Status (3)

Country Link
US (1) US10468492B2 (zh)
CN (1) CN109075204B (zh)
WO (1) WO2018068221A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981478A (zh) * 2017-04-07 2017-07-25 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板
CN107170811B (zh) 2017-05-12 2019-12-31 京东方科技集团股份有限公司 一种金属氧化物薄膜晶体管结构背板及其制备方法
CN109686793A (zh) 2018-12-24 2019-04-26 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、阵列基板、显示装置
KR102666776B1 (ko) * 2019-05-10 2024-05-21 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판
WO2021134751A1 (en) * 2020-01-02 2021-07-08 Boe Technology Group Co., Ltd. Thin film transistor and fabrication method thereof, display panel and display apparatus
CN111710727A (zh) 2020-06-12 2020-09-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法以及显示面板

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1230791A (zh) * 1998-03-26 1999-10-06 中国科学院长春物理研究所 一种薄膜晶体管开关器件的制作方法
CN101013670A (zh) * 2007-01-17 2007-08-08 友达光电股份有限公司 薄膜晶体管的制造方法及液晶显示器用的下基板
JP2011176113A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp Ｍｏｓ型半導体装置およびその製造方法
CN102280488A (zh) * 2010-06-09 2011-12-14 三星移动显示器株式会社 Tft、包括tft的阵列基板及制造tft和阵列基板的方法
CN102746331A (zh) * 2012-06-07 2012-10-24 东华大学 高荧光发射的poss取代苝二酰亚胺晶体及其制备方法
JP2012209528A (ja) * 2011-03-15 2012-10-25 Kaneka Corp 有機ｔｆｔ用ゲート絶縁膜および該絶縁膜を有する有機ｔｆｔ素子
CN103050626A (zh) * 2012-12-07 2013-04-17 上海交通大学 一种溶液法电解质薄膜晶体管及其制备方法
CN103102801A (zh) * 2011-10-19 2013-05-15 三星显示有限公司 钝化层溶液组合物、薄膜晶体管阵列板及其制造方法
CN103219387A (zh) * 2012-01-19 2013-07-24 元太科技工业股份有限公司 薄膜晶体管结构及其制造方法
US8835909B2 (en) * 2008-08-04 2014-09-16 The Trustees Of Princeton University Hybrid dielectric material for thin film transistors
CN104253159A (zh) * 2014-08-19 2014-12-31 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN105304497A (zh) * 2015-09-30 2016-02-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制作方法
CN105845721A (zh) * 2016-05-20 2016-08-10 京东方科技集团股份有限公司 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107163A (ja) * 1996-09-27 1998-04-24 Hitachi Ltd 半導体集積回路装置及びその製造方法
US6287926B1 (en) * 1999-02-19 2001-09-11 Taiwan Semiconductor Manufacturing Company Self aligned channel implant, elevated S/D process by gate electrode damascene
KR100403630B1 (ko) * 2001-07-07 2003-10-30 삼성전자주식회사 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
JP5108210B2 (ja) * 2004-06-21 2012-12-26 三星電子株式会社 有機絶縁膜組成物およびこれを用いた有機絶縁膜のパターン形成方法および有機薄膜トランジスタおよびこれを含む表示素子
US20060231829A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation TFT gate dielectric with crosslinked polymer
TWI304655B (en) * 2006-04-07 2008-12-21 Innolux Display Corp Thin film transistor and method of manufacturing the same
CN101388412B (zh) * 2008-10-09 2010-11-10 北京大学 自对准栅结构纳米场效应晶体管及其制备方法
CN101958325B (zh) * 2009-07-16 2013-09-11 中芯国际集成电路制造(上海)有限公司 Sonos快闪存储器单元及其形成方法
JP5698950B2 (ja) * 2009-10-23 2015-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
CN203103309U (zh) * 2012-12-14 2013-07-31 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示器件
CN104779285B (zh) * 2014-01-09 2018-07-10 中芯国际集成电路制造(上海)有限公司 Finfet半导体器件及其制备方法
CN105047723B (zh) * 2015-09-18 2017-12-19 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN105206678A (zh) * 2015-10-29 2015-12-30 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制作方法
CN105655404B (zh) * 2015-12-31 2019-07-26 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1230791A (zh) * 1998-03-26 1999-10-06 中国科学院长春物理研究所 一种薄膜晶体管开关器件的制作方法
CN101013670A (zh) * 2007-01-17 2007-08-08 友达光电股份有限公司 薄膜晶体管的制造方法及液晶显示器用的下基板
US8835909B2 (en) * 2008-08-04 2014-09-16 The Trustees Of Princeton University Hybrid dielectric material for thin film transistors
JP2011176113A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp Ｍｏｓ型半導体装置およびその製造方法
CN102280488A (zh) * 2010-06-09 2011-12-14 三星移动显示器株式会社 Tft、包括tft的阵列基板及制造tft和阵列基板的方法
JP2012209528A (ja) * 2011-03-15 2012-10-25 Kaneka Corp 有機ｔｆｔ用ゲート絶縁膜および該絶縁膜を有する有機ｔｆｔ素子
CN103102801A (zh) * 2011-10-19 2013-05-15 三星显示有限公司 钝化层溶液组合物、薄膜晶体管阵列板及其制造方法
CN103219387A (zh) * 2012-01-19 2013-07-24 元太科技工业股份有限公司 薄膜晶体管结构及其制造方法
CN102746331A (zh) * 2012-06-07 2012-10-24 东华大学 高荧光发射的poss取代苝二酰亚胺晶体及其制备方法
CN103050626A (zh) * 2012-12-07 2013-04-17 上海交通大学 一种溶液法电解质薄膜晶体管及其制备方法
CN104253159A (zh) * 2014-08-19 2014-12-31 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN105304497A (zh) * 2015-09-30 2016-02-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制作方法
CN105845721A (zh) * 2016-05-20 2016-08-10 京东方科技集团股份有限公司 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备

Also Published As

Publication number Publication date
CN109075204A (zh) 2018-12-21
US10468492B2 (en) 2019-11-05
US20180308948A1 (en) 2018-10-25
WO2018068221A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
CN109075204B (zh) 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法
WO2013189160A1 (zh) 阵列基板及其制作方法、显示装置
CN106229347B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
CN104040693B (zh) 一种金属氧化物tft器件及制造方法
WO2016050052A1 (zh) 阵列基板及其制作方法、显示装置
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
KR101051586B1 (ko) 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법
US20120037908A1 (en) Thin film transistor, method of fabricating thin film transistor and pixel structure
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
US20170033235A1 (en) Pixel structure and method for fabricating the same
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
WO2019179128A1 (zh) 阵列基板的制造方法、阵列基板、显示面板和显示装置
US20170125607A1 (en) Self-aligned heterojunction field effect transistor
WO2018209751A1 (zh) Tft基板的制作方法
KR20130073722A (ko) 전자 장치의 배선 형성 방법
CN104795400B (zh) 阵列基板制造方法、阵列基板和显示装置
KR102103428B1 (ko) 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치
US20180111291A1 (en) Imprint mold and manufacturing method of the same
TW202113443A (zh) 半導體裝置
US8232147B2 (en) Fabricating method of a thin film transistor having a dielectric layer for inhibiting leakage current
TWI559549B (zh) 薄膜電晶體及其製作方法
US20190081179A1 (en) Thin film transistor, method for fabricating the same, array substrate, and display device
TWI469224B (zh) 有機薄膜電晶體及其製造方法
TWI511302B (zh) 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法
CN107454979B (zh) 薄膜晶体管制造方法、tft阵列基板及柔性显示屏

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant