CN105206678A - 薄膜晶体管及阵列基板的制作方法 - Google Patents

薄膜晶体管及阵列基板的制作方法 Download PDF

Info

Publication number
CN105206678A
CN105206678A CN201510718317.3A CN201510718317A CN105206678A CN 105206678 A CN105206678 A CN 105206678A CN 201510718317 A CN201510718317 A CN 201510718317A CN 105206678 A CN105206678 A CN 105206678A
Authority
CN
China
Prior art keywords
layer
dissolving layer
dissolving
area
inverted trapezoidal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510718317.3A
Other languages
English (en)
Inventor
苏同上
杜生平
刘宁
王东方
袁广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510718317.3A priority Critical patent/CN105206678A/zh
Publication of CN105206678A publication Critical patent/CN105206678A/zh
Priority to EP16845355.3A priority patent/EP3370261A4/en
Priority to PCT/CN2016/098168 priority patent/WO2017071405A1/zh
Priority to US15/512,981 priority patent/US10475906B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了薄膜晶体管及阵列基板的制作方法，属于液晶显示技术领域。所述方法包括：通过构图工艺形成薄膜晶体管的栅极、栅绝缘层和氧化物有源层；栅绝缘层位于所述栅极和所述氧化物有源层之间；在氧化物有源层上形成倒梯形的溶解层，倒梯形的溶解层溶于有机溶剂；在氧化物有源层、栅绝缘层和倒梯形的溶解层上沉积源漏层，倒梯形的溶解层的厚度大于源漏层的厚度；使用有机溶剂溶解去除倒梯形的溶解层以及其上的源漏层，形成源极和漏极。本发明通过将源漏层的除源极和漏极所在区的其它的部分沉积在倒梯形的溶解层上，有效解决了使用刻蚀工艺形成源极和漏极的过程中而导致氧化物有源层受到破坏的问题。

Description

薄膜晶体管及阵列基板的制作方法
技术领域
本发明涉及液晶显示技术领域，特别涉及薄膜晶体管及阵列基板的制作方法。
背景技术
氧化物薄膜晶体管阵列基板中包括背沟道刻蚀型TFT(Thinfilmtransistor，薄膜晶体管)阵列基板、共面型TFT阵列基板和刻蚀阻挡型TFT阵列基板等，其中，背沟道刻蚀型TFT阵列基板和共面型TFT阵列基板因其结构简单而受到了广泛的应用。
背沟道刻蚀型TFT阵列基板的结构为依次在衬底基板上沉积栅极、栅绝缘层、氧化物有源层、源极、漏极、钝化层和像素电极，形成源极和漏极时，需要先在氧化物有源层上沉积源漏层，然后通过一次构图工艺形成源极和漏极。
共面型TFT阵列基板的结构为依次在衬底基板上沉积栅极、栅绝缘层、源极、漏极、氧化物有源层、钝化层和像素电极，沉积氧化物有源层时，需要先在源极、栅绝缘层和漏极上沉积金属氧化物层，通过一次构图工艺形成氧化物有源层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
在背沟道刻蚀型TFT阵列基板形成源极和漏极的构图工艺过程中，需要将源漏层的除源极和漏极所在区的其它的部分刻蚀掉，刻蚀的过程会使用到刻蚀液或者刻蚀气体，而刻蚀液或者刻蚀气体会破坏氧化物有源层的特性，使背沟道刻蚀型TFT阵列基板的漏电流增大，降低了背沟道刻蚀型TFT阵列基板的性能。
在共面型TFT阵列基板形成氧化物有源层的构图工艺过程中，需要将金属氧化物层的除氧化物有源层所在区的其他部分刻蚀掉，采用湿法刻蚀的过程中会使用到酸性刻蚀液，酸性刻蚀液会腐蚀源极和漏极图案的金属布线，会延长信号的传输时间。
发明内容
为了解决现有技术的问题，一方面，本发明实施例提供了一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括：
通过构图工艺形成薄膜晶体管的栅极、栅绝缘层和氧化物有源层，所述栅绝缘层位于所述栅极和所述氧化物有源层之间；
在所述氧化物有源层上形成截面为倒梯形的溶解层，所述倒梯形的溶解层能溶于有机溶剂；
在所述氧化物有源层、所述栅绝缘层和所述倒梯形的溶解层上沉积源漏层，所述倒梯形的溶解层的厚度大于所述源漏层的厚度；
使用有机溶剂溶解去除所述倒梯形的溶解层并去除位于所述倒梯形的溶解层上的所述源漏层，形成源极和漏极。
可选地，沉积在所述倒梯形的溶解层之上的所述源漏层与沉积在所述倒梯形的溶解层之外的所述源漏层断开。
可选地，所述在所述氧化物有源层上形成倒梯形的溶解层包括：
在所述氧化物有源层上形成溶解层；
对所述溶解层上的第一区域内的溶解层进行掩膜曝光，使所述第一区域内的溶解层的溶解材料产生酸性物质，所述酸性物质用于增强交联反应，所述第一区域位于所述氧化物有源层上；
对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第一区域以外的其他区域的溶解层去除以及将所述第一区域内的溶解层变换成倒梯形的溶解层。
可选地，在所述掩膜曝光的过程中，
所述第一区域内的溶解层离所述氧化物有源层越远的部分受到的掩膜曝光的强度越强，使得所述第一区域内的溶解层离所述氧化物有源层越远的部分产生的酸性物质越多。
可选地，所述对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第一区域以外的其他区域的溶解层去除以及将所述第一区域内的溶解层变换成倒梯形的溶解层，包括：
对所述薄膜晶体管进行反转烘干，在反转烘干过程中所述溶解层内的溶解材料发生交联反应，且所述第一区域内的溶解层在所述酸性物质的作用下发生交联反应的强度强于所述其他区域内的溶解层，且在反转烘干后所述第一区域内的溶解层的溶解材料的分子密度和硬度都高于所述其他区域的溶解层；
对反转烘干后的所述薄膜晶体管进行泛曝光，在泛曝光的过程中所述其它区域内的溶解层的溶解材料的分子链断开；
对泛曝光后的所述溶解层进行显影处理，使所述其他区域的溶解层溶于显影液内以及使所述第一区域内的溶解层变成倒梯形的溶解层。
可选地，在所述反转烘干过程中，在所述第一区域内的溶解层中的酸性物质作用下，所述第一区域内的溶解层离所述氧化物有源层越远的部分发生的交联反应的强度越强，使所述第一区域内的溶解层离所述氧化物有源层越远的部分的溶解材料的分子密度和硬度越高；
在所述泛曝光的过程中，所述第一区域内的分子密度和硬度越低的溶解材料中的分子越容易发生分子链断开，使所述第一区域内的溶解层离所述氧化物有源层越远的溶解材料发生分子链断开的分子越少；
在所述显影的过程中，所述第一区域内的发生分子链断开越少的溶解材料越难溶解于显影液，使所述第一区域内的溶解层离所述氧化物有源层越远的溶解材料越难溶于所述显影液。
可选地，所述对所述溶解层上的第一区域内的溶解层进行掩膜曝光之前还包括：
对所述溶解层进行前烘，所述前烘去除所述溶解层中的溶剂。
另一方面，本发明实施例提供了一种阵列基板的制作方法，该阵列基板的制造方法包括：
在衬底基板上形成栅极及栅线、栅绝缘层和氧化物有源层，所述栅绝缘层位于所述栅极和所述氧化物有源层之间；
在所述氧化物有源层上形成截面为倒梯形的溶解层，所述倒梯形的溶解层能溶于有机溶剂；
在所述氧化物有源层、所述栅绝缘层和所述倒梯形的溶解层上沉积源漏层，所述倒梯形的溶解层的厚度大于所述源漏层的厚度，使用有机溶剂溶解去除所述倒梯形的溶解层并去除位于所述倒梯形的溶解层上的所述源漏层，形成源极及数据线和漏极；
在所述源极、所述氧化物有源层和所述漏极上形成钝化层；
在所述钝化层上形成像素电极。
可选地，所述在所述氧化物有源层上形成倒梯形的溶解层包括：
在所述氧化物有源层上形成溶解层；
对所述溶解层上的第一区域内的溶解层进行掩膜曝光，使所述第一区域内的溶解层的溶解材料产生酸性物质，所述酸性物质用于增强交联反应，所述第一区域位于所述氧化物有源层上；
对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第一区域以外的其他区域的溶解层去除以及将所述第一区域内的溶解层变换成倒梯形的溶解层。
另一方面，本发明实施例提供了一种显示面板，所述显示面板包括所述阵列基板的制作方法形成的阵列基板。
另一方面，本发明实施例提供了一种显示装置，所述显示装置包括所述显示面板。
本发明实施例提供的技术方案带来的有益效果是：
通过在薄膜晶体管的氧化物有源层上形成倒梯形的溶解层，将源漏层的除源极和漏极所在区的其它的部分沉积在倒梯形的溶解层上，倒梯形的溶解层的厚度大于源漏层的厚度，再使用有机溶剂将倒梯形的溶解层及其上的源漏层去除，从而形成源极和漏极，有效解决了使用刻蚀工艺形成源极和漏极的过程中干刻气体或者刻蚀液破坏氧化物有源层的问题。
为了解决现有技术的问题，另一方面，本发明实施例提供了一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括：
通过构图工艺形成薄膜晶体管的栅极、栅绝缘层、源极和漏极，所述源极和所述漏极位于同一层，所述栅绝缘层位于所述源极、所述漏极和所述栅极之间；
在所述源极和所述漏极上形成截面为倒梯形的溶解层，所述倒梯形的溶解层能溶于有机溶剂；
在所述源极、所述漏极、所述栅绝缘层和所述倒梯形的溶解层上沉积金属氧化物有源层，所述倒梯形的溶解层的厚度大于所述金属氧化物有源层的厚度；
使用有机溶剂溶解去除所述倒梯形的溶解层并去除位于所述倒梯形的溶解层上的所述金属氧化物有源层，形成氧化物有源层。
可选地，沉积在所述倒梯形的溶解层之上的所述金属氧化物有源层与沉积在所述倒梯形的溶解层之外的所述金属氧化物层断开。
可选地，所述在所述源极和所述漏极上形成倒梯形的溶解层包括：
在所述源极和所述漏极上形成溶解层；
对所述溶解层上的第二区域和第三区域内的溶解层进行掩膜曝光，使所述第二区域和第三区域内的溶解层的溶解材料产生酸性物质，所述酸性物质用于增强交联反应，所述第二区域位于所述源极上，所述第三区域位于所述漏极上；
对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第二区域和所述第三区域以外的其他区域的溶解层去除以及将所述第二区域和所述第三区域内的溶解层变换成倒梯形的溶解层。
可选地，在所述掩膜曝光的过程中，所述第二区域内的溶解层离所述源极越远的部分受到的掩膜曝光的强度越强，使得所述第二区域内的溶解层离所述源极越远的部分产生的酸性物质越多；
所述第三区域内的溶解层离所述漏极越远的部分受到的掩膜曝光的强度越强，使得所述第三区域内的溶解层离所述漏极越远的部分产生的酸性物质越多。
可选地，所述对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第二区域和所述第三区域以外的其他区域的溶解层去除以及将所述第二区域和所述第三区域内的溶解层变换成倒梯形的溶解层，包括：
对所述薄膜晶体管进行反转烘干，在反转烘干过程中所述溶解层内的溶解材料发生交联反应，且所述第二区域和所述第三区域内的溶解层在所述酸性物质的作用下发生交联反应的强度强于所述其他区域内的溶解层，且在反转烘干后所述第二区域和所述第三区域内的溶解层的溶解材料的分子密度和硬度都高于所述其他区域的溶解层；
对反转烘干后的所述薄膜晶体管进行泛曝光，在泛曝光的过程中所述其它区域内的溶解层的溶解材料的分子链断开；
对泛曝光后的所述溶解层进行显影处理，使所述其他区域的溶解层溶于显影液内以及使所述第二区域和所述第三区域内的溶解层变成倒梯形的溶解层。
可选地，在所述反转烘干过程中，在所述第二区域内和所述第三区域内的溶解层中的酸性物质作用下，所述第二区域内的溶解层离所述源极越远的部分发生的交联反应的强度越强，使所述第二区域内的溶解层离所述源极越远的部分的溶解材料的分子密度和硬度越高，所述第三区域内的溶解层离所述漏极越远的部分发生的交联反应的强度越强，使所述第三区域内的溶解层离所述漏极越远的部分的溶解材料的分子密度和硬度越高；
在所述泛曝光的过程中，所述第二区域内和所述第三区域内的分子密度和硬度越低的溶解材料中的分子越容易发生分子链断开，使所述第二区域内的溶解层离所述源极越远的和所述第三区域内的溶解层离所述漏极越远的溶解材料发生分子链断开的分子越少；
在所述显影的过程中，所述第二区域内和所述第三区域内的发生分子链断开越少的溶解材料越难溶于显影液，使所述第二区域内的溶解层离所述源极越远的和所述第三区域内的溶解层离所述漏极越远的溶解材料越难溶于所述显影液。
可选地，所述对所述溶解层上的第二区域和第三区域内的溶解层进行掩膜曝光之前还包括：
对所述溶解层进行前烘，所述前烘去除所述溶解层中的溶剂。
另一方面，本发明实施例提供了一种阵列基板的制作方法，该阵列基板的制作方法包括：
在衬底基板上形成栅极及栅线、栅绝缘层、源极及数据线和漏极，所述源极和所述漏极位于同一层，所述栅绝缘层位于所述源极、所述漏极和所述栅极之间；
在所述源极和所述漏极上形成截面为倒梯形的溶解层，所述倒梯形的溶解层能溶于有机溶剂；
在所述源极、所述漏极、所述栅绝缘层和所述倒梯形的溶解层上沉积金属氧化物有源层，所述倒梯形的溶解层的厚度大于所述金属氧化物有源层的厚度；
使用有机溶剂溶解去除所述倒梯形的溶解层并去除位于所述倒梯形的溶解层上的所述金属氧化物有源层，形成氧化物有源层；
在所述源极、所述氧化物有源层和所述漏极上形成钝化层；
在所述钝化层上形成像素电极。
可选地，在所述源极和所述漏极上形成倒梯形的溶解层包括：
在所述源极和所述漏极上形成溶解层；
对所述溶解层上的第二区域和第三区域内的溶解层进行掩膜曝光，使所述第二区域和第三区域内的溶解层的溶解材料产生酸性物质，所述酸性物质用于增强交联反应，所述第二区域位于所述源极上，所述第三区域位于所述漏极上；
对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第二区域和所述第三区域以外的其他区域的溶解层去除以及将所述第二区域和所述第三区域内的溶解层变换成倒梯形的溶解层。
另一方面，本发明实施例提供了一种显示面板，所述显示面板包括所述阵列基板的制造方法形成的阵列基板。
另一方面，本发明实施例提供了一种显示装置，所述显示装置包括所述显示面板。
本发明实施例提供的技术方案带来的有益效果是：
通过在薄膜晶体管的源极和漏极上形成倒梯形的溶解层，将金属氧化物有源层的除氧化物有源层所在区的其它的部分沉积在倒梯形的溶解层上，倒梯形的溶解层的厚度大于金属氧化物有源层的厚度，再使用有机溶剂将倒梯形的溶解层及其上的金属氧化物有源层去除，从而形成氧化物有源层，有效解决了使用湿法刻蚀工艺形成氧化物有源层的时酸性刻蚀液腐蚀源极和漏极金属布线的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的制作薄膜晶体管的方法流程图；
图2-图5是本发明实施例一提供的薄膜晶体管的制作方法示意图；
图6是本发明实施例二提供的形成倒梯形的溶解层的方法流程图；
图7-图8是本发明实施例二提供的形成倒梯形的溶解层的制作方法示意图；
图9是本发明实施例二提供的形成倒梯形的溶解层的方法流程图；
图10是本发明实施例三提供的制作阵列基板的方法流程图；
图11是本发明实施例三提供的阵列基板的结构示意图；
图12-图13是本发明实施例三提供的阵列基板的制作方法示意图；
图14-图18是本发明实施例三提供的形成不同数量的倒梯形的溶解层时阵列基板的制作方法示意图；
图19是本发明实施例四提供的制作薄膜晶体管的方法流程图；
图20-图23是本发明实施例四提供的薄膜晶体管的制作方法示意图；
图24是本发明实施例五提供的形成倒梯形的溶解层的方法流程图；
图25-图26是本发明实施例五提供的形成倒梯形的溶解层的制作方法示意图；
图27是本发明实施例五提供的形成倒梯形的溶解层的方法流程图；
图28是本发明实施例六提供的制作阵列基板的方法流程图；
图29-图30是本发明实施例六提供的阵列基板的制作方法示意图。
其中，
1栅极，2栅绝缘层，3氧化物有源层，4源漏层，5源极，
6漏极，7溶解层，8衬底基板，9钝化层，10公共电极，
11金属氧化物层，
A倒梯形的溶解层，B第一区域，C栅线，D数据线，
E第二区域，F第三区域。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
如图1所示，本发明实施例提供了一种薄膜晶体管的制作方法，包括：
步骤101：通过构图工艺形成薄膜晶体管的栅极1、栅绝缘层2和氧化物有源层3，栅绝缘层2位于栅极1和氧化物有源层3之间；
如图2所示，通过构图工艺形成栅极1，在栅极1上沉积栅绝缘层2，通过构图工艺在栅绝缘层2上形成氧化物有源层3。
步骤102：如图3所示，在氧化物有源层3上形成截面为倒梯形的溶解层A，倒梯形的溶解层A能溶于有机溶剂；
可选地，有机溶剂为丙酮或者氯苯。
步骤103：在氧化物有源层3、栅绝缘层2和倒梯形的溶解层A上沉积源漏层4，倒梯形的溶解层A的厚度大于源漏层4的厚度；
如图4所示，倒梯形的溶解层A的厚度大于源漏层4的厚度，所以沉积在倒梯形的溶解层A上的源漏层4与沉积在除倒梯形的溶解层A以外的其它部分的源漏层4不会互相接触。
可选地，倒梯形的溶解层A的厚度与源漏层4的厚度差大于或等于2微米。
步骤104：使用有机溶剂溶解去除倒梯形的溶解层A并去除位于倒梯形的溶解层A上的源漏层4，形成源极5和漏极6。
如图5所示，使用有机溶剂溶解去除倒梯形的溶解层A，沉积在倒梯形的溶解层A上的源漏层4随着倒梯形的溶解层A从氧化物有源层3上分开，形成源极5和漏极6。
在本发明的实施例中，通过在薄膜晶体管的氧化物有源层3上形成倒梯形的溶解层A，将源漏层4的除源极5和漏极6所在区的其它的部分沉积在倒梯形的溶解层A上，倒梯形的溶解层A的厚度大于源漏层4的厚度，再使用有机溶剂将倒梯形的溶解层A及其上的源漏层4去除，从而形成源极5和漏极6，有效解决了使用刻蚀工艺形成源极5和漏极6的过程中干刻气体或者刻蚀液破坏氧化物有源层3的问题。
实施例二
如图6所示，本发明实施例提供了一种在氧化物有源层3上形成倒梯形的溶解层A的方法，包括：
步骤201：在氧化物有源层3上沉积溶解层7，溶解层7的厚度大于源漏层4的厚度；
具体地，如图7所示，在氧化物有源层3上沉积一层溶解层7，该溶解层7溶于有机溶剂。
步骤202：如图8所示，对溶解层7上的第一区域B内的溶解层7进行掩膜曝光，使第一区域B内的溶解层7的溶解材料产生酸性物质，酸性物质用于增强交联反应，第一区域B位于氧化物有源层3上；
如图8所示，第一区域B位于氧化物有源层3上，对第一区域B内的溶解层7进行掩膜曝光，若溶解层7的材料选择光刻胶，则对光刻胶的第一区域B进行掩膜曝光后第一区域B内对应的光刻胶会产生羧酸，羧酸可以增强交联反应，由于掩膜曝光过程中第一区域B内的光刻胶离氧化物有源层3越远的部分受到的掩膜曝光的强度越强，使得第一区域B内的光刻胶离氧化物有源层3越远的部分产生的羧酸越多，所以第一区域B的上表面部分的光刻胶产生的羧酸最多，第一区域B内的与氧化物有源层3接触的光刻胶产生的羧酸最少。
可选地，掩膜曝光的时间大于或等于5s且小于或等于6s。
可选地，掩膜曝光的光强大于或等于30mJ/cm2且小于或等于60mJ/cm2。
合理的控制掩膜曝光的光强和时间可以使第一区域B内的光刻胶得到适当的曝光，产生适量的羧酸。
步骤203：对溶解层7进行反转烘干。
具体地，将薄膜晶体管进行反转，然后对反转后的薄膜晶体管的光刻胶进行烘干，在反转烘干过程中光刻胶内的溶解材料发生交联反应，且第一区域B内的光刻胶在羧酸的作用下发生交联反应的强度强于溶解层7的其他区域内的光刻胶，且在反转烘干后第一区域B内的光刻胶的溶解材料的分子密度和硬度都高于其他区域的光刻胶，由于第一区域B内的光刻胶离氧化物有源层3越远的部分产生的羧酸越多，所以第一区域B内的光刻胶离氧化物有源层3越远的部分产生的交联反应越强，导致第一区域B内的光刻胶离氧化物有源层3越远的部分的分子密度和硬度越高。所以第一区域B的上表面部分的光刻胶的分子密度和硬度最高，第一区域B内的与氧化物有源层3接触的光刻胶的分子密度和硬度最低。
可选地，反转烘干的时间大于或等于10min且小于或等于12min。
可选地，反转烘干的温度大于或等于80℃且小于或等于100℃。
将反转烘干的温度和时间控制在合理的范围内，可使光刻胶充分的发生交联反应。
步骤204：对反转烘干后的溶解层7进行泛曝光，在泛曝光的过程中除第一区域B外的其它区域内的溶解层7的溶解材料的分子链断开；
对反转烘干后的薄膜晶体管的光刻胶进行泛曝光，由于第一区域B内的光刻胶在羧酸的作用下发生交联反应的强度强于溶解层7的其他区域的光刻胶，在反转烘干后第一区域B内的光刻胶的溶解材料的分子密度和硬度都高于溶解层7的其他区域的光刻胶，所以泛曝光过程会使光刻胶除第一区域B外的其他区域的光刻胶的溶解材料的分子链断开，同时第一区域B内的光刻胶的溶解材料的分子密度和硬度较低的部分分子链断开，使第一区域B内的光刻胶离氧化物有源层3越远的溶解材料发生分子链断开的分子越少。
可选地，泛曝光的时间为大于或等于5s且小于或等于6s。
可选地，泛曝光的光强大于或等于30mJ/cm2且小于或等于60mJ/cm2。
将泛曝光的光强和时间控制在合理的范围内，使光刻胶得到充分的曝光，为下一步显影形成倒梯形的溶解层A做准备。
步骤205：对泛曝光后的溶解层7进行显影处理，使其他区域的溶解层7溶于显影液内以及使第一区域B内的溶解层7变成倒梯形的溶解层A。
对泛曝光后的光刻胶进行显影处理，在泛曝光过程后，除第一区域B外的其他区域的光刻胶的溶解材料的分子链断开，所以第一区域B外的其他区域的光刻胶溶于显影液，由于第一区域B内的光刻胶离氧化物有源层3越远的部分密度和硬度越高，所以第一区域B内的光刻胶离氧化物有源层3越远的部分越难溶于显影液，使第一区域B的上表面部分的光刻胶溶于显影液的速度最慢，第一区域B内与氧化物有源层3接触的光刻胶溶于显影液的速度最快，最终第一区域B内的光刻胶会呈现倒梯形的形状，如图3所示；
可选地，显影的时间大于或等于60s且小于或等于90s。
将显影的时间控制在合理的范围内，可使第一区域B以外的其它区域的光刻胶溶解，并使第一区域B内的光刻胶的截面形成倒梯形。
可选地，如图9所示，对溶解层7的第一区域B进行掩膜曝光之前还包括：
对溶解层7进行前烘，前烘去除溶解层7中的溶剂。
若选择光刻胶作为溶解层7，前烘过程中可以使胶膜里的溶剂挥发出来，使光刻胶的特性固定，增加光刻胶的粘附性。
可选地，前烘的时间大于或等于10min且小于或等于12min。
可选地，前烘的温度大于或等于80℃且小于或等于100℃。
合理的控制前烘的温度和时间，使光刻胶里的溶剂得到充分的挥发。
在本发明的实施例中，在薄膜晶体管的氧化物有源层3上沉积溶解层7，通过对溶解层7进行掩膜曝光工艺、反转烘干工艺、泛曝光工艺和显影工艺处理，使得溶解层7形成倒梯形的形状，将源漏层4的除源极5和漏极6所在区的其它的部分沉积在倒梯形的溶解层A上，溶解层7的厚度大于源漏层4的厚度，再使用有机溶剂将倒梯形的溶解层A及其上的源漏层4去除，从而形成源极5和漏极6，有效解决了使用刻蚀工艺形成源极5和漏极6时干刻气体或者刻蚀液破坏氧化物有源层3的问题。
实施例三
如图10所示，本发明实施例提供了一种阵列基板的制作方法，包括：
步骤301：如图11所示，且参见图2，在衬底基板8上形成栅极1及栅线C、栅绝缘层2和氧化物有源层3，栅绝缘层2位于栅极1和氧化物有源层3之间；
具体地，如图11所示，且参见图2，在衬底基板8上沉积栅极层，通过一次构图工艺形成栅极1及栅线C，在栅极1上沉积栅绝缘层2，在栅绝缘层2上通过一次构图工艺形成氧化物有源层3，栅绝缘层2位于栅极1和氧化物有源层3之间。
步骤302：在氧化物有源层3上形成倒梯形的溶解层A，倒梯形的溶解层A溶于有机溶剂；
具体地，如图7所示，首先，在氧化物有源层3上沉积溶解层7；
之后，如图8所示，对溶解层7上的第一区域B的溶解层7进行掩膜曝光，使第一区域B的溶解层7的溶解材料产生酸性物质，酸性物质用于增强交联反应，第一区域B位于氧化物有源层3上；
之后，对溶解层7进行反转烘干、泛曝光和显影处理，以将除第一区域B以外的其他区域的溶解层7去除以及将第一区域B内的溶解层7变换成倒梯形的溶解层A，如图3所示。
步骤303：在氧化物有源层3、栅绝缘层2和倒梯形的溶解层A上沉积源漏层4，倒梯形的溶解层A的厚度大于源漏层4的厚度，使用有机溶剂溶解去除倒梯形的溶解层A以及其上的源漏层4，形成源极5及数据线D和漏极6；
如图4所示，沉积源漏层4，除源极5和漏极6以外的其它源漏层4沉积在倒梯形的溶解层A上，使用有机溶剂去除倒梯形的溶解层A以及其上的源漏层4，形成源极5及数据线D和漏极6，如图5所示，且参见图11；
可选地，倒梯形的溶解层A的厚度与源漏层4的厚度差大于或者等于2微米。
步骤304：在源极5、氧化物有源层3和漏极6上形成钝化层9；
如图12所示，在源极5、氧化物有源层3和漏极6上形成钝化层9；
步骤305：在钝化层9上形成像素电极10。
如图13所示，在钝化层9上沉积像素电极层，通过一次构图工艺形成像素电极10。
可选地，如图14所示，在形成倒梯形的溶解层A的过程中，可以将溶解层7形成多个倒梯形的溶解层A；
如图15所示，在氧化物有源层3、栅绝缘层2和倒梯形的溶解层A上沉积源漏层4；
如图16所示，使用有机溶剂溶解去除倒梯形的溶解层A以及其上的源漏层4，形成源极5和漏极6，去除多余的源漏层4，如图17所示；
如图18所示，沉积钝化层9，在钝化层上沉积像素电极层，形成像素电极10。本发明像素电极可以为液晶像素电极、公共电极、OLED背板中的阳极或阴极中的任意一种，在此不做限定。
在本发明的实施例中，在阵列基板的氧化物有源层3上沉积溶解层7，通过对溶解层7进行掩膜曝光工艺、反转烘干工艺、泛曝光工艺和显影工艺处理，使得溶解层7形成倒梯形的形状，将源漏层4的除源极5和漏极6所在区的其它的部分沉积在倒梯形的溶解层A上，溶解层7的厚度大于源漏层4的厚度，再使用有机溶剂将倒梯形的溶解层A及其上的源漏层4去除，从而形成源极5和漏极6，有效解决了使用刻蚀工艺形成源极5和漏极6时干刻气体或者刻蚀液破坏氧化物有源层3的问题。
实施例四
本发明实施例提供了一种显示面板，该显示面板包括使用实施例三中的方法形成的阵列基板。
在本发明的实施例中，在阵列基板的氧化物有源层3上沉积溶解层7，通过对溶解层7进行掩膜曝光工艺、反转烘干工艺、泛曝光工艺和显影工艺处理，使得溶解层7形成倒梯形的形状，将源漏层4的除源极5和漏极6所在区的其它的部分沉积在倒梯形的溶解层A上，溶解层7的厚度大于源漏层4的厚度，再使用有机溶剂将倒梯形的溶解层A及其上的源漏层4去除，从而形成源极5和漏极6，有效解决了使用刻蚀工艺形成源极5和漏极6时干刻气体或者刻蚀液破坏氧化物有源层3的问题。
实施例五
本发明实施例提供了一种显示装置，该显示装置包括实施例四中的显示面板。
在本发明的实施例中，在阵列基板的氧化物有源层3上沉积溶解层7，通过对溶解层7进行掩膜曝光工艺、反转烘干工艺、泛曝光工艺和显影工艺处理，使得溶解层7形成倒梯形的形状，将源漏层4的除源极5和漏极6所在区的其它的部分沉积在倒梯形的溶解层A上，溶解层7的厚度大于源漏层4的厚度，再使用有机溶剂将倒梯形的溶解层A及其上的源漏层4去除，从而形成源极5和漏极6，有效解决了使用刻蚀工艺形成源极5和漏极6时干刻气体或者刻蚀液破坏氧化物有源层3的问题。
实施例六
如图19所示，本发明实施例提供了一种薄膜晶体管的制作方法，包括：
步骤401：通过构图工艺形成薄膜晶体管的栅极1、栅绝缘层2、源极5和漏极6，源极5和漏极6位于同一层，栅绝缘层2位于源极5、漏极6和栅极1之间；
如图20所示，通过构图工艺形成栅极1，在栅极1上沉积栅绝缘层2，通过构图工艺在栅绝缘层2上形成源极5和漏极6。
步骤402：如图21所示，在源极5和漏极6上形成倒梯形的溶解层A，倒梯形的溶解层A溶于有机溶剂；
可选地，有机溶剂为丙酮或者氯苯。
步骤403：在源极5、漏极6、栅绝缘层2和倒梯形的溶解层A上沉积金属氧化物有源层11，倒梯形的溶解层A的厚度大于金属氧化物有源层11的厚度；
如图22所示，倒梯形的溶解层A的厚度大于金属氧化物有源层11的厚度，所以沉积在倒梯形的溶解层A上的金属氧化物有源层11与沉积在除倒梯形的溶解层A以外的其它部分的金属氧化物有源层11不会互相接触。
可选地，倒梯形的溶解层A的厚度与金属氧化物有源层11的厚度差大于或等于2微米。
步骤404：使用有机溶剂溶解去除倒梯形的溶解层A以及其上的金属氧化物有源层11，形成氧化物有源层3。
如图22所示，使用有机溶剂溶解去除倒梯形的溶解层A，沉积在倒梯形的溶解层A上的金属氧化物有源层11随着倒梯形的溶解层A从源极5和漏极6上分开，形成氧化物有源层3，如图23所示。
在本发明的实施例中，通过在薄膜晶体管的源极5和漏极6上形成倒梯形的溶解层A，将金属氧化物有源层11的除氧化物有源层3所在区的其它的部分沉积在倒梯形的溶解层A上，倒梯形的溶解层A的厚度大于金属氧化物层11的厚度，再使用有机溶剂将倒梯形的溶解层A及其上的金属氧化物层11去除，从而形成氧化物有源层3，有效解决了使用湿法刻蚀工艺形成氧化物有源层3时酸性刻蚀液腐蚀源极5和漏极6金属布线的问题。
实施例七
如图24所示，本发明实施例提供了一种在源极5和漏极6上形成倒梯形的溶解层A的方法，包括：
步骤501：在源极5和漏极6上沉积溶解层7，溶解层7的厚度大于金属氧化物有源层11的厚度；
具体地，如图25所示，在源极5和漏极6上沉积一层溶解层7，该溶解层7溶于有机溶剂。
步骤502：如图26所示，对溶解层7上的第二区域E和第三区域F内的溶解层7进行掩膜曝光，使第二区域E和第三区域F内的溶解层7的溶解材料产生酸性物质，酸性物质用于增强交联反应，第二区域E位于源极5上，第三区域F位于漏极6上；
如图26所示，第二区域E位于源极5上，第三区域F位于漏极6上，对第二区域E和第三区域F内的溶解层7进行掩膜曝光，若溶解层7的材料选择光刻胶，则对光刻胶的第二区域E和第三区域F进行掩膜曝光后第二区域E和第三区域F内对应的光刻胶会产生羧酸，羧酸可以增强交联反应，由于掩膜曝光过程中第二区域E内的光刻胶离源极5越远的部分受到的掩膜曝光的强度越强，所以第二区域E内的光刻胶离源极5越远的部分产生的羧酸越多，第二区域E的上表面部分的光刻胶产生的羧酸最多，第二区域E内与源极5接触的光刻胶产生的羧酸最少，第三区域F内光刻胶离漏极6越远的部分受到的掩膜曝光的强度越强，所以第三区域F内的光刻胶离漏极6越远的部分产生的羧酸越多，第三区域F的上表面部分的光刻胶产生的羧酸最多，第三区域内的与漏极6接触的光刻胶产生的羧酸最少。
可选地，掩膜曝光的时间大于或等于5s且小于或等于6s。
可选地，掩膜曝光的光强大于或等于30mJ/cm2且小于或等于60mJ/cm2。
合理的控制掩膜曝光的光强和时间可以使第二区域E和第三区域F内的光刻胶得到适当的曝光，产生适量的羧酸。
步骤503：对溶解层7进行反转烘干。
具体地，将薄膜晶体管进行反转，然后对反转后的薄膜晶体管的光刻胶进行烘干，在反转烘干过程中光刻胶内的溶解材料发生交联反应，且第二区域E和第三区域F内的光刻胶在羧酸的作用下发生交联反应的强度强于其他区域内的光刻胶，且在反转烘干后第二区域E和第三区域F内的光刻胶的溶解材料的分子密度和硬度都高于其他区域的光刻胶，由于第二区域E内的光刻胶离源极5越远的部分产生的羧酸越多，第三区域F内的光刻胶离漏极6越远的部分产生的羧酸越多，所以第二区域E内离源极5越远的部分和第三区域F内离漏极6越远的部分的光刻胶产生的交联反应越强，第二区域E内离源极5越远的部分和第三区域F内离漏极6越远的部分的光刻胶的分子密度和硬度越高，第二区域E的上表面部分的光刻胶的分子密度和硬度最高，第二区域E内与源极5接触的光刻胶的分子密度和硬度最低，第三区域F的上表面部分的光刻胶的分子密度和硬度最高，第三区域F内与漏极6接触的光刻胶的分子密度和硬度最低。
可选地，反转烘干的时间大于或等于10min且小于或等于12min。
可选地，反转烘干的温度大于或等于80℃且小于或等于100℃。
将反转烘干的温度和时间控制在合理的范围内，可使光刻胶充分的发生交联反应。
步骤504：对反转烘干后的溶解层7进行泛曝光，在泛曝光的过程中除第二区域E和第三区域F外的其它区域内的溶解层7的溶解材料的分子链断开；
对反转烘干后的薄膜晶体管的光刻胶进行泛曝光，由于第二区域E和第三区域F内的光刻胶在羧酸的作用下发生交联反应的强度强于其他区域的光刻胶，在反转烘干后第二区域E和第三区域F内的光刻胶的溶解材料的分子密度和硬度都高于其他区域的光刻胶，所以泛曝光过程会除第二区域E和第三区域F外的其他区域的光刻胶的溶解材料的分子链断开，同时第二区域E内和第三区域F内的光刻胶的溶解材料的分子密度和硬度较低的部分分子链断开，使第二区域E内的光刻胶离源极5越远的和第三区域F内的光刻胶离漏极6越远的溶解材料发生分子链断开的分子越少。
可选地，泛曝光的时间为大于或等于5s且小于或等于6s。
可选地，泛曝光的光强大于或等于30mJ/cm2且小于或等于60mJ/cm2。
将泛曝光的光强和时间控制在合理的范围内，使光刻胶得到充分的曝光，为下一步显影形成倒梯形的溶解层A做准备。
步骤505：对泛曝光后的溶解层7进行显影处理，使其他区域的溶解层7溶于显影液内以及使第二区域E和第三区域F内的溶解层7变成倒梯形的溶解层A。
对泛曝光后的光刻胶进行显影处理，在泛曝光过程后，除第二区域E和第三区域F外的其他区域的光刻胶的溶解材料的分子链断开，所以第二区域E和第三区域F外的其他区域的光刻胶溶于显影液，由于第二区域E内离源极5越远的部分和第三区域F内离漏极6越远的部分的光刻胶的密度和硬度越高，所以第二区域E内离源极5越远的部分和第三区域F内离漏极6越远的部分的光刻胶越难溶于显影液，使第二区域E的上表面部分的光刻胶溶于显影液的速度最慢，第二区域E内的与源极5接触的光刻胶溶于显影液的速度最快，第三区域F的上表面部分的光刻胶溶于显影液的速度最慢，第三区域F内的与漏极6接触的光刻胶溶于显影液的速度最快，最终第二区域E和第三区域F内的光刻胶会呈现倒梯形的形状，如图21所示；
可选地，显影的时间大于或等于60s且小于或等于90s。
将显影的时间控制在合理的范围内，可使第二区域E和第三区域F以外的其它区域的光刻胶溶解，并使第二区域E和第三区域F内的光刻胶的截面形成倒梯形。
可选地，如图27所示，对溶解层7的第二区域E和第三区域F进行掩膜曝光之前还包括：
对溶解层7进行前烘，前烘去除溶解层7中的溶剂。
若选择光刻胶作为溶解层7，前烘过程中可以使胶膜里的溶剂挥发出来，使光刻胶的特性固定，增加光刻胶的粘附性。
可选地，前烘的时间大于或等于10min且小于或等于12min。
可选地，前烘的温度大于或等于80℃且小于或等于100℃。
合理的控制前烘的温度和时间，使光刻胶里的溶剂得到充分的挥发。
在本发明的实施例中，在薄膜晶体管的源极5和漏极6上沉积溶解层7，通过对溶解层7进行掩膜曝光工艺、反转烘干工艺、泛曝光工艺和显影工艺处理，使得溶解层7形成倒梯形的形状，将金属氧化物有源层11的除氧化物有源层3所在区的其它的部分沉积在倒梯形的溶解层A上，溶解层7的厚度大于金属氧化物层11的厚度，再使用有机溶剂将倒梯形的溶解层A及其上的金属氧化物有源层11去除，从而形成氧化物有源层3，有效解决了使用湿法刻蚀工艺形成氧化物有源层3时酸性刻蚀液腐蚀源极5和漏极6金属布线的问题。
实施例八
如图28所示，本发明实施例提供了一种阵列基板的制作方法，包括：
步骤601：如图11所示，且参见图20，在衬底基板8上形成栅极1及栅线C、栅绝缘层2、源极5及数据线D和漏极6，源极5及数据线D和漏极6位于同一层，栅绝缘层2位于源极5、漏极6和栅极1之间；
具体地，如图11所示，且参见图20，在衬底基板8上沉积栅极层，通过一次构图工艺形成栅极1及栅线C，在栅极1上沉积栅绝缘层2，在栅绝缘层2上通过一次构图工艺形成源极5及数据线D和漏极6，栅绝缘层2位于源极5、漏极6和栅极1之间。
步骤602：在源极5和漏极6上形成倒梯形的溶解层A，倒梯形的溶解层A溶于有机溶剂；
具体地，如图25所示，首先，在源极5和漏极6上沉积溶解层7；
之后，如图26所示，对溶解层7上的第二区域E和第三区域F内的溶解层7进行掩膜曝光，使第二区域E和第三区域F内的溶解层7的溶解材料产生酸性物质，酸性物质用于增强交联反应，第二区域E和第三区域F内位于氧化物有源层3上；
之后，对溶解层7进行反转烘干、泛曝光和显影处理，以将除第二区域E和第三区域F以外的其他区域的溶解层7去除以及将第二区域E和第三区域F内的溶解层7变换成倒梯形的溶解层A，如图21所示。
步骤603：在源极5、漏极6、栅绝缘层2和倒梯形的溶解层A上沉积金属氧化物有源层11，倒梯形的溶解层A的厚度大于金属氧化物有源层11的厚度，使用有机溶剂溶解去除倒梯形的溶解层A以及其上的金属氧化物有源层11，形成氧化物有源层3；
如图22所示，沉积金属氧化物有源层11，除氧化物有源层3以外的其它金属氧化物有源层11沉积在倒梯形的溶解层A上，使用有机溶剂去除倒梯形的溶解层A以及其上的金属氧化物有源层11，形成氧化物有源层3，如图23所示；
可选地，倒梯形的溶解层A的厚度与金属氧化物层11的厚度差大于或者等于2微米。
步骤604：在源极5、氧化物有源层3和漏极6上形成钝化层9；
如图29所示，在源极5、氧化物有源层3和漏极6上形成钝化层9；
步骤605：在钝化层9上形成像素电极10。
如图30所示，在钝化层9上沉积像素电极层，通过一次构图工艺形成像素电极10。本发明像素电极可以为液晶像素电极、公共电极、OLED背板中的阳极或阴极中的一种，在此不做限定。
在本发明的实施例中，在阵列基板的源极5和漏极6上沉积溶解层7，通过对溶解层7进行掩膜曝光工艺、反转烘干工艺、泛曝光工艺和显影工艺处理，使得溶解层7形成倒梯形的形状，将金属氧化物有源层11的除氧化物有源层3所在区的其它的部分沉积在倒梯形的溶解层A上，溶解层7的厚度大于金属氧化物有源层11的厚度，再使用有机溶剂将倒梯形的溶解层A及其上的金属氧化物有源层11去除，从而形成氧化物有源层3，有效解决了使用湿法刻蚀工艺形成氧化物有源层3时酸性刻蚀液腐蚀源极5和漏极6金属布线的问题。
实施例九
本发明实施例提供了一种显示面板，该显示面板中包括使用实施例八中的方法形成的阵列基板。
在本发明的实施例中，在阵列基板的源极5和漏极6上沉积溶解层7，通过对溶解层7进行掩膜曝光工艺、反转烘干工艺、泛曝光工艺和显影工艺处理，使得溶解层7形成倒梯形的形状，将金属氧化物有源层11的除氧化物有源层3所在区的其它的部分沉积在倒梯形的溶解层A上，溶解层7的厚度大于金属氧化物有源层11的厚度，再使用有机溶剂将倒梯形的溶解层A及其上的金属氧化物有源层11去除，从而形成氧化物有源层3，有效解决了使用湿法刻蚀工艺形成氧化物有源层3时酸性刻蚀液腐蚀源极5和漏极6金属布线的问题。
实施例十
本发明实施例提供了一种显示装置，该显示装置包括实施例九中的显示面板。
在本发明的实施例中，在阵列基板的源极5和漏极6上沉积溶解层7，通过对溶解层7进行掩膜曝光工艺、反转烘干工艺、泛曝光工艺和显影工艺处理，使得溶解层7形成倒梯形的形状，将金属氧化物有源层11的除氧化物有源层3所在区的其它的部分沉积在倒梯形的溶解层A上，溶解层7的厚度大于金属氧化物有源层11的厚度，再使用有机溶剂将倒梯形的溶解层A及其上的金属氧化物有源层11去除，从而形成氧化物有源层3，有效解决了使用湿法刻蚀工艺形成氧化物有源层3时酸性刻蚀液腐蚀源极5和漏极6金属布线的问题。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (22)

1.一种薄膜晶体管的制作方法，其特征在于，所述方法包括：
通过构图工艺形成薄膜晶体管的栅极、栅绝缘层和氧化物有源层，所述栅绝缘层位于所述栅极和所述氧化物有源层之间；
在所述氧化物有源层上形成截面为倒梯形的溶解层，所述倒梯形的溶解层能溶于有机溶剂；
在所述氧化物有源层、所述栅绝缘层和所述倒梯形的溶解层上沉积源漏层，所述倒梯形的溶解层的厚度大于所述源漏层的厚度；
使用有机溶剂溶解去除所述倒梯形的溶解层并去除位于所述倒梯形的溶解层上的所述源漏层，形成源极和漏极。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，沉积在所述倒梯形的溶解层之上的所述源漏层与沉积在所述倒梯形的溶解层之外的所述源漏层断开。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在所述氧化物有源层上形成倒梯形的溶解层包括：
在所述氧化物有源层上形成溶解层；
对所述溶解层上的第一区域内的溶解层进行掩膜曝光，使所述第一区域内的溶解层的溶解材料产生酸性物质，所述酸性物质用于增强交联反应，所述第一区域位于所述氧化物有源层上，
对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第一区域以外的其他区域的溶解层去除以及将所述第一区域内的溶解层变换成倒梯形的溶解层。
4.根据权利要求3所述的薄膜晶体管的制作方法，其特征在于，在所述掩膜曝光的过程中，
所述第一区域内的溶解层离所述氧化物有源层越远的部分受到的掩膜曝光的强度越强，使得所述第一区域内的溶解层离所述氧化物有源层越远的部分产生的酸性物质越多。
5.根据权利要求3所述的薄膜晶体管的制作方法，其特征在于，所述对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第一区域以外的其他区域的溶解层去除以及将所述第一区域内的溶解层变换成倒梯形的溶解层，包括：
对所述薄膜晶体管进行反转烘干，在反转烘干过程中所述溶解层内的溶解材料发生交联反应，且所述第一区域内的溶解层在所述酸性物质的作用下发生所述交联反应的强度强于所述其他区域内的溶解层且在反转烘干后所述第一区域内的溶解层的溶解材料的分子密度和硬度都高于所述其他区域的溶解层；
对反转烘干后的所述薄膜晶体管进行泛曝光，在泛曝光的过程中所述其它区域内的溶解层的溶解材料的分子链断开；
对泛曝光后的所述溶解层进行显影处理，使所述其他区域的溶解层溶于显影液内以及使所述第一区域内的溶解层变成倒梯形的溶解层。
6.根据权利要求5所述的薄膜晶体管的制作方法，其特征在于，
在所述反转烘干过程中，在所述第一区域内的溶解层中的酸性物质作用下，所述第一区域内的溶解层离所述氧化物有源层越远的部分发生的交联反应的强度越强，使所述第一区域内的溶解层离所述氧化物有源层越远的部分的溶解材料的分子密度和硬度越高；
在所述泛曝光的过程中，所述第一区域内的分子密度和硬度越低的溶解材料中的分子越容易发生分子链断开，使所述第一区域内的溶解层离所述氧化物有源层越远的溶解材料发生分子链断开的分子越少；
在所述显影的过程中，所述第一区域内的发生分子链断开越少的溶解材料越难溶解于显影液，使所述第一区域内的溶解层离所述氧化物有源层越远的溶解材料越难溶于所述显影液。
7.根据权利要求3所述的薄膜晶体管的制作方法，其特征在于，所述对所述溶解层上的第一区域内的溶解层进行掩膜曝光之前还包括：
对所述溶解层进行前烘，所述前烘去除所述溶解层中的溶剂。
8.一种阵列基板的制作方法，其特征在于，所述方法包括：
在衬底基板上形成栅极及栅线、栅绝缘层和氧化物有源层，所述栅绝缘层位于所述栅极和所述氧化物有源层之间；
在所述氧化物有源层上形成截面为倒梯形的溶解层，所述倒梯形的溶解层能溶于有机溶剂；
在所述氧化物有源层、所述栅绝缘层和所述倒梯形的溶解层上沉积源漏层，所述倒梯形的溶解层的厚度大于所述源漏层的厚度，使用有机溶剂溶解去除所述倒梯形的溶解层并去除位于所述倒梯形的溶解层上的所述源漏层，形成源极及数据线和漏极；
在所述源极、所述氧化物有源层和所述漏极上形成钝化层；
在所述钝化层上形成像素电极。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述在所述氧化物有源层上形成倒梯形的溶解层包括：
在所述氧化物有源层上形成溶解层；
对所述溶解层上的第一区域内的溶解层进行掩膜曝光，使所述第一区域内的溶解层的溶解材料产生酸性物质，所述酸性物质用于增强交联反应，所述第一区域位于所述氧化物有源层上；
对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第一区域以外的其他区域的溶解层去除以及将所述第一区域内的溶解层变换成倒梯形的溶解层。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求8-9中任一项权利要求所述的方法形成的阵列基板。
11.一种显示装置，其特征在于，所述显示装置包括权利要求10所述的显示面板。
12.一种薄膜晶体管的制作方法，其特征在于，所述方法包括：
通过构图工艺形成薄膜晶体管的栅极、栅绝缘层、源极和漏极，所述源极和所述漏极位于同一层，所述栅绝缘层位于所述源极、所述漏极和所述栅极之间；
在所述源极和所述漏极上形成截面为倒梯形的溶解层，所述倒梯形的溶解层能溶于有机溶剂；
在所述源极、所述漏极、所述栅绝缘层和所述倒梯形的溶解层上沉积金属氧化物有源层，所述倒梯形的溶解层的厚度大于所述金属氧化物有源层的厚度；
使用有机溶剂溶解去除所述倒梯形的溶解层并去除位于所述倒梯形的溶解层上的所述金属氧化物有源层，形成氧化物有源层。
13.根据权利要求12所述的薄膜晶体管的制作方法，其特征在于，沉积在所述倒梯形的溶解层之上的所述金属氧化物有源层与沉积在所述倒梯形的溶解层之外的所述金属氧化物有源层断开。
14.根据权利要求12所述的薄膜晶体管的制作方法，其特征在于，所述在所述源极和所述漏极上形成倒梯形的溶解层包括：
在所述源极和所述漏极上形成溶解层；
对所述溶解层上的第二区域和第三区域内的溶解层进行掩膜曝光，使所述第二区域和第三区域内的溶解层的溶解材料产生酸性物质，所述酸性物质用于增强交联反应，所述第二区域位于所述源极上，所述第三区域位于所述漏极上；
对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第二区域和所述第三区域以外的其他区域的溶解层去除以及将所述第二区域和所述第三区域内的溶解层变换成倒梯形的溶解层。
15.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，
在所述掩膜曝光的过程中，所述第二区域内的溶解层离所述源极越远的部分受到的掩膜曝光的强度越强，使得所述第二区域内的溶解层离所述源极越远的部分产生的酸性物质越多；
所述第三区域内的溶解层离所述漏极越远的部分受到的掩膜曝光的强度越强，使得所述第三区域内的溶解层离所述漏极越远的部分产生的酸性物质越多。
16.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，所述对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第二区域和所述第三区域以外的其他区域的溶解层去除以及将所述第二区域和所述第三区域内的溶解层变换成倒梯形的溶解层，包括：
对所述薄膜晶体管进行反转烘干，在反转烘干过程中所述溶解层内的溶解材料发生交联反应，且所述第二区域和所述第三区域内的溶解层在所述酸性物质的作用下发生交联反应的强度强于所述其他区域内的溶解层，且在反转烘干后所述第二区域和所述第三区域内的溶解层的溶解材料的分子密度和硬度都高于所述其他区域的溶解层；
对反转烘干后的所述薄膜晶体管进行泛曝光，在泛曝光的过程中所述其它区域内的溶解层的溶解材料的分子链断开；
对泛曝光后的所述溶解层进行显影处理，使所述其他区域的溶解层溶于显影液内以及使所述第二区域和所述第三区域内的溶解层变成倒梯形的溶解层。
17.根据权利要求16所述的薄膜晶体管的制作方法，其特征在于，
在所述反转烘干过程中，在所述第二区域内和所述第三区域内的溶解层中的酸性物质作用下，所述第二区域内的溶解层离所述源极越远的部分发生的交联反应的强度越强，使所述第二区域内的溶解层离所述源极越远的部分的溶解材料的分子密度和硬度越高，所述第三区域内的溶解层离所述漏极越远的部分发生的交联反应的强度越强，使所述第三区域内的溶解层离所述漏极越远的部分的溶解材料的分子密度和硬度越高；
在所述泛曝光的过程中，所述第二区域内和所述第三区域内的分子密度和硬度越低的溶解材料中的分子越容易发生分子链断开，使所述第二区域内的溶解层离所述源极越远的和所述第三区域内的溶解层离所述漏极越远的溶解材料发生分子链断开的分子越少；
在所述显影的过程中，所述第二区域内和所述第三区域内的发生分子链断开越少的溶解材料越难溶于显影液，使所述第二区域内的溶解层离所述源极越远的和所述第三区域内的溶解层离所述漏极越远的溶解材料越难溶于所述显影液。
18.根据权利要求12所述的薄膜晶体管的制作方法，其特征在于，所述对所述溶解层上的第二区域和第三区域内的溶解层进行掩膜曝光之前还包括：
对所述溶解层进行前烘，所述前烘去除所述溶解层中的溶剂。
19.一种阵列基板的制作方法，其特征在于，所述方法包括：
在衬底基板上形成栅极及栅线、栅绝缘层、源极及数据线和漏极，所述源极和所述漏极位于同一层，所述栅绝缘层位于所述源极、所述漏极和所述栅极之间；
在所述源极和所述漏极上形成截面为倒梯形的倒梯形的溶解层，所述倒梯形的溶解层能溶于有机溶剂；
在所述源极、所述漏极、所述栅绝缘层和所述倒梯形的溶解层上沉积金属氧化物层，所述倒梯形的溶解层的厚度大于所述金属氧化物层的厚度；
使用有机溶剂溶解去除所述倒梯形的溶解层并去除位于所述倒梯形的溶解层上的所述金属氧化物有源层，形成氧化物有源层；
在所述源极、所述氧化物有源层和所述漏极上形成钝化层；
在所述钝化层上形成像素电极。
20.根据权利要求19所述的阵列基板的制作方法，其特征在于，在所述源极和所述漏极上形成倒梯形的溶解层包括：
在所述源极和所述漏极上沉积溶解层；
对所述溶解层上的第二区域和第三区域内的溶解层进行掩膜曝光，使所述第二区域和第三区域内的溶解层的溶解材料产生酸性物质，所述酸性物质用于增强交联反应，所述第二区域位于所述源极上，所述第三区域位于所述漏极上；
对所述溶解层进行反转烘干、泛曝光和显影处理，以将除所述第二区域和所述第三区域以外的其他区域的溶解层去除以及将所述第二区域和所述第三区域内的溶解层变换成倒梯形的溶解层。
21.一种显示面板，其特征在于，所述显示面板包括如权利要求19-20中任一项权利要求所述的方法形成的阵列基板。
22.一种显示装置，其特征在于，所述显示装置包括权利要求21所述的显示面板。
CN201510718317.3A 2015-10-29 2015-10-29 薄膜晶体管及阵列基板的制作方法 Pending CN105206678A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510718317.3A CN105206678A (zh) 2015-10-29 2015-10-29 薄膜晶体管及阵列基板的制作方法
EP16845355.3A EP3370261A4 (en) 2015-10-29 2016-09-06 METHOD FOR PRODUCING A THIN-LAYER TRANSISTOR, METHOD FOR PRODUCING AN ARRAY SUBSTRATE, DISPLAY TABLE, AND DISPLAY DEVICE
PCT/CN2016/098168 WO2017071405A1 (zh) 2015-10-29 2016-09-06 薄膜晶体管的制作方法、阵列基板的制作方法、显示面板以及显示装置
US15/512,981 US10475906B2 (en) 2015-10-29 2016-09-06 Fabrication method of thin film transistor, fabrication method of array substrate, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510718317.3A CN105206678A (zh) 2015-10-29 2015-10-29 薄膜晶体管及阵列基板的制作方法

Publications (1)

Publication Number Publication Date
CN105206678A true CN105206678A (zh) 2015-12-30

Family

ID=54954236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510718317.3A Pending CN105206678A (zh) 2015-10-29 2015-10-29 薄膜晶体管及阵列基板的制作方法

Country Status (4)

Country Link
US (1) US10475906B2 (zh)
EP (1) EP3370261A4 (zh)
CN (1) CN105206678A (zh)
WO (1) WO2017071405A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
WO2017071405A1 (zh) * 2015-10-29 2017-05-04 京东方科技集团股份有限公司 薄膜晶体管的制作方法、阵列基板的制作方法、显示面板以及显示装置
CN108155245A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN109075204A (zh) * 2016-10-12 2018-12-21 京东方科技集团股份有限公司 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法
CN113629151A (zh) * 2021-07-29 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047145A (zh) * 2006-03-30 2007-10-03 京东方科技集团股份有限公司 一种制备有源驱动tft矩阵中金属连线的方法
US20080265442A1 (en) * 2007-04-26 2008-10-30 Sony Corporation Semiconductor device, electronic device, and method of producing semiconductor device
CN101689510A (zh) * 2007-07-13 2010-03-31 索尼公司 半导体装置及其制造方法、显示装置及其制造方法
CN104319293A (zh) * 2014-11-10 2015-01-28 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737982B2 (ja) 1989-02-15 1998-04-08 富士通株式会社 薄膜トランジスタの製造方法
US5130263A (en) * 1990-04-17 1992-07-14 General Electric Company Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer
CN101013709A (zh) 2007-02-07 2007-08-08 京东方科技集团股份有限公司 一种tft阵列结构及其制作方法
JP2011100831A (ja) 2009-11-05 2011-05-19 Sony Corp 半導体装置及び半導体装置を用いた表示装置
TW201203652A (en) 2010-04-27 2012-01-16 Orthogonal Inc Method for forming an organic device
KR101339607B1 (ko) * 2010-08-18 2013-12-10 샤프 가부시키가이샤 표시장치용 기판 및 그 제조방법, 표시장치
CN104040693B (zh) 2012-12-04 2017-12-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
CN104508807A (zh) 2013-03-22 2015-04-08 深圳市柔宇科技有限公司 薄膜晶体管及其像素单元的制造方法
CN105206678A (zh) 2015-10-29 2015-12-30 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047145A (zh) * 2006-03-30 2007-10-03 京东方科技集团股份有限公司 一种制备有源驱动tft矩阵中金属连线的方法
US20080265442A1 (en) * 2007-04-26 2008-10-30 Sony Corporation Semiconductor device, electronic device, and method of producing semiconductor device
CN101689510A (zh) * 2007-07-13 2010-03-31 索尼公司 半导体装置及其制造方法、显示装置及其制造方法
CN104319293A (zh) * 2014-11-10 2015-01-28 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017071405A1 (zh) * 2015-10-29 2017-05-04 京东方科技集团股份有限公司 薄膜晶体管的制作方法、阵列基板的制作方法、显示面板以及显示装置
US10475906B2 (en) 2015-10-29 2019-11-12 Boe Technology Group Co., Ltd. Fabrication method of thin film transistor, fabrication method of array substrate, display panel, and display device
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN109075204A (zh) * 2016-10-12 2018-12-21 京东方科技集团股份有限公司 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法
CN108155245A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN113629151A (zh) * 2021-07-29 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
WO2023004869A1 (zh) * 2021-07-29 2023-02-02 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
US11990483B2 (en) 2021-07-29 2024-05-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof

Also Published As

Publication number Publication date
WO2017071405A1 (zh) 2017-05-04
US10475906B2 (en) 2019-11-12
EP3370261A1 (en) 2018-09-05
US20170301777A1 (en) 2017-10-19
EP3370261A4 (en) 2019-09-11

Similar Documents

Publication Publication Date Title
CN105206678A (zh) 薄膜晶体管及阵列基板的制作方法
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN104319293A (zh) 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN106847704B (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
JP2010211206A5 (zh)
KR101467710B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치
CN105655289A (zh) 一种阵列基板、其制作方法及显示装置
CN102723310B (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
JP6947925B2 (ja) Ｔｆｔアレイ基板の製造方法及びディスプレイ装置の製造方法
CN104882452B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN104900588A (zh) 阵列基板的制备方法
CN102509695B (zh) 制作图案化氧化物导电层的方法及蚀刻机台
CN105938302B (zh) 提高液晶显示面板外围区域剥离效率的方法
CN104103583A (zh) 阵列基板及其制作方法和显示面板
US10224349B1 (en) Method of manufacturing TFT array substrate and display device
CN105527801B (zh) 一种膜层的图案化方法、基板及其制作方法、显示装置
CN103021941B (zh) 一种制造阵列基板的方法、阵列基板及液晶显示设备
CN104217995A (zh) 阵列基板的制造方法及应用其制造的阵列基板
CN105185835A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN104576422B (zh) 半导体制造电镀治具电极接触区域形成的方法及接触区域
CN104465511A (zh) 阵列基板、显示装置以及阵列基板的制造方法
CN109671617B (zh) 一种光阻剥离方法
JPH08160457A (ja) 薄膜トランジスタ基板及びその製造方法
CN104505471A (zh) 一种高开口率掩膜板的制备方法及掩膜板
CN106783555B (zh) 一种多层膜层图案、多层膜层图案的制作方法及阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151230

RJ01 Rejection of invention patent application after publication