CN104576422B - 半导体制造电镀治具电极接触区域形成的方法及接触区域 - Google Patents

半导体制造电镀治具电极接触区域形成的方法及接触区域 Download PDF

Info

Publication number
CN104576422B
CN104576422B CN201410729670.7A CN201410729670A CN104576422B CN 104576422 B CN104576422 B CN 104576422B CN 201410729670 A CN201410729670 A CN 201410729670A CN 104576422 B CN104576422 B CN 104576422B
Authority
CN
China
Prior art keywords
edge
contact region
electrode contact
semiconductor manufacturing
electroplate jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410729670.7A
Other languages
English (en)
Other versions
CN104576422A (zh
Inventor
施建根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201410729670.7A priority Critical patent/CN104576422B/zh
Publication of CN104576422A publication Critical patent/CN104576422A/zh
Application granted granted Critical
Publication of CN104576422B publication Critical patent/CN104576422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

本发明公开了一种半导体制造电镀治具电极接触区域形成的方法及接触区域，包括以下步骤：在半导体晶圆上形成正性光阻；在形成正性光阻同时在边缘喷射有机溶剂；把正性光阻未洗掉的边缘形成弧形；曝光，边缘经过曝光形成第一图案；显影预对准；在显影预对准单元通过装置边缘曝光，在边缘形成第二图案；显影后在正性光阻上形成第三图案，同时通过显影液的冲刷把边缘第二图案洗掉形成规则的边缘。本发明还提供一种半导体制造电镀治具电极接触区域，是按照上述的方法形成的。采用本发明的方法在半导体晶圆边缘形成的无光刻胶电镀阴极金属环接触区域，不会造成电镀时设备报警，而且大大减少了电镀治具的预防性维护频次。

Description

半导体制造电镀治具电极接触区域形成的方法及接触区域
技术领域
本发明涉及半导体制造领域，具体涉及一种半导体制造电镀治具电极接触区域形成的方法及接触区域。
背景技术
在半导体晶圆级封装或凸点制造时，为了在晶圆表面形成设计凸点的金属线路或金属凸点，需要先在晶圆表面通过物理气相沉积的方法形成一层电镀所需要的金属种子层。然后在金属种子层上通过光刻图形转移方法形成有设计图案的正性光阻，而为了电镀工艺要求需要在这层正性光阻的晶圆边缘形成无光刻胶电镀阴极金属环接触区域。
一般所公知的工艺步骤如图1所示，其工艺流程的产品截面图如图2所示，其流程如下。参见图1、图2和图3，S801:首先在半导体晶圆21上通过旋转涂布的方法形成正性光阻22；S802:形成正性光阻22同时在边缘喷出大量有机溶剂：通过在晶圆边上内喷有机清洗液的方法在半导体晶圆边缘形成无光刻胶电镀阴极金属环接触区域；S803:涂布结束时把正性光租22的边缘洗掉形成锯齿边缘22a；S804:曝光，形成第一图案22b；S805:曝光后显影前对中并显影。S805:显影后在正性光阻上形成设计第二图案22c。
现有的方法在半导体晶圆边缘形成的无光刻胶电镀阴极金属环接触区域宽度范围为1.0mm到1.8mm之间，容易造成电镀时设备报警、电镀高度不一致甚至是产品报废。而且所形成的锯齿状边缘光刻胶22a容易脏污电镀治具的接触电极，增加电镀治具的预防性维护频次。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明实施例的目的是针对上述现有技术的缺陷，提供一种不会造成电镀时设备报警，且减少电镀治具的预防性维护频次的半导体制造电镀治具电极接触区域形成的方法。
为了实现上述目的，本发明采取的技术方案是：
一种半导体制造电镀治具电极接触区域形成的方法，其特征在于，包括以下步骤：
S801：在半导体晶圆上形成正性光阻；
S802：在形成正性光阻同时在边缘喷射显影液；
S803：把正性光阻未洗掉的边缘形成弧形；
S804：曝光，边缘经过曝光形成第一图案；
S805：显影预对准；
S806：在显影预对准单元通过装置边缘曝光，在边缘形成第二图案；
S807：显影后在正性光阻上形成第三图案，同时通过显影液的冲刷把边缘第二图案洗掉形成规则的边缘。
本发明还提供一种半导体制造电镀治具电极接触区域，是按照上述的方法形成的。
与现有技术相比，本发明的有益效果是：
采用本发明的方法在半导体晶圆边缘形成的无光刻胶电镀阴极金属环接触区域宽度范围为1.2mm到1.6mm之间，不会造成电镀时设备报警、电镀高度不一致甚至是产品报废情况，所形成的电镀高度共面性为正负7％。而且所形成的光滑垂直截面边缘光刻胶不会脏污电镀治具的接触电极，大大减少了电镀治具的预防性维护频次。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的半导体制造电镀治具电极接触区域形成的工 艺流程图；
图2为现有技术提供的形成锯齿状晶圆光阻边缘的产品截面示意图；
图3为现有技术提供的半导体制造电镀治具电极接触区域的结构示意图；
图4为本发明实施例提供的半导体制造电镀治具电极接触区域形成的工艺流程图；
图5为本发明实施例提供的形成规则晶圆光阻边缘的产品截面示意图；
图6为本发明实施例提供的半导体制造电镀治具电极接触区域的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图4、图5和图6，本发明提供一种半导体制造电镀治具电极接触区域形成的方法，包括以下步骤：
S801：在半导体晶圆21上形成正性光阻32；
优选地，在半导体晶圆21上形成正性光阻32的方法为旋转涂布的方法，即在半导体晶圆上通过旋转涂布的方法形成正性光阻32；
S802：在形成正性光阻32同时在边缘喷射有机溶剂；所述有机溶剂为丙二醇甲醚和丙二醇甲醚醋酸酯的混合物。
其中，丙二醇甲醚为混合物重量的60％～90％，所述丙二醇甲醚醋酸酯为混合物重量的10％～40％。本实施例优选的，丙二醇甲醚为混合物重量的75％，所述丙二醇甲醚醋酸酯为混合物重量的25％。
在形成正性光阻32同时在边缘喷射少量有机溶剂进行洗边，所述有机溶剂的喷射量为每分钟50毫升到70毫升之间。优选为每分钟喷射60毫升。
S803：把正性光阻32未洗掉的边缘形成弧形32a；
涂布结束时把正性光阻32的边缘未洗掉形成弧形32a；
S804：曝光；
第一紫外光612a透过挡板611上的孔得到第一透过紫外光612b进行曝光后得到第一图案32b；
S805：显影预对准；
在显影前需要预对准；
S806：在显影预对准单元通过装置边缘曝光，在边缘形成第二图案；
在显影预对准后，在显影预对准单元通过装置边缘曝光形成第二图案32e；装置包括挡块715d，第二紫外光715c穿过挡块715d的空隙得到第一透过紫外光715e进行曝光，在边缘形成第二图案32e，在曝光的同时半导体晶原21旋转360度最终形成环状的第二图案32e。
S807：显影后在正性光阻上形成第三图案，同时把边缘第二图案洗掉形成规则的边缘。
显影后在正性光阻32上形成第三图案32g，同时把边缘第二图案32e用质量百分比浓度为百分之二到百分之三的四甲基氢氧化铵水溶液溶解形成规则的边缘32f。
采用本发明的方法形成的半导体制造电镀治具电极接触区域宽度范围为1.2mm到1.6mm之间，不会造成电镀时设备报警、电镀高度不一致甚至是产品报废情况，所形成的边缘32f，其为光滑垂直截面边缘光刻胶，不会脏污电镀治具的接触电极，大大减少了电镀治具的预防性维护频次。
本发明还提供一种半导体制造电镀治具电极接触区域，是按照上述的方法形成的。
本发明的半导体制造电镀治具电极接触区域的宽度为1.2-1.6mm。
本发明适用于形成半导体晶圆级封装或凸点制造显影时在半导体晶圆边缘形成无光刻胶电镀阴极金属环接触区域。
最后应说明的是：以上实施例仅用以说明本发明的技术方案， 而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种半导体制造电镀治具电极接触区域形成的方法，其特征在于，包括以下步骤：
S801：在半导体晶圆上形成正性光阻；
S802：在形成正性光阻同时在边缘喷射有机溶剂；
S803：把正性光阻未洗掉的边缘形成弧形；
S804：曝光，边缘经过曝光形成第一图案；
S805：显影预对准；
S806：在显影预对准单元通过装置边缘曝光，在边缘形成第二图案；
S807：显影后在正性光阻上形成第三图案，同时通过显影液的冲刷把边缘第二图案洗掉形成规则的边缘；
所述有机溶剂的喷射量为每分钟50-70毫升。
2.根据权利要求1所述的半导体制造电镀治具电极接触区域形成的方法，其特征在于，所述S801中：在半导体晶圆上形成正性光阻的方法为旋转涂布的方法。
3.根据权利要求1所述的半导体制造电镀治具电极接触区域形成的方法，其特征在于，所述有机溶剂为丙二醇甲醚和丙二醇甲醚醋酸酯的混合物。
4.根据权利要求3所述的半导体制造电镀治具电极接触区域形成的方法，其特征在于，所述丙二醇甲醚为混合物重量的60％～90％，所述丙二醇甲醚醋酸酯为混合物重量的10％～40％。
5.根据权利要求1所述的半导体制造电镀治具电极接触区域形成的方法，其特征在于，所述显影液的喷射量为每分钟250-550毫升。
6.根据权利要求5所述的半导体制造电镀治具电极接触区域形成的方法，其特征在于，所述显影液为质量百分比浓度为百分之二到百分之三的四甲基氢氧化铵水溶液。
7.一种半导体制造电镀治具电极接触区域，其特征在于，是按照权利要求1-6任一项所述的方法形成的。
8.根据权利要求7所述的半导体制造电镀治具电极接触区域，其特征在于，所述半导体制造电镀治具电极接触区域的宽度为1.2-1.6mm。
CN201410729670.7A 2014-12-03 2014-12-03 半导体制造电镀治具电极接触区域形成的方法及接触区域 Active CN104576422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410729670.7A CN104576422B (zh) 2014-12-03 2014-12-03 半导体制造电镀治具电极接触区域形成的方法及接触区域

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410729670.7A CN104576422B (zh) 2014-12-03 2014-12-03 半导体制造电镀治具电极接触区域形成的方法及接触区域

Publications (2)

Publication Number Publication Date
CN104576422A CN104576422A (zh) 2015-04-29
CN104576422B true CN104576422B (zh) 2017-08-11

Family

ID=53092176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410729670.7A Active CN104576422B (zh) 2014-12-03 2014-12-03 半导体制造电镀治具电极接触区域形成的方法及接触区域

Country Status (1)

Country Link
CN (1) CN104576422B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935482A (zh) * 2015-12-30 2017-07-07 上海微电子装备（集团）股份有限公司 一种硅片边缘芯片的保护方法及光刻曝光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885159A (zh) * 2005-06-23 2006-12-27 中芯国际集成电路制造(上海)有限公司 消除半导体晶片边缘区图形缺陷的方法
CN101201545A (zh) * 2006-12-13 2008-06-18 中芯国际集成电路制造(上海)有限公司 光刻制程及通过该光刻制程形成的晶片
CN101943864A (zh) * 2009-07-01 2011-01-12 信越化学工业株式会社 正型光阻组合物及图案形成方法
CN103558739A (zh) * 2013-11-21 2014-02-05 杭州士兰集成电路有限公司 光刻胶去除方法和光刻工艺返工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885159A (zh) * 2005-06-23 2006-12-27 中芯国际集成电路制造(上海)有限公司 消除半导体晶片边缘区图形缺陷的方法
CN101201545A (zh) * 2006-12-13 2008-06-18 中芯国际集成电路制造(上海)有限公司 光刻制程及通过该光刻制程形成的晶片
CN101943864A (zh) * 2009-07-01 2011-01-12 信越化学工业株式会社 正型光阻组合物及图案形成方法
CN103558739A (zh) * 2013-11-21 2014-02-05 杭州士兰集成电路有限公司 光刻胶去除方法和光刻工艺返工方法

Also Published As

Publication number Publication date
CN104576422A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN101438636B (zh) 抗蚀图的形成方法、电路基板的制造方法和电路基板
US20200241421A1 (en) Developing method
CN105916302A (zh) 防止绿油塞孔的pcb制造方法
KR100261945B1 (ko) 액정표시장치의 제조방법 및 기판세정방법
CN101765298B (zh) 印刷电路板加工工艺
JP5368392B2 (ja) 電子線用レジスト膜及び有機導電性膜が積層された被加工基板、該被加工基板の製造方法、及びレジストパターンの形成方法
CN102376543B (zh) 半导体元器件制造过程中的显影方法
CN101819382B (zh) 在边缘去除过程中减少晶圆缺陷的方法及晶圆结构
CN104576422B (zh) 半导体制造电镀治具电极接触区域形成的方法及接触区域
CN105206678A (zh) 薄膜晶体管及阵列基板的制作方法
CN102486618A (zh) 无抗水表面涂层的浸没式光刻胶的显影方法
CN101251713A (zh) 深紫外光刻制作“t”型栅的方法
CN101201545A (zh) 光刻制程及通过该光刻制程形成的晶片
CN104571757A (zh) 电容式触摸屏的制作方法
KR20130139775A (ko) 규소 함유 레지스트 하층막의 제막 방법
CN106094427A (zh) 一种隔垫物的制备方法
CN204391074U (zh) 半导体晶圆制造显影预对准装置
CN102509695B (zh) 制作图案化氧化物导电层的方法及蚀刻机台
CN102164458A (zh) 密集线路板的防旱涂布方法
CN102064112A (zh) 一种铜柱图形转移制作方法
CN104538287B (zh) 半导体制造电镀治具密封接触光阻区域形成方法
US8826926B2 (en) Methods of profiling edges and removing edge beads
CN105694657A (zh) 电镀保护胶和对工件进行电镀的方法
CN102629571A (zh) 一种阵列基板制造方法和刻蚀设备
CN109860043A (zh) 一种阵列基板制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant