CN105845721A - 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备 - Google Patents
一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备 Download PDFInfo
- Publication number
- CN105845721A CN105845721A CN201610342275.2A CN201610342275A CN105845721A CN 105845721 A CN105845721 A CN 105845721A CN 201610342275 A CN201610342275 A CN 201610342275A CN 105845721 A CN105845721 A CN 105845721A
- Authority
- CN
- China
- Prior art keywords
- insulation layer
- gate insulation
- film transistor
- thin film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 73
- 238000009413 insulation Methods 0.000 claims abstract description 46
- 229920001296 polysiloxane Polymers 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 22
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229920001187 thermosetting polymer Polymers 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 238000007711 solidification Methods 0.000 claims description 11
- 230000008023 solidification Effects 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 7
- 229920000734 polysilsesquioxane polymer Polymers 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 5
- 125000001165 hydrophobic group Chemical group 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 150000001252 acrylic acid derivatives Chemical class 0.000 claims description 2
- 238000007641 inkjet printing Methods 0.000 claims description 2
- -1 Siloxanes Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 68
- 238000001723 curing Methods 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 125000006341 heptafluoro n-propyl group Chemical group FC(F)(F)C(F)(F)C(F)(F)* 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005661 hydrophobic surface Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种顶栅结构及其制备方法，所述顶栅结构包括栅绝缘层以及位于其上方的栅极层，所述栅绝缘层采用光固化有机硅材料制备而成。本发明进一步涉及包含所述顶栅结构的薄膜晶体管、阵列基板以及显示装置。本发明通过采用光固化有机硅材料制备栅绝缘层，并提供优化的制备方法，可以减小偏移区，避免了偏移区增大导致的薄膜晶体管电学性能下降等问题，具有广泛的应用前景。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种顶栅结构及其制备方法，以及含有所述顶栅结构的薄膜晶体管、阵列基板以及显示设备。
背景技术
顶栅结构薄膜晶体管技术中薄膜晶体管栅极与S/D电极无重叠，因此寄生电容非常低，同时由于布局灵活，所以在高分辨率、高刷新率、窄边框、低功耗的大尺寸OLED产品应用方面更具优势。
然而，现有技术提供湿刻等工艺中CD偏移较大，从而使得栅极层偏小，导致偏移区offset出现(如图1所示)，而偏移区域增大会导致薄膜晶体管的电学性能下降，从而影响显示装置的性能。
发明内容
本发明的目的是克服偏移区域增大导致的薄膜晶体管电学性能下降问题，通过采用光固化有机硅材料制备栅绝缘层并提供优化的制备方法，从而有效避免偏移区的产生。
具体而言，本发明提供了一种顶栅结构，包括栅绝缘层以及位于其上方的栅极层，所述栅绝缘层采用光固化有机硅材料制备而成。
本发明对通过对光固化有机硅材料进行优选，对减小偏移区的效果进行优化。具体而言，所述光固化有机硅材料为笼型聚倍半硅氧烷或线性有机硅树脂。
所述笼型聚倍半硅氧烷的结构如下所示：
上述结构中，R为光敏基团，Rf为疏水性基团
所述线性有机硅树脂的结构如下所示：
上述结构中，R代表光敏基团，Rf代表疏水性基团，n为1-3的整数。
本发明所述光敏基团R选自本发明通过对光敏基团进行具体优选，可以优化机硅光固化材料的光固化效果。
所述Rf基团选自-CF3、-CF2CF3或-CF2CF2CF3。本发明通过对疏水性基团进行具体优选，增强疏水性和抗刻蚀性；确保栅绝缘层表面是疏水表面，而导体化区域及其他区域是亲水表面，表面性能的差别更有利于其它固化材料填满栅绝缘层外的区域。
本发明优选所述栅绝缘层的厚度为2.0μm～2.5μm。该厚度范围有利于对顶栅结构进行控制，从而有效避免偏移区的产生。
本发明同时提供了所述顶栅结构的制备方法。本发明通过使用特定方法制备顶栅结构，不仅可以有效避免偏移区的产生，还可以减少现有技术中薄膜沉积及干刻、湿刻等步骤，缩减了多道工序，有利于工业化生产以及对薄膜晶体管综合性能的有效控制。
具体而言，制备顶栅结构的方法包括如下步骤：
(1)采用光固化有机硅材料制备栅绝缘层；
(2)在所述栅绝缘层的外侧涂布与所述光固化有机硅材料热膨胀系数不同的固化材料，固化后，在所述栅绝缘层与所述固化材料形成的平面上，采用溅射法涂布制备栅极层所用的金属；
(3)将与所述光固化有机硅材料热膨胀系数不同的固化材料及其上方的金属剥离，即可。
所述步骤(2)中，采用与制备栅绝缘层采用的光固化有机硅材料热膨胀系数不同的固化材料，可以确保其与栅绝缘层在交界处有效地断裂，从而将后固化的固化材料顺利剥离，可得到所需的顶栅结构。
具体而言，与所述光固化有机硅材料热膨胀系数不同的固化材料优选为紫外光固化材料或热固化材料。其中，所述紫外光固化材料进一步优选为丙烯酸酯树脂系列感光材料；所述热固化材料进一步优选为环氧树脂系列热固材料。
所述步骤(2)中，应确保所述栅绝缘层与所述热固化材料的上表面形成一个平面，在该平面上，采用溅射法涂布一层制备栅极层所用的金属。
上述制备方法中，所述栅绝缘层采用包括如下步骤的方法制备而成：以旋转涂布方式涂布光固化有机硅材料，曝光显影后，烘干。
上述制备方法中，优选采用喷墨打印或狭缝涂布方式涂布与所述光固化有机硅材料的热膨胀系数不同的固化材料。
上述制备方法中，所述栅极层采用溅射法涂布一层金属后形成。
本发明进一步提供一种薄膜晶体管，所述薄膜晶体管含有本发明所述的顶栅结构或本发明所述方法制备而成的顶栅结构。
所述薄膜晶体管优选为氧化物薄膜晶体管；具体而言，所述薄膜晶体管包括自下而上设置的有源层、栅绝缘层以及栅极层；所述有源层中含有金属氧化物。其中，所述金属氧化物可选自IGZO、ZnON或/和ITZO。
作为本发明的一种具体方案，所述薄膜晶体管包括自下而上设置的基板、遮挡层、缓冲层、有源层、栅绝缘层以及栅极层。
其中，所述遮挡层可采用AlNd或/和Mo制备而成。所述缓冲层可采用SiOx制备而成。
为了提高各层之间的协同作用效果，本发明对各层的具体厚度进行了优选。具体而言，所述遮挡层的厚度优选为1.5μm～3.5μm；所述缓冲层的厚度优选为0.5μm～1.5μm，进一步优选为1μm；所述有源层的厚度优选为500nm～1000nm。
所述薄膜晶体管可由本领域的常规方法制备而成，本发明提供其中一种优选方案，具体包括如下步骤：
(a)基板预处理；
(b)采用溅射法制备遮挡层，再在其上方用化学气相沉积法制备缓冲层；
(c)在所述缓冲层的上方制备有源层；
(d)在所述有源层的上方，采用旋转涂布方式涂布光固化有机硅材料，制备栅绝缘层；等离子处理所述有源层，使其导体化；
(e)在所述栅绝缘层的外侧涂布与所述光固化有机硅材料热膨胀系数不同的固化材料，固化后，在所述栅绝缘层与所述固化材料形成的平面上，采用溅射法涂布制备栅极层所用的金属；
(f)将与所述光固化有机硅材料热膨胀系数不同的固化材料及其上方的金属剥离，即可。
本发明进一步保护包含所述薄膜晶体管的阵列基板，以及包含所述阵列基板的显示设备。所述显示设备优选为有机发光二极管显示器(OLED)或液晶显示器(LCD)。
本发明提供的方案采用光固化有机硅材料制作栅绝缘层，可有效避免偏移区的产生，同时减少了工艺难度和制程，省去原有工艺中薄膜的沉积和干刻、湿刻等步骤。本发明提供的顶栅结构避免了偏移区增大导致的薄膜晶体管电学性能下降等问题，可提升显示装置的性能，具有广泛的应用前景。
附图说明
图1为偏移区(offset)示意图；
图2为实施例4所述薄膜晶体管的制备流程示意图；图中：1、玻璃基板；2、遮挡层；3、缓冲层；4、导体化区域；5、有源层；6、栅绝缘层；7、栅极层；
其中，a、b、c、d、e、f依次对应各制备步骤。
具体实施方式
以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例1
本实施例提供了一种顶栅结构，包括栅绝缘层以及位于其上方的栅极层，所述栅绝缘层采用笼型聚倍半硅氧烷制备而成；
所述笼型聚倍半硅氧烷的结构如下所示：
其中，R代表光敏基团Rf代表疏水性基团-CF3、-CF2CF3或-CF2CF2CF3。
实施例2
本实施例提供了一种顶栅结构，包括栅绝缘层以及位于其上方的栅极层，所述栅绝缘层采用线性有机硅树脂制备而成；
所述线性有机硅树脂的结构如下所示：
其中，R代表光敏基团Rf代表疏水性基团-CF3、-CF2CF3或-CF2CF2CF3，n为1、2或3。
实施例3
本实施例提供了一种顶栅结构的制备方法，包括以下具体步骤：采用旋转涂布方式涂布一层光固化有机硅材料，曝光显影后烘干，形成栅绝缘层；在所述栅绝缘层的外侧，用狭缝涂布方式涂布一层热固化材料，放置于烘箱固化后，确保所述栅绝缘层与所述热固化材料的上表面形成一个平面，在该平面上，采用溅射法涂布一层制备栅极层所用的金属；采用剥离方式去除所述固化后的热固化材料以及其上方的金属，即可。
实施例1或2所述均可采用本实施例所述方法制备得到。
实施例4
本实施例提供了一种薄膜晶体管结构，其制备流程示意图如图2所示，包括以下依次进行的步骤：
(a)基板预处理：采用标准方法清洗玻璃基板衬底；
(b)遮挡层以及缓冲层的制备：用溅射法涂布一层金属(AlNd、或Mo)，厚度约为2.5μm，用曝光显影方式实现图形化；再在其上方用化学气相沉积方式沉积一层SiOx，厚度约为1μm；
(c)有源层的制备：沉积一层金属氧化物(IGZO、ZnON或ITZO)，厚度约为750nm，进行图形化处理；
(d)栅绝缘层以及导体化区域的制备：采用旋转涂布方式涂布一层光固化有机硅材料，厚度约2.2μm～2.3μm，曝光显影后烘干，形成栅绝缘层；等离子处理有源层，使金属氧化物导体化；
(e)栅极层的制备：在所述栅绝缘层的外侧，用狭缝涂布方式涂布一层环氧树脂系列热固化材料，放置于烘箱固化后，确保所述栅绝缘层与所述热固化材料形成一个平面，在该平面上，采用溅射法涂布一层制备栅极层所用的金属；
(f)采用剥离方式去除所述固化后的热固化材料以及其上方的金属，即可。
采用上述方法制备而成的薄膜晶体管结构如图2中f所示，其包括自下而上设置的玻璃基板1、遮挡层2、缓冲层3、导体化区域4、有源层5、栅绝缘层6以及栅极层7。
其中，所述栅绝缘层采用实施例1所述笼型聚倍半硅氧烷或实施例2所述线性有机硅树脂制备而成。
实施例5
本实施例提供了一种阵列基板，其中含有实施例4提供的薄膜晶体管，采用本领域常规方法制备而成。
实施例6
本实施例提供了一种有机发光二极管显示器，其中含有实施例5提供的阵列基板，采用本领域常规的方法制备而成。
实施例7
本实施例提供了一种液晶显示器，其中含有实施例5提供的阵列基板，采用本领域常规的方法制备而成。
虽然，上文中已经用一般性说明、具体实施方式及试验，对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。
Claims (20)
1.一种顶栅结构，包括栅绝缘层以及位于其上方的栅极层，其特征在于，所述栅绝缘层采用光固化有机硅材料制备而成。
2.根据权利要求1所述的顶栅结构，其特征在于，所述光固化有机硅材料为笼型聚倍半硅氧烷或线性有机硅树脂；
所述笼型聚倍半硅氧烷的结构如下所示：
所述线性有机硅树脂的结构如下所示：
所述笼型聚倍半硅氧烷或线性有机硅树脂结构中，R代表光敏基团，Rf代表疏水性基团，n为1～3的整数。
3.根据权利要求2所述的顶栅结构，其特征在于，所述R选自
4.根据权利要求2或3所述的顶栅结构，其特征在于，所述Rf选自-CF3、-CF2CF3或-CF2CF2CF3。
5.根据权利要求1所述的顶栅结构，其特征在于，所述栅绝缘层的厚度为2.0μm～2.5μm。
6.制备权利要求1～5任意一项所述顶栅结构的方法，其特征在于，包括如下步骤：
(1)采用光固化有机硅材料制备栅绝缘层；
(2)在所述栅绝缘层的外侧涂布与所述光固化有机硅材料热膨胀系数不同的固化材料，固化后，在所述栅绝缘层与所述固化材料形成的平面上，采用溅射法涂布制备栅极层所用的金属；
(3)将与所述光固化有机硅材料热膨胀系数不同的固化材料及其上方的金属剥离，即可。
7.根据权利要求6所述的方法，其特征在于，与所述光固化有机硅材料热膨胀系数不同的固化材料为紫外光固化材料或热固化材料。
8.根据权利要求7所述的方法，其特征在于，所述紫外光固化材料为丙烯酸酯树脂系列感光材料；
所述热固化材料为环氧树脂系列热固材料。
9.根据权利要求6～8任意一项所述的方法，其特征在于，所述栅绝缘层采用包括如下步骤的方法制备而成：以旋转涂布方式涂布光固化有机硅材料，曝光显影后，烘干。
10.根据权利要求6～8任意一项所述的方法，其特征在于，采用喷墨打印或狭缝涂布方式涂布与所述光固化有机硅材料的热膨胀系数不同的固化材料。
11.根据权利要求6～8任意一项所述的方法，其特征在于，所述栅极层采用溅射法制备而成。
12.一种薄膜晶体管，其特征在于，包含权利要求1～5任意一项所述顶栅结构或权利要求6～11任意一项所述方法制备而成的顶栅结构。
13.根据权利要求12所述的薄膜晶体管，其特征在于，包括自下而上设置的有源层、栅绝缘层以及栅极层；所述有源层中含有金属氧化物IGZO、ZnON或/和ITZO。
14.根据权利要求12或13所述的薄膜晶体管，其特征在于，包括自下而上设置的基板、遮挡层、缓冲层、有源层、栅绝缘层以及栅极层。
15.根据权利要求14所述的薄膜晶体管，其特征在于，所述遮挡层采用AlNd或/和Mo制备而成；
或/和，所述缓冲层采用SiOx制备而成。
16.根据权利要求14所述的薄膜晶体管，其特征在于，所述遮挡层的厚度为1.5μm～3.5μm；
或/和，所述缓冲层的厚度为0.5μm～1.5μm；
或/和，所述有源层的厚度为500nm～1000nm。
17.根据权利要求14所述的薄膜晶体管，其特征在于，由包括如下步骤的方法制备而成：
(a)基板预处理；
(b)采用溅射法制备遮挡层，再在其上方用化学气相沉积法制备缓冲层；
(c)在所述缓冲层的上方制备有源层；
(d)在所述有源层的上方，采用旋转涂布方式涂布光固化有机硅材料，制备栅绝缘层；等离子处理所述有源层，使其导体化；
(e)在所述栅绝缘层的外侧涂布与所述光固化有机硅材料热膨胀系数不同的固化材料，固化后，在所述栅绝缘层与所述固化材料形成的平面上，采用溅射法涂布制备栅极层所用的金属；
(f)将与所述光固化有机硅材料热膨胀系数不同的固化材料及其上方的金属剥离，即可。
18.一种阵列基板，其特征在于，包含权利要求12～17任意一项所述的薄膜晶体管。
19.一种显示设备，其特征在于，包含权利要求18所述的阵列基板。
20.根据权利要求19所述的显示设备，其特征在于，所述显示设备为有机发光二极管显示器或液晶显示器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610342275.2A CN105845721B (zh) | 2016-05-20 | 2016-05-20 | 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610342275.2A CN105845721B (zh) | 2016-05-20 | 2016-05-20 | 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105845721A true CN105845721A (zh) | 2016-08-10 |
| CN105845721B CN105845721B (zh) | 2019-02-22 |
Family
ID=56594116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610342275.2A Active CN105845721B (zh) | 2016-05-20 | 2016-05-20 | 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105845721B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981478A (zh) * | 2017-04-07 | 2017-07-25 | 京东方科技集团股份有限公司 | 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板 |
| CN107170811A (zh) * | 2017-05-12 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种金属氧化物薄膜晶体管结构背板及其制备方法 |
| CN107329303A (zh) * | 2017-06-30 | 2017-11-07 | 联想(北京)有限公司 | 一种显示屏、电子设备及显示屏的制备方法 |
| CN109075204A (zh) * | 2016-10-12 | 2018-12-21 | 京东方科技集团股份有限公司 | 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法 |
| CN110071176A (zh) * | 2019-04-08 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 |
| WO2022156004A1 (zh) * | 2021-01-25 | 2022-07-28 | 武汉华星光电技术有限公司 | 阵列基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101627043A (zh) * | 2007-02-09 | 2010-01-13 | 株式会社日本触媒 | 硅烷化合物、其生产方法以及包含硅烷化合物的树脂组合物 |
| US20110037064A1 (en) * | 2008-04-24 | 2011-02-17 | Merck Patent Gesellschaft Mit Beschrankter Haftung | Electronic device |
| CN103097420A (zh) * | 2010-09-02 | 2013-05-08 | 默克专利股份有限公司 | 用于电子器件的夹层 |
| WO2015133375A1 (ja) * | 2014-03-03 | 2015-09-11 | 富士フイルム株式会社 | 有機薄膜トランジスタ及びその製造方法 |
-
2016
- 2016-05-20 CN CN201610342275.2A patent/CN105845721B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101627043A (zh) * | 2007-02-09 | 2010-01-13 | 株式会社日本触媒 | 硅烷化合物、其生产方法以及包含硅烷化合物的树脂组合物 |
| US20110037064A1 (en) * | 2008-04-24 | 2011-02-17 | Merck Patent Gesellschaft Mit Beschrankter Haftung | Electronic device |
| CN103097420A (zh) * | 2010-09-02 | 2013-05-08 | 默克专利股份有限公司 | 用于电子器件的夹层 |
| WO2015133375A1 (ja) * | 2014-03-03 | 2015-09-11 | 富士フイルム株式会社 | 有機薄膜トランジスタ及びその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109075204A (zh) * | 2016-10-12 | 2018-12-21 | 京东方科技集团股份有限公司 | 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法 |
| CN109075204B (zh) * | 2016-10-12 | 2021-11-05 | 京东方科技集团股份有限公司 | 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法 |
| CN106981478A (zh) * | 2017-04-07 | 2017-07-25 | 京东方科技集团股份有限公司 | 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板 |
| US10868190B2 (en) | 2017-04-07 | 2020-12-15 | Boe Technology Group Co., Ltd. | Top-gate thin film transistor, manufacturing method thereof, array substrate and display panel comprising top-gate thin film transistor |
| CN107170811A (zh) * | 2017-05-12 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种金属氧化物薄膜晶体管结构背板及其制备方法 |
| US10461175B2 (en) | 2017-05-12 | 2019-10-29 | Boe Technology Group Co., Ltd. | TFT-containing backplate and method for fabricating the same |
| CN107170811B (zh) * | 2017-05-12 | 2019-12-31 | 京东方科技集团股份有限公司 | 一种金属氧化物薄膜晶体管结构背板及其制备方法 |
| CN107329303A (zh) * | 2017-06-30 | 2017-11-07 | 联想(北京)有限公司 | 一种显示屏、电子设备及显示屏的制备方法 |
| CN110071176A (zh) * | 2019-04-08 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 |
| WO2022156004A1 (zh) * | 2021-01-25 | 2022-07-28 | 武汉华星光电技术有限公司 | 阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105845721B (zh) | 2019-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105845721B (zh) | 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备 | |
| Li et al. | All inkjet-printed metal-oxide thin-film transistor array with good stability and uniformity using surface-energy patterns | |
| WO2016050052A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| US20160079385A1 (en) | Vertical tft with multilayer passivation | |
| US9391210B2 (en) | Top gate TFT with polymer interface control layer | |
| WO2016202050A1 (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| US20160365370A1 (en) | Dual-gate vtft | |
| US9299853B1 (en) | Bottom gate TFT with multilayer passivation | |
| US9123815B1 (en) | VTFTs including offset electrodes | |
| WO2016200626A1 (en) | Vertical and planar tfts on common substrate | |
| CN105304651B (zh) | 阵列基板、显示器及阵列基板的制备方法 | |
| KR20130073722A (ko) | 전자 장치의 배선 형성 방법 | |
| CN108183165B (zh) | 有机晶体管、阵列基板、显示装置及相关制备方法 | |
| US9328418B2 (en) | Method of forming a patterned polymer layer | |
| CN106876254B (zh) | 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法 | |
| CN105304497B (zh) | 一种薄膜晶体管、阵列基板及相关制作方法 | |
| US9153698B2 (en) | VTFT with gate aligned to vertical structure | |
| US9093470B1 (en) | VTFT formation using capillary action | |
| CN107910378B (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| CN110634958A (zh) | 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法 | |
| US9178029B2 (en) | Forming a VTFT gate using printing | |
| US9331205B2 (en) | VTFT with post, cap, and aligned gate | |
| US9035364B2 (en) | Active device and fabricating method thereof | |
| CN107240550B (zh) | 薄膜晶体管制造方法及阵列基板的制作方法 | |
| CN105098074A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示面板及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |