CN112530799A - 蚀刻氧化硅膜的方法及等离子体处理装置 - Google Patents

蚀刻氧化硅膜的方法及等离子体处理装置 Download PDF

Info

Publication number
CN112530799A
CN112530799A CN202010919630.4A CN202010919630A CN112530799A CN 112530799 A CN112530799 A CN 112530799A CN 202010919630 A CN202010919630 A CN 202010919630A CN 112530799 A CN112530799 A CN 112530799A
Authority
CN
China
Prior art keywords
gas
plasma
substrate
frequency power
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010919630.4A
Other languages
English (en)
Inventor
千野光贵
山田哲史
昆泰光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN112530799A publication Critical patent/CN112530799A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

在公开的方法中，对在其上方设置有掩模的基板的氧化硅膜进行蚀刻。该方法包括使用由包含碳氟化合物气体、含碳而不含氟的气体及含氧气体的第1处理气体形成的第1等离子体对基板执行第1等离子体处理的工序。该方法还包括使用由包含碳氟化合物气体的第2处理气体形成的第2等离子体对基板执行第2等离子体处理的工序。执行第1等离子体处理期间的基板的温度低于执行第2等离子体处理期间的基板的温度。

Description

蚀刻氧化硅膜的方法及等离子体处理装置
技术领域
本发明的示例性实施方式涉及一种蚀刻氧化硅膜的方法及等离子体处理装置。
背景技术
氧化硅膜的等离子体蚀刻用于将掩模的图案转印到氧化硅膜。日本特开2011-204999号公报(以下称作“专利文献1”)公开有氧化硅膜的等离子体蚀刻。专利文献1中记载的等离子体蚀刻中，使用由碳氟化合物气体形成的等离子体蚀刻氧化硅膜。
发明内容
本发明提供一种抑制因氧化硅膜的蚀刻引起的掩模膜厚的减小的技术。
在一个示例性实施方式中，提供蚀刻基板的氧化硅膜的方法。基板具有氧化硅膜及掩模。掩模设置于氧化硅膜上。方法包括(a)使用由第1处理气体形成的第1等离子体对基板执行第1等离子体处理的工序。第1处理气体包含碳氟化合物气体、含碳而不含氟的气体及含氧气体。在执行第1等离子体处理的期间，将基板的温度设定为第1温度。第1等离子体处理在掩模上沉积含碳物质，且蚀刻氧化硅膜。方法还包括(b)，在上述(a)之后，使用由包含碳氟化合物气体的第2处理气体形成的第2等离子体对基板执行第2等离子体处理的工序。在执行第2等离子体处理的期间，将基板的温度设定为第2温度。第2等离子体处理蚀刻氧化硅膜。第1温度低于第2温度。
根据一个示例性实施方式，能够抑制因氧化硅膜的蚀刻引起的掩模膜厚的减小。
附图说明
图1是一个示例性实施方式所涉及的蚀刻氧化硅膜的方法的流程图。
图2是一例的基板的局部放大剖视图。
图3是一例的基板的局部放大剖视图。
图4是概略表示一个示例性实施方式所涉及的等离子体处理装置的图。
图5中，图5(a)是执行图1所示的方法的工序STa之后的状态下的一例的基板的局部放大剖视图，图5(b)是执行图1所示的方法的工序STb之后的状态下的一例的基板的局部放大剖视图。
图6是执行图1所示的方法的工序STc之后的状态下的一例的基板的局部放大剖视图。
图7中，图7(a)是执行图1所示的方法的工序ST1之后的状态下的一例的基板的局部放大剖视图，图7(b)是执行图1所示的方法的工序ST2之后的状态下的一例的基板的局部放大剖视图。
具体实施方式
以下对各种示例性实施方式进行说明。
在一个示例性实施方式中，提供蚀刻基板的氧化硅膜的方法。基板具有氧化硅膜及掩模。掩模设置于氧化硅膜上。方法包括(a)使用由第1处理气体形成的第1等离子体对基板执行第1等离子体处理的工序。第1处理气体包含碳氟化合物气体、含碳而不含氟的气体及含氧气体。在执行第1等离子体处理的期间，将基板的温度设定为第1温度。第1等离子体处理在掩模上沉积含碳物质，且蚀刻氧化硅膜。方法还包括(b)，在上述(a)之后，使用由包含碳氟化合物气体的第2处理气体形成的第2等离子体对基板执行第2等离子体处理的工序。在执行第2等离子体处理的期间，将基板的温度设定为第2温度。第2等离子体处理蚀刻氧化硅膜。第1温度低于第2温度。
在基板的温度设定为较低温度时，从等离子体向基板的表面上沉积比较大量的含碳物质。因此，执行第1等离子体处理的结果，在掩模上沉积比较大量的含碳物质。并且，在第1等离子体处理期间，通过来自第1等离子体的氟化学物种蚀刻氧化硅膜。在执行第2等离子体处理期间，通过来自第2等离子体的氟化学物种进一步蚀刻氧化硅膜。另一方面，在执行第2等离子体处理期间，通过执行第1等离子体处理的结果而沉积在掩模上的含碳物质保护掩模。因此，根据上述实施方式所涉及的方法，能够抑制因氧化硅膜的蚀刻引起的掩模膜厚的减小。
在一个示例性实施方式中，第1处理气体与第2处理气体可以为相同的处理气体。
在一个示例性实施方式中，(a)及(b)可以使用等离子体处理装置执行。在(a)中为了生成第1等离子体而在等离子体处理装置中使用的高频电力可以小于在(b)中为了生成第2等离子体而在等离子体处理装置中使用的高频电力。当使用较小的高频电力时等离子体的密度变低，从等离子体向基板赋予的热量变少。根据该实施方式，至少通过高频电力的调整，基板的温度在执行第1等离子体处理期间设定为第1温度，在执行第2等离子体处理期间设定为第2温度。
在一个示例性实施方式中，可以以第1温度变得低于第2温度的方式，在(a)及(b)中，调整支撑基板的基板支撑器内的加热器的电能。根据该实施方式，至少通过加热器的电能的调整，基板的温度在执行第1等离子体处理期间设定为第1温度，在执行第2等离子体处理期间设定为第2温度。
在一个示例性实施方式中，在第1处理气体中，含碳而不含氟的上述气体可以为CO气体，含氧气体可以为O2气体。
在一个示例性实施方式中，掩模可以为由有机材料形成的掩模。
在其他示例性实施方式中提供等离子体处理装置。等离子体处理装置具备腔室、基板支撑器、气体供应部、高频电源及控制部。基板支撑器设置于腔室内。气体供应部构成为向腔室内供应第1处理气体及第2处理气体。第1处理气体包含碳氟化合物气体、含碳而不含氟的气体及含氧气体。第2处理气体包含碳氟化合物气体。高频电源构成为为了在腔室内由气体生成等离子体而产生高频电力。控制部执行如下第1控制，以向腔室内供应第1处理气体的方式控制气体供应部，且以在腔室内由第1处理气体生成第1等离子体的方式控制高频电源。为了蚀刻基板的氧化硅膜且在设置于氧化硅膜上的该基板的掩模上形成含碳沉积物而执行第1控制。控制部进一步执行如下第2控制，为了进一步蚀刻氧化硅膜，以向腔室内供应第2处理气体的方式控制气体供应部，且以在腔室内由第2处理气体生成第2等离子体的方式控制高频电源。控制部将第1控制中的基板的温度设定为低于第2控制中设定的基板的温度。
以下，参考附图详细说明各种示例性实施方式。另外，在各附图中，对相同或相应的部分标注相同的符号。
图1是蚀刻一个示例性实施方式所涉及的氧化硅膜的方法的流程图。为了蚀刻基板的氧化硅膜而执行图1所示的方法(以下称作“方法MT”)。方法MT包括工序ST1及工序ST2。
图2是一例的基板的局部放大剖视图。可以在图2所示的基板W上应用方法MT的工序ST1及工序ST2。图2所示的基板W具有氧化硅膜OX及掩模MK。基板W可以进一步具有基底区域UR。氧化硅膜OX可以设置于基底区域UR上。掩模MK设置于氧化硅膜OX上。掩模MK具有通过蚀刻转印到氧化硅膜OX的图案。即，掩模MK提供了局部地露出氧化硅膜的表面的开口。掩模MK例如由有机材料形成。然而，只要氧化硅膜OX的蚀刻速度快于掩模MK的蚀刻速度，可以由任意材料形成掩模MK。
图3是一例的基板的局部放大剖视图。在一实施方式中，在其中应用工序ST1及工序ST2之前，基板W可以具有图3所示的结构。图3所示的基板W还具有有机膜OF、SiON膜SF、反射防止膜AF及抗蚀剂掩模RM。有机膜OF设置于氧化硅膜OX上。有机膜OF由有机材料形成。有机膜OF例如为非晶质碳膜。SiON膜SF设置于氧化硅膜OX上。反射防止膜AF由有机材料形成，并设置于氧化硅膜OX上。抗蚀剂掩模RM为光抗蚀剂掩模，并设置于反射防止膜AF上。抗蚀剂掩模RM具有用于由有机膜OF形成掩模MK的图案。抗蚀剂掩模RM例如利用光阻材料技术进行图案化。为了由图3所示的状态的基板W获得图2所示的状态的基板W，方法MT还可以进一步包括工序STa～工序STd。
在一实施方式中，使用等离子体处理装置执行方法MT。图4是概略表示一个示例性实施方式所涉及的等离子体处理装置的图。图4所示的等离子体处理装置1具备腔室10。腔室10在其内提供内部空间10s。腔室10包括腔室主体12。腔室主体12具有大致圆筒形状。腔室主体12例如由铝形成。在腔室主体12的内壁面上设有具有耐蚀性的膜。该膜可以为氧化铝、氧化钇等陶瓷。
在腔室主体12的侧壁形成有通路12p。通过通路12p在内部空间10s与腔室10的外部之间传送基板W。通路12p通过闸阀12g打开和关闭。闸阀12g沿腔室主体12的侧壁设置。
在腔室主体12的底部上设置有支撑部13。支撑部13由绝缘材料形成。支撑部13具有大致圆筒形状。支撑部13在内部空间10s中从腔室主体12的底部向上方延伸。支撑部13支撑基板支撑器14。基板支撑器14设置于腔室10内。基板支撑器14构成为在内部空间10s中支撑基板W。
基板支撑器14具有下部电极18及静电卡盘20。基板支撑器14可以进一步具有电极板16。电极板16由铝等导体形成，且具有大致圆盘形状。下部电极18设置于电极板16上。下部电极18由铝等导体形成，且具有大致圆盘形状。下部电极18与电极板16电连接。
静电卡盘20设置于下部电极18上。基板W载置于静电卡盘20的上表面。静电卡盘20具有主体及电极。静电卡盘20的主体具有大致圆盘形状，且由电介质形成。静电卡盘20的电极为膜状电极，且设置于静电卡盘20的主体内。静电卡盘20的电极经由开关20s与直流电源20p连接。若来自直流电源20p的电压施加到静电卡盘20的电极，则在静电卡盘20与基板W之间产生静电引力。通过该静电引力，基板W保持在静电卡盘20。
在基板支撑器14的周缘部上，以包围基板W的边缘的方式配置边缘环25。边缘环25提高等离子体处理对基板W的面内均匀性。边缘环25可以由硅、碳化硅或石英等形成。
在下部电极18的内部设置有流路18f。从设置于腔室10的外部的冷凝器(未图示)经由配管22a向流路18f供应热交换介质(例如制冷剂)。供应到流路18f的热交换介质经由配管22b返回冷凝器。在等离子体处理装置1中，载置于静电卡盘20上的基板W的温度通过热交换介质与下部电极18的热交换进行调整。
在一实施方式中，基板支撑器14还可以进一步具有加热器HT。为了加热基板W，加热器HT设置于基板支撑器14中。加热器HT可以设置于静电卡盘20中。从加热器控制器HC向加热器HT供应电力。加热器控制器HC构成为调整加热器HT的电能。
在等离子体处理装置1设置有气体供应管线24。气体供应管线24将来自导热气体供应机构的导热气体(例如He气体)供应到静电卡盘20的上表面与基板W的背面之间。
等离子体处理装置1还具备上部电极30。上部电极30设置于基板支撑器14的上方。上部电极30经由部件32支撑于腔室主体12的上部。部件32由具有绝缘性的材料形成。上部电极30与部件32封闭腔室主体12的上部开口。
上部电极30可以包括顶板34及支撑体36。顶板34的下表面为内部空间10s侧的下表面，并划分出内部空间10s。顶板34可以由所产生的焦耳热较少的低电阻的导体或半导体形成。顶板34具有向其板厚方向贯穿顶板34的多个气体吐出孔34a。
支撑体36装卸自如地支撑顶板34。支撑体36由铝等导电材料形成。在支撑体36的内部设有气体扩散室36a。支撑体36具有从气体扩散室36a向下方延伸的多个气体孔36b。多个气体孔36b分别与多个气体吐出孔34a连通。在支撑体36形成有气体导入口36c。气体导入口36c与气体扩散室36a连接。在气体导入口36c连接有气体供应管38。
在气体供应管38经由流量控制器组41及阀组42连接有气源组40。气源组40包括多个气源。流量控制器组41包括多个流量控制器。流量控制器组41的多个流量控制器分别为质量流量控制器或压力控制式流量控制器。阀组42包括多个开闭阀。气源组40的多个气源分别经由流量控制器组41的对应流量控制器及阀组42的对应开闭阀连接于气体供应管38。气源组40、流量控制器组41及阀组42构成气体供应部。气体供应部构成为向腔室10内供应后述的第1处理气体及第2处理气体。
在等离子体处理装置1中，沿腔室主体12的内壁面及支撑部13的外周，装卸自如地设置有屏蔽件46。屏蔽件46防止反应副产物附着于腔室主体12。屏蔽件46例如通过在由铝形成的母材的表面形成具有耐蚀性的膜而构成。具有耐蚀性的膜可以由氧化钇等陶瓷形成。
在支撑部13与腔室主体12的侧壁之间设置有隔板48。隔板48例如通过在由铝形成的母材的表面形成具有耐蚀性的膜(氧化钇膜等膜)而构成。在隔板48形成有多个贯穿孔。在隔板48的下方且腔室主体12的底部设置有排气口12e。在排气口12e经由排气管52连接有排气装置50。排气装置50包括压力调节阀及涡轮分子泵等真空泵。
等离子体处理装置1具备第1高频电源62及第2高频电源64。第1高频电源62为产生第1高频电力的电源。第1高频电力具有适于生成等离子体的频率。第1高频电力的频率为例如在27MHz～100MHz范围内的频率。第1高频电源62经由匹配器66及电极板16与下部电极18连接。匹配器66具有用于使第1高频电源62的负荷侧(下部电极18侧)的阻抗与第1高频电源62的输出阻抗匹配的电路。另外，第1高频电源62可以经由匹配器66与上部电极30连接。第1高频电源62构成一例的等离子体生成部。
第2高频电源64为产生第2高频电力的电源。第2高频电力具有的频率低于第1高频电力的频率。在与第1高频电力一起使用第2高频电力时，第2高频电力用作将离子引入基板W的偏压用高频电力。第2高频电力的频率为例如在400kHz～13.56MHz范围内的频率。第2高频电源64经由匹配器68及电极板16与下部电极18连接。匹配器68具有用于使第2高频电源64的负荷侧(下部电极18侧)的阻抗与第2高频电源64的输出阻抗匹配的电路。
另外，也可以不使用第1高频电力而使用第2高频电力，即仅使用单一高频电力生成等离子体。该情况下，第2高频电力的频率可以为大于13.56MHz的频率，例如40MHz。该情况下，等离子体处理装置1可以不具备第1高频电源62及匹配器66。该情况下，第2高频电源64构成一例的等离子体生成部。
在等离子体处理装置1中，为了生成等离子体，从气体供应部向内部空间10s供应气体。并且，通过供应第1高频电力和/或第2高频电力，在上部电极30与下部电极18之间生成高频电场。所生成的高频电场生成等离子体。
等离子体处理装置1可以进一步具备控制部80。控制部80可以为具备处理器、存储器等存储部、输入装置、显示装置、信号的输入输出接口等的计算机。控制部80控制等离子体处理装置1的各部。在控制部80中，操作者为了管理等离子体处理装置1能够使用输入装置进行命令输入操作等。并且，控制部80中，能够通过显示装置可视化地显示等离子体处理装置1的运转状况。另外，在存储部存储有控制程序及配方数据。为了由等离子体处理装置1执行各种处理，通过处理器执行控制程序。处理器执行控制程序，并根据配方数据控制等离子体处理装置1的各部。
以下，再次参考图1详细说明方法MT。以下，将对图3所示的基板W应用工序STa～工序STd、工序ST1及工序ST2的情况作为例子，对方法MT进行说明。并且，在以下说明中，还参考图5(a)、图5(b)、图6、图7(a)及图7(b)。图5(a)、图5(b)、图6、图7(a)及图7(b)分别为执行图1所示的方法的工序STa、工序STb、工序STc、工序ST1及工序ST2之后的状态下的一例的基板的局部放大剖视图。
在工序STa中，为了将抗蚀剂掩模RM的图案转印到反射防止膜AF，通过等离子体蚀刻蚀刻反射防止膜。在工序STa中，在腔室10内由处理气体生成等离子体。在工序STa使用的处理气体可以包含含氧气体(例如氧气)。或者，在工序STa使用的处理气体可以包含氮气及氢气。在工序STa中，通过来自所生成的等离子体的化学物种，蚀刻反射防止膜AF。其结果，如图5(a)所示，抗蚀剂掩模RM的图案转印到反射防止膜AF。
为了执行工序STa，控制部80以向腔室10内供应处理气体的方式控制气体供应部。为了执行工序STa，控制部80以将腔室10内的压力设定为规定的压力的方式控制排气装置50。为了执行工序STa，控制部80以供应第1高频电力和/或第2高频电力的方式控制第1高频电源62和/或第2高频电源64。
在随后的工序STb中，为了将反射防止膜AF的图案转印到SiON膜SF，通过等离子体蚀刻蚀刻SiON膜SF。在工序ST1b中，在腔室10内由处理气体生成等离子体。在工序STb中使用的处理气体包含氢碳氟化合物气体。在工序STb中使用的处理气体还可以包含碳氟化合物气体。在工序STb中使用的处理气体可以进一步包含氧气和/或稀有气体等其他气体。在工序STb中，通过来自所生成的等离子体的化学物种蚀刻SiON膜SF。其结果，如图5(b)所示，反射防止膜AF的图案转印到SiON膜SF。
为了执行工序STb，控制部80以向腔室10内供应处理气体的方式控制气体供应部。为了执行工序STb，控制部80以将腔室10内的压力设定为规定的压力的方式控制排气装置50。为了执行工序STb，控制部80以供应第1高频电力和/或第2高频电力的方式控制第1高频电源62和/或第2高频电源64。
在随后的工序STc中，为了将SiON膜SF的图案转印到有机膜OF，通过等离子体蚀刻蚀刻有机膜OF。在工序STc中，在腔室10内由处理气体生成等离子体。在工序STc使用的处理气体可以包括含氧气体(例如氧气)。或者，在工序STc使用的处理气体可以包括氮气及氢气。在工序STc中，通过来自所生成的等离子体的化学物种蚀刻有机膜OF。其结果，如图6所示，SiON膜SF的图案转印到有机膜OF，并由有机膜OF形成掩模MK。在执行该工序STc的期间，通过来自等离子体的化学物种去除抗蚀剂掩模RM及反射防止膜AF。
为了执行工序STc，控制部80以向腔室10内供应处理气体的方式控制气体供应部。为了执行工序STc，控制部80以将腔室10内的压力设定为规定的压力的方式控制排气装置50。为了执行工序STc，控制部80以供应第1高频电力和/或第2高频电力的方式控制第1高频电源62和/或第2高频电源64。
在随后的工序STd中，去除SiON膜SF。在工序STd中，在腔室10内由处理气体生成等离子体。在工序STd中使用的处理气体包含氢碳氟化合物气体。在工序STd中使用的处理气体还可以包含碳氟化合物气体。在工序STd中使用的处理气体可以进一步包含氧气和/或稀有气体等其他气体。在工序STd中，通过来自所生成的等离子体的化学物种蚀刻SiON膜SF并将其去除。其结果，得到图2所示的基板W。
为了执行工序STd，控制部80以向腔室10内供应处理气体的方式控制气体供应部。为了执行工序STd，控制部80以将腔室10内的压力设定为规定的压力的方式控制排气装置50。为了执行工序STd，控制部80以供应第1高频电力和/或第2高频电力的方式控制第1高频电源62和/或第2高频电源64。
在随后的工序ST1中，执行第1等离子体处理。即，在工序ST1中，使用由第1处理气体形成的第1等离子体处理基板W。第1处理气体包含碳氟化合物气体、含碳而不含氟的气体及含氧气体。第1处理气体中的碳氟化合物气体为包含由CXFY表示的任意分子的气体。碳氟化合物气体例如为C4F6气体。在第1处理气体中，含碳而不含氟的气体例如为CO气体或CO2气体。第1处理气体中的含氧气体例如为氧气。在工序ST1中，在腔室10内由第1处理气体生成等离子体。
在工序ST1中，基板W的温度被设定为第1温度。第1温度低于工序ST2中的基板W的温度即第2温度。第1温度例如为低于50℃的温度。在一实施方式中，为了将工序ST1中的基板W的温度设定为第1温度，第1高频电力设定为小于在工序ST2中使用的第1高频电力的电力。当使用较小的高频电力时等离子体的密度变低，从等离子体向基板W赋予的热量变少。根据该实施方式，至少通过高频电力的调整，基板W的温度在执行第1等离子体处理期间被设定为第1温度。
在其他实施方式中，第1等离子体处理期间的基板W的温度可以通过加热器HT的电能的调整设定为第1温度。在另一其他实施方式中，工序ST1中的基板W的温度可以通过第1高频电力的调整及加热器HT的电能的调整两者设定为第1温度。
在基板W的温度被设定为比较低的温度时，从第1等离子体向基板W的表面上沉积比较大量的含碳物质。因此，第1等离子体处理的结果，如图7(a)所示，在掩模MK上沉积比较大量的含碳物质DP。并且，在执行第1等离子体处理期间，通过来自第1等离子体的氟化学物种蚀刻氧化硅膜OX。
为了执行工序ST1，控制部80以向腔室10内供应第1处理气体的方式控制气体供应部。为了执行工序ST1，控制部80以将腔室10内的压力设定为规定的压力的方式控制排气装置50。为了执行工序ST1，控制部80以供应第1高频电力及第2高频电力的方式控制第1高频电源62及第2高频电源64。在工序ST1中，可以供应第1高频电力及第2高频电力中的一方。并且，为了将工序ST1中的基板W的温度设定为第1温度，控制部80控制第1高频电源62和/或加热器控制器HC。
在工序ST1之后执行工序ST2。在工序ST2中，执行第2等离子体处理。即，在工序ST2中，使用由第2处理气体形成的第2等离子体处理基板W。第2处理气体为包含碳氟化合物气体的气体。在一实施方式中，第2处理气体可以为与第1处理气体相同的气体。即，第2处理气体可以包含碳氟化合物气体、含碳而不含氟的气体及含氧气体。第2处理气体中的碳氟化合物气体为包含由CXFY表示的任意分子的气体。碳氟化合物气体例如为C4F6气体。在第2处理气体中，含碳而不含氟的气体例如为CO气体或CO2气体。第2处理气体中的含氧气体例如为氧气。在工序ST2中，在腔室10内由第2处理气体生成等离子体。
在工序ST2中，基板W的温度被设定为第2温度。第2温度高于工序ST1中的基板W的温度即第1温度。第2温度例如为50℃以上的温度。在一实施方式中，为了将工序ST2中的基板W的温度设定为第2温度，第1高频电力被设定为大于在工序ST1中使用的第1高频电力的电力。
在其他实施方式中，第2等离子体处理期间的基板W的温度可以通过加热器HT的电能的调整设定为第2温度。在另一其他实施方式中，工序ST2中的基板W的温度可以通过第1高频电力的调整及加热器HT的电能的调整两者而被设定为第2温度。
在执行第2等离子体处理期间，通过来自第2等离子体的氟化学物种进一步蚀刻氧化硅膜OX。另一方面，在执行第2等离子体处理期间，通过执行第1等离子体处理的结果而沉积在掩模MK上的含碳物质DP保护掩模MK(参考图7(b))。因此，根据方法MT，能够抑制因氧化硅膜OX的蚀刻引起的掩模MK膜厚的减小。
为了执行工序ST2，控制部80以向腔室10内供应第2处理气体的方式控制气体供应部。为了执行工序ST2，控制部80以将腔室10内的压力设定为规定的压力的方式控制排气装置50。为了执行工序ST2，控制部80以供应第1高频电力及第2高频电力的方式控制第1高频电源62及第2高频电源64。并且，为了将工序ST2中的基板W的温度设定为第2温度，控制部80控制第1高频电源62和/或加热器控制器HC。
以上对各种示例性实施方式进行了说明，但并不限定于上述示例性实施方式，可进行各种追加、省略、替换和变更。并且，能够组合不同的实施方式中的要件来形成其他实施方式。
例如，可以使用与在方法MT的其他工序中使用的等离子体处理装置不同的等离子体处理装置执行方法MT的工序STa、工序STb、工序STc、工序STd、工序ST1及工序ST2中的至少一个。
并且，对于方法MT的执行，可以使用与等离子体处理装置1不同的电容耦合型等离子体处理装置或其他类型的等离子体处理装置。作为其他类型的等离子体处理装置，例示有电容耦合型等离子体处理装置、利用微波等表面波激励气体的等离子体处理装置等。
从以上说明可知，本发明的各种实施方式在本说明书中以说明的目的进行说明，在不脱离本发明的范围及主旨的情况下可以进行各种变更。因此，本说明书中公开的各种实施方式并不旨在限定，通过附加的技术方案的范围示出真正的范围和主旨。

Claims (7)

1.一种蚀刻基板的氧化硅膜的方法，其中，
所述基板具有所述氧化硅膜及设置于该氧化硅膜上的掩模，该方法包括如下工序：
(a)是使用由包含碳氟化合物气体、含碳而不含氟的气体及含氧气体的第1处理气体形成的第1等离子体对所述基板执行第1等离子体处理的工序，在执行该第1等离子体处理期间，将所述基板的温度设定为第1温度，该第1等离子体处理在所述掩模上沉积含碳物质且蚀刻所述氧化硅膜，
(b)是在所述(a)之后，使用由包含碳氟化合物气体的第2处理气体形成的第2等离子体对所述基板执行第2等离子体处理的工序，在执行该第2等离子体处理期间，将所述基板的温度设定为第2温度，该第2等离子体处理蚀刻所述氧化硅膜，
所述第1温度低于所述第2温度。
2.根据权利要求1所述的方法，其中，
第1处理气体与第2处理气体为相同的处理气体。
3.根据权利要求1或2所述的方法，其中，
使用等离子体处理装置执行所述(a)及所述(b)，
在所述(a)中为了生成所述第1等离子体而在所述等离子体处理装置中使用的高频电力小于在所述(b)中为了生成所述第2等离子体而在所述等离子体处理装置中使用的高频电力。
4.根据权利要求1至3中任一项所述的方法，其中，
在所述(a)及所述(b)中，调整支撑所述基板的基板支撑器内的加热器的电能，以使所述第1温度低于所述第2温度。
5.根据权利要求1至4中任一项所述的方法，其中，
在所述第1处理气体中，含碳而不含氟的所述气体为CO气体，所述含氧气体为O2气体。
6.根据权利要求1至5中任一项所述的方法，其中，
所述掩模为由有机材料形成的掩模。
7.一种等离子体处理装置，其具备：
腔室；
基板支撑器，设置于所述腔室内；
气体供应部，构成为向所述腔室内供应包含碳氟化合物气体、含碳而不含氟的气体及含氧气体的第1处理气体，以及包含碳氟化合物气体的第2处理气体；
高频电源，构成为为了在所述腔室内由气体生成等离子体而产生高频电力；及
控制部，构成为控制所述气体供应部及所述高频电源，
所述控制部执行：
第1控制，为了蚀刻基板的氧化硅膜且在设置于该氧化硅膜上的该基板的掩模上形成含碳沉积物，以向所述腔室内供应所述第1处理气体的方式控制所述气体供应部，并且以在所述腔室内由所述第1处理气体生成第1等离子体的方式控制所述高频电源；及
第2控制，为了进一步蚀刻所述氧化硅膜，以向所述腔室内供应所述第2处理气体的方式控制所述气体供应部，并且以在所述腔室内由所述第2处理气体生成第2等离子体的方式控制所述高频电源，
将所述第1控制中的所述基板的温度设定为低于所述第2控制中设定的所述基板的温度。
CN202010919630.4A 2019-09-17 2020-09-04 蚀刻氧化硅膜的方法及等离子体处理装置 Pending CN112530799A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019168083A JP7308110B2 (ja) 2019-09-17 2019-09-17 シリコン酸化膜をエッチングする方法及びプラズマ処理装置
JP2019-168083 2019-09-17

Publications (1)

Publication Number Publication Date
CN112530799A true CN112530799A (zh) 2021-03-19

Family

ID=74869834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010919630.4A Pending CN112530799A (zh) 2019-09-17 2020-09-04 蚀刻氧化硅膜的方法及等离子体处理装置

Country Status (4)

Country Link
US (1) US20210082712A1 (zh)
JP (1) JP7308110B2 (zh)
KR (1) KR20210032904A (zh)
CN (1) CN112530799A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114762091A (zh) * 2020-09-18 2022-07-15 东京毅力科创株式会社 蚀刻方法、等离子体处理装置以及基板处理系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319972A (ja) 2003-03-31 2004-11-11 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP5411105B2 (ja) 2004-06-23 2014-02-12 株式会社日立ハイテクノロジーズ ドライエッチング装置
JP2006128245A (ja) 2004-10-27 2006-05-18 Sony Corp 絶縁膜の加工方法
JP6832171B2 (ja) 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6833657B2 (ja) 2017-11-07 2021-02-24 東京エレクトロン株式会社 基板をプラズマエッチングする方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114762091A (zh) * 2020-09-18 2022-07-15 东京毅力科创株式会社 蚀刻方法、等离子体处理装置以及基板处理系统
CN114762091B (zh) * 2020-09-18 2023-12-15 东京毅力科创株式会社 蚀刻方法、等离子体处理装置、基板处理系统以及存储介质

Also Published As

Publication number Publication date
JP2021048157A (ja) 2021-03-25
US20210082712A1 (en) 2021-03-18
JP7308110B2 (ja) 2023-07-13
KR20210032904A (ko) 2021-03-25

Similar Documents

Publication Publication Date Title
KR102626802B1 (ko) 에칭 방법
US11594422B2 (en) Film etching method for etching film
CN110544628A (zh) 对膜进行蚀刻的方法和等离子体处理装置
KR20160041764A (ko) 피처리체를 처리하는 방법
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
US10811274B2 (en) Etching method and plasma processing apparatus
US11251048B2 (en) Plasma processing method and plasma processing apparatus
CN110021524B (zh) 蚀刻方法
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
US11721522B2 (en) Plasma processing method and plasma processing apparatus
CN112420507A (zh) 处理基板的方法、器件制造方法及等离子体处理装置
US11404282B2 (en) Method of etching film and plasma processing apparatus
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
JP2021114551A (ja) エッチング方法及びプラズマ処理装置
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
CN112786442A (zh) 等离子体处理方法及等离子体处理装置
JP2022032235A (ja) エッチング方法及びプラズマ処理装置
CN111524807A (zh) 基板处理方法和基板处理装置
CN114762091A (zh) 蚀刻方法、等离子体处理装置以及基板处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination