CN112420507A - 处理基板的方法、器件制造方法及等离子体处理装置 - Google Patents

处理基板的方法、器件制造方法及等离子体处理装置 Download PDF

Info

Publication number
CN112420507A
CN112420507A CN202010794270.XA CN202010794270A CN112420507A CN 112420507 A CN112420507 A CN 112420507A CN 202010794270 A CN202010794270 A CN 202010794270A CN 112420507 A CN112420507 A CN 112420507A
Authority
CN
China
Prior art keywords
substrate
plasma
chamber
upper electrode
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010794270.XA
Other languages
English (en)
Inventor
青木裕介
户花敏胜
森北信也
中村谕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN112420507A publication Critical patent/CN112420507A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明公开一种处理基板的方法，其包括(a)向等离子体处理装置的腔室内提供基板的工序。基板具有被图案化的有机掩模。该方法还包括(b)在将基板容纳于腔室内的状态下，在腔室内由处理气体生成等离子体的工序。该方法还包括(c)在生成等离子体的工序(即(b))的执行中，向等离子体处理装置的上部电极周期性地施加脉冲状的负极性的直流电压的工序。在施加脉冲状的负极性的直流电压的工序中，向上部电极供应源自等离子体的离子而将从上部电极释放的含硅物质沉积到基板上。

Description

处理基板的方法、器件制造方法及等离子体处理装置
技术领域
本发明的例示性实施方式涉及一种处理基板的方法、器件制造方法及等离子体处理装置。
背景技术
在电子器件的制造中，存在利用等离子体处理具有被图案化的有机掩模的基板的情况。日本特开2017-98455号公报、日本特开2014-96499号公报及日本特开2006-270019号公报公开了用于对有机掩模进行改性的等离子体处理。在这些文献中记载的等离子体处理中，使用电容耦合型等离子体处理装置。电容耦合型等离子体处理装置具备腔室、基板支撑器及上部电极。基板支撑器设置于腔室内。上部电极设置于基板支撑器的上方。在腔室内由处理气体生成等离子体。然后，向上部电极施加负极性的直流电压。其结果，源自等离子体的正离子与上部电极碰撞而从上部电极释放二次电子和/或硅。被释放的二次电子和/或硅对有机掩模进行改性。
发明内容
本发明提供一种在有机掩模的等离子体处理中抑制有机掩模的图案的形状不均及有机掩模的缩小的技术。
在一例示性实施方式中，提供一种处理基板的方法。方法包括(a)向等离子体处理装置的腔室内提供具有被图案化的有机掩模的基板的工序。方法还包括(b)在将基板容纳于腔室内的状态下，在腔室内由处理气体生成等离子体的工序。方法还包括(c)在上述(b)的执行中，向等离子体处理装置的上部电极周期性地施加脉冲状的负极性的直流电压的工序。在(c)中，向上部电极供应源自等离子体的离子，将从上部电极释放的含硅物质沉积到基板上。
根据一例示性实施方式，在有机掩模的等离子体处理中，能够抑制有机掩模的图案的形状不均及有机掩模的缩小。
附图说明
图1是一例示性实施方式所涉及的处理基板的方法的流程图。
图2(a)及图2(b)是一例基板的局部放大剖面图。
图3是概略表示一例示性实施方式所涉及的等离子体处理装置的图。
图4是表示图3所示的等离子体处理装置的直流电源装置的结构的一例的图。
图5是表示一例示性实施方式所涉及的等离子体处理装置的高频电力及直流电源装置的输出电压的一例的时序图。
图6(a)、图6(b)、图6(c)及图6(d)是图1所示的方法中的各处理后的一例基板的局部放大剖面图。
具体实施方式
以下，对各种例示性实施方式进行说明。
在一例示性实施方式中，提供一种处理基板的方法。方法包括(a)向等离子体处理装置的腔室内提供具有被图案化的有机掩模的基板的工序。方法还包括(b)在将基板容纳于腔室内的状态下，在腔室内由处理气体生成等离子体的工序。方法还包括(c)在上述(b)的执行中，向等离子体处理装置的上部电极周期性地施加脉冲状的负极性的直流电压的工序。在(c)中，向上部电极供应源自等离子体的离子，将从上部电极释放的含硅物质沉积到基板上。
从腔室内的等离子体碰撞上部电极的离子能量具有施加到上部电极的电压的频率越低则变得越高的倾向。在上述实施方式所涉及的方法中，从腔室内的等离子体碰撞上部电极的离子能量取决于向上部电极施加脉冲状的负极性的直流电压的周期的倒数即频率(以下，称为“脉冲频率”)。脉冲频率能够设定为比高频电力的频率低的频率。因此，在上述实施方式所涉及的方法中，能够使具有高能量的离子碰撞上部电极。其结果，能够从上部电极释放比较多量的含硅物质而供应到基板。根据上述实施方式所涉及的方法，能够使比较多量的含硅物质沉积到基板上，因此能够抑制有机掩模的图案的形状不均及有机掩模的缩小。
在一例示性实施方式中，处理气体可以包括氩气、氢气及氮气中的至少一种。处理气体可以是氩气与氢气的混合气体。
在一例示性实施方式中，在一周期内施加脉冲状的负极性的直流电压的时间所占的比例即占空比可以为0.2以上且0.5以下。
在一例示性实施方式中，向上部电极施加脉冲状的负极性的直流电压的周期的倒数即频率可以比用于生成等离子体的高频电力的频率低。例如，该频率可以为400kHz以上且1MHz以下。
在一例示性实施方式中，脉冲状的负极性的直流电压的绝对值可以为500V以上且1200V以下。
在一例示性实施方式中，基板还可以具有膜。有机掩模能够设置于膜上。在该实施方式中，方法还可以包括(d)利用在腔室内由另一处理气体生成的等离子体蚀刻膜的工序。
在一例示性实施方式中，上述(b)和(d)可以利用相同的等离子体处理装置执行，也可以利用不同的等离子体处理装置执行。
在一例示性实施方式中，可以重复多次包括上述(b)、(c)及(d)的序列。
在另一例示性实施方式中，提供一种器件制造方法。器件制造方法包括通过上述实施方式中的任一种方法处理具有被图案化的有机掩模的基板的步骤。
在另一例示性实施方式中，提供一种等离子体处理装置。等离子体处理装置具备腔室、基板支撑器、高频电源、上部电极、直流电源装置及控制部。基板支撑器设置于腔室内。高频电源构成为产生高频电力以在腔室内生成等离子体。上部电极设置于基板支撑器的上方。直流电源装置与上部电极连接。控制部构成为控制高频电源及直流电源装置。控制部构成为执行包括以下(a)、(b)及(c)的处理。(a)包括在腔室内提供具有被图案化的有机掩模的基板的步骤。(b)包括控制高频电源以供应高频电力，由此在腔室内由处理气体生成等离子体的步骤。(c)包括如下步骤：在(b)的执行中，通过控制直流电源装置，向上部电极周期性地施加脉冲状的负极性的直流电压而向上部电极供应源自等离子体的离子，由此使从上部电极释放的含硅物质沉积到基板上。
在一例示性实施方式中，直流电源装置可以包括可变直流电源及开关器件。
以下，参考附图对各种例示性实施方式进行详细说明。另外，在各附图中，对于相同或相应的部分标注相同的符号。
图1是一例示性实施方式所涉及的处理基板的方法的流程图。图1所示的方法(以下，称为“方法MT”)包括处理具有有机掩模的基板的步骤。图2(a)是一例基板的局部放大剖面图。图2(a)所示的基板W具有有机掩模O M。在一实施方式中，基板W还可以具有膜MF及底面区域UR。膜MF设置于底面区域UR上。有机掩模OM设置于膜MF上。有机掩模OM由有机材料形成并被图案化。有机掩模OM的图案可以为转印到膜MF的图案。有机掩模OM例如是光阻剂掩模。有机掩模OM例如能够通过光刻技术形成。
膜MF可以是单层膜。或者，如图2(b)所示，膜MF也可以是多层膜。在图2(b)所示的基板W中，膜MF包括膜ARF、膜OF及膜OXF。膜OXF设置于底面区域UR上。膜OXF例如是硅氧化膜。膜OF设置于膜OXF上。膜OF例如是有机膜。膜ARF设置于膜OF上。膜ARF例如是含硅的防反射膜。
方法MT包括工序ST1及工序ST2。方法MT还可以包括在执行工序ST1之前将基板W提供到等离子体处理装置的腔室的工序。方法MT的工序ST1及工序ST2在将基板W容纳于等离子体处理装置的腔室内的状态下执行。图3是概略表示一例示性实施方式所涉及的等离子体处理装置的图。图3所示的等离子体处理装置1可在方法MT的执行中使用。等离子体处理装置1是电容耦合型等离子体处理装置。
等离子体处理装置1具备腔室10。腔室10在其内部设置有内部空间10s。腔室10包括腔室主体12。腔室主体12具有大致圆筒形状。内部空间10s设置于腔室主体12的内侧。腔室主体12由铝等导体形成。腔室主体12接地。在腔室主体12的内壁面设置有具有耐蚀性的膜。具有耐蚀性的膜可以是由氧化铝、氧化钇等陶瓷形成的膜。
在腔室主体12的侧壁形成有通路12p。基板W在内部空间10s与腔室10的外部之间被搬送时，通过通路12p。通路12p能够通过闸阀12g进行开闭。闸阀12g沿腔室主体12的侧壁设置。
在腔室主体12的底部上设置有支撑部13。支撑部13由绝缘材料形成。支撑部13具有大致圆筒形状。在内部空间10s中，支撑部13从腔室主体12的底部向上方延伸。支撑部13支撑基板支撑器14。基板支撑器14构成为在腔室10内即在内部空间10s中支撑基板W。
基板支撑器14具有下部电极18及静电卡盘20。下部电极18及静电卡盘20设置于腔室10内。基板支撑器14还可以具有电极板16。电极板16例如由铝等导体形成，具有大致圆盘形状。下部电极18设置于电极板16上。下部电极18例如由铝等导体形成，具有大致圆盘形状。下部电极18与电极板16电连接。
静电卡盘20设置于下部电极18上。在静电卡盘20的上表面上载置有基板W。静电卡盘20具有主体及电极。静电卡盘20的主体由介电质形成。静电卡盘20的电极为膜状的电极，并设置于静电卡盘20的主体内。静电卡盘20的电极经由开关20s与直流电源20p连接。若对静电卡盘20的电极施加源自直流电源20p的电压，则在静电卡盘20与基板W之间产生静电引力。通过所产生的静电引力，基板W被吸附在静电卡盘20而被静电卡盘20保持。
在基板支撑器14上配置有边缘环ER。边缘环ER并不受限定，但可由硅、碳化硅或石英形成。在腔室10内对基板W进行处理时，将基板W配置于静电卡盘20上且被边缘环ER包围的区域内。
在下部电极18的内部设置有流路18f。经由配管22a从冷却单元22对流路18f供应热交换介质(例如制冷剂)。冷却单元22设置于腔室10的外部。供应到流路18f的热交换介质经由配管22b返回到冷却单元22。在等离子体处理装置1中，通过热交换介质与下部电极18的热交换调节载置于静电卡盘20上的基板W的温度。
等离子体处理装置1还可具备气体供应管线24。气体供应管线24对静电卡盘20的上表面与基板W的背面之间的间隙供应传热气体(例如He气体)。传热气体从传热气体供应机构供应到气体供应管线24。
等离子体处理装置1还具备上部电极30。上部电极30设置于基板支撑器14的上方。上部电极30经由部件32支撑于腔室主体12的上部。部件32由具有绝缘性的材料形成。上部电极30和部件32封闭腔室主体12的上部开口。
上部电极30可包含顶板34及支撑体36。顶板34的下表面是内部空间10s侧的下表面，并界定内部空间10s。顶板34由含硅材料形成。顶板34例如由硅、碳化硅或氧化硅形成。在顶板34上形成有多个气体吐出孔34a。多个气体吐出孔34a在板厚方向上贯穿顶板34。
支撑体36装卸自如地支撑顶板34。支撑体36由铝等导电性材料形成。在支撑体36的内部设置有气体扩散室36a。在支撑体36上形成有多个气体孔36b。多个气体孔36b从气体扩散室36a向下方延伸。多个气体孔36b分别与多个气体吐出孔34a连通。在支撑体36上形成有气体导入口36c。气体导入口36c与气体扩散室36a连接。气体供应管38连接于气体导入口36c。
经由阀组41、流量控制器组42及阀组43，气源组40连接于气体供应管38。气源组40、阀组41、流量控制器组42及阀组43构成气体供应部GS。气源组40包含多个气源。阀组41及阀组43中的每一个包含多个开闭阀。流量控制器组42包含多个流量控制器。流量控制器组42的多个流量控制器中的每一个为质量流量控制器或压力控制式的流量控制器。气源组40的多个气源中的每一个经由阀组41的对应开闭阀、流量控制器组42的对应流量控制器及阀组43的对应开闭阀，与气体供应管38连接。
等离子体处理装置1中，沿腔室主体12的内壁面，装卸自如地设置有屏蔽件46。屏蔽件46还设置于支撑部13的外周。屏蔽件46防止等离子体处理的副产物附着在腔室主体12。屏蔽件46接地。屏蔽件46例如通过在由铝形成的部件的表面形成具有耐蚀性的膜来构成。具有耐蚀性的膜可以是由氧化钇等陶瓷形成的膜。另外，在一实施方式中，屏蔽件46提供腔室10的侧壁所具有的内壁面10w。内壁面10w包含第1区域10a及第2区域10b。第1区域10a在内部空间10s的侧方延伸。第2区域10b在内部空间10s的上方且上部电极30的侧方延伸。第1区域10a及第2区域10b不仅可以通过屏蔽件46，还可以通过其他一个以上的部件，例如腔室本体12来设置。
在支撑部13与腔室主体12的侧壁之间设置有隔板48。隔板48例如通过在由铝形成的部件的表面形成具有耐蚀性的膜来构成。具有耐蚀性的膜可以是由氧化钇等陶瓷形成的膜。在隔板48上形成有多个贯穿孔。在隔板48的下方且腔室主体12的底部设置有排气口12e。经由排气管52排气装置50连接于排气口12e。排气装置50具有压力调节阀及涡轮分子泵等真空泵。
等离子体处理装置1还具备第1高频电源62及第2高频电源64。第1高频电源62是产生第1高频电力的电源。在一例中，第1高频电力具有适于生成等离子体的频率。第1高频电力的频率例如为在27MHz～100MHz的范围内的频率。第1高频电源62经由匹配器66与上部电极30连接。匹配器66具有用于使第1高频电源62的负荷侧(上部电极30侧)的阻抗与第1高频电源62的输出阻抗匹配的电路。另外，第1高频电源62可以经由匹配器66及电极板16与下部电极18连接。
第2高频电源64是产生第2高频电力的电源。第2高频电力具有比第1高频电力的频率低的频率。第2高频电力可作为用于将离子引入基板W的偏压用高频电力来使用。第2高频电力的频率例如为在400kHz～40MHz的范围内的频率。第2高频电源64经由匹配器68及电极板16与下部电极18连接。匹配器68具有用于使第2高频电源64的负荷侧(下部电极18侧)的阻抗与第2高频电源64的输出阻抗匹配的电路。
等离子体处理装置1还具备直流电源装置70。直流电源装置70与上部电极30电连接。直流电源装置70构成为周期性地产生脉冲状的负极性直流电压。图4是表示图3所示的等离子体处理装置的直流电源装置的结构的一例的图。图5是表示一例示性实施方式所涉及的等离子体处理装置中的高频电力及直流电源装置的输出电压的一例的时序图。图5中，横轴表示时间。图5中，纵轴表示高频电力(第1高频电力和/或第2高频电力)的供应及直流电源装置70的输出电压。图5中，高频电力为高电平表示供应高频电力。图5中，高频电力为低电平表示未供应高频电力。以下，与图3一同参考图4及图5。
在一实施方式中，直流电源装置70具有可变直流电源70a及开关器件70b。可变直流电源70a构成为产生负极性的直流电压。可变直流电源70a所输出的负极性直流电压的电平可以通过后述控制部80控制。开关器件70b通过其导通状态的切换来切换可变直流电源70a与上部电极30之间的连接及断开。开关器件70b的导通状态的切换也可以通过控制部80控制。
为了周期性地输出脉冲状的负极性直流电压，直流电源装置70的输出电压在周期PT内的第1期间P1为负极性直流电压。在一实施方式中，在周期PT内的第1期间P1，将开关器件70b的导通状态切换成可变直流电源70a与上部电极30相互连接。直流电源装置70的输出电压在周期PT内的剩余的第2期间P2为零伏。在一实施方式中，在周期PT内的第2期间P2，将开关器件70b的导通状态切换成断开可变直流电源70a与上部电极30之间的连接。
在一实施方式中，周期PT内第1期间P1所占的比例即占空比(以小数表示的占空比)为0.2以上且0.5以下。另外，占空比是在周期PT内从直流电源装置70向上部电极30施加脉冲状的负极性的直流电压的时间所占的比例。
在一实施方式中，作为周期PT的倒数的频率f可以是400kHz以上。在一实施方式中，频率f可以是1MHz以下。频率f为1MHz以下时，离子行为的独立控制性相对于腔室10内的自由基的生成变高。
在一实施方式中，第1期间P1内从直流电源装置70向上部电极30施加的脉冲状的负极性的直流电压的绝对值为500V以上且1200V以下。
等离子体处理装置1还具备控制部80。控制部80可以是具备处理器、存储器等存储部、输入装置、显示装置、信号的输入/输出接口等的计算机。控制部80控制等离子体处理装置1的各部。在控制部80中，操作者能够用输入装置进行指令的输入操作等，以管理等离子体处理装置1。并且，在控制部80中，通过显示装置，能够显示等离子体处理装置1的可视化的运转状况。而且，在控制部80的存储部储存控制程序及配方数据。可以通过控制部80的处理器执行控制程序，以在等离子体处理装置1中执行各种处理。控制部80的处理器执行控制程序，按照配方数据控制等离子体处理装置1的各部，由此在等离子体处理装置1中执行方法MT。
以下，再次参考图1，以利用等离子体处理装置1执行方法MT的情况为例，对方法MT进行说明。并且，还对基于控制部80的等离子体处理装置1的各部的控制进行说明。在以下说明中，参考图6(a)、图6(b)、图6(c)及图6(d)。图6(a)、图6(b)、图6(c)及图6(d)是图1所示的方法中的各处理后的一例基板的局部放大剖面图。
在方法MT中，首先执行工序ST1。在工序ST1中，在基板W容纳于腔室10内的状态下执行。基板W在腔室10内载置于基板支撑器14上，并通过静电卡盘20被保持。在工序ST1中，在腔室10内生成处理气体的等离子体。处理气体由气体供应部GS供应。在一实施方式中，处理气体包括氩气、氢气(H2气体)及氮气(N2气体)中的至少一种。在一例中，处理气体是氩气与氢气的混合气体。并且，在工序ST1中，供应第1高频电力和/或第2高频电力，以在腔室10内由处理气体生成等离子体。
控制部80控制气体供应部GS向腔室10内供应处理气体，以执行工序ST1。控制部80控制排气装置50以将腔室10内的压力设定为指定的压力，从而执行工序ST1。控制部80控制第1高频电源62和/或第2高频电源64而供应第1高频电力和/或第2高频电力，以执行工序ST1。
在工序ST1的执行中执行工序ST2。即，在工序ST1中在腔室10内由处理气体生成等离子体时执行工序ST2。执行工序ST2，以向上部电极30供应腔室10内的源自等离子体的离子而使从上部电极30释放的含硅物质沉积到基板W上。在工序ST2中，从直流电源装置70向上部电极30周期性地施加脉冲状的负极性直流电压。控制部80控制直流电源装置70向上部电极30周期性地施加脉冲状的负极性直流电压，以执行工序ST2。
在一实施方式中，在周期PT内从直流电源装置70向上部电极30施加脉冲状的负极性的直流电压的时间所占的比例即上述占空比为0.2以上且0.5以下。
在一实施方式中，作为周期PT的倒数的频率f可以是400kHz以上。在一实施方式中，频率f可以是1MHz以下。频率f为1MHz以下时，离子行为的独立控制性相对于腔室10内的自由基的生成变高。
在一实施方式中，在第1期间P1内从直流电源装置70向上部电极30施加的脉冲状的负极性的直流电压的绝对值为500V以上且1200V以下。
在工序ST2中，正离子从腔室10内的等离子体吸引到上部电极30而碰撞上部电极30的顶板34。其结果，从上部电极30的顶板34释放二次电子及含硅物质。被释放的二次电子及含硅物质供应到基板W。基板W的有机掩模OM可通过二次电子进行改性。并且，如图6(a)所示，使被释放的含硅物质沉积到基板W的有机掩模OM上而形成膜DP。
从腔室10内的等离子体碰撞上部电极30的离子的能量具有施加到上部电极30的电压的频率越低则变得越高的倾向。在方法MT中，从腔室10内的等离子体碰撞上部电极30的离子的能量取决于向上部电极30施加脉冲状的负极性的直流电压的周期PT的倒数即频率f。频率f能够设定为比高频电力的频率更低的频率。因此，在方法MT中，能够使具有高能量的离子碰撞上部电极30。其结果，能够从上部电极30释放比较多量的含硅物质而供应到基板W。根据方法MT，能够将比较多量的含硅物质沉积到基板W上，因此能够抑制有机掩模OM的图案的形状不均及有机掩模OM的缩小。另外，有机掩模OM的图案的形状不均例如可通过LWR(Line Width Roughness：线宽粗糙度)进行评价。
在一实施方式中，方法MT还可以包括工序ST3。在工序ST3中，蚀刻膜M F。膜MF可以利用等离子体处理装置1进行蚀刻。或者，膜MF也可以利用其他等离子体处理装置进行蚀刻。以下，以利用等离子体处理装置1蚀刻图2(b)所示的膜MF的情况为例，对工序ST3进行说明。
首先，在腔室10内生成其他处理气体的等离子体，以进行膜ARF的等离子体蚀刻。在膜ARF为含硅防反射膜的情况下，用于进行膜ARF的等离子体蚀刻的处理气体可以包括氟碳气体等含氟气体。控制部80控制气体供应部GS向腔室10内供应处理气体，以进行膜ARF的等离子体蚀刻。控制部80控制排气装置50将腔室10内的压力设定为指定的压力，以进行膜ARF的等离子体蚀刻。控制部80控制第1高频电源62和/或第2高频电源64而供应第1高频电力和/或第2高频电力，以进行膜ARF的等离子体蚀刻。膜ARF的等离子体蚀刻的结果，如图6(b)所示，通过膜DP调整了其宽度的有机掩模OM的图案被转印到膜ARF。
接着，在腔室10内还生成其他处理气体的等离子体，以进行膜OF的等离子体蚀刻。膜OF为有机膜的情况下，用于膜OF的等离子体蚀刻的处理气体可以包括氢气及氮气。或者，用于膜OF的等离子体蚀刻的处理气体可以包括含氧气体。控制部80控制气体供应部GS向腔室10内供应处理气体，以进行膜O F的等离子体蚀刻。控制部80控制排气装置50将腔室10内的压力设定为指定的压力，以进行膜OF的等离子体蚀刻。控制部80控制第1高频电源62和/或第2高频电源64而供应第1高频电力和/或第2高频电力，以进行膜OF的等离子体蚀刻。膜OF的等离子体蚀刻的结果，如图6(c)所示，膜ARF的图案被转印到膜OF。
接着，在腔室10内还生成其他处理气体的等离子体，以进行膜OXF的等离子体蚀刻。在膜OXF为硅氧化膜的情况下，用于膜OXF的等离子体蚀刻的处理气体可以包括氟碳气体。控制部80控制气体供应部GS向腔室10内供应处理气体，以进行膜OXF的等离子体蚀刻。控制部80控制排气装置50将腔室10内的压力设定为指定的压力，以进行膜OXF的等离子体蚀刻。控制部80控制第1高频电源62和/或第2高频电源64而供应第1高频电力和/或第2高频电力，以进行膜OXF的等离子体蚀刻。膜OXF的等离子体蚀刻的结果，如图6(d)所示，膜OF的图案被转印到膜OXF。
以上，对各种例示性实施方式进行了说明，但并不限定于上述例示性实施方式，可以进行各种追加、省略、置换及变更。并且，能够组合不同实施方式的要件来形成另一实施方式。
例如，在方法MT中，可以重复多次包括工序ST1、工序ST2及工序ST3的序列。
以下，对为了评价方法MT而进行的第1实验及第2实验进行说明。在第1实验及第2实验中，准备了与图2(b)所示的基板W相同结构的样品基板。在样品基板上，有机掩模OM是光阻剂掩模。在样品基板上，膜ARF是含硅防反射膜。在样品基板上，膜OF是有机膜。在样品基板上，膜OXF是硅氧化膜。样品基板的有机掩模OM具有线与空间图案。在样品基板的有机掩模OM中，线宽的平均值为41.8nm，线的LWR为3.3nm。在第1实验中，利用等离子体处理装置1，对样品基板适用了方法MT的工序ST1及工序ST2。在第1实验的工序ST2中，向上部电极30施加的脉冲状的负极性的直流电压的绝对值为-900V，该脉冲状的负极性的直流电压的频率f为400kHz，该脉冲状的负极性的直流电压的占空比为0.5。以下示出第1实验中的工序ST1及工序ST2的条件。
＜第1实验中的工序ST1及工序ST2的条件＞
处理时间：10秒
腔室10内的压力：100mTorr(13.33Pa)
第1高频电力：60MHz、300W
第2高频电力：0W
处理气体：10sccm的H2气体及800sccm的Ar气体
在第2实验中，利用等离子体处理装置1，在与第1实验相同的条件下生成处理气体的等离子体，向上部电极30连续施加-900V的直流电压处理了样品基板。
在第1实验及第2实验中，分别求出了通过沉积在其上的含硅物质调整了其形状的有机掩模OM的线宽的平均值及LWR。在第1实验中，线宽的平均值为41.8nm，LWR为2.8nm。在第2实验中，线宽的平均值为40.6nm，LWR为2.7n m。在第1实验及第2实验中，处理后的LWR均变得比处理前的样品基板的LWR更小。并且，在第2实验中处理后的线宽的平均值小于处理前的线宽的平均值，但在第1实验中处理后的线宽的平均值与处理前的线宽的平均值相同。因此，确认到根据方法MT，能够抑制有机掩模的图案的形状不均及有机掩模的缩小。
从以上说明可知，本发明的各种实施方式在本说明书中以说明的目的进行说明，在不脱离本发明的范围及主旨的情况下可以进行各种变更。因此，本说明书中公开的各种实施方式并不旨在限定，通过附加的技术方案的范围示出真正的范围和主旨。

Claims (14)

1.一种处理基板的方法，其包括：
(a)向等离子体处理装置的腔室内提供具有被图案化的有机掩模的基板的工序；
(b)在将所述基板容纳于所述腔室内的状态下，在该腔室内由处理气体生成等离子体的工序；及
(c)在所述(b)的执行中，向所述等离子体处理装置的上部电极周期性地施加脉冲状的负极性的直流电压而向所述上部电极供应源自所述等离子体的离子，由此使从该上部电极释放的含硅物质沉积到所述基板上的工序。
2.根据权利要求1所述的处理基板的方法，其中，
所述处理气体包括氩气、氢气及氮气中的至少一种。
3.根据权利要求1所述的处理基板的方法，其中，
所述处理气体是氩气与氢气的混合气体。
4.根据权利要求1至3中任一项所述的处理基板的方法，其中，
在一周期内施加所述脉冲状的负极性的直流电压的时间所占的比例即占空比为0.2以上且0.5以下。
5.根据权利要求1至4中任一项所述的处理基板的方法，其中，
将所述脉冲状的负极性的直流电压施加到所述上部电极的周期的倒数即频率比用于生成所述等离子体的高频电力的频率低。
6.根据权利要求1至5中任一项所述的处理基板的方法，其中，
将所述脉冲状的负极性的直流电压施加到所述上部电极的周期的倒数即频率为400kHz以上且1MHz以下。
7.根据权利要求1至6中任一项所述的处理基板的方法，其中，
所述脉冲状的负极性的直流电压的绝对值为500V以上且1200V以下。
8.根据权利要求1至7中任一项所述的处理基板的方法，其中，
所述基板还具有膜，所述有机掩模设置于所述膜之上，
所述方法还包括(d)在所述腔室内，利用由另一处理气体生成的等离子体蚀刻所述膜的工序。
9.根据权利要求8所述的处理基板的方法，其中，
利用同一等离子体处理装置执行所述(b)和所述(d)。
10.根据权利要求8所述的处理基板的方法，其中，
利用不同的等离子体处理装置执行所述(b)和所述(d)。
11.根据权利要求8至10中任一项所述的处理基板的方法，其中，
多次重复包括所述(b)、所述(c)及所述(d)的序列。
12.一种器件制造方法，其包括通过权利要求1至11中任一项所述的处理基板的方法处理具有被图案化的有机掩模的基板的步骤。
13.一种等离子体处理装置，其包括：
腔室；
基板支撑器，设置于所述腔室内；
高频电源，产生高频电力以在所述腔室内生成等离子体；
上部电极，设置于所述基板支撑器的上方；
直流电源装置，与所述上部电极连接；及
控制部，构成为控制所述高频电源及所述直流电源装置，
所述控制部构成为执行包括以下工序的处理：
(a)向所述腔室内提供具有被图案化的有机掩模的基板的工序；
(b)控制所述高频电源以供应高频电力，由此在所述腔室内由处理气体生成等离子体的工序；及
(c)在所述(b)的执行中，通过控制所述直流电源装置，向所述上部电极周期性地施加脉冲状的负极性的直流电压而向所述上部电极供应源自所述等离子体的离子，由此使从该上部电极释放的含硅物质沉积到所述基板上的工序。
14.根据权利要求13所述的等离子体处理装置，其中，所述直流电源装置包括可变直流电源及开关器件。
CN202010794270.XA 2019-08-21 2020-08-10 处理基板的方法、器件制造方法及等离子体处理装置 Pending CN112420507A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-151441 2019-08-21
JP2019151441A JP2021034487A (ja) 2019-08-21 2019-08-21 基板を処理する方法、デバイス製造方法、及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
CN112420507A true CN112420507A (zh) 2021-02-26

Family

ID=74645600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010794270.XA Pending CN112420507A (zh) 2019-08-21 2020-08-10 处理基板的方法、器件制造方法及等离子体处理装置

Country Status (5)

Country Link
US (1) US11081351B2 (zh)
JP (1) JP2021034487A (zh)
KR (1) KR20210023699A (zh)
CN (1) CN112420507A (zh)
TW (1) TW202113968A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022187165A (ja) * 2021-06-07 2022-12-19 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4672456B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマ処理装置
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
JP6035117B2 (ja) 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6643875B2 (ja) * 2015-11-26 2020-02-12 東京エレクトロン株式会社 エッチング方法
JP6541618B2 (ja) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
JP2021034487A (ja) 2021-03-01
KR20210023699A (ko) 2021-03-04
US11081351B2 (en) 2021-08-03
TW202113968A (zh) 2021-04-01
US20210057212A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
US9972503B2 (en) Etching method
KR102356211B1 (ko) 에칭 방법
JP6382055B2 (ja) 被処理体を処理する方法
JP6366454B2 (ja) 被処理体を処理する方法
US9735027B2 (en) Method for etching organic film
TWI743123B (zh) 電漿處理方法
JP7374362B2 (ja) プラズマ処理方法及びプラズマ処理装置
CN110021524B (zh) 蚀刻方法
US11251048B2 (en) Plasma processing method and plasma processing apparatus
JP7158308B2 (ja) プラズマ処理装置及びプラズマ処理方法
CN112420507A (zh) 处理基板的方法、器件制造方法及等离子体处理装置
US11721522B2 (en) Plasma processing method and plasma processing apparatus
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
US12033832B2 (en) Plasma processing method and plasma processing apparatus
JP2022032235A (ja) エッチング方法及びプラズマ処理装置
CN114121641A (zh) 晶片处理方法和等离子体处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination