JP6895352B2 - 被加工物を処理する方法 - Google Patents

被加工物を処理する方法 Download PDF

Info

Publication number
JP6895352B2
JP6895352B2 JP2017174957A JP2017174957A JP6895352B2 JP 6895352 B2 JP6895352 B2 JP 6895352B2 JP 2017174957 A JP2017174957 A JP 2017174957A JP 2017174957 A JP2017174957 A JP 2017174957A JP 6895352 B2 JP6895352 B2 JP 6895352B2
Authority
JP
Japan
Prior art keywords
film
mask
tungsten
workpiece
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017174957A
Other languages
English (en)
Other versions
JP2019050342A (ja
Inventor
優 長友
優 長友
嘉英 木原
嘉英 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017174957A priority Critical patent/JP6895352B2/ja
Priority to TW107130756A priority patent/TWI774836B/zh
Priority to US16/127,468 priority patent/US10685848B2/en
Priority to KR1020180108160A priority patent/KR102637440B1/ko
Priority to CN201811060888.2A priority patent/CN109494153B/zh
Publication of JP2019050342A publication Critical patent/JP2019050342A/ja
Application granted granted Critical
Publication of JP6895352B2 publication Critical patent/JP6895352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Description

本開示の実施形態は、被加工物を処理する方法に関するものである。
電子デバイスの製造においては、マスクのパターンを下地膜に転写するためにプラズマエッチングが行われる。マスクとしては、一般的に、レジストマスクが用いられる。レジストマスクは、フォトリソグラフィ技術によって形成される。したがって、被エッチング層に形成されるパターンの限界寸法は、フォトリソグラフィ技術によって形成されるレジストマスクの解像限界に依存する。
近年の電子デバイスの高集積化に伴い、レジストマスクの解像限界よりも小さい寸法のパターンを形成することが要求されている。このため、レジストマスク上にシリコン酸化膜を堆積させることにより、当該レジストマスクによって画成される開口の幅を調整する技術が提案されている。この技術は、特許文献１に記載されている。
特許文献１に記載された技術では、原子層堆積法（ＡＬＤ法）によってレジストマスク上にシリコン酸化膜が形成される。具体的には、レジストマスクを有する被加工物に、アミノシランガスと活性化された酸素種とが交互に供給される。
特開２０１１−８２５６０号公報
プラズマエッチングには、高いアスペクト比の開口を膜に形成すること、及び／又は、深い開口を膜に形成することが要求されるようになっている。このため、マスクの開口の幅を調整することに加えて、プラズマエッチングに対してより強固なマスクを提供することが求められている。
一態様においては、被加工物を処理する方法が提供される。被加工物は、下地膜及びマスクを有している。マスクは、下地膜上に設けられている。マスクは、開口を提供している。この方法は、（ｉ）被加工物上にタングステン膜を形成する工程であり、タングステン膜は、開口を画成するマスクの側壁面に沿って延在する第１領域、及び、下地膜上で延在する第２領域を含む、該工程と、（ｉｉ）第１領域を残し、第２領域を除去するように、タングステン膜のプラズマエッチングを実行する工程と、を含む。タングステン膜を形成する工程は、（ｉｉｉ）被加工物上にタングステンを含有する前駆体を堆積させるために、被加工物に、タングステンを含有する前駆体ガスを供給する工程と、（ｉｖ）被加工物上の前駆体に水素の活性種を供給するために、水素ガスのプラズマを生成する工程と、を含む。
一態様に係る方法では、前駆体の堆積と、水素の活性種による前駆体中の不純物の除去とが実行されることにより、マスク及び下地膜の表面上に、タングステン膜が形成される。そして、第１領域が残されるようにタングステン膜がエッチングされる。これにより、マスクの開口の幅が調整される。さらに、タングステン製の第１領域がマスクの側壁面に沿って設けられるので、下地膜のプラズマエッチングに対してより強固なマスクが提供される。ところで、プラズマを用いない原子層堆積法によるタングステン膜の形成では、前駆体中の不純物の除去のための反応を生じさせるために、被加工物の温度は、通常、２５０℃以上の温度に設定される。一方、一態様に係る方法では、水素ガスのプラズマからの水素の活性種によって前駆体中の不純物が除去されてタングステン膜が形成されるので、タングステン膜を形成する工程の実行中の被加工物の温度が低い温度に設定され得る。
一実施形態の、タングステン膜を形成する工程では、前駆体ガスを供給する工程と水素ガスのプラズマを生成する工程とを各々が含む複数回のサイクルが実行される。
一実施形態において、前駆体ガスは、ハロゲン化タングステンガスである。一実施形態において、前駆体ガスは、六フッ化タングステンガスであってもよい。
一実施形態において、方法は、被加工物の複数の領域の各々におけるマスクの開口の幅の測定値を取得する工程と、複数の領域の各々の開口の幅の測定値と基準値との間の正の差分値を算出する工程と、タングステン膜を形成する工程において、被加工物の複数の領域の各々に差分値に対応する膜厚を有するタングステン膜が形成されるよう、被加工物の複数の領域の各々の温度を調整する工程と、を更に含む。タングステン膜を形成する工程は、被加工物の複数の領域の各々の温度が調整された状態で、実行される。
一実施形態において、被加工物は、シリコン含有膜、該シリコン含有膜上に設けられた有機膜、該有機膜上に設けられたシリコン含有の反射防止膜、該反射防止膜上に設けられたレジストマスクを有する。シリコン含有膜は、シリコンから形成された第１の膜、及び、該第１の膜上に設けられた第２の膜であり、酸化シリコンから形成された該第２の膜を有する。
一実施形態において、下地膜は反射防止膜であり、下地膜上に設けられたマスクはレジストマスクである。この実施形態において、方法は、タングステン膜のプラズマエッチングを実行する工程の実行後に、反射防止膜のプラズマエッチングを実行する工程と、有機膜のプラズマエッチングを実行する工程であり、該有機膜から有機マスクを形成する、該工程と、第２の膜のプラズマエッチングを実行する工程と、有機マスクを除去する工程と、第１の膜のプラズマエッチングを実行する工程と、を更に含む。
一実施形態において、下地膜は第１の膜であり、マスクは第２の膜から形成されるマスクである。この実施形態において、方法は、反射防止膜のプラズマエッチングを実行する工程と、有機膜のプラズマエッチングを実行する工程であり、該有機膜から有機マスクを形成する、該工程と、第２の膜のプラズマエッチングを実行する工程と、有機マスクを除去する工程と、第１の膜のプラズマエッチングを実行する工程と、を更に含む。タングステン膜を形成する工程、及び、タングステン膜のプラズマエッチングを実行する工程は、有機マスクを除去する工程と第１の膜のプラズマエッチングを実行する工程との間で実行される。
以上説明したように、マスクの開口の幅を調整し、且つ、プラズマエッチングに対してより強固なマスクを提供することが可能となる。
一実施形態に係る被加工物を処理する方法を示す流れ図である。 図２は、図１に示す方法を適用可能な一例の被加工物の一部拡大断面図である。 図１に示す方法の実行において用いることが可能なプラズマ処理装置を概略的に示す図である。 図４の（ａ）、図４の（ｂ）、図４の（ｃ）、及び、図４の（ｄ）は、方法ＭＴの実行中に得られる被加工物の一部拡大断面図であり、図４の（ｅ）は、方法ＭＴの実行後の状態の被加工物の一部拡大断面図である。 図１に示す工程ＳＴＲの一実施形態を示す流れ図である。 タングステン膜の形成処理に関するタイミングチャートである。 図７の（ａ）は、タングステン膜の形成後の状態の被加工物の一部拡大断面図であり、図７の（ｂ）はタングステン膜のエッチング後の状態の被加工物の一部拡大断面図である。 図５に示す工程ＳＴ１１において実行可能な別の処理を示す流れ図である。 図８に示す処理に含まれる工程ＳＴ３５を示す流れ図である。 図１に示す方法において図８に示す処理を実行する場合に利用することが可能な処理システムを概略的に示す図である。 被加工物の複数の領域の一部を例示する図である。 実験の結果を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る被加工物を処理する方法を示す流れ図である。図１に示す方法ＭＴは、マスクの開口の幅を調整する工程ＳＴＲを含む。工程ＳＴＲは、工程ＳＴ２、工程ＳＴ３、工程ＳＴ４、及び、工程ＳＴ６のうち少なくとも一つの工程におけるプラズマエッチングのためのマスクの開口の幅を調整するために実行される。
図２は、図１に示す方法を適用可能な一例の被加工物の一部拡大断面図である。図２に示す被加工物Ｗは、略円盤形状を有し得る。一実施形態において、被加工物Ｗは、シリコン含有膜ＳＦ、有機膜ＯＦ、反射防止膜ＢＦ、及び、レジストマスクＲＭを有する。シリコン含有膜ＳＦは、ベース層ＢＬ上に設けられている。シリコン含有膜ＳＦは、一実施形態では、第１の膜Ｆ１及び第２の膜Ｆ２を含んでいる。第１の膜Ｆ１は、ベース層ＢＬ上に設けられており、第２の膜Ｆ２は、第１の膜Ｆ１上に設けられている。第１の膜Ｆ１と第２の膜Ｆ２は、シリコンを含有し、且つ、互いに異なる材料から形成されている。第１の膜Ｆ１は、例えばシリコンから形成されている。第１の膜Ｆ１は、多結晶シリコン膜又はアモルファスシリコン膜であり得る。第２の膜Ｆ２は、例えば酸化シリコンから形成されている。
有機膜ＯＦは、シリコン含有膜ＳＦ上に設けられている。反射防止膜ＢＦは、有機膜ＯＦ上に設けられている。反射防止膜ＢＦは、シリコンを含有する。レジストマスクＲＭは、反射防止膜ＢＦ上に設けられている。レジストマスクＲＭは、プラズマエッチングによって反射防止膜ＢＦに転写されるべきパターンを有している。即ち、レジストマスクＲＭは、開口ＯＲＭを提供している。開口ＯＲＭは、溝又はホールであり、反射防止膜ＢＦの表面を部分的に露出させている。レジストマスクＲＭは、フォトリソグラフィ技術によるレジスト膜のパターニングにより形成され得る。
方法ＭＴは、図１に示すように、工程ＳＴ１〜工程ＳＴ６及び工程ＳＴＲを含む。工程ＳＴ１〜工程ＳＴ６及び工程ＳＴＲの実行には、一以上のプラズマ処理装置が用いられる。即ち、工程ＳＴ１〜工程ＳＴ６及び工程ＳＴＲは、単一のプラズマ処理装置を用いて実行されてもよい。或いは、工程ＳＴ１〜工程ＳＴ６及び工程ＳＴＲの各々は、これらの工程のうち他の工程で用いられるプラズマ処理装置とは異なるプラズマ処理装置を用いて実行されてもよい。或いは、工程ＳＴ１〜工程ＳＴ６及び工程ＳＴＲのうち幾つかの工程は、一つのプラズマ処理装置を用いて実行され、これらの工程のうち一以上の他の工程は一以上の他のプラズマ処理装置を用いて実行されてもよい。
図３は、図１に示す方法の実行において用いることが可能なプラズマ処理装置を概略的に示す図である。図３に示すプラズマ処理装置１０は、容量結合型のプラズマ処理装置である。プラズマ処理装置１０は、チャンバ本体１２を備えている。チャンバ本体１２は、略円筒形状を有しており、内部空間１２ｓを提供している。チャンバ本体１２は、例えば、アルミニウムから形成されている。チャンバ本体１２の内壁面には陽極酸化処理が施されている。チャンバ本体１２は接地されている。
チャンバ本体１２の底部上には、略円筒状の支持部１３が設けられている。支持部１３は、例えば、絶縁材料から構成されている。支持部１３を構成する絶縁材料は、例えば石英である。支持部１３は、チャンバ本体１２内において、チャンバ本体１２の底部から鉛直方向に延在している。チャンバ本体１２の内部空間の中には、ステージ１４が設けられている。ステージ１４は、支持部１３によって支持されている。
ステージ１４は、その上に載置される被加工物Ｗを支持するように構成されている。ステージ１４は、電極プレート１６、下部電極１８、及び、静電チャック２０を有している。電極プレート１６及び下部電極１８は、導体であり、アルミニウムといった金属から形成され得る。電極プレート１６及び下部電極１８は、略円盤形状を有している。下部電極１８は、電極プレート１６上に設けられており、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０は、導電膜である電極を、一対の絶縁層の間又は一対の絶縁シートの間に配置した構造を有している。静電チャック２０の電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。静電チャック２０上に被加工物Ｗが載置されている状態で、直流電源２２からの電圧が静電チャック２０に印加されると、被加工物Ｗと静電チャック２０との間で静電引力が発生する。発生した静電引力により、被加工物Ｗは静電チャック２０に保持される。
ステージ１４の周縁部上には、被加工物Ｗのエッジ及び静電チャック２０を囲むようにフォーカスリングＦＲが配置される。フォーカスリングＦＲは、プラズマ処理の均一性を向上させるために設けられる。フォーカスリングＦＲは、例えばシリコン含有材料から形成されている。
下部電極１８の内部には、流路１８ｐが設けられている。流路１８ｐは、ステージ１４の中心軸線の周りで渦巻き状に延在し得る。流路１８ｐには、チャンバ本体１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。流路１８ｐに供給される冷媒は、配管２６ｂを介してチラーユニットに戻される。即ち、流路１８ｐとチラーユニットとの間では、冷媒が循環する。この冷媒の温度を制御することによって、静電チャック２０上に搭載された被加工物Ｗの温度が制御される。
プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック２０の上面と被加工物Ｗの裏面との間に供給する。
プラズマ処理装置１０には、被加工物Ｗの温度を調節する温度調整部ＨＴが設けられている。温度調整部ＨＴは、静電チャック２０内に設けられている。温度調整部ＨＴには、ヒータコントローラＨＣが接続されている。ヒータコントローラＨＣから温度調整部ＨＴに電力が供給されることにより、静電チャック２０の温度が調整され、静電チャック２０上に載置された被加工物Ｗの温度が調整される。なお、温度調整部ＨＴは、下部電極１８内に設けられていてもよい。
一実施形態において、温度調整部ＨＴは、複数のヒータ（複数の発熱抵抗素子）及び複数の温度センサを有する。複数の温度センサは、複数のヒータのそれぞれの周囲の温度をそれぞれ検出する。複数のヒータは、ステージ１４の複数の領域内にそれぞれ設けられている。ステージ１４の当該複数の領域は、被加工物Ｗが静電チャック２０上に載置されている状態では、被加工物Ｗの複数の領域ＥＲ（後述）のそれぞれの直下に位置する。プラズマ処理装置１０では、複数の温度センサによって測定される被加工物Ｗの複数の領域ＥＲの温度に応じて、複数のヒータによる複数の領域ＥＲそれぞれの温度調整が行われる。
プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、ステージ１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁材料から形成されている。上部電極３０は、天板３４及び支持体３６を含み得る。天板３４は、内部空間１２ｓに面している。天板３４には複数のガス吐出孔３４ａが設けられている。天板３４は、一実施形態では、シリコンを含有する。別の実施形態では、天板３４は、酸化シリコンを含有し得る。
支持体３６は、天板３４を着脱自在に支持するように構成されている。支持体３６は、導体であり、アルミニウムといった金属から形成されている。支持体３６は、水冷構造を有し得る。支持体３６の内部には、ガス拡散室３６ａが設けられている。ガス拡散室３６ａからは、複数のガス通流孔３６ｂが下方に延びている。複数のガス通流孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されている。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを有している。複数のガスソースは、方法ＭＴにおいて用いられる複数のガスのソースである。バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースの各々は、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
プラズマ処理装置１０では、チャンバ本体１２の内壁に沿ってシールド４６が着脱自在に設けられている。シールド４６は、支持部１３の外周にも設けられている。シールド４６は、チャンバ本体１２にプラズマ処理の副生物（例えば、エッチング副生物）が付着することを防止するものである。シールド４６は、例えば、アルミニウム製の母材の表面をＹ２Ｏ３等のセラミックスで被覆することにより構成され得る。
チャンバ本体１２の底部側、且つ、支持部１３とチャンバ本体１２の側壁との間にはバッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウム製の母材の表面をＹ２Ｏ３等のセラミックスで被覆することにより構成され得る。バッフルプレート４８の下方、且つ、チャンバ本体１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、チャンバ本体１２内の空間を所望の真空度まで減圧することが可能であるように構成されている。一例において、排気装置５０は、自動圧力制御弁及び真空ポンプを有する。真空ポンプは、例えばターボ分子ポンプを含む。チャンバ本体１２の側壁には、通路１２ｐが形成されている。被加工物Ｗは、内部空間１２ｓとチャンバ本体１２の外部との間で搬送される際に、通路１２ｐを通過する。通路１２ｐはゲートバルブ１２ｇによって開閉可能である。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられている。
プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、第１の高周波を発生する電源である。第１の高周波は、主としてプラズマ生成のために利用される高周波である。第１の高周波は、２７〜１００［ＭＨｚ］の範囲内の周波数を有する。第１の高周波の周波数は、例えば６０［ＭＨｚ］である。第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（上部電極３０側）のインピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して下部電極１８に接続されていてもよい。
第２の高周波電源６４は、第２の高周波を発生する電源である。第２の高周波は、被加工物Ｗにイオンを引き込むのに適した周波数を有する。第２の高周波は、４００［ｋＨｚ］〜４０．６８［ＭＨｚ］の範囲内の周波数を有する。第２の高周波の周波数は、例えば１３．５６［ＭＨｚ］である。第２の高周波電源６４は、整合器６８を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有している。
プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、電圧を上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。電源７０からの電圧が上部電極３０に印加されると、内部空間１２ｓの中に存在する正イオンが、天板３４に衝突する。その結果、天板３４から二次電子及び／又はシリコンが放出される。
プラズマ処理装置１０は、制御部Ｃｎｔを更に備えている。制御部Ｃｎｔは、コンピュータ装置であることができる。制御部Ｃｎｔは、例えば、プロセッサ、メモリといった記憶装置、キーボード、マウス、及び／又は、タッチパネルといった入力装置、並びに、表示装置等を備える。制御部Ｃｎｔのプロセッサは、記憶装置に記憶された制御プログラムを実行し、記憶装置に記憶されたレシピデータに従い、プラズマ処理装置１０の各部を制御する。制御部Ｃｎｔは、方法ＭＴの実行においてプラズマ処理装置１０の各部を制御する。
再び図１を参照して、方法ＭＴについて説明する。以下では、方法ＭＴがプラズマ処理装置１０を用いて図２に示した被加工物Ｗに適用される場合を例として、方法ＭＴを説明する。しかしながら、方法ＭＴは、プラズマ処理装置１０以外の一以上のプラズマ処理装置を用いて実行することが可能である。また、方法ＭＴが適用される被加工物は、図２に示した被加工物Ｗに限定されるものではない。以下、図１と共に図４を参照する。図４の（ａ）、図４の（ｂ）、図４の（ｃ）、及び、図４の（ｄ）は、方法ＭＴの実行中に得られる被加工物の一部拡大断面図であり、図４の（ｅ）は、方法ＭＴの実行後の状態の被加工物の一部拡大断面図である。
図１に示すように、方法ＭＴでは、工程ＳＴ１が実行される。工程ＳＴ１では、レジストマスクＲＭが改質される。具体的に工程ＳＴ１では、図２に示した被加工物Ｗがステージ１４上に載置された状態で、処理ガスが内部空間１２ｓに供給される。工程ＳＴ１で用いられる処理ガスは、例えば、水素ガスと希ガスの混合ガスであり得る。また、工程ＳＴ１では、排気装置５０によって内部空間１２ｓの圧力が指定された圧力に設定される。また、工程ＳＴ１では、第１の高周波電源６２からの第１の高周波が上部電極３０に供給される。さらに、工程ＳＴ１では、電源７０からの電圧が上部電極３０に印加される。なお、工程ＳＴ１では、第２の高周波電源６４からの第２の高周波は、下部電極１８に供給されてもよく、供給されなくてもよい。工程ＳＴ１の実行により、内部空間１２ｓの中で処理ガスのプラズマが生成される。プラズマ中の正イオンは、上部電極３０の天板３４に衝突する。その結果、天板３４から二次電子が放出される。放出された二次電子により、レジストマスクＲＭが改質される。
方法ＭＴでは、工程ＳＴ１の実行後に、工程ＳＴ２が実行される。工程ＳＴ２では、マスクＭＫ１のパターンを反射防止膜ＢＦに転写するために、プラズマエッチングが実行される。マスクＭＫ１は、レジストマスクＲＭ、又は、レジストマスクＲＭの開口の幅を工程ＳＴＲにおいて調整することにより得られたマスクである。
工程ＳＴ２では、マスクＭＫ１を有する被加工物Ｗがステージ１４上に載置された状態で、処理ガスが内部空間１２ｓに供給される。工程ＳＴ２で用いられる処理ガスは、例えばフルオロカーボンガスを含み得る。また、工程ＳＴ２では、排気装置５０によって内部空間１２ｓの圧力が指定された圧力に設定される。また、工程ＳＴ２では、第１の高周波電源６２からの第１の高周波が上部電極３０に供給される。また、工程ＳＴ２では、第２の高周波電源６４からの第２の高周波が下部電極１８に供給される。工程ＳＴ２の実行により、内部空間１２ｓの中で処理ガスのプラズマが生成される。そして、プラズマ中のイオン及び／又はラジカルといった活性種によって、反射防止膜ＢＦがエッチングされる。その結果、図４の（ａ）に示すように、マスクＭＫ１のパターンが反射防止膜ＢＦに転写される。工程ＳＴ２の実行の後、マスクＭＫ１は除去されてもよい。
方法ＭＴでは、工程ＳＴ２の実行後に、工程ＳＴ３が実行される。工程ＳＴ３では、マスクＭＫ２のパターンを有機膜ＯＦに転写するために、プラズマエッチングが実行される。マスクＭＫ２は、工程ＳＴ２のプラズマエッチングにより反射防止膜ＢＦから得られたマスク、又は、反射防止膜ＢＦから得られた当該マスクの開口の幅を工程ＳＴＲにおいて調整することにより得られたマスクである。
工程ＳＴ３では、マスクＭＫ２を有する被加工物Ｗがステージ１４上に載置された状態で、処理ガスが内部空間１２ｓに供給される。工程ＳＴ３で用いられる処理ガスは、酸素含有ガス（例えば酸素ガス）を含む。或いは、工程ＳＴ３で用いられる処理ガスは、水素ガス及び窒素ガスを含む。また、工程ＳＴ３では、排気装置５０によって内部空間１２ｓの圧力が指定された圧力に設定される。また、工程ＳＴ３では、第１の高周波電源６２からの第１の高周波が上部電極３０に供給される。また、工程ＳＴ３では、第２の高周波電源６４からの第２の高周波が下部電極１８に供給される。工程ＳＴ３の実行により、内部空間１２ｓの中で処理ガスのプラズマが生成される。そして、プラズマ中のイオン及び／又はラジカルといった活性種によって、有機膜ＯＦがエッチングされる。その結果、図４の（ｂ）に示すように、マスクＭＫ２のパターンが有機膜ＯＦに転写されて、有機膜ＯＦから有機マスクＯＦＭが得られる。工程ＳＴ３の実行の後、マスクＭＫ２は除去されてもよい。
方法ＭＴでは、工程ＳＴ３の実行後に、工程ＳＴ４が実行される。工程ＳＴ４では、マスクＭＫ３のパターンを第２の膜Ｆ２に転写するために、プラズマエッチングが実行される。マスクＭＫ３は、有機マスクＯＦＭ、又は、有機マスクＯＦＭの開口の幅を工程ＳＴＲにおいて調整することにより得られたマスクである。
工程ＳＴ４では、マスクＭＫ３を有する被加工物Ｗがステージ１４上に載置された状態で、処理ガスが内部空間１２ｓに供給される。工程ＳＴ４で用いられる処理ガスは、フルオロカーボンガスを含み得る。また、工程ＳＴ４では、排気装置５０によって内部空間１２ｓの圧力が指定された圧力に設定される。また、工程ＳＴ４では、第１の高周波電源６２からの第１の高周波が上部電極３０に供給される。また、工程ＳＴ４では、第２の高周波電源６４からの第２の高周波が下部電極１８に供給される。工程ＳＴ４の実行により、内部空間１２ｓの中で処理ガスのプラズマが生成される。そして、プラズマ中のイオン及び／又はラジカルといった活性種によって、第２の膜Ｆ２がエッチングされる。その結果、図４の（ｃ）に示すように、マスクＭＫ３のパターンが第２の膜Ｆ２に転写される。
方法ＭＴでは、次いで、工程ＳＴ５が実行される。工程ＳＴ５では、マスクＭＫ３が除去される。工程ＳＴ３では、図４の（ｃ）に示した被加工物Ｗがステージ１４上に載置された状態で、処理ガスが内部空間１２ｓに供給される。工程ＳＴ５で用いられる処理ガスは、酸素含有ガス（例えば酸素ガス）を含む。或いは、工程ＳＴ３で用いられる処理ガスは、水素ガス及び窒素ガスを含む。また、工程ＳＴ５では、排気装置５０によって内部空間１２ｓの圧力が指定された圧力に設定される。また、工程ＳＴ５では、第１の高周波電源６２からの第１の高周波が上部電極３０に供給される。なお、工程ＳＴ５では、第２の高周波電源６４からの第２の高周波が下部電極１８に供給されてもよく、供給されなくてもよい。工程ＳＴ５の実行により、内部空間１２ｓの中で処理ガスのプラズマが生成される。そして、プラズマ中のイオン及び／又はラジカルといった活性種によって、マスクＭＫ３、即ち、有機マスクＯＦＭ自体又は当該有機マスクＯＦＭを含むマスクが除去される。その結果、図４の（ｄ）に示す被加工物Ｗが得られる。
方法ＭＴでは、工程ＳＴ５の実行後に、工程ＳＴ６が実行される。工程ＳＴ６では、マスクＭＫ４のパターンを第１の膜Ｆ１に転写するために、プラズマエッチングが実行される。マスクＭＫ４は、工程ＳＴ４のプラズマエッチングにより第２の膜Ｆ２から得られたマスク、又は、第２の膜Ｆ２から得られた当該マスクの開口の幅を工程ＳＴＲにおいて調整することにより得られたマスクである。
工程ＳＴ６では、マスクＭＫ４を有する被加工物Ｗがステージ１４上に載置された状態で、処理ガスが内部空間１２ｓに供給される。工程ＳＴ６で用いられる処理ガスは、ハロゲン系のガスを含み得る。工程ＳＴ６で用いられる処理ガスは、例えば、塩素ガス及び臭化水素ガスのうち一以上のガスを含み得る。また、工程ＳＴ６では、排気装置５０によって内部空間１２ｓの圧力が指定された圧力に設定される。また、工程ＳＴ６では、第１の高周波電源６２からの第１の高周波が上部電極３０に供給される。また、工程ＳＴ６では、第２の高周波電源６４からの第２の高周波が下部電極１８に供給される。工程ＳＴ６の実行により、内部空間１２ｓの中で処理ガスのプラズマが生成される。そして、プラズマ中のイオン及び／又はラジカルといった活性種によって、第１の膜Ｆ１がエッチングされる。その結果、図４の（ｅ）に示すように、マスクＭＫ４のパターンが第１の膜Ｆ１に転写される。なお、工程ＳＴ６の実行前に、第１の膜Ｆ１の表面上に形成された酸化膜を除去するために、プラズマエッチングが実行されてもよい。酸化膜の除去のためのプラズマエッチングには、フルオロカーボンガスを用いることが可能である。
以下、図５、図６、図７の（ａ）、及び、図７の（ｂ）を参照しつつ、工程ＳＴＲについて説明する。図５は、図１に示す工程ＳＴＲの一実施形態を示す流れ図である。図６は、タングステン膜の形成処理に関するタイミングチャートである。図６において、横軸は、時間を示している。また、図６において、縦軸は、キャリアガスの流量、前駆体ガスの流量、水素ガスの流量、及び、高周波の状態を示している。図６において、高周波がＯＮであることは、プラズマの生成のために少なくとも第１の高周波が供給されていることを表しており、高周波がＯＦＦであることは、第１の高周波及び第２の高周波の供給が停止されていることを示している。図７の（ａ）は、タングステン膜の形成後の状態の被加工物の一部拡大断面図であり、図７の（ｂ）はタングステン膜のエッチング後の状態の被加工物の一部拡大断面図である。
上述したように、工程ＳＴＲは、工程ＳＴ２、工程ＳＴ３、工程ＳＴ４、及び、工程ＳＴ６のうち少なくとも一つの工程におけるプラズマエッチングのためのマスクの開口の幅を調整するために実行される。即ち、工程ＳＴＲは、工程ＳＴ１の実行期間と工程ＳＴ２の実行期間の間の期間、工程ＳＴ２の実行期間と工程ＳＴ３の実行期間の間の期間、工程ＳＴ３の実行期間と工程ＳＴ４の実行期間の間の期間、及び、工程ＳＴ５の実行期間と工程ＳＴ６の実行期間の間の期間のうち、少なくとも何れかの期間で実行される。
工程ＳＴＲでは、工程ＳＴ１１が実行される。工程ＳＴ１１の一実施形態では、被加工物Ｗ上にタングステン膜を形成するために、成膜処理ＤＰＡが実行される。工程ＳＴ１１の実行により、図７の（ｃ）に示すように、被加工物Ｗの表面、即ち、マスクＭＫの表面及び下地膜ＵＦの表面上にタングステン膜ＷＦが形成される。マスクＭＫは、レジストマスクＲＭ、工程ＳＴ２の実行により反射防止膜ＢＦから形成されたマスク、有機マスクＯＦＭ、又は、工程ＳＴ４の実行の実行により第２の膜Ｆ２から形成されたマスクである。下地膜ＵＦは、マスクＭＫがレジストマスクＲＭである場合には、反射防止膜ＢＦであり、マスクＭＫが工程ＳＴ２の実行により反射防止膜ＢＦから形成されたマスクである場合には、有機膜ＯＦであり、マスクＭＫが有機マスクＯＦＭである場合には、第２の膜Ｆ２であり、マスクＭＫが工程ＳＴ４の実行により第２の膜Ｆ２から形成されたマスクである場合には、第１の膜Ｆ１である。
成膜処理ＤＰＡでは、タングステン膜ＷＦを形成するために、サイクルＣＹが一回以上実行される。各サイクルＣＹは、工程ＳＴ２１及び工程ＳＴ２３を含んでいる。成膜処理ＤＰＡにおいて、サイクルＣＹが複数回実行される場合には、工程ＳＴ２１と工程ＳＴ２３は交互に実行される。一実施形態では、各サイクルＣＹは、工程ＳＴ２１と工程ＳＴ２３との間で実行される工程ＳＴ２２を含んでいる。また、各サイクルＣＹは、工程ＳＴ２３の後に実行される工程ＳＴ２４を含んでいる。
工程ＳＴ２１では、被加工物Ｗ上にタングステンを含有する前駆体を堆積させるために、被加工物Ｗに前駆体ガスが供給される。即ち、チャンバ本体１２の内部空間１２ｓに前駆体ガスが供給される。前駆体ガスは、タングステンを含有する。前駆体ガスは、ハロゲン化タングステンガスであり得る。一例の前駆体ガスは、六フッ化タングステン（ＷＦ６）ガスである。前駆体ガスは、六塩化タングステンガスといった他のハロゲン化タングステンガス、又は、別のタングステン含有ガスであってもよい。工程ＳＴ２１では、プラズマは生成されない。即ち、工程ＳＴ２１では、第１の高周波及び第２の高周波の供給が停止される。
工程ＳＴ２１では、前駆体ガスと共にキャリアガスが内部空間１２ｓに供給されてもよい。キャリアガスは、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｘｅガス、Ｋｒガスといった希ガスであり得る。一実施形態では、キャリアガスは、図６に示すように、成膜処理ＤＰＡの実行期間にわたって内部空間１２ｓに供給されてもよい。工程ＳＴ２１では、前駆体ガスの流量は、１００ｓｃｃｍ以上、３００ｓｃｃｍ以下の流量に設定され得る。工程ＳＴ２１では、キャリアガスの流量は、０ｓｃｃｍ以上、３０００ｓｃｃｍ以下の流量に設定され得る。また、工程ＳＴ２１では、内部空間１２ｓの圧力は、０．０２Ｔｏｒｒ（２．６Ｐａ）以上、３Ｔｏｒｒ（４００Ｐａ）以下の圧力に設定され得る。
続く工程ＳＴ２２では、内部空間１２ｓのパージが実行される。具体的に、工程ＳＴ２２では、内部空間１２ｓの排気が実行される。工程ＳＴ２２では、パージガスとしてキャリアガスが内部空間２２ｓに供給されてもよい。工程ＳＴ２２の実行により、内部空間１２ｓの中の前駆体ガスが排出され、被加工物Ｗ上に過剰に堆積していた前駆体が除去される。
続く工程ＳＴ２３では、被加工物Ｗ上の前駆体に水素の活性種を供給するために、水素ガス（Ｈ２ガス）のプラズマが内部空間１２ｓの中で生成される。工程ＳＴ２３において水素ガスのプラズマを生成するために、図６に示すように、工程ＳＴ２２の実行後、且つ、工程ＳＴ２３の実行前に、内部空間１２ｓへの水素ガスの供給が開始される。水素ガスの供給が開始されてから所定時間が経過した後に、工程ＳＴ２３の実行が開始される。水素ガスの供給は、工程ＳＴ２３の終了時まで継続する。水素ガスが内部空間１２ｓに供給されているときには、キャリアガスも内部空間１２ｓに供給され得る。
工程ＳＴ２３では、内部空間１２ｓに水素ガスが供給されている状態で、第１の高周波が下部電極１８（又は上部電極３０）に供給される。これにより、内部空間１２ｓの中で水素ガスのプラズマが生成される。工程ＳＴ２３では、第２の高周波が下部電極１８に供給されてもよい。工程ＳＴ２３では、プラズマからの水素の活性種、即ち、水素のイオン及び／又はラジカルにより、前駆体中の不純物が除去される。前駆体ガスがハロゲン化タングステンガスである場合には、前駆体中のハロゲン元素と水素との反応により、前駆体からハロゲン元素が除去される。
工程ＳＴ２３では、水素ガスの流量は、１００ｓｃｃｍ以上、３０００ｓｃｃｍ以下の流量に設定され得る。工程ＳＴ２３では、キャリアガスの流量は、０ｓｃｃｍ以上、３０００ｓｃｃｍ以下の流量に設定され得る。工程ＳＴ２３では、内部空間１２ｓの圧力は、０．０２Ｔｏｒｒ（２．６Ｐａ）以上、３Ｔｏｒｒ（４００Ｐａ）以下の圧力に設定され得る。工程ＳＴ２３では、第１の高周波の電力は、２０Ｗ以上、３０００Ｗ以下の電力に設定され得る。また、工程ＳＴ２３では、第２の高周波の電力は、０Ｗ以上、２００Ｗ以下の電力に設定され得る。
続く工程ＳＴ２４では、内部空間１２ｓのパージが実行される。具体的に、工程ＳＴ２４では、内部空間１２ｓの排気が実行される。工程ＳＴ２４では、パージガスとして、キャリアガスが内部空間１２ｓに供給されてもよい。工程ＳＴ２４の実行により、内部空間１２ｓの中の水素ガスが排出される。
続く工程ＳＴ２５では、停止条件が満たされるか否かが判定される。停止条件はサイクルＣＹの実行回数が所定回数に達している場合に満たされるものと判定される。所定回数は、１回以上の回数である。工程ＳＴ２５において停止条件が満たされていないと判定されると、再びサイクルＣＹが実行される。一方、工程ＳＴ２５において停止条件が満たされていると判定されると、成膜処理ＤＰＡの実行が停止する。成膜処理ＤＰＡの実行により、図７の（ａ）に示すように、被加工物Ｗの表面上にタングステン膜ＷＦが形成される。タングステン膜ＷＦは、第１領域Ｒ１及び第２領域Ｒ２を含む。第１領域Ｒ１は、開口ＯＭＫを画成するマスクＭＫの側壁面ＳＷに沿って延在する。第２領域Ｒ２は、下地膜ＵＦ上で延在する。
一実施形態において、工程ＳＴ１１の成膜処理ＤＰＡの実行中の被加工物Ｗの温度は、当該被加工物Ｗの全領域において略均一であり、例えば、０℃以下の温度に設定される。更なる実施形態において、工程ＳＴ１１の成膜処理ＤＰＡの実行中の被加工物Ｗの温度は、−２０℃以下の温度に設定される。
図５に示すように、工程ＳＴＲでは、次いで、工程ＳＴ１２が実行される。工程ＳＴ１２では、第１領域Ｒ１を残し、第２領域Ｒ２を除去するようにタングステン膜ＷＦのプラズマエッチングが行われる。工程ＳＴ１２では、図７の（ａ）に示した状態の被加工物Ｗがステージ１４上に載置された状態で、処理ガスが内部空間１２ｓに供給される。工程ＳＴ１２で用いられる処理ガスは、フルオロカーボンガスを含み得る。また、工程ＳＴ１２では、排気装置５０によって内部空間１２ｓの圧力が指定された圧力に設定される。また、工程ＳＴ１２では、第１の高周波電源６２からの第１の高周波が上部電極３０に供給される。工程ＳＴ１２では、第１領域Ｒ１に体して第２領域Ｒ２を選択的に除去するために、異方性のプラズマエッチングが行われる。したがって、工程ＳＴ１２では、第２の高周波電源６４からの第２の高周波が下部電極１８に供給される。工程ＳＴ１２の実行により、内部空間１２ｓの中で処理ガスのプラズマが生成される。そして、プラズマ中のイオンが被加工物Ｗに引き込まれて、第２領域Ｒ２がエッチングされる。その結果、図７の（ｂ）に示すように、タングステン膜ＷＦの第１領域Ｒ１が残されて、第２領域Ｒ２がエッチングされる。なお、マスクＭＫの上面の上で延在しているタングステン膜ＷＦは除去されるか、或いは、その膜厚が小さくなる。
上述した一実施形態の方法ＭＴでは、前駆体の堆積（工程ＳＴ２１）と、水素の活性種による前駆体中の不純物の除去（工程ＳＴ２３）とが実行されることにより、マスクＭＫ及び下地膜ＵＦの表面上に、タングステン膜ＷＦが形成される。そして、工程ＳＴ１２において、第１領域Ｒ１が残されるようにタングステン膜ＷＦがエッチングされる。これにより、マスクＭＫの開口ＯＭＫの幅が調整される。また、タングステン製の第１領域Ｒ１がマスクＭＫの側壁面ＳＷに沿って設けられるので、下地膜ＵＦのプラズマエッチングに対してより強固なマスクＭＫｉ（ｉは、１〜４の何れかの整数）が提供される。さらに、タングステン製の第１領域Ｒ１により、マスクＭＫの側壁面のラフネスが改善される。ところで、プラズマを用いない原子層堆積法によるタングステン膜の形成では、前駆体中の不純物の除去のための反応を生じさせるために、被加工物の温度は、通常、２５０℃以上の温度に設定される。一方、方法ＭＴでは、水素ガスのプラズマからの水素の活性種によって前駆体中の不純物が除去されてタングステン膜ＷＦが形成されるので、工程ＳＴ１１の成膜処理ＤＰＡの実行中の被加工物Ｗの温度が低い温度に設定され得る。
以下、工程ＳＴ１１において実行可能な別の処理について説明する。図８は、図５に示す工程ＳＴ１１において実行可能な別の処理を示す流れ図である。図９は、図８に示す処理に含まれる工程ＳＴ３５を示す流れ図である。図１０は、図１に示す方法において図８に示す処理を実行する場合に利用することが可能な処理システムを概略的に示す図である。図８に示す処理ＰＲＣを工程ＳＴ１１で実行する場合に、方法ＭＴでは、図１０に示す処理システム１を用いることができる。
処理システム１は、台１２２ａ、台１２２ｂ、台１２２ｃ、台１２２ｄ、容器１２４ａ、容器１２４ｂ、容器１２４ｃ、容器１２４ｄ、ローダモジュールＬＭ、ロードロックモジュールＬＬ１、ロードロックモジュールＬＬ２、トランスファーモジュール１２１、及び、上述のプラズマ処理装置１０を備える。
台１２２ａ〜１２２ｄは、ローダモジュールＬＭの一縁に沿って配列されている。台１２２ａ〜１２２ｄのそれぞれの上には、容器１２４ａ〜１２４ｄがそれぞれ設けられている。容器１２４ａ〜１２４ｄの各々の中には、被加工物Ｗが収容され得る。容器１２４ａ〜１２４ｄの各々は、例えばＦＯＵＰ（Ｆｒｏｎｔ−Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）と呼ばれる容器である。
ローダモジュールＬＭは、チャンバを提供している。ローダモジュールＬＭのチャンバの中には、搬送ロボットＲｂ１が設けられている。搬送ロボットＲｂ１は、容器１２４ａ〜１２４ｄのうち任意の容器とロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２のうち任意のロードロックモジュールの予備減圧室との間、任意のロードロックモジュールの予備減圧室と光学観察装置ＯＣとの間、光学観察装置ＯＣと容器１２４ａ〜１２４ｄのうち任意の容器との間で、被加工物Ｗを搬送するように構成されている。
ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２は、ローダモジュールＬＭの別の一縁に沿って設けられており、ローダモジュールＬＭに接続されている。ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２の各々は、予備減圧室を提供している。ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２は、トランスファーモジュール１２１にそれぞれ接続されている。
トランスファーモジュール１２１は、減圧可能なチャンバを提供している。トランスファーモジュール１２１のチャンバの中には、搬送ロボットＲｂ２が設けられている。トランスファーモジュール１２１には、プラズマ処理装置１０が接続されている。搬送ロボットＲｂ２は、ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２のうち任意のロードロックモジュールの予備減圧室と内部空間１２ｓとの間で被加工物Ｗを搬送するように構成されている。
処理システム１は、光学観察装置ＯＣを更に備える。被加工物Ｗは、搬送ロボットＲｂ１及び搬送ロボットＲｂ２によって、光学観察装置ＯＣとプラズマ処理装置１０との間で移動され得る。搬送ロボットＲｂ１によって被加工物Ｗが光学観察装置ＯＣ内に収容され、光学観察装置ＯＣ内において被加工物Ｗの位置合わせが行われた後に、光学観察装置ＯＣは、被加工物Ｗのマスクの開口の幅を測定する。具体的に、光学観察装置ＯＣは、被加工物Ｗの複数の領域ＥＲの各々におけるマスクの開口の幅を測定し、マスクの開口の幅の測定値を、制御部Ｃｎｔに送信する。制御部Ｃｎｔは、プラズマ処理装置１０の各部に加えて、処理システム１の各部を制御する。制御部Ｃｎｔの記憶装置には、後述する対応データＤＴが、読出し自在に格納されている。
再び図８及び図９を参照する。処理ＰＲＣは、工程ＳＴ３１〜ＳＴ３５を含んでいる。工程ＳＴ３５は、工程ＳＴ３３及び工程ＳＴ３４の判定結果に応じて、複数回実行され得る。工程ＳＢ３１では、処理システム１の光学観察装置ＯＣによって、被加工物Ｗの複数の領域ＥＲの各々におけるマスクＭＫの開口の幅の測定値が取得される。図１１は、被加工物の複数の領域の一部を例示する図である。複数の領域ＥＲは、被加工物Ｗの主面ＷＭＳを区画する。主面ＷＭＳは、マスクＭＫの表面、及び、マスクＭＫから露出されている下地膜ＵＦの上面を含む。複数の領域ＥＲは、互いに重ならない。複数の領域ＥＲは、被加工物Ｗの中心軸線に対して同心の複数のエリアの各々の中の一以上の領域を含み得る。或いは、複数の領域ＥＲは、被加工物Ｗの主面を格子状に区切る複数の領域であり得る。複数の領域ＥＲのレイアウトは限定されるものではない。
工程ＳＴ３１に続く工程ＳＴ３２では、工程ＳＴ３１で取得された複数の領域の各々の測定値と基準値との間の正の差分値が算出される。続く工程ＳＴ３３では、マスクＭＫの開口の幅の調整が既に行われたか否かが判定される。具体的には、処理ＰＲＣ内で工程ＳＴ３５が既に実行されている場合には、マスクＭＫの開口の幅の調整が既に一度行われているものと判定される。工程ＳＴ３３において、マスクＭＫの開口の幅の調整が未だ行われていないものと判定される場合には、工程ＳＴ３５に処理が移る。工程ＳＴ３３において、マスクＭＫの開口の幅の調整が既に行われているものと判定される場合には、工程ＳＴ３４に処理が移る。
工程ＳＴ３４では、工程ＳＴ３２で算出された差分値に基づいて、マスクＭＫの開口の幅の再調整が必要か否かが判定される。工程ＳＴ３４では、各差分値が所定値よりも大きい場合に、マスクＭＫの開口の幅の再調整が必要であるものと判定される。工程ＳＴ３４において、マスクＭＫの開口の幅の調整が必要であると判定される場合には、工程ＳＴ３５に処理が移る。工程ＳＴ３４において、マスクＭＫの開口の幅の再調整が必要ではないと判定される場合には、処理ＰＲＣは終了する。
工程ＳＴ３５では、マスクＭＫの開口の幅が調整される。具体的に、工程ＳＴ３５では、被加工物Ｗが、搬送ロボットＲｂ１及び搬送ロボットＲｂ２によって、光学観察装置ＯＣからプラズマ処理装置１０の内部空間１２ｓの中に搬入される。そして、複数の領域ＥＲの各々におけるマスクＭＫの開口の幅を上述の基準値に一致させるか又は近づけるように、複数の領域ＥＲの各々の表面上にタングステン膜ＷＦが形成される。工程ＳＴ３５におけるタングステン膜の形成については、後述する。次いで、被加工物Ｗは、搬送ロボットＲｂ１及び搬送ロボットＲｂ２によって、内部空間１２ｓから光学観察装置ＯＣ内に移動される。そして、再び、工程ＳＴ３１からの処理が実行される。
図９に示すように、工程ＳＴ３５のタングステン膜の形成では、工程ＳＴ３５１が実行され得る。工程ＳＴ３５１では、上述の成膜処理ＤＰＡが実行され得る。成膜処理ＤＰＡにより、比較的コンフォーマルにタングステンの膜が形成され得る。なお、工程ＳＴ３５１は実行されなくてもよい。
続く工程ＳＴ３５２では、温度調整部ＨＴ（上述の複数のヒータ）を用いて、被加工物Ｗの温度が複数の領域ＥＲごとに調整される。工程ＳＴ３５２では、対応データＤＴが利用される。対応データＤＴは、被加工物Ｗの温度と当該被加工物Ｗ上に堆積するタングステン膜の膜厚との関係を特定するデータであり、予め取得されたデータである。工程ＳＴ３５２では、対応データＤＴを参照することにより、複数の領域ＥＲの各々について、上述の差分値に対応する膜厚に関連付けられた温度が特定される。工程ＳＴ３５において成膜処理ＤＰＡが実行されない場合には、工程ＳＴ３５２では、対応データＤＴを参照することにより、複数の領域ＥＲの各々について、上述の差分値の半分の膜厚に関連付けられた温度が特定される。工程ＳＴ３５において成膜処理ＤＰＡが実行される場合には、工程ＳＴ３５２では、対応データＤＴを参照することにより、複数の領域ＥＲの各々について、上述の差分値の半分の膜厚から工程ＳＴ３５の成膜処理ＤＰＡで形成されるタングステン膜の膜厚を差し引くことにより得られる膜厚に関連付けられた温度が特定される。各領域ＥＲの温度は、特定された温度に調整される。
工程ＳＴ３５では、次いで、成膜処理ＤＰＢが実行される。成膜処理ＤＰＢでは、工程ＳＴ４１〜工程ＳＴ４４を含むサイクルが一回以上実行される。工程ＳＴ４１〜工程ＳＴ４４はそれぞれ、工程ＳＴ２１〜工程ＳＴ２４と同様の工程である。但し、工程ＳＴ２１（即ち、成膜処理ＤＰＡ）では、被加工物の複数の領域ＲＥの温度は互いに略同一の温度であるが、工程ＳＴ４１（即ち、成膜処理ＤＰＢ）における複数の領域ＲＥの温度は、工程ＳＴ３５２にて個別に調整された温度である。各領域ＲＥの温度が低いほど、成膜処理ＤＰＢによってその上に形成されるタングステン膜の膜厚は厚くなる。また、工程ＳＴ４１の処理時間長は、工程ＳＴ４１において被加工物Ｗ上に形成される前駆体の膜の厚みが、被加工物Ｗの温度に応じて増減する状態となる時間長の範囲内にある。このような処理時間長は、原子層堆積法の自己制御（ｓｅｌｆ−ｌｉｍｉｔｅｄ）領域に含まれる時間長よりも短い時間である。なお、自己制御領域に含まれる処理時間長では、形成される膜の厚みが被加工物Ｗの温度に依存しない。
成膜処理ＤＰＢでは、工程ＳＴ４４に次いで、工程ＳＴ４５が実行される。工程ＳＴ４５では、停止条件が満たされるか否かが判定される。工程ＳＴ４５では、工程ＳＴ４１〜工程ＳＴ４４を含むサイクルの実行回数が所定回数に達している場合に、停止条件が満たされるものと判定される。停止条件が満たされない場合には、工程ＳＴ４１〜工程ＳＴ４４を含むサイクルが再び実行される。一方、停止条件が満たされる場合には、工程ＳＴ３５４に処理が移行する。工程ＳＴ３５４では、上述の成膜処理ＤＰＡが実行される。工程ＳＴ３５４の成膜処理ＤＰＡは実行されなくてもよい。
かかる処理ＰＲＣによれば、複数の領域ＥＲのマスクＭＫの開口の幅が互いに異なっていても、複数の領域ＥＲのマスクＭＫの開口の幅の差を低減又は解消するように、マスクＭＫの開口の幅を調整することが可能となる。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴの実行に用いられるプラズマ処理装置は、誘導結合型のプラズマ処理装置、プラズマの生成のためにマイクロ波といった表面波を利用するプラズマ処理装置といった任意のプラズマ処理装置であってもよい。また、処理システム１は、プラズマ処理装置１０に加えて、一以上のプラズマ処理装置を備えていてもよい。即ち、処理システム１は、トランスファーモジュールに接続された１２１に接続された複数のプラズマ処理装置を備えていてもよい。工程ＳＴ１〜工程ＳＴ６及び工程ＳＴＲの各々は、これらの工程のうち他の工程で用いられる処理システム１のプラズマ処理装置とは異なる処理システム１のプラズマ処理装置を用いて実行されてもよい。或いは、工程ＳＴ１〜工程ＳＴ６及び工程ＳＴＲのうち幾つかの工程は、処理システム１の一つのプラズマ処理装置を用いて実行され、これらの工程のうち一以上の他の工程は処理システム１の一以上の他のプラズマ処理装置を用いて実行されてもよい。
以下、方法ＭＴの成膜処理の評価のために行った実験について説明する。実験では、プラズマ処理装置１０を用いて成膜処理ＤＰＡを実行することにより、複数のサンプルの下地膜の上にタングステン膜を形成した。実験では、工程ＳＴ２１の処理時間及び成膜処理ＤＰＡにおけるサイクルの実行回数を可変のパラメータとして異ならせた。以下に実験の条件を示す。
＜実験の条件＞
工程ＳＴ２１
内部空間１２ｓの圧力：８００ｍＴｏｒｒ（１０７Ｐａ）
ＷＦ６ガスの流量：１７０ｓｃｃｍ
キャリアガス（Ａｒガス）の流量：６００ｓｃｃｍ
処理時間：１０秒又は３０秒
工程ＳＴ２２
内部空間１２ｓの圧力：８００ｍＴｏｒｒ（１０７Ｐａ）
キャリアガス（Ａｒガス）の流量：８００ｓｃｃｍ
処理時間：３０秒
工程ＳＴ２３
内部空間１２ｓの圧力：８００ｍＴｏｒｒ（１０７Ｐａ）
Ｈ２ガスの流量：５００ｓｃｃｍ
キャリアガス（Ａｒガス）の流量：６００ｓｃｃｍ
第１の高周波：１００ＭＨｚ、５００Ｗ
第２の高周波：０Ｗ
処理時間：３秒
工程ＳＴ２４
内部空間１２ｓの圧力：８００ｍＴｏｒｒ（１０７Ｐａ）
キャリアガス（Ａｒガス）の流量：８００ｓｃｃｍ
処理時間：３０秒
実験では、複数のサンプル各々の下地膜の上に形成されたタングステン膜の膜厚を測定した。その結果を図１２に示す。図１２のグラフにおいて、横軸はサイクルＣＹの実行回数を示しており、縦軸はタングステン膜の膜厚を示している。図１２に示すように、サイクルの実行回数に応じて、タングステン膜の膜厚は増加していた。この結果から、タングステンを含有する前駆体ガスの供給と水素の活性種の交互の供給を含むサイクルの実行回数に応じてタングステン膜の膜厚を制御可能であることが確認された。故に、方法ＭＴによれば、マスクＭＫの開口の幅を任意に調整可能であることが確認された。
１…処理システム、ＯＣ…光学観察装置、１０…プラズマ処理装置、１２…チャンバ本体、１２ｓ…内部空間、１４…ステージ、１８…下部電極、２０…静電チャック、ＨＴ…温度調整部、３０…上部電極、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｃｎｔ…制御部、Ｗ…被加工物、ＳＦ…シリコン含有膜、Ｆ１…第１の膜、Ｆ２…第２の膜、ＯＦ…有機膜、ＯＦＭ…有機マスク、ＢＦ…反射防止膜、ＲＭ…レジストマスク、ＷＦ…タングステン膜、Ｒ１…第１領域、Ｒ２…第２領域、ＭＫ，ＭＫ１，ＭＫ２，ＭＫ３，ＭＫ４…マスク、ＵＦ…下地膜。

Claims (7)

  1. 被加工物を処理する方法であって、
    前記被加工物は、下地膜、及び、該下地膜上に設けられたマスクを有し、該マスクは、開口を提供しており、
    該方法は、
    前記被加工物上にタングステン膜を形成する工程であり、該タングステン膜は、前記開口を画成する前記マスクの側壁面に沿って延在する第１領域、及び、前記下地膜上で延在する第２領域を含む、該工程と、
    前記第１領域を残し、前記第２領域を除去するように、前記タングステン膜のプラズマエッチングを実行する工程と、
    を含み、
    タングステン膜を形成する前記工程は、
    前記被加工物上にタングステンを含有する前駆体を堆積させるために、前記被加工物に、タングステンを含有する前駆体ガスを供給する工程と、
    前記被加工物上の前記前駆体に水素の活性種を供給するために、水素ガスのプラズマを生成する工程と、
    を含み、
    タングステン膜を形成する前記工程における前記被加工物の温度は、０℃以下である、方法。
  2. 被加工物を処理する方法であって、
    前記被加工物は、下地膜、及び、該下地膜上に設けられたマスクを有し、該マスクは、開口を提供しており、
    該方法は、
    前記被加工物上にタングステン膜を形成する工程であり、該タングステン膜は、前記開口を画成する前記マスクの側壁面に沿って延在する第１領域、及び、前記下地膜上で延在する第２領域を含む、該工程と、
    前記第１領域を残し、前記第２領域を除去するように、前記タングステン膜のプラズマエッチングを実行する工程と、
    を含み、
    タングステン膜を形成する前記工程は、
    前記被加工物上にタングステンを含有する前駆体を堆積させるために、前記被加工物に、タングステンを含有する前駆体ガスを供給する工程と、
    前記被加工物上の前記前駆体に水素の活性種を供給するために、水素ガスのプラズマを生成する工程と、
    を含み、光学測定装置によって測定された前記開口の幅を基準値に近づけるように前記タングステン膜を形成する、
    方法。
  3. タングステン膜を形成する前記工程では、前駆体ガスを供給する前記工程と水素ガスのプラズマを生成する前記工程とを各々が含む複数回のサイクルが実行される、請求項１又は２に記載の方法。
  4. 前記前駆体ガスは、ハロゲン化タングステンガスである、請求項１〜３の何れか一項に記載の方法。
  5. 前記前駆体ガスは、六フッ化タングステンガスである、請求項１〜３の何れか一項に記載の方法。
  6. 被加工物を処理する方法であって、
    前記被加工物は、下地膜、及び、該下地膜上に設けられたマスクを有し、該マスクは、開口を提供しており、
    該方法は、
    前記被加工物上にタングステン膜を形成する工程であり、該タングステン膜は、前記開口を画成する前記マスクの側壁面に沿って延在する第１領域、及び、前記下地膜上で延在する第２領域を含む、該工程と、
    前記第１領域を残し、前記第２領域を除去するように、前記タングステン膜のプラズマエッチングを実行する工程と、
    を含み、
    タングステン膜を形成する前記工程は、
    前記被加工物上にタングステンを含有する前駆体を堆積させるために、前記被加工物に、タングステンを含有する前駆体ガスを供給する工程と、
    前記被加工物上の前記前駆体に水素の活性種を供給するために、水素ガスのプラズマを生成する工程と、
    を含み、
    前記被加工物は、シリコン含有膜、該シリコン含有膜上に設けられた有機膜、該有機膜上に設けられたシリコン含有の反射防止膜、該反射防止膜上に設けられたレジストマスクを有し、
    前記シリコン含有膜は、シリコンから形成された第１の膜、及び、該第１の膜上に設けられた第２の膜であり、酸化シリコンから形成された該第２の膜を有し、
    前記下地膜は前記反射防止膜であり、前記下地膜上に設けられた前記マスクは前記レジストマスクであり、
    該方法は、
    前記タングステン膜のプラズマエッチングを実行する前記工程の実行後に、前記反射防止膜のプラズマエッチングを実行する工程と、
    前記有機膜のプラズマエッチングを実行する工程であり、該有機膜から有機マスクを形成する、該工程と、
    前記第２の膜のプラズマエッチングを実行する工程と、
    前記有機マスクを除去する工程と、
    前記第１の膜のプラズマエッチングを実行する工程と、
    を更に含む、方法。
  7. 被加工物を処理する方法であって、
    前記被加工物は、下地膜、及び、該下地膜上に設けられたマスクを有し、該マスクは、開口を提供しており、
    該方法は、
    前記被加工物上にタングステン膜を形成する工程であり、該タングステン膜は、前記開口を画成する前記マスクの側壁面に沿って延在する第１領域、及び、前記下地膜上で延在する第２領域を含む、該工程と、
    前記第１領域を残し、前記第２領域を除去するように、前記タングステン膜のプラズマエッチングを実行する工程と、
    を含み、
    タングステン膜を形成する前記工程は、
    前記被加工物上にタングステンを含有する前駆体を堆積させるために、前記被加工物に、タングステンを含有する前駆体ガスを供給する工程と、
    前記被加工物上の前記前駆体に水素の活性種を供給するために、水素ガスのプラズマを生成する工程と、
    を含み、
    前記被加工物は、シリコン含有膜、該シリコン含有膜上に設けられた有機膜、該有機膜上に設けられたシリコン含有の反射防止膜、該反射防止膜上に設けられたレジストマスクを有し、
    前記シリコン含有膜は、シリコンから形成された第１の膜、及び、該第１の膜上に設けられた第２の膜であり、酸化シリコンから形成された該第２の膜を有し、
    前記下地膜は前記第１の膜であり、前記マスクは前記第２の膜から形成されるマスクであり、
    該方法は、
    前記反射防止膜のプラズマエッチングを実行する工程と、
    前記有機膜のプラズマエッチングを実行する工程であり、該有機膜から有機マスクを形成する、該工程と、
    前記第２の膜のプラズマエッチングを実行する工程と、
    前記有機マスクを除去する工程と、
    前記第１の膜のプラズマエッチングを実行する工程と、
    を更に含み、
    タングステン膜を形成する前記工程、及び、前記タングステン膜のプラズマエッチングを実行する前記工程は、有機マスクを除去する前記工程と前記第１の膜のプラズマエッチングを実行する前記工程との間で実行される、
    方法。
JP2017174957A 2017-09-12 2017-09-12 被加工物を処理する方法 Active JP6895352B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017174957A JP6895352B2 (ja) 2017-09-12 2017-09-12 被加工物を処理する方法
TW107130756A TWI774836B (zh) 2017-09-12 2018-09-03 被加工物之處理方法
US16/127,468 US10685848B2 (en) 2017-09-12 2018-09-11 Workpiece processing method
KR1020180108160A KR102637440B1 (ko) 2017-09-12 2018-09-11 피가공물을 처리하는 방법
CN201811060888.2A CN109494153B (zh) 2017-09-12 2018-09-12 处理被加工物的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017174957A JP6895352B2 (ja) 2017-09-12 2017-09-12 被加工物を処理する方法

Publications (2)

Publication Number Publication Date
JP2019050342A JP2019050342A (ja) 2019-03-28
JP6895352B2 true JP6895352B2 (ja) 2021-06-30

Family

ID=65632318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017174957A Active JP6895352B2 (ja) 2017-09-12 2017-09-12 被加工物を処理する方法

Country Status (5)

Country Link
US (1) US10685848B2 (ja)
JP (1) JP6895352B2 (ja)
KR (1) KR102637440B1 (ja)
CN (1) CN109494153B (ja)
TW (1) TWI774836B (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432228A (ja) * 1990-05-29 1992-02-04 Toshiba Corp ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPH1092791A (ja) * 1996-09-10 1998-04-10 Oki Electric Ind Co Ltd パターン形成方法
EP2293322A1 (en) * 2000-06-08 2011-03-09 Genitech, Inc. Method for forming a metal nitride layer
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
WO2008149988A1 (ja) 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP6008608B2 (ja) * 2012-06-25 2016-10-19 東京エレクトロン株式会社 レジストマスクの処理方法
KR101674972B1 (ko) * 2013-12-26 2016-11-10 한국과학기술원 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP6366454B2 (ja) * 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法
JP6346115B2 (ja) * 2015-03-24 2018-06-20 東芝メモリ株式会社 パターン形成方法
JP6502160B2 (ja) * 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
US9721766B2 (en) * 2015-10-06 2017-08-01 Tokyo Electron Limited Method for processing target object

Also Published As

Publication number Publication date
KR20190029475A (ko) 2019-03-20
US10685848B2 (en) 2020-06-16
TWI774836B (zh) 2022-08-21
KR102637440B1 (ko) 2024-02-15
JP2019050342A (ja) 2019-03-28
US20190080929A1 (en) 2019-03-14
CN109494153B (zh) 2023-03-21
TW201921458A (zh) 2019-06-01
CN109494153A (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
TWI668530B (zh) 被處理體之處理方法
TW202012692A (zh) 成膜方法及成膜裝置
TW201626434A (zh) 被處理體之處理方法
TW201639034A (zh) 被處理體之處理方法
JP6895352B2 (ja) 被加工物を処理する方法
KR20190079565A (ko) 에칭 방법
KR20220058433A (ko) 에칭 방법 및 플라즈마 처리 장치
CN112420507A (zh) 处理基板的方法、器件制造方法及等离子体处理装置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
WO2022059440A1 (ja) エッチング方法、プラズマ処理装置、及び基板処理システム
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
JP2020177958A (ja) 基板処理方法及び基板処理装置
KR101662194B1 (ko) 플라즈마 원자층 증착 장치 및 플라즈마 원자층 증착을 이용한 산화물 박막 형성 방법
JP2021190678A (ja) エッチング方法及びプラズマ処理装置
CN113745104A (zh) 蚀刻方法及等离子体处理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210607

R150 Certificate of patent or registration of utility model

Ref document number: 6895352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150