KR102428552B1 - 플라즈마 처리 방법 - Google Patents

플라즈마 처리 방법 Download PDF

Info

Publication number
KR102428552B1
KR102428552B1 KR1020170064621A KR20170064621A KR102428552B1 KR 102428552 B1 KR102428552 B1 KR 102428552B1 KR 1020170064621 A KR1020170064621 A KR 1020170064621A KR 20170064621 A KR20170064621 A KR 20170064621A KR 102428552 B1 KR102428552 B1 KR 102428552B1
Authority
KR
South Korea
Prior art keywords
gas
plasma
film
mask
processing
Prior art date
Application number
KR1020170064621A
Other languages
English (en)
Other versions
KR20170134245A (ko
Inventor
신야 모리키타
료스케 니이츠마
웨이치엔 첸
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170134245A publication Critical patent/KR20170134245A/ko
Application granted granted Critical
Publication of KR102428552B1 publication Critical patent/KR102428552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32559—Protection means, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

실리콘을 함유하는 막의 에칭 프로세스에 있어서, 실리콘을 함유하는 상부 전극이 받는 영향을 회피하여 상부 전극의 상태를 유지한다.
일 실시형태에 있어서의 방법(MT)에서는 처리 용기(12)와 실리콘의 전극판(34)을 구비하는 플라즈마 처리 장치(10)가 이용되고, 방법(MT)이 적용되는 웨이퍼(W)는 실리콘을 함유하는 피에칭층(EL)과 피에칭층(EL) 위에 마련되는 유기막(OL)과 유기막(OL) 위에 마련되는 반사 방지막(AL)을 구비한다. 방법(MT)에서는 처리 용기(12) 내에서 발생시킨 플라즈마를 이용하여 반사 방지막(AL) 및 유기막(OL)을 에칭한 후(공정 ST4 후)에 처리 용기(12) 내에서 산소 가스를 포함하는 혼합 가스의 플라즈마를 생성하는 공정 ST5를 실시한다. 공정 ST5에서는, 산소 가스의 플라즈마에 포함되는 산소 이온을 전극판(34)에 충돌시켜 전극판(34)의 표면에 산화 실리콘막(341)을 보호막으로서 형성한다.

Description

플라즈마 처리 방법{PLASMA PROCESSING METHOD}
본 발명의 실시형태는 플라즈마 처리 방법에 관한 것이다.
반도체 디바이스라고 하는 전자 디바이스의 제조에 있어서는, 플라즈마 처리 장치를 이용한 플라즈마 처리가 행해진다. 플라즈마 처리의 1종으로서는, 실리콘막의 에칭이 예시된다. 실리콘을 함유하는 막의 에칭에 이용되는 플라즈마 처리 장치로서는, 예컨대 특허문헌 1에 기재된 플라즈마 처리 장치가 알려져 있다.
특허문헌 1에는, 실리콘 또는 실리콘 카바이드 전극 표면을 플라즈마 에칭 처리 중의 형태 개질로부터 보호하는 방법이 개시되어 있다. 특허문헌 1의 방법은, 보호 폴리머 코팅을, 플라즈마 처리 챔버의 실리콘 또는 실리콘 카바이드의 전극 상에 형성하는 것을 목적으로 하고 있고, 플라즈마 처리 챔버를 클리닝하는 프로세스 중, 또는 플라즈마 처리 챔버 내에서 반도체 기판을 에칭하는 프로세스 중에 실시될 수 있다.
또한, 특허문헌 1에 기재된 플라즈마 처리 장치는, 플라즈마 처리 챔버, 기판 지지체 및 상부 전극을 구비하고 있다. 기판 지지체는, 플라즈마 처리 챔버 내에 마련되어 있고, 플라즈마 처리 챔버 내에 있어서 피처리체를 지지하도록 구성되어 있다. 상부 전극은 실리콘을 함유하고 있으며, 기판 지지체에 대향하도록, 기판 지지체의 상방에 마련되어 있다. 기판 지지체는 정전 척을 구비하며, 이 플라즈마 처리 장치에 있어서는, 정전 척이 하부 전극을 구성하고 있다.
특허문헌 1: 일본 특허 공개 제2013-42149호 공보
최근, 실리콘을 함유하는 막에 대한 에칭 프로세스의 수요가 높아지고 있다. 그러나, 그 프로세스를 행하는 플라즈마 처리 장치 내에서는, 상기한 바와 같은 상부 전극 등의 복수의 부재가 실리콘을 함유하는 경우가 있다. 실리콘을 함유하는 상부 전극의 상태의 변화는, 프로세스 특성에 대하여 영향을 끼치는 경우가 있다. 이 때문에, 실리콘을 함유하는 막의 에칭 프로세스에 있어서, 실리콘을 함유하는 상부 전극이 받는 영향을 회피하여 상부 전극의 상태를 유지할 수 있는 플라즈마 처리 방법의 실현이 요구된다.
일 양태에 있어서는, 플라즈마 처리 장치를 이용하여 피처리체를 처리하는 플라즈마 처리 방법이 제공된다. 이 플라즈마 처리 장치는 처리 용기를 구비하고, 피처리체는 실리콘을 함유하는 피에칭층과, 피에칭층 위에 마련되는 유기막과, 유기막 위에 마련되는 반사 방지막과, 반사 방지막 위에 마련되는 제1 마스크를 구비한다. 이 방법은, 처리 용기 내에서 발생시킨 플라즈마와 제1 마스크를 이용하여 반사 방지막을 에칭하는 공정으로서 반사 방지막으로부터 제2 마스크가 형성되는 공정(공정 a라고 함)과, 처리 용기 내에서 발생시킨 플라즈마와 제2 마스크를 이용하여 유기막을 에칭하는 공정으로서 유기막으로부터 제3 마스크가 형성되는 공정(공정 b라고 함)과, 처리 용기 내에서 제1 가스 및 제2 가스를 포함하는 혼합 가스의 플라즈마를 생성하는 공정(공정 c라고 함)과, 처리 용기 내에서 발생시킨 플라즈마와 제3 마스크를 이용하여 피에칭층을 에칭하는 공정(공정 d라고 함)을 포함한다. 플라즈마 처리 장치는 상부 전극을 더 구비한다. 상부 전극은 처리 용기 내에 있어서 피처리체를 지지하는 배치대의 상방에 마련된다. 상부 전극의 전극판은 실리콘을 함유한다. 제1 가스는 산소 가스이다. 공정 c에서는, 제1 가스의 플라즈마에 포함되는 산소 이온을 전극판에 충돌시켜 전극판의 표면에 산화 실리콘막을 형성한다.
이 일 양태에 따르면, 공정 c가 실행되고 나서 공정 d가 실행되기 전까지의 동안에 있어서 상부 전극의 전극판에 산화 실리콘막이 형성되기 때문에, 공정 a의 실행 전에 미리 상부 전극의 전극판에 산화 실리콘막을 형성하는 공정을 마련할 필요가 없으며, 공정 a 등의 적용 대상이 되는 웨이퍼와는 별도로 상부 전극의 전극판에 산화 실리콘막을 형성하기 위해 이용하는 다른 웨이퍼를 준비할 필요가 없고, 또한 공정 a의 실행 전에 행하는 시즈닝 처리가 받을 수 있는 영향을 회피할 수 있다. 또한, 실리콘을 함유하는 전극판으로부터 인가되는 직류 전압에 따라 산소 이온이 전극판에 충돌하기 때문에, 산소 이온의 공급이 전극판에 대하여 선택적으로 행해지고, 따라서 전극판 이외의 처리 용기 내의 다른 부품이 산소 이온으로부터 받는 영향을 저감할 수 있고, 또한 전극판에 형성되는 산화 실리콘막의 막 두께의 불균일성이 저감될 수 있다.
일 실시형태에 있어서, 혼합 가스의 플라즈마를 생성하는 공정에 있어서, 제1 가스의 유량은 3[sccm]~10[sccm]의 범위일 수 있다. 제1 가스가 상기 유량인 경우에, 산화 실리콘막을 전극판에 비교적 두껍게 형성할 수 있으며, 제1 가스의 플라즈마에 의한 산소 이온이 제3 마스크의 유기막에 끼치는 영향을 저감할 수 있다.
일 실시형태에 있어서, 제2 가스는 아르곤 가스일 수 있다. 따라서, 산소 가스인 제1 가스와 함께 아르곤 가스인 제2 가스를 이용함으로써, 전극판의 실리콘에 대한 산화가 효과적으로 행해질 수 있다.
일 실시형태에 있어서, 반사 방지막은 산화 실리콘을 함유하며, 공정 c에 있어서 형성되는 산화 실리콘막의 막 두께는, 공정 d 후에 공정 a가 더 실시되는 경우에, 공정 a에 있어서 산화 실리콘막이 제거되는 막 두께일 수 있다. 공정 c에서 형성될 수 있는 산화 실리콘막의 막 두께가, 공정 d의 에칭 처리에 의해 전극판이 보호될 수 있는 데 필요한 막 두께 이상이 되고, 또한 공정 d 후에 공정 a가 더 행해지는 경우에 공정 a에 있어서 제거될 수 있는 막 두께 이하가 되기 때문에, 산화 실리콘막의 보호막으로서의 이용과, 이용 후의 산화 실리콘막의 제거가 효율적으로 행해질 수 있다.
이상 설명한 바와 같이, 실리콘을 함유하는 막의 에칭 프로세스에 있어서, 실리콘을 함유하는 상부 전극이 받는 영향을 회피하여 상부 전극의 상태를 유지할 수 있는 플라즈마 처리 방법이 실현된다.
도 1은 일 실시형태의 방법을 나타내는 흐름도이다.
도 2는 (a)부, (b)부, (c)부 및 (d)부를 포함하고, 도 2의 (a)부는 도 1에 나타내는 방법의 적용 대상인 피처리체를 예시하는 단면도이며, 도 2의 (b)부~(d)부는 도 1에 나타내는 방법의 각 공정의 실시 후의 피처리체의 상태를 나타내는 단면도이다.
도 3은 도 1에 나타내는 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례를 나타내는 도면이다.
도 4는 도 1에 나타내는 방법의 실시 중에 있어서의 처리 용기의 하나의 상태를 모식적으로 예시하는 도면이다.
도 5는 도 1에 나타내는 방법에 따라 발휘되는 효과를 설명하기 위한 실험 결과를 나타내는 도면이다.
이하, 도면을 참조하여 여러 가지의 실시형태에 대해서 상세하게 설명한다. 또한, 도면에 있어서 동일 또는 상당의 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은 일 실시형태에 따른 플라즈마 처리 방법을 나타내는 흐름도이다. 도 1에 나타내는 방법(MT)은 플라즈마 처리 방법의 일 실시형태이다. 도 2의 (a)부는 도 1에 나타내는 방법(MT)의 적용 대상인 피처리체[이하, 웨이퍼(W)라고 함]를 예시하는 단면도이다.
먼저, 도 2의 (a)부를 참조하여, 방법(MT)의 적용 대상인 웨이퍼(W)의 구성에 대해서 설명한다. 도 2의 (a)부에 나타내는 웨이퍼(W)는, 기판(SB), 피에칭층(EL), 유기막(OL), 반사 방지막(AL) 및 마스크(MK1)(제1 마스크)를 가지고 있다. 피에칭층(EL)은 기판(SB) 상에 마련되어 있다. 피에칭층(EL)은 실리콘을 함유하는 층이며, 예컨대 비정질 실리콘층 또는 다결정 실리콘층일 수 있다. 유기막(OL)은 유기 재료로 구성되는 막이며, 피에칭층(EL) 상에 마련되어 있다. 반사 방지막(AL)은 산화 실리콘을 함유하는 반사 방지막이며, 유기막(OL) 상에 마련되어 있다. 마스크(MK1)는 반사 방지막(AL) 상에 마련되어 있다. 마스크(MK1)는 유기 재료로 구성되는 마스크이며, 예컨대 레지스트 마스크이다. 마스크(MK1)에는 개구를 제공하는 패턴이 포토리소그래피에 의해 형성되어 있다.
다음에, 방법(MT)의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 구성에 대해서 설명한다. 방법(MT)은 플라즈마 처리 장치에 의해 실행된다. 도 3은 도 1에 나타내는 방법(MT)의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례를 나타내는 도면이다. 도 3에는 방법(MT)의 여러 실시형태에서 이용 가능한 플라즈마 처리 장치(10)의 단면 구조가 개략적으로 나타나 있다.
도 3에 나타내는 바와 같이, 플라즈마 처리 장치(10)는 평행 평판의 전극을 구비하는 플라즈마 에칭 장치이며, 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 대략 원통 형상을 가지고 있고, 처리 공간(Sp)을 획정한다. 처리 용기(12)는, 예컨대 알루미늄으로 구성되어 있고, 그 내벽면에는 양극 산화 처리가 실시되어 있다. 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 바닥부 상에는, 대략 원통형의 지지부(14)가 마련되어 있다. 지지부(14)는, 예컨대 절연 재료로 구성되어 있다. 지지부(14)를 구성하는 절연 재료는 석영과 같이 산소를 포함할 수 있다. 지지부(14)는 처리 용기(12) 내에 있어서, 처리 용기(12)의 바닥부로부터 연직 방향[처리 용기(12) 내에 있어서 처리 용기(12)의 바닥부의 상방]으로 연장되어 있다. 처리 용기(12) 내에는 배치대(PD)가 마련되어 있다. 배치대(PD)는 지지부(14)에 의해 지지되어 있다.
배치대(PD)는 배치대(PD)의 상면에 있어서 웨이퍼(W)를 유지한다. 웨이퍼(W)의 주면(FW)은 배치대(PD)의 상면에 접촉하는 웨이퍼(W)의 이면의 반대측에 있으며, 상부 전극(30)을 향하고 있다. 배치대(PD)는 하부 전극(LE) 및 정전 척(ESC)을 가지고 있다. 하부 전극(LE)은 제1 플레이트(18a) 및 제2 플레이트(18b)를 포함하고 있다. 제1 플레이트(18a) 및 제2 플레이트(18b)는 예컨대 알루미늄이라고 하는 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제2 플레이트(18b)는 제1 플레이트(18a) 상에 마련되어 있고, 제1 플레이트(18a)에 전기적으로 접속되어 있다.
제2 플레이트(18b) 상에는 정전 척(ESC)이 마련되어 있다. 정전 척(ESC)은 도전막인 전극을, 한 쌍의 절연층 사이 또는 한 쌍의 절연 시트 사이에 배치한 구조를 가지고 있다. 정전 척(ESC)의 전극에는 직류 전원(22)이 스위치(23)를 통해 전기적으로 접속되어 있다. 웨이퍼(W)는 배치대(PD)에 배치되어 있는 경우에, 정전 척(ESC)에 접한다. 웨이퍼(W)는 정전 척(ESC)에 접한다. 정전 척(ESC)은 직류 전원(22)으로부터의 직류 전압에 의해 생기는 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착한다. 이에 의해, 정전 척(ESC)은 웨이퍼(W)를 유지할 수 있다.
제2 플레이트(18b)의 둘레 가장자리부 상에는, 웨이퍼(W)의 에지 및 정전 척(ESC)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위해 마련되어 있다. 포커스 링(FR)은 에칭 대상의 막의 재료에 의해 적절하게 선택되는 재료로 구성되어 있고, 예컨대 석영으로 구성될 수 있다.
제2 플레이트(18b)의 내부에는 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)는 온조 기구를 구성하고 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 마련된 칠러 유닛(도시 생략)으로부터 배관(26a)을 통해 냉매가 공급된다. 냉매 유로(24)에 공급되는 냉매는 배관(26b)를 통해 칠러 유닛에 복귀된다. 이와 같이, 냉매 유로(24)에는 냉매가 순환하도록 공급된다. 이 냉매의 온도를 제어함으로써, 정전 척(ESC)에 의해 지지된 웨이퍼(W)의 온도가 제어될 수 있다.
플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를 정전 척(ESC)의 상면과 웨이퍼(W)의 이면 사이에 공급한다.
플라즈마 처리 장치(10)에는 웨이퍼(W)의 온도를 조절하는 히터(HT)가 마련되어 있다. 히터(HT)는 정전 척(ESC)에 내장되어 있거나, 또는 제2 플레이트(18b) 내에 매립되어 있다. 히터(HT)에는 히터 전원(HP)이 접속되어 있다. 히터 전원(HP)으로부터 히터(HT)에 전력이 공급됨으로써, 정전 척(ESC)의 온도가 조정되어, 정전 척(ESC) 상에 배치되는 웨이퍼(W)의 온도가 조정되게 되어 있다.
플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은 처리 용기(12) 내에서 배치대(PD)의 상방에 배치대(PD)와 대향하도록 마련되어 있다. 하부 전극(LE)과 상부 전극(30)은, 서로 대략 평행하게 마련되어 있으며, 평행 평판 전극을 구성한다. 상부 전극(30)과 하부 전극(LE) 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(Sp)이 제공되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 통해, 처리 용기(12)의 상부에 지지되어 있다. 절연성 차폐 부재(32)는 절연 재료로 구성되어 있고, 예컨대 석영과 같이 산소를 포함할 수 있다. 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(Sp)에 면하고 있고, 전극판(34)에는 복수의 가스 토출 구멍(34a)이 마련되어 있다. 전극판(34)은 일 실시형태에서는 실리콘을 함유한다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이며, 예컨대 알루미늄이라고 하는 도전성 재료로 구성될 수 있다. 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 가스 확산실(36a)로부터는 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 하방[처리 용기(12) 내에 있어서 배치대(PD)를 향하는 방향]으로 연장되어 있다. 전극 지지체(36)에는 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 통해, 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 복수의 가스 소스를 가지고 있다. 복수의 가스 소스는, 플루오로카본계 가스[CxFy 가스(x, y는 1~10의 정수)]의 소스, 산소 가스의 소스, 질소 가스의 소스, 수소 가스의 소스, 할로겐 함유 가스의 소스 및 희가스의 소스 등을 포함할 수 있다. 할로겐 함유 가스로서는, 예컨대 HBr 가스, Cl2 가스, SF6 가스, BCl3 가스, NF3 가스 등이 이용될 수 있다. 희가스로서는, 예컨대 아르곤(Ar) 가스가 이용될 수 있다.
밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스플로우 컨트롤러라고 하는 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 밸브군(42)의 대응의 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 통해, 가스 공급관(38)에 접속되어 있다. 따라서, 플라즈마 처리 장치(10)는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 1 이상의 가스 소스로부터의 가스를, 개별로 조정된 유량으로, 처리 용기(12) 내에 공급하는 것이 가능하다.
플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 디포지션 실드(46)가 착탈 가능하게 마련되어 있다. 디포지션 실드(46)는 지지부(14)의 외주에도 마련되어 있다. 디포지션 실드(46)는 처리 용기(12)에 에칭 부생물(디포지션)이 부착하는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 디포지션 실드(46)는 Y2O3 외에, 예컨대 석영과 같이 산소를 포함하는 재료로 구성될 수 있다.
처리 용기(12)의 바닥부측, 또한 지지부(14)와 처리 용기(12)의 측벽 사이에는 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는, 예컨대 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 배기 플레이트(48)의 하방, 또한 처리 용기(12)에는, 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 터보 분자 펌프 등의 진공 펌프를 가지고 있어, 처리 용기(12) 내의 공간을 원하는 진공도까지 감압할 수 있다. 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입출구(12g)가 마련되어 있고, 반입출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
플라즈마 처리 장치(10)는 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 더 구비하고 있다. 제1 고주파 전원(62)은 플라즈마 생성용의 제1 고주파 전력을 발생하는 전원이며, 27[㎒]~100[㎒]의 주파수, 일례에 있어서는 60[㎒]의 고주파 전력을 발생한다. 또한, 제1 고주파 전원(62)은 펄스 사양을 구비하고 있고, 주파수 5[㎑]~10[㎑], Duty 50％~100％로 제어 가능하다. 제1 고주파 전원(62)은 정합기(66)를 통해 상부 전극(30)에 접속되어 있다. 정합기(66)는 제1 고주파 전원(62)의 출력 임피던스와 부하측[하부 전극(LE)측]의 입력 임피던스를 정합시키기 위한 회로이다. 또한, 제1 고주파 전원(62)은 정합기(66)를 통해 하부 전극(LE)에 접속되어 있어도 좋다.
제2 고주파 전원(64)은 웨이퍼(W)에 이온을 인입하기 위한 제2 고주파 전력, 즉 고주파 바이어스 전력을 발생하는 전원이며, 400[㎑]~40.68[㎒]의 범위 내의 주파수, 일례에 있어서는 13.56[㎒]의 주파수의 고주파 바이어스 전력을 발생한다. 또한, 제2 고주파 전원(64)은 펄스 사양을 구비하고 있으며, 주파수 5[㎑]~40[㎑], Duty 20％~100％로 제어 가능하다. 제2 고주파 전원(64)은 정합기(68)를 통해 하부 전극(LE)에 접속되어 있다. 정합기(68)는 제2 고주파 전원(64)의 출력 임피던스와 부하측[하부 전극(LE)측]의 입력 임피던스를 정합시키기 위한 회로이다.
플라즈마 처리 장치(10)는 전원(70)을 더 구비하고 있다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전원(70)은 처리 공간(Sp) 내에 존재하는 플러스 이온을 전극판(34)에 인입하기 위한 전압을, 상부 전극(30)에 인가한다. 일례에 있어서는, 전원(70)은 마이너스의 직류 전압을 발생하는 직류 전원이다. 이러한 전압이 전원(70)으로부터 상부 전극(30)에 인가되면, 처리 공간(Sp)에 존재하는 플러스 이온이, 전극판(34)에 충돌한다. 이에 의해, 전극판(34)으로부터 2차 전자 및/또는 실리콘이 방출될 수 있다.
제어부(Cnt)는, 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 구체적으로, 제어부(Cnt)는 밸브군(42), 유량 제어기군(45), 배기 장치(50), 제1 고주파 전원(62), 정합기(66), 제2 고주파 전원(64), 정합기(68), 전원(70), 히터 전원(HP), 및 칠러 유닛에 접속되어 있다.
제어부(Cnt)는 입력된 레시피에 기초한 프로그램에 따라 동작하여, 제어 신호를 송출한다. 제어부(Cnt)로부터의 제어 신호에 의해, 가스 소스군(40)으로부터 공급되는 가스의 선택 및 유량과, 배기 장치(50)의 배기와, 제1 고주파 전원(62) 및 제2 고주파 전원(64)으로부터의 전력 공급과, 전원(70)으로부터의 전압 인가와, 히터 전원(HP)의 전력 공급과, 칠러 유닛으로부터의 냉매 유량 및 냉매 온도를 제어하는 것이 가능하다. 또한, 본 명세서에 있어서 개시되는 플라즈마 처리 방법[방법(MT)]의 각 공정은, 제어부(Cnt)에 의한 제어에 의해 플라즈마 처리 장치(10)의 각 부를 동작시킴으로써, 실행될 수 있다.
재차 도 1을 참조하여, 방법(MT)에 대해서 상세하게 설명한다. 이하에서는, 방법(MT)의 실시에 플라즈마 처리 장치(10)가 이용되는 예에 대해서 설명을 행한다. 또한, 이하의 설명에 있어서, 도 2의 (a)부와 함께, 도 2의 (b)~(d)부 및 도 4를 더 참조한다. 도 2의 (b)부~(d)부는 도 1에 나타내는 방법(MT)의 각 공정의 실시 후의 웨이퍼(W)의 상태를 나타내는 단면도이다. 도 4는 방법(MT)의 실시 중에 있어서의 처리 용기(12)의 하나의 상태를 모식적으로 예시하는 도면이다.
공정 ST1에서는, 처리 용기(12)의 내측에 대한 시즈닝 처리 후에, 도 2의 (a)부에 나타내는 웨이퍼(W)가 준비되고, 웨이퍼(W)가 플라즈마 처리 장치(10)의 처리 용기(12) 내에 수용되어, 정전 척(ESC) 상에 배치된다. 공정 ST1에 있어서 도 3에 나타내는 웨이퍼(W)로서 도 2의 (a)부에 나타내는 상기 웨이퍼(W)를 준비한 후에, 공정 ST2 이후의 각 공정을 실행한다.
공정 ST1에 이어지는 공정 ST2에서는, 웨이퍼(W)에 2차 전자가 조사된다. 구체적으로는, 처리 용기(12) 내에 수소 가스 및 희가스가 공급되고, 제1 고주파 전원(62)으로부터 고주파 전력이 공급됨으로써, 플라즈마가 생성된다. 또한, 전원(70)에 의해, 상부 전극(30)에 마이너스의 직류 전압이 인가된다. 이에 의해, 처리 공간(Sp) 중의 플러스 이온이 상부 전극(30)에 인입되고, 그 플러스 이온이 상부 전극(30)에 충돌한다. 플러스 이온이 상부 전극(30)에 충돌함으로써, 상부 전극(30)으로부터는 2차 전자가 방출된다. 방출된 2차 전자가 웨이퍼(W)에 조사됨으로써, 마스크(MK1)가 개질된다. 또한, 상부 전극(30)에 인가되는 마이너스의 직류 전압의 절대값의 레벨이 높은 경우에는, 전극판(34)에 플러스 이온이 충돌함으로써, 전극판(34)의 구성 재료인 실리콘이, 2차 전자와 함께 방출된다. 방출된 실리콘은, 플라즈마에 노출된 플라즈마 처리 장치(10)의 구성 부품으로부터 방출되는 산소와 결합한다. 상기 산소는, 예컨대 지지부(14), 절연성 차폐 부재(32) 및 디포지션 실드(46)라고 하는 부재로부터 방출된다. 이러한 실리콘과 산소의 결합에 의해, 산화 실리콘 화합물이 생성되고, 그 산화 실리콘 화합물이 웨이퍼(W) 상에 퇴적하여 마스크(MK1)를 덮어 보호한다. 이들 개질과 보호의 효과에 의해, 후속의 공정에 의한 마스크(MK1)의 손상이 억제될 수 있다. 또한, 공정 ST2에서는 2차 전자의 조사에 의한 개질이나 보호막의 형성을 위해, 제2 고주파 전원(64)의 바이어스 전력을 최소한으로 하여, 실리콘의 방출을 억제하여도 좋다.
공정 ST2에 이어지는 공정 ST3에서는, 처리 용기(12) 내에서 발생시킨 플라즈마와 마스크(MK1)를 이용하여 반사 방지막(AL)을 에칭한다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터, 플루오로카본 가스를 포함하는 처리 가스를 처리 용기(12) 내에 공급한다. 그리고, 제1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 제2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급한다. 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 압력을 소정의 압력으로 설정한다. 이상과 같이 하여, 플루오로카본 가스의 플라즈마가 처리 용기(12)의 처리 공간(Sp) 내에서 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 반사 방지막(AL)의 전체 영역 중 마스크(MK1)로부터 노출된 영역을 에칭한다. 이 반사 방지막(AL)의 에칭에 의해, 유기막(OL)에 대한 에칭에 이용되는 마스크(ALM)(제2 마스크)가 반사 방지막(AL)으로부터 형성된다. 마스크(ALM)와 마스크(MK1)는 마스크(MK2)를 이룬다. 공정 ST2에서 실시되는 에칭에 의해, 반사 방지막(AL)으로부터 마스크(MK2)가 형성된다.
공정 ST3에 이어지는 공정 ST4에서는, 처리 용기(12) 내에서 발생시킨 플라즈마와 마스크(MK2)를 이용하여 유기막(OL)을 에칭한다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터, 질소 가스와 수소 가스를 포함하는 처리 가스를 처리 용기(12) 내에 공급한다. 그리고, 제1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 제2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급한다. 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 압력을 소정의 압력으로 설정한다. 이상과 같이 하여, 질소 가스와 수소 가스를 포함하는 처리 가스의 플라즈마가 처리 용기(12)의 처리 공간(Sp) 내에서 생성된다. 생성된 플라즈마 중의 수소의 활성종인 수소 라디칼은, 유기막(OL)의 전체 영역 중, 공정 ST2에서 반사 방지막(AL)으로 형성된 마스크(MK2)[마스크(ALM)]로부터 노출된 영역을 에칭한다. 이 유기막(OL)의 에칭에 의해, 피에칭층(EL)에 대한 에칭에 이용되는 마스크(OLM)(제3 마스크)가 유기막(OL)으로 형성된다. 마스크(OLM)와 마스크(ALM)는 마스크(MK3)를 이룬다. 공정 ST3에서 실시된 에칭에 의해, 유기막(OL)으로 마스크(MK3)가 형성된다. 또한, 공정 ST4에 있어서는, 질소 가스와 수소 가스를 포함하는 처리 가스가 아니라, 질소 가스와 산소 가스를 포함하는 처리 가스가 이용될 수 있다.
공정 ST4에 이어지는 공정 ST5에서는, 상부 전극(30)의 전극판(34)에 산화 실리콘막(341)을 형성한다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터, 제1 가스(산소 가스) 및 제2 가스(아르곤 가스)를 포함하는 혼합 가스를 처리 용기(12) 내에 공급한다. 그리고, 제1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 제2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급한다. 전원(70)에 의해, 상부 전극(30)에 마이너스의 직류 전압이 인가된다. 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 압력을 소정의 압력으로 설정한다. 이상과 같이 하여, 처리 용기(12) 내에서 제1 가스 및 제2 가스를 포함하는 혼합 가스의 플라즈마가 생성된다. 구체적으로는, 산소 가스의 플라즈마 및 아르곤 가스의 플라즈마가 처리 용기(12)의 처리 공간(Sp) 내에서 생성된다. 생성된 플라즈마 중의 산소 이온은, 상부 전극(30)에 인가된 직류 전압에 의해 실리콘을 함유하는 전극판(34)에 충돌하여, 전극판(34)의 표면에 산화 실리콘막(341)이 형성된다. 이와 같이 공정 ST5에서는, 제1 가스의 플라즈마에 포함되는 산소 이온을 전극판(34)에 충돌시켜 실리콘을 함유하는 전극판(34)의 표면에 산화 실리콘막(341)을 형성한다.
공정 ST5에 있어서, 전극판(34)에 대하여 필요 또한 충분한 막 두께의 산화 실리콘막(341)을 형성하며, 산화 실리콘막(341)의 형성에 따라 마스크(OLM)[마스크(MK3)]의 폭(형상)도 충분히 유지하기 위해서는, 공정 ST5에 있어서의 제1 가스(산소 가스)의 유량은, 3[sccm]~10[sccm]의 범위(이하, 범위 RG1이라고 함)일 수 있다. 또한, 산화 실리콘막(341)의 필요 또한 충분한 막 두께란, 공정 ST6에 있어서 실시되는 에칭에 의해 실리콘의 전극판(34)이 보호될 수 있는 데 필요한 막 두께(하한) 이상이고, 또한 공정 ST6 후에 공정 ST3이 더 행해지는 경우(예컨대, 공정 ST6 후에, 별도의 웨이퍼에 대하여 공정 ST1~공정 ST3이 더 실시되는 경우)에 공정 ST3에 있어서 산화 실리콘막(341)이 제거될 수 있는 막 두께(상한) 이하인 범위[이하, 범위 RG2라고 함]이다. 또한, 산화 실리콘막(341)의 제거에 대해서는, 보다 안정된 양산을 실현하기 위해, 산화 실리콘막(341)을 제거하기 위한 클리닝 처리를 행하는 공정을 방법(MT)에 별도 마련하는 것도 가능하다. 또한, 산화 실리콘막(341)의 막 두께의 범위(RG2)는, 상부 전극(30)의 거동 안정성을 확보 가능한 범위이기도 하다. 일 실시형태에서는, 공정 ST5에서 전극판(34)의 표면에 형성되는 산화 실리콘막(341)의 막 두께의 범위(RG2)는, 예컨대 5[㎚]~30[㎚]일 수 있다.
여기서 도 5를 참조하여, 공정 ST5에 있어서의 제1 가스(산소 가스)의 유량에 대해서 설명한다. 도 5는 방법(MT)이 발휘하는 효과를 설명하기 위한 실험 결과를 나타내는 도면이다. 도 5에 나타내는 횡축은, 제1 가스의 유량[sccm]을 나타내고, 도 5에 나타내는 좌측의 종축은, 공정 ST5의 실시의 전후에 있어서의 도 2의 (c)부에 나타내는 마스크(MK3)의 폭(KW)의 변화(ΔCD[㎚])를 나타내고, 도 5에 나타내는 우측의 종축은, 단위 시간(예컨대 1초)에 형성되는 산화 실리콘막(341)의 막 두께[㎚]를 나타내고 있다. 또한, ΔCD[㎚]는, 공정 ST5의 실시 전에 있어서의 폭(KW)의 값으로부터 공정 ST5의 실시 후에 있어서의 폭(KW)의 값을 뺀 값의 평균값[웨이퍼(W) 상의 복수의 부분의 평균값]이며, 공정 ST5의 실시의 전후에 있어서의 마스크(OLM)의 폭(형상)의 변화를 나타내고 있다.
도 5에는, 2종류의 실험 결과 G1, G2가 나타나 있다. 실험 결과 G1은 제1 가스의 유량[sccm](도 5에 나타내는 횡축의 양)과, 단위 시간에 형성되는 산화 실리콘막(341)의 막 두께[㎚](도 5에 나타내는 우측의 종축의 양)의 상관(相關)에 대한 실험 결과이다. 실험 결과 G2는 제1 가스의 유량[scmm](도 5에 나타내는 횡축의 양)과, ΔCD[㎚](도 5에 나타내는 좌측의 종축의 양)의 상관에 대한 실험 결과이다. 실험 결과 G1에 나타내는 바와 같이, 제1 가스의 유량이 적을수록, 단위 시간에 형성되는 산화 실리콘막(341)의 막 두께는 증가한다(마이너스의 상관). 실험 결과 G1에 나타나 있는 마이너스의 상관이 생기는 것의 하나의 원인으로서는, 예컨대 제1 가스의 유량이 많을수록, 제1 가스에 의해 플라즈마 밀도가 저하하는 것이 생각될 수 있다. 또한, 실험 결과 G2에 나타내는 바와 같이, 제1 가스의 유량이 적을수록, ΔCD[㎚]는 감소한다(플러스의 상관).
도 5에 나타내는 바와 같이, 공정 ST5에 있어서의 제1 가스의 유량의 범위가 범위 RG1인 경우, ΔCD는 1[㎚]을 하회하고, 또한 단위 시간에 형성되는 산화 실리콘막(341)의 막 두께는, 1.6[㎚]을 상회한다. 따라서, 단위 시간에 형성되는 산화 실리콘막(341)의 막 두께가 충분히 크고, 또한 ΔCD가 충분히 작아지는 것 같은 제1 가스의 유량의 범위는, 도 5에 나타내는 바와 같이, 범위 RG1일 수 있다. 제1 가스의 유량이 범위 RG1 내에 있는 경우에, 산화 실리콘막(341)의 막 두께가, 범위(RG2) 내의 값이 될 수 있다.
또한 공정 ST5에 있어서, 상부 전극(30)에 인가되는 마이너스의 직류 전압이 클수록, 공정 ST5에 있어서 단위 시간에 형성되는 산화 실리콘막(341)의 막 두께는 증가(플러스의 상관)하기 때문에, 예컨대 -1500[V] 정도의 비교적으로 높은 마이너스의 직류 전압이 상부 전극(30)에 인가된다.
도 1를 다시 참조하여 설명한다. 공정 ST5에 이어지는 공정 ST6에서는, 처리 용기(12) 내에서 발생시킨 플라즈마와 마스크(MK3)를 이용하여 피에칭층(EL)을 에칭한다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터, 할로겐 가스를 함유하는 처리 가스(할로겐 함유 가스)를 처리 용기(12) 내에 공급한다. 이 경우, 할로겐 함유 가스로서는, 예컨대 HBr 가스, Cl2 가스, SF6 가스, BCl3 가스, NF3 가스 등에서 선택하여 이용할 수 있다. 그리고, 제1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 제2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급한다. 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 압력을 소정의 압력으로 설정한다. 이에 의해, 플라즈마가 생성된다. 생성된 플라즈마 중의 활성종은, 피에칭층(EL)의 전체 영역 중, 공정 ST4에서 형성된 마스크(MK3)[마스크(OLM)]로부터 노출된 영역을 에칭한다. 공정 ST6에서 실시되는 에칭 처리에 있어서, 공정 ST5에서 형성된 산화 실리콘막(341)이 받는 영향은, 충분히 억제될 수 있다.
상기 방법(MT)에 따르면, 반사 방지막(AL)을 에칭하는 공정 ST3으로부터 피에칭층(EL)을 에칭하는 공정 ST6까지의 사이에 실시되는 공정 ST5에 의해 상부 전극(30)의 전극판(34)에 산화 실리콘막(341)이 형성되기 때문에, 공정 ST3의 실행 전에 미리 상부 전극(30)의 전극판(34)에 산화 실리콘막(341)을 형성하는 공정을 마련할 필요가 없고, 공정 ST3 등의 적용 대상이 되는 웨이퍼(W)와는 별도로 상부 전극(30)의 전극판(34)에 산화 실리콘막(341)을 형성하기 위해 이용하는 다른 웨이퍼를 준비할 필요가 없으며, 또한 공정 ST3의 실행 전에 행하는 시즈닝 처리가 받을 수 있는 영향을 회피할 수 있다. 또한, 실리콘을 함유하는 전극판(34)으로부터 인가되는 직류 전압에 따라 산소 이온이 전극판(34)에 충돌하기 때문에, 산소 이온의 공급이 전극판(34)에 대하여 선택적으로 행해지고, 따라서 전극판(34) 이외의 처리 용기(12) 내의 다른 부품이 산소 이온으로부터 받는 영향을 저감할 수 있고, 또한 전극판(34)에 형성되는 산화 실리콘막(341)의 막 두께의 불균일을 저감할 수 있다.
또한, 상기 방법(MT)에 따르면, 제1 가스가 3[sccm]~10[sccm]의 범위의 유량인 경우에, 산화 실리콘막(341)을 전극판(34)에 비교적 두껍게 형성할 수 있으며, 제1 가스의 플라즈마에 의한 산소 이온이 마스크(OLM)(유기막)에 미치는 영향을 저감할 수 있다.
또한, 상기 방법(MT)에 따르면, 산소 가스인 제1 가스와 함께 아르곤 가스인 제2 가스를 이용함으로써, 전극판(34)의 실리콘에 대한 산화가 효과적으로 행해질 수 있다.
또한, 상기 방법(MT)에 따르면, 공정 ST5에서 형성될 수 있는 산화 실리콘막(341)의 막 두께가, 공정 ST6의 에칭 처리에 의해 전극판(34)이 보호될 수 있는 데 필요한 막 두께 이상이 되고, 또한 공정 ST6 후에 공정 ST3이 더 행해지는 경우에 공정 ST3에 있어서 제거될 수 있는 막 두께 이하가 되기 때문에, 산화 실리콘막(341)의 보호막으로서의 이용과, 이용 후의 산화 실리콘막(341)의 제거가 효율적으로 행해질 수 있다.
이하, 공정 ST3 및 공정 ST5의 각각의 프로세스 조건의 실시예를 나타낸다.
<공정 ST3>
·처리 용기(12) 내의 압력의 값[mTorr]: 50[mTorr]
·제1 고주파 전원(62)의 고주파 전력의 값[W]: 500[W]
·제2 고주파 전원(64)의 고주파 전력의 값[W]: 300[W]
·전원(70)의 직류 전압의 값[V]: 0[V]
·처리 가스: CF4 가스
·처리 가스의 유량[sccm]: 600[sccm]
·처리 시간[s]: 30[s]
<공정 ST5>
·처리 용기(12) 내의 압력의 값[mTorr]: 20[mTorr]
·제1 고주파 전원(62)의 고주파 전력의 값[W]: 200[W]
·제2 고주파 전원(64)의 고주파 전력의 값[W]: 0[W]
·전원(70)의 직류 전압의 값[V]: -900[V]
·처리 가스: O2/Ar 가스
·처리 가스의 유량[sccm]: (O2가스) 5[sccm], (Ar 가스) 800[sccm]
·처리 시간[s]: 15[s]
이상, 적합한 실시형태에 있어서 본 발명의 원리를 도시하여 설명하여 왔지만, 본 발명은 그와 같은 원리로부터 일탈하는 일없이 배치 및 상세에 있어서 변경될 수 있는 것은, 당업자에 의해 인식된다. 본 발명은 본 실시형태에 개시된 특정 구성에 한정되는 것이 아니다. 따라서, 특허청구의 범위 및 그 정신의 범위로부터 오는 모든 수정 및 변경에 권리를 청구한다.
10 : 플라즈마 처리 장치 12 : 처리 용기
12e : 배기구 12g : 반입출구
14 : 지지부 18a : 제1 플레이트
18b : 제2 플레이트 22 : 직류 전원
23 : 스위치 24 : 냉매 유로
26a : 배관 26b : 배관
28 : 가스 공급 라인 30 : 상부 전극
32 : 절연성 차폐 부재 34 : 전극판
34a : 가스 토출 구멍 341 : 산화 실리콘막
36 : 전극 지지체 36a : 가스 확산실
36b : 가스 통류 구멍 36c : 가스 도입구
38 : 가스 공급관 40 : 가스 소스군
42 : 밸브군 44 : 유량 제어기군
46 : 디포지션 실드 48 : 배기 플레이트
50 : 배기 장치 52 : 배기관
54 : 게이트 밸브 62 : 제1 고주파 전원
64 : 제2 고주파 전원 66 : 정합기
68 : 정합기 70 : 전원
AL : 반사 방지막 ALM : 마스크
SB : 기판 Cnt : 제어부
EL : 피에칭층 ESC : 정전 척
FR : 포커스 링 G1 : 실험 결과
G2 : 실험 결과 HP : 히터 전원
HT : 히터 KW : 폭
LE : 하부 전극 MK1 : 마스크
MK2 : 마스크 MK3 : 마스크
OL : 유기막 OLM : 마스크
PD : 배치대 Sp : 처리 공간
W : 웨이퍼 MT : 방법

Claims (4)

  1. 플라즈마 처리 장치를 이용하여 피처리체를 처리하는 플라즈마 처리 방법으로서, 상기 플라즈마 처리 장치는 처리 용기를 구비하며, 상기 피처리체는 실리콘을 함유하는 피에칭층과, 상기 피에칭층의 위에 마련되는 유기막과, 상기 유기막 위에 마련되는 반사 방지막과, 상기 반사 방지막 위에 마련되는 제1 마스크를 구비하고, 상기 방법은,
    상기 처리 용기 내에서 제1 플라즈마를 생성하는 공정과,
    상기 처리 용기 내에서 발생시킨 제1 플라즈마와 상기 제1 마스크를 이용하여 상기 반사 방지막을 에칭하는 공정으로서, 상기 반사 방지막으로부터 제2 마스크가 형성되는 것인 공정과,
    상기 처리 용기 내에서 제2 플라즈마를 생성하는 공정과,
    상기 처리 용기 내에서 발생시킨 제2 플라즈마와 상기 제2 마스크를 이용하여 상기 유기막을 에칭하는 공정으로서, 상기 유기막으로부터 제3 마스크가 형성되는 것인 공정과,
    상기 처리 용기 내에서 제1 가스 및 제2 가스를 포함하는 혼합 가스의 제3 플라즈마를 생성하는 공정과,
    상기 처리 용기 내에서 발생시킨 제3 플라즈마와 상기 제3 마스크를 이용하여 상기 피에칭층을 에칭하는 공정
    을 포함하고,
    상기 플라즈마 처리 장치는 상부 전극을 더 구비하며,
    상기 상부 전극은, 상기 처리 용기 내에서 상기 피처리체를 지지하는 배치대의 상방에 마련되고,
    상기 상부 전극의 전극판은 실리콘을 함유하며,
    상기 제1 가스는 산소 가스이고,
    상기 혼합 가스의 제3 플라즈마를 생성하는 상기 공정에서는, 상기 제1 가스의 플라즈마에 포함되는 산소 이온을 상기 전극판에 충돌시켜 상기 전극판의 표면에 산화 실리콘막을 형성하는 것인 방법.
  2. 제1항에 있어서, 상기 혼합 가스의 제3 플라즈마를 생성하는 상기 공정에 있어서, 상기 제1 가스의 유량은 3 sccm~10 sccm의 범위인 것인 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2 가스는 아르곤 가스인 것인 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 반사 방지막은 산화 실리콘을 함유하고,
    상기 혼합 가스의 제3 플라즈마를 생성하는 상기 공정에 있어서 형성되는 상기 산화 실리콘막의 막 두께는, 상기 피에칭층을 에칭하는 공정 후에 별도의 피처리체에 대하여 상기 반사 방지막을 에칭하는 상기 공정이 더 실시되는 경우에, 상기 반사 방지막을 에칭하는 상기 공정에 있어서 상기 산화 실리콘막이 제거되는 막 두께인 것인 방법.
KR1020170064621A 2016-05-26 2017-05-25 플라즈마 처리 방법 KR102428552B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016105084A JP6637838B2 (ja) 2016-05-26 2016-05-26 プラズマ処理方法
JPJP-P-2016-105084 2016-05-26

Publications (2)

Publication Number Publication Date
KR20170134245A KR20170134245A (ko) 2017-12-06
KR102428552B1 true KR102428552B1 (ko) 2022-08-04

Family

ID=60418982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170064621A KR102428552B1 (ko) 2016-05-26 2017-05-25 플라즈마 처리 방법

Country Status (4)

Country Link
US (1) US10192750B2 (ko)
JP (1) JP6637838B2 (ko)
KR (1) KR102428552B1 (ko)
TW (1) TWI743123B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6851217B2 (ja) * 2017-02-16 2021-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11404245B2 (en) * 2018-02-28 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. DC bias in plasma process
JP7203531B2 (ja) * 2018-08-08 2023-01-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
TWI730532B (zh) * 2018-12-18 2021-06-11 大陸商北京北方華創微電子裝備有限公司 腔室進氣結構以及反應腔室
JP7158308B2 (ja) * 2019-02-14 2022-10-21 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7190938B2 (ja) * 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004269983A (ja) 2003-03-10 2004-09-30 Seiko Epson Corp 表面処理装置および表面処理方法
JP2011192718A (ja) 2010-03-12 2011-09-29 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226869B2 (en) * 2004-10-29 2007-06-05 Lam Research Corporation Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing
JP5642001B2 (ja) * 2011-03-25 2014-12-17 東京エレクトロン株式会社 プラズマエッチング方法
TWI670768B (zh) * 2014-10-30 2019-09-01 日商日本瑞翁股份有限公司 電漿蝕刻方法
US20160351799A1 (en) * 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004269983A (ja) 2003-03-10 2004-09-30 Seiko Epson Corp 表面処理装置および表面処理方法
JP2011192718A (ja) 2010-03-12 2011-09-29 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US20110250761A1 (en) 2010-03-12 2011-10-13 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, and computer-readable storage medium

Also Published As

Publication number Publication date
TWI743123B (zh) 2021-10-21
US10192750B2 (en) 2019-01-29
JP6637838B2 (ja) 2020-01-29
JP2017212357A (ja) 2017-11-30
US20170345666A1 (en) 2017-11-30
TW201806026A (zh) 2018-02-16
KR20170134245A (ko) 2017-12-06

Similar Documents

Publication Publication Date Title
KR102428552B1 (ko) 플라즈마 처리 방법
JP6689674B2 (ja) エッチング方法
TWI664676B (zh) Etching method
KR102311575B1 (ko) 피처리체를 처리하는 방법
JP6366454B2 (ja) 被処理体を処理する方法
US9735027B2 (en) Method for etching organic film
KR102363778B1 (ko) 에칭 방법
KR102589406B1 (ko) 에칭 방법
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
CN109196624B (zh) 蚀刻方法
KR102361775B1 (ko) 플라즈마 처리 방법
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
US9633864B2 (en) Etching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right