JP2007234770A - プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 - Google Patents

プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 Download PDF

Info

Publication number
JP2007234770A
JP2007234770A JP2006052894A JP2006052894A JP2007234770A JP 2007234770 A JP2007234770 A JP 2007234770A JP 2006052894 A JP2006052894 A JP 2006052894A JP 2006052894 A JP2006052894 A JP 2006052894A JP 2007234770 A JP2007234770 A JP 2007234770A
Authority
JP
Japan
Prior art keywords
electrode
film
etching
plasma
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006052894A
Other languages
English (en)
Inventor
Makoto Hirotsu
信 広津
Wakako Naito
和香子 内藤
Yoshinori Suzuki
敬紀 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006052894A priority Critical patent/JP2007234770A/ja
Priority to US11/677,759 priority patent/US7943523B2/en
Priority to TW096106870A priority patent/TWI406335B/zh
Priority to KR1020070019397A priority patent/KR100894345B1/ko
Priority to CNA200710084786XA priority patent/CN101030527A/zh
Publication of JP2007234770A publication Critical patent/JP2007234770A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】反射防止膜をエッチングする際に、プラズマを広範囲に制御することができ、それによってエッチング特性の分布を制御することにより、その後のエッチング対象膜のエッチングにおいてＣＤ分布を制御することができるプラズマエッチング方法を提供すること。
【解決手段】被処理体Ｗに形成された反射防止膜をプラズマエッチングするプラズマエッチング方法は、第１電極３４および第２電極１６が上下に対向して設けられた処理容器１０内に基板上にエッチング対象膜、反射防止膜およびパターン化されたフォトレジスト膜が順次形成された被処理体を配置する工程と、処理容器１０内に処理ガスを導入する工程と、第１電極３４および第２電極１６のいずれかに高周波電力を印加してプラズマを生成する工程と、いずれかの電極に直流電圧を印加する工程とを有する。
【選択図】図１

Description

本発明は、半導体基板等の被処理基板に設けられた反射防止膜をプラズマエッチングするプラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体に関する。
半導体デバイスの製造プロセスにおいては、被処理基板である半導体ウエハに対し、フォトリソグラフィー工程によりフォトレジストパターンを形成し、これをマスクとしてエッチングを行っている。しかし、超微細パターンを形成する際には、フォトレジスト膜の下層の被エッチング膜の光学的性質およびフォトレジスト膜の厚さの変動による定在波、反射ノッチングと被エッチング膜からの回折光および反射光によるフォトレジストパターンのＣＤ（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）の変動が不可避に生じる。したがって、被エッチング膜での反射を防止するために、被エッチング膜とフォトレジスト膜との間に露光源に使用する光の波長帯で光吸収が良好な物質からなる反射防止膜を介在させている。
このような反射防止膜は、無機系反射防止膜と有機系反射防止膜に大別されるが、最近では有機反射防止膜が主流である。そして、反射防止膜をエッチングする際には、フォトレジスト膜をマスクとしたプラズマエッチングが用いられる（例えば特許文献１参照）。
ところで、最近、フォトリソグラフィー技術においては、微細加工の要求に対応して、エッチングマスクとして約０．１３μｍ以下のパターン開口を形成することができるＡｒＦフォトレジストが用いられているが、ＡｒＦフォトレジストは耐プラズマ性が低く、ＣＤの広がり等の問題が生じるため、所望のＣＤを確保するためには被エッチング膜に直接接触している反射防止膜のエッチング性が重要となる。
しかしながら、反射防止膜は本質的にエッチング均一性を得ることが難しく、また、反射防止膜として種々の材料が知られており、これら材料ごとにエッチング特性が異なっているのにもかかわらず、エッチング特性を広範囲に制御できるパラメータが見出されていない。このため、エッチングの面内分布を適切に制御することができず、その後のエッチング対象膜のエッチングにおいてＣＤ分布等にばらつきが生じやすく、これを解消することが困難である。
一方、上記のようなフォトリソグラフィー技術では、露光に使用する光の波長等の関係から、その解像度に一定の限界があり、一般的にその解像度の限界以下の寸法の開口部等をレジスト膜に形成することは困難である。しかし、最近、半導体装置の微細化が益々進み、ＡｒＦレジストの限界寸法よりも小さいＣＤが求められるに至っており、反射防止膜においてＣＤをシュリンクさせる手法が提案されている（例えば特許文献２）。この技術は、反射防止膜のエッチングの際にエッチング側壁にデポを生じさせて最初のＣＤよりも小さいＣＤを実現するものである。そのような手法としては、エッチングの際に平行平板型のエッチング装置を用い、上部電極に印加する高周波電力のパワーを上昇させるものや、エッチングガスとしてデポが生じやすいＣ４Ｆ８ガス等を用いるものがある。
しかしながら、前者の手法ではエッチングの均一性が悪く、後者の手法では所期のエッチングレートを確保することが困難であり、スループットが低下してしまう。
特開２００５−２６３４８号公報 国際公開第０３／００７３５７号パンフレット
本発明はかかる事情に鑑みてなされたものであって、反射防止膜をエッチングする際に、プラズマを広範囲に制御することができ、それによってエッチング特性の分布を制御することにより、その後のエッチング対象膜のエッチングにおいてＣＤ分布を制御することができるプラズマエッチング方法を提供することを目的とする。
また、反射防止膜のエッチングの際に、エッチング均一性を損なうことなく、かつエッチングレートを低下させることなく所望のＣＤシュリンクを実現することができるプラズマエッチング方法を提供することを目的とする。
さらに、このようなプラズマエッチング方法を実行させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点では、被処理体に形成された反射防止膜をプラズマエッチングするプラズマエッチング方法であって、第１電極および第２電極が上下に対向して設けられた処理容器内に基板上にエッチング対象膜、反射防止膜およびパターン化されたフォトレジスト膜が順次形成された被処理体を配置する工程と、処理容器内に処理ガスを導入する工程と、前記第１電極および第２電極のいずれかに高周波電力を印加してプラズマを生成する工程と、
前記いずれかの電極に直流電圧を印加する工程とを有することを特徴とするプラズマエッチング方法を提供する。
上記第１の観点において、前記直流電圧は、−２００〜−１５００Ｖの範囲であってよい。
本発明の第２の観点では、被処理体に形成された反射防止膜をプラズマエッチングするプラズマエッチング方法であって、第１電極および第２電極が上下に対向して設けられた処理容器内に、基板上にエッチング対象膜、反射防止膜およびパターン化されたフォトレジスト膜が順次形成された被処理体を配置する工程と、処理容器内に処理ガスを導入する工程と、前記第１電極および第２電極のいずれかに高周波電力を印加してプラズマを生成する工程と、前記プラズマを生成している際に、前記いずれかの電極に、その後の下地のエッチング対象膜のエッチングの際に所望のＣＤ分布が得られるように所定の直流電圧を印加する工程と
を有することを特徴とするプラズマエッチング方法を提供する。
上記第２の観点において、前記直流電圧は、−２００〜−１５００Ｖの範囲であってよい。また、テスト用の被処理体について、予め、下地のエッチング対象膜のエッチングの際に所望のＣＤ分布が得られるような直流電圧値を求めておき、その際の直流電圧値を前記いずれかの電極に印加して前記所定の直流電圧を印加する工程を実施するようにしてよい。
本発明の第３の観点では、被処理体に形成された反射防止膜をプラズマエッチングするプラズマエッチング方法であって、第１電極および第２電極が上下に対向して設けられた処理容器内に基板上にエッチング対象膜、反射防止膜およびパターン化されたフォトレジスト膜が順次形成された被処理体を配置する工程と、処理容器内に処理ガスを導入する工程と、前記第１電極および第２電極のいずれかに高周波電力を印加してプラズマを生成し、前記フォトレジスト膜をマスクとして前記反射防止膜をエッチングする工程と、前記エッチングの際に、前記反射防止膜のエッチングパターン寸法が前記フォトレジスト膜のパターン寸法よりも所定量小さくなるようにいずれかの電極に所定値の直流電圧を印加する工程と
を有することを特徴とするプラズマエッチング方法を提供する。
本発明の第４の観点では、第１電極および第２電極が対向して設けられた処理容器内に基板上にエッチング対象膜、反射防止膜およびパターン化されたフォトレジスト膜が順次形成された被処理体を配置する工程と、処理容器内に処理ガスを導入する工程と、前記第１電極および第２電極のいずれかに高周波電力を印加してプラズマを生成してエッチングする工程と、前記エッチングの際に、前記反射防止膜のエッチングパターン寸法が前記フォトレジスト膜のパターン寸法よりも所定量小さくなるようにいずれかの電極に所値の直流電圧を印加する工程と、前記レジスト膜のパターン寸法よりも小さいエッチングパターンが形成された反射防止膜をエッチングマスクとして、前記フォトレジストのパターン寸法よりも小さいパターン寸法で前記エッチング対象膜をエッチングする工程とを有することを特徴とするプラズマエッチング方法を提供する。
上記第３または第４の観点において、前記直流電圧は、−２００〜−１５００Ｖの範囲であってよい。また、テスト用の被処理体について、予め前記反射防止膜のパターン寸法が所望の寸法になるような直流電圧値を求めておき、その際の直流電圧値を前記いずれかの電極に印加するようにしてよい。
上記第１〜第４のいずれかの観点において、前記第１電極は上部電極であり、前記第２電極は被処理体を載置する下部電極であり、前記プラズマを生成するための高周波電力および前記直流電圧は前記第１電極に印加されるようにしてよい。この場合に、前記第２電極にはイオン引き込み用の高周波電力を印加するようにしてよい。
本発明の第５の観点では、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に、上記第１から第４の観点のいずれかのプラズマエッチング方法が行われるように、コンピュータにプラズマ処理装置を制御させることを特徴とするコンピュータ読み取り可能な記憶媒体を提供する。
本発明によれば、反射防止膜をプラズマエッチングする際に、第１電極または第２電極にプラズマ形成用の高周波電力を供給して反射防止膜をプラズマエッチングする際に、いずれかの電極に直流電圧を印加することによりプラズマコントロールが可能となり、印加直流電圧を適切に制御することにより反射防止膜のエッチングを制御することができる。これにより、反射防止膜をエッチングマスクとしてエッチングされるエッチング対象膜のＣＤ分布を制御することができ、従来問題になっていたようなエッチング対象膜のＣＤのばらつきを低減することができる。また、このように反射防止膜のエッチングが制御可能となったことにより、エッチング対象膜におけるエッチング深さの面内ばらつきをも低減することができる。
また、いずれかの電極に直流電圧を印加しながら反射防止膜をエッチングすることにより、直流電圧印加電極に付着したポリマーを被処理体に供給することができ、その供給電圧を制御することにより反射防止膜のエッチングパターン寸法が前記フォトレジスト膜のパターン寸法よりも所定量小さくなるようにすることができ、エッチング均一性およびエッチングレートを低下させることなく、所望のＣＤシュリンクを実現することができる。
以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
図１は、本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図である。
このプラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ（処理容器）１０を有している。このチャンバ１０は保安接地されている。
チャンバ１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、このサセプタ支持台１４の上に例えばアルミニウムからなるサセプタ１６が設けられている。サセプタ１６は下部電極を構成し、その上に被処理基板である半導体ウエハＷが載置される。
サセプタ１６の上面には、半導体ウエハＷを静電力で吸着保持する静電チャック１８が設けられている。この静電チャック１８は、導電膜からなる電極２０を一対の絶縁層または絶縁シートで挟んだ構造を有するものであり、電極２０には直流電源２２が電気的に接続されている。そして、直流電源２２からの直流電圧により生じたクーロン力等の静電力により半導体ウエハＷが静電チャック１８に吸着保持される。
静電チャック１８（半導体ウエハＷ）の周囲でサセプタ１６の上面には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング（補正リング）２４が配置されている。サセプタ１６およびサセプタ支持台１４の側面には、例えば石英からなる円筒状の内壁部材２６が設けられている。
サセプタ支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。この冷媒室には、外部に設けられた図示しないチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハＷの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給される。
下部電極であるサセプタ１６の上方には、サセプタ１６と対向するように平行に上部電極３４が設けられている。そして、上部および下部電極３４，１６間の空間がプラズマ生成空間となる。上部電極３４は、下部電極であるサセプタ１６上の半導体ウエハＷと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極３４は、絶縁性遮蔽部材４２を介して、チャンバ１０の上部に支持されており、サセプタ１６との対向面を構成しかつ多数の吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなる水冷構造の電極支持体３８とによって構成されている。電極板３６は、ジュール熱の少ない低抵抗の導電体または半導体が好ましく、また、後述するようにレジストを強化する観点からはシリコン含有物質が好ましい。このような観点から、電極板３６はシリコンやＳｉＣで構成されるのが好ましい。電極支持体３８の内部には、ガス拡散室４０が設けられ、このガス拡散室４０からはガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。
電極支持体３８にはガス拡散室４０へ処理ガスを導くガス導入口６２が形成されており、このガス導入口６２にはガス供給管６４が接続され、ガス供給管６４には処理ガス供給源６６が接続されている。ガス供給管６４には、上流側から順にマスフローコントローラ（ＭＦＣ）６８および開閉バルブ７０が設けられている（ＭＦＣの代わりにＦＣＮでもよい）。そして、処理ガス供給源６６から、エッチングのための処理ガスとして、例えばＣＦ４ガスのようなフロロカーボンガス（ＣｘＦｙ）がガス供給管６４からガス拡散室４０に至り、ガス通流孔４１およびガス吐出孔３７を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極３４は処理ガスを供給するためのシャワーヘッドとして機能する。
上部電極３４には、整合器４６および給電棒４４を介して、第１の高周波電源４８が電気的に接続されている。第１の高周波電源４８は、１０ＭＨｚ以上の周波数、例えば６０ＭＨｚの高周波電力を出力する。整合器４６は、第１の高周波電源４８の内部（または出力）インピーダンスに負荷インピーダンスを整合させるもので、チャンバ１０内にプラズマが生成されている時に第１の高周波電源４８の出力インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。整合器４６の出力端子は給電棒４４の上端に接続されている。
一方、上記上部電極３４には、第１の高周波電源４８の他、可変直流電源５０が電気的に接続されている。可変直流電源５０はバイポーラ電源であってもよい。具体的には、この可変直流電源５０は、上記整合器４６および給電棒４４を介して上部電極３４に接続されており、オン・オフスイッチ５２により給電のオン・オフが可能となっている。可変直流電源５０の極性および電流・電圧ならびにオン・オフスイッチ５２のオン・オフはコントローラ５１により制御されるようになっている。
整合器４６は、図２に示すように、第１の高周波電源４８の給電ライン４９から分岐して設けられた第１の可変コンデンサ５４と、給電ライン４９のその分岐点の下流側に設けられた第２の可変コンデンサ５６を有しており、これらにより上記機能を発揮する。また、整合器４６には、直流電圧電流（以下、単に直流電圧という）が上部電極３４に有効に供給可能なように、第１の高周波電源４８からの高周波（例えば６０ＭＨｚ）および後述する第２の高周波電源からの高周波（例えば２ＭＨｚ）をトラップするフィルタ５８が設けられている。すなわち、可変直流電源５０からの直流電流がフィルタ５８を介して給電ライン４９に接続される。このフィルタ５８はコイル５９とコンデンサ６０とで構成されており、これらにより第１の高周波電源４８からの高周波および後述する第２の高周波電源からの高周波がトラップされる。
チャンバ１０の側壁から上部電極３４の高さ位置よりも上方に延びるように円筒状の接地導体１０ａが設けられており、この円筒状接地導体１０ａの天壁部分は筒状の絶縁部材４４ａにより上部給電棒４４から電気的に絶縁されている。
下部電極であるサセプタ１６には、整合器８８を介して第２の高周波電源９０が電気的に接続されている。この第２の高周波電源９０から下部電極サセプタ１６に高周波電力が供給されることにより、半導体ウエハＷ側にイオンが引き込まれる。第２の高周波電源９０は、３００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、例えば２ＭＨｚの高周波電力を出力する。整合器８８は第２の高周波電源９０の内部（または出力）インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ１０内にプラズマが生成されている時に第２の高周波電源９０の内部インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
上部電極３４には、第１の高周波電源４８からの高周波（６０ＭＨｚ）は通さずに第２の高周波電源９０からの高周波（２ＭＨｚ）をグランドへ通すためのローパスフィルタ（ＬＰＦ）９２が電気的に接続されている。このローパスフィルタ（ＬＰＦ）９２は、好適にはＬＲフィルタまたはＬＣフィルタで構成されるが、１本の導線だけでも第１の高周波電源４８からの高周波（６０ＭＨｚ）に対しては十分大きなリアクタンスを与えることができるので、それで済ますこともできる。一方、下部電極であるサセプタ１６には、第１の高周波電源４８からの高周波（６０ＭＨｚ）をグランドに通すためのハイパスフィルタ（ＨＰＦ）９４が電気的に接続されている。
チャンバ１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内を所望の真空度まで減圧可能となっている。また、チャンバ１０の側壁には半導体ウエハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能となっている。また、チャンバ１０の内壁に沿ってチャンバ１０にエッチング副生物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１がチャンバ壁を構成している。また、デポシールド１１は、内壁部材２６の外周にも設けられている。チャンバ１０の底部のチャンバ壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間には排気プレート８３が設けられている。デポシールド１１および排気プレート８３としては、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを好適に用いることができる。
デポシールド１１のチャンバ内壁を構成する部分のウエハＷとほぼ同じ高さ部分には、グランドにＤＣ的に接続された導電性部材（ＧＮＤブロック）９１が設けられており、これにより異常放電防止効果を発揮する。
プラズマ処理装置の各構成部は、制御部（全体制御装置）９５に接続されて制御される構成となっている。また、制御部９５には、工程管理者がプラズマ処理装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９６が接続されている。
さらに、制御部９５には、プラズマ処理装置で実行される各種処理を制御部９５の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部９７が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部９７の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース９６からの指示等にて任意のレシピを記憶部９７から呼び出して制御部９５に実行させることで、制御部９５の制御下で、プラズマ処理装置での所望の処理が行われる。
次に、このように構成されるプラズマエッチング装置により実施される、本発明の第１の実施形態に係るプラズマエッチング方法について説明する。
ここでは、被処理体である半導体ウエハＷとして、図３に示すように、Ｓｉ基板１０１の上に、エッチングストッパ膜１０２、エッチング対象膜１０３、反射防止膜（ＢＡＲＣ）１０４、パターン化されたフォトレジスト膜１０５が順次形成されたものを用いる。
エッチングストッパ膜１０２としてはＳｉＣ膜が例示される。その厚さは、
２０〜１００ｎｍ程度である。また、エッチング対象膜１０３としては層間絶縁膜が例示され、例えばＳｉＯ２膜および／またはＬｏｗ−ｋ膜が例示される。反射防止膜１０４は、有機系が主流であり、厚さは２０〜１００ｎｍ程度である。フォトレジスト膜１０５としては、ＡｒＦレジストが例示され、厚さは１００〜４００ｎｍ程度である。
まず、ゲートバルブ８６を開状態とし、搬入出口８５を介して上記構造を有する半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。そして、処理ガス供給源６６から反射防止膜１０４をエッチングするための処理ガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介してチャンバ１０内へ供給しつつ、排気装置８４によりチャンバ１０内を排気し、その中の圧力を例えば０．１〜１５０Ｐａの範囲内の設定値とする。また、サセプタ温度は２０℃程度とする。
ここで、反射防止膜１０４をエッチングするための処理ガスとしては、従来用いられている種々のものを採用することができ、例えば、フロロカーボンガス（ＣｘＦｙ）を含むガス、Ｎ２ガスとＯ２ガスの混合ガス等を挙げることができる。典型的にはＣＦ４ガス単ガスや、これにＡｒガス、Ｈｅガス等を添加したものが用いられ、さらには、Ｃ４Ｆ８ガスまたはＣ５Ｆ８ガスにＡｒガス、Ｏ２ガスを添加したものも用いることができる。
このようにチャンバ１０内にエッチングガスを導入した状態で、第１の高周波電源４８からプラズマ生成用の高周波電力を所定のパワーで上部電極３４に印加するとともに、第２の高周波電源９０よりイオン引き込み用の高周波を所定のパワーで下部電極であるサセプタ１６に印加する。そして、可変直流電源５０から所定の直流電圧を上部電極３４に印加する。さらに、静電チャック１８のための直流電源２２から直流電圧を静電チャック１８の電極２０に印加して、半導体ウエハＷをサセプタ１６に固定する。
上部電極３４の電極板３６に形成されたガス吐出孔３７から吐出された処理ガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハＷの被処理面がエッチングされる。
上部電極３４には高い周波数領域（例えば、１０ＭＨｚ以上）の高周波電力を供給するので、プラズマを好ましい状態で高密度化することができ、より低圧の条件下でも高密度プラズマを形成することができる。
また、このようにプラズマが形成される際に、上部電極３４に可変直流電源５０から所定の極性および大きさの直流電圧を印加する。これにより反射防止膜のエッチングを制御することができる。この際の印加直流電圧の値は、その後のエッチング対象膜１０３のエッチングの際に面内において所望のＣＤ分布が得られるように制御される。
より具体的には、上部電極３４に直流電圧を印加すると、図４に示すように、上部電極３４側に形成されるプラズマシースの厚さが大きくなる。そして、プラズマシースが厚くなると、その分だけプラズマが縮小化される。例えば、上部電極３４に直流電圧を印加しない場合には上部電極側のＶｄｃが例えば−３００Ｖであり、図５の（ａ）に示すようにプラズマは薄いシース厚ｄ０を有する状態である。しかし、上部電極３４に−９００Ｖの直流電圧を印加すると上部電極側のＶｄｃが例えば−９００Ｖとなり、プラズマシースの厚さは、Ｖｄｃの絶対値の３／４に比例するから、図５の（ｂ）に示すように、より厚いプラズマシースｄ１が形成され、その分プラズマが縮小化する。このときの縮小化の度合いは印加する直流電圧に応じて変化する。すなわち、印加する直流電圧を制御することによりプラズマ分布を制御することができ、それによって反射防止膜１０４のエッチングが制御される。そしてエッチング対象膜１０３は、そのようにしてエッチングされた反射防止膜１０４とフォトレジスト膜１０５をエッチングマスクとしてエッチングされるから、直流電圧印加によって反射防止膜１０４のエッチングを制御することにより、エッチング対象膜１０３のＣＤ分布を制御することができるのである。すなわち、次のエッチング対象膜１０３のエッチングの際に所望のＣＤ分布が得られるように、可変直流電源５０から所定の直流電圧を上部電極３４に印加しつつ反射防止膜１０４のエッチングを行う。これにより、エッチング対象膜のＣＤばらつきを抑制することができる。また、このようにエッチング制御を行うことによりエッチング対象膜１０３のエッチングの際に、エッチング深さのばらつきも抑制することができる。この場合に、上部電極３４に印加する直流電圧は、−２００〜−１５００Ｖの範囲であることが好ましい。
以上のようにして反射防止膜１０４をエッチングした後、上述したようにフォトレジスト膜１０５と反射防止膜１０４をエッチングマスクとしてエッチング対象膜１０３をエッチングする際には、エッチング条件、例えば処理ガスの種類や流量、圧力、温度等は、特に限定されず通常の用いられる条件で行うことができる。
本実施形態のプラズマエッチング方法を行う際には、最初にテスト用の半導体ウエハについて、図１のプラズマエッチング装置により所定の条件でエッチングを行った後、プラズマエッチング装置から半導体ウエハを取り出して検査装置により検査し、予め、下地のエッチング対象膜のエッチングの際に所望のＣＤ分布（ＣＤの面内均一性）が得られる直流電圧値を求めておき、その際に把握された直流電圧値を上部電極に印加しながらエッチングを行うようにすれば、迅速に適正な条件でエッチング処理を行うことができる。このようなテスト用のウエハとしては、ロットの最初の１枚または２枚以上のウエハを用いることもできる。
次に、このような第１の実施形態の方法の効果を確認した結果について説明する。ここでは、反射防止膜として有機系反射防止膜を用い、フォトレジスト膜としてＡｒＦレジストを用いて、これらブランケット膜をそれぞれ図１の装置を用いてエッチングした。プロセス条件としては、圧力：１３．３Ｐａ（１００ｍＴ）、上部高周波パワー：５００Ｗ、下部高周波パワー：４００Ｗ、プロセスガスおよび流量：ＣＦ４＝１５０ｍＬ／ｍｉｎ（標準状態換算値（ｓｃｃｍ））、サセプタ温度：２０℃とし、上部電極３４に印加する直流電圧を０Ｖ、−５００Ｖ、−７００Ｖの３種類として６０秒間エッチングを行った。その際の反射防止膜のエッチングレートの面内分布を図６に示す。また、この際のフォトレジスト膜のエッチングレートの面内分布を図７に示す。このときのフォトレジスト膜に対する反射防止膜のエッチング選択比の分布を図８に示す。
これらの図に示すように、上部電極３４に印加する直流電圧を変化させることにより、反射防止膜のエッチング特性の分布が変化することがわかる。そして、本例の場合には、直流電圧が−５００Ｖでエッチング均一性が向上し、−７００Ｖにおいてエッチング選択比の面内均一性が最も高くなっていることがわかる。下地のエッチング対象膜のエッチングにおいては、フォトレジスト膜とこのようにしてエッチングされた反射防止膜をマスクとして行われるため、このように反射防止膜のエッチング特性分布を制御することにより、エッチング対象膜のエッチングの際にＣＤ分布を制御してＣＤの面内均一性を高めることが可能になる。
次に、このことを確認した実験について説明する。ここでは、図９に示す、Ｓｉ基板２０１上にライナーＳｉＣ２０２（厚さ３５ｎｍ）、Ｌｏｗ−ｋ膜２０３（厚さ３２０ｎｍ）、ＤＡＲＣ２０４（厚さ５０ｎｍ）、反射防止膜（ＢＡＲＣ）２０５（厚さ８０ｎｍ）、パターン化されたフォトレジスト膜（ＰＲ）２０６（厚さ１７０ｎｍ）が形成された構造の半導体ウエハについて、図１の装置を用いて、まず、フォトレジスト膜（ＰＲ）２０６をマスクとして反射防止膜（ＢＡＲＣ）２０５をエッチングし、次いでフォトレジスト膜２０６と反射防止膜（ＢＡＲＣ）２０５をマスクとしてエッチング対象膜であるＤＡＲＣ２０４およびＬｏｗ−ｋ膜２０３をエッチングした。
反射防止膜（ＢＡＲＣ）２０５のエッチングの際のプロセス条件は、圧力：１３．３Ｐａ（１００ｍＴ）、上部高周波パワー：５００Ｗ、下部高周波パワー：４００Ｗ、プロセスガスおよび流量：ＣＦ４＝１５０ｍＬ／ｍｉｎ（標準状態換算値（ｓｃｃｍ））とし、上部電極への直流電圧を０Ｖおよび−５００Ｖで変化させ、処理時間は４３ｓｅｃとした。
また、Ｌｏｗ−ｋ膜２０３およびＤＡＲＣ２０４のエッチングの際のプロセス条件は、圧力：３．３Ｐａ（２５ｍＴ）、上部高周波パワー：４００Ｗ、下部高周波パワー：１０００Ｗ、プロセスガスおよび流量：Ｃ４Ｆ８／ＣＨ２Ｆ２／ＣＯ／Ｎ２＝８／２０／３０／２３０ｍＬ／ｍｉｎ（標準状態換算値（ｓｃｃｍ））とし、直流電圧の印加を行わずに処理時間３０ｓｅｃとした。
いずれのエッチングにおいても、温度は、下部電極／上部電極／ウエハ＝２０／６０／６０℃とし、センターとエッジのＨｅガス導入圧力はそれぞれ２０００Ｐａおよび６０００Ｐａとした。
反射防止膜（ＢＡＲＣ）２０５をエッチングする際に直流電圧を印加しなかった場合と−５００Ｖの直流電圧を印加した場合におけるセンターとエッジの断面および平面を観察した結果、反射防止膜（ＢＡＲＣ）２０５のエッチング時に上部電極へ−５００Ｖの電圧を印加した方がセンターとエッジのトップＣＤの差が小さいことが確認された。具体的には、直流電圧を印加しない場合には、センターとエッジのＣＤはそれぞれ６４ｎｍおよび７０ｎｍであったのに対し、−５００Ｖの直流電圧を印加した場合には、センターとエッジのＣＤはそれぞれ６３ｎｍおよび６３ｎｍであった。このことから、上部電極に直流電圧を印加した方がＣＤ均一性が高くなることが確認された。また、直流電圧を印加することにより、エッチング深さのばらつきも解消されることも確認された。
次に、上記プラズマエッチング装置により実施される、本発明の第２の実施形態に係るプラズマエッチング方法について説明する。
ここでは、基本的に第１の実施形態で用いた図３の構造の半導体ウエハＷを被処理体として用いる。
まず、第１の実施形態と同様にして、ゲートバルブ８６を開状態とし、搬入出口８５を介して上記構造を有する半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。そして、処理ガス供給源６６から反射防止膜１０４をエッチングするための処理ガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介してチャンバ１０内へ供給しつつ、排気装置８４によりチャンバ１０内を排気し、その中の圧力を例えば０．１〜１５０Ｐａの範囲内の設定値とする。また、サセプタ温度は２０℃程度とする。
ここで、反射防止膜１０４をエッチングするための処理ガスとしては、第１の実施形態と同様なものを好適に用いることができるが、従来用いられている種々のものを採用することができる。
このようにチャンバ１０内にエッチングガスを導入した状態で、第１の高周波電源４８からプラズマ生成用の高周波電力を所定のパワーで上部電極３４に印加するとともに、第２の高周波電源９０よりイオン引き込み用の高周波を所定のパワーで下部電極であるサセプタ１６に印加する。そして、可変直流電源５０から所定の直流電圧を上部電極３４に印加する。さらに、静電チャック１８のための直流電源２２から直流電圧を静電チャック１８の電極２０に印加して、半導体ウエハＷをサセプタ１６に固定する。
上部電極３４の電極板３６に形成されたガス吐出孔３７から吐出された処理ガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハＷの被処理面がエッチングされる。
上部電極３４には高い周波数領域（例えば、１０ＭＨｚ以上）の高周波電力を供給するので、プラズマを好ましい状態で高密度化することができ、より低圧の条件下でも高密度プラズマを形成することができる。
また、このようにプラズマが形成される際に、上部電極３４に可変直流電源５０から所定の極性および大きさの直流電圧を印加する。本実施形態では、これにより、反射防止膜１０４のエッチングパターン寸法が前記フォトレジスト膜のパターン寸法よりも所定量小さくすることができる。すなわち、フォレジスト１０５のＣＤに比べて反射防止膜１０４のＣＤをシュリンクさせることができる。
より具体的に説明する。通常のエッチングプロセス、特に上部電極３４への高周波電力が小さいエッチングプロセスの場合には、ポリマーが上部電極３４に付着しやすい状態となる。そのようにポリマーが付着した状態で上部電極３４に直流電圧を印加すると、ポリマーをスパッタして被処理体である半導体ウエハＷに供給することができる。すなわち、反射防止膜１０４をエッチングする際にポリマーを供給することにより、エッチングされた部分の側壁にポリマーを付着させてＣＤをシュリンクさせることができる。この際のポリマー供給量は、上部電極３４に印加する直流電圧を制御することにより制御することができる。したがって、直流電圧を制御することにより、所望の量のポリマーをエッチングされた部分に付着させてＣＤシュリンク量を制御することができる。このような観点から、上部電極３４に印加する直流電圧は、−２００〜−１５００Ｖの範囲であることが好ましい。
以上のようにして反射防止膜１０４をエッチングした後、上述したように、フォトレジスト膜１０５と反射防止膜１０４をエッチングマスクとしてエッチング対象膜１０３をエッチングする際には、エッチング条件、例えば処理ガスの種類や流量、圧力、温度等は、特に限定されず通常の用いられる条件で行うことができる。このエッチングの際には、エッチングマスクとなる反射防止膜１０４のＣＤがシュリンクしているため、フォトリソグラフィーのＣＤよりも小さいＣＤでエッチングすることができる。
本実施形態のプラズマエッチング方法を行う際にも、最初にテスト用の半導体ウエハについて、図１のプラズマエッチング装置により所定の条件でエッチングを行った後、プラズマエッチング装置から半導体ウエハを取り出して検査装置により検査し、予め、所望のＣＤシュリンクが得られる直流電圧値を求めておき、その際に把握された直流電圧値を上部電極に印加しながらエッチングを行うようにすれば、迅速に適正な条件でエッチング処理を行うことができる。このようなテスト用のウエハとしては、ロットの最初の１枚または２枚以上のウエハを用いることもできる。
次に、このような第２の実施形態の方法の効果を確認した結果について説明する。ここでは、図１０に示す、Ｓｉ基板３０１上にライナーＳｉＣ３０２（厚さ３０ｎｍ）、Ｌｏｗ−ｋ膜３０３（厚さ１５０ｎｍ）、ＳｉＯ２膜３０４（厚さ１５０ｎｍ）、反射防止膜（ＢＡＲＣ）３０５（厚さ６５ｎｍ）、パターン化されたフォトレジスト膜（ＰＲ）３０６（厚さ２３０ｎｍ）が形成された構造の半導体ウエハについて、図１の装置を用いて、まず、フォトレジスト膜（ＰＲ）３０６をマスクとして反射防止膜（ＢＡＲＣ）３０５をエッチングし、次いでフォトレジスト膜（ＰＲ）３０６と反射防止膜（ＢＡＲＣ）３０５をマスクとしてエッチング対象膜であるＳｉＯ２膜３０４およびＬｏｗ−ｋ膜３０３をエッチングした。
反射防止膜（ＢＡＲＣ）３０５のエッチングの際のプロセス条件は、圧力：２０．０Ｐａ（１５０ｍＴ）、上部高周波パワー：４００Ｗ、下部高周波パワー：４００Ｗ、プロセスガスおよび流量：ＣＦ４＝２００ｍＬ／ｍｉｎ（標準状態換算値（ｓｃｃｍ））とし、上部電極への直流電圧を０Ｖおよび−５００Ｖで変化させ、処理時間は５０ｓｅｃとした。
また、ＳｉＯ２膜３０４のエッチングの際のプロセス条件は、圧力：６．７Ｐａ（５０ｍＴ）、上部高周波パワー：３００Ｗ、下部高周波パワー：６００Ｗ、プロセスガスおよび流量：ＣＦ４／ＣＨＦ３／Ａｒ＝３０／１５／１０００ｍＬ／ｍｉｎ（標準状態換算値（ｓｃｃｍ））とし、直流電圧の印加を行わずに処理時間９０ｓｅｃとした。
さらに、Ｌｏｗ−ｋ膜３０３のエッチングの際のプロセス条件は、圧力：６．７Ｐａ（５０ｍＴ）、上部高周波パワー：１０００Ｗ、下部高周波パワー：６００Ｗ、プロセスガスおよび流量：ＣＦ４／Ａｒ／Ｎ２＝３０／１０００／４０ｍＬ／ｍｉｎ（標準状態換算値（ｓｃｃｍ））とし、直流電圧の印加を行わずに処理時間２０ｓｅｃとした。
いずれのエッチングにおいても、温度は、下部電極／上部電極／ウエハ＝２０／６０／６０℃とし、センターとエッジのＨｅガス導入圧力はそれぞれ２０００Ｐａおよび６０００Ｐａとした。また、電極間ギャップは３５ｍｍとした。
反射防止膜（ＢＡＲＣ）３０５をエッチングする際に直流電圧を印加しなかった場合と−５００Ｖの直流電圧を印加した場合におけるセンターとエッジの断面およびアッシング後の平面を観察した結果、反射防止膜（ＢＡＲＣ）３０５のエッチング時に上部電極へ−５００Ｖの電圧を印加することにより、直流電圧を印加しない場合に比べてセンターのレジスト残膜量が１４５ｎｍから１５９ｎｍに増加し、エッジのレジスト残膜量についても１１３ｎｍから１５１ｎｍに増加した。そして、アッシングによってフォトレジスト膜３０６および反射防止膜３０５が除去された後において、直流電圧を印加しないものについては、センターでのトップＣＤおよびボトムＣＤがそれぞれ１１７ｎｍおよび１０７ｎｍであり、エッジでのトップＣＤおよびボトムＣＤがそれぞれ１１５ｎｍおよび１０２ｎｍであったのに対し、−５００Ｖの電圧を印加したものについては、センターでのトップＣＤおよびボトムＣＤがそれぞれ９７ｎｍおよび８５ｎｍであり、エッジでのトップＣＤおよびボトムＣＤがそれぞれ９５ｎｍおよび７９ｎｍとＣＤが２０ｎｍ程度シュリンクした。
以上のことから、反射防止膜３０５のエッチングの際に直流電圧を印加することにより、ＣＤを大幅にシュリンクさせ得ることが確認された。また、直流電圧を印加することによりポリマー供給が供給されてＰＲが強化され、レジストの残膜量も増加すると同時に縦筋も改善されることが確認された。
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、エッチング対象膜としてＬｏｗ−ｋ膜やＳｉＯ２膜等を示したがこれに限定されるものではない。
また、本発明が適用される装置についても図１のものに限定されるものではなく、以下に示す種々のものを用いることができる。例えば、図１１に示すように、下部電極であるサセプタ１６に第１の高周波電源４８′からプラズマ生成用の例えば６０ＭＨｚの高周波電力を印加するとともに、第２の高周波電源９０′からイオン引き込み用の例えば２ＭＨｚの高周波電力を印加する下部２周波印加タイプのプラズマエッチング装置を適用することもできる。図示のように上部電極２３４に可変直流電源１６６を接続して所定の直流電圧を印加することにより、上記実施形態と同様の効果を得ることができる。
また、この場合に、図１２に示すように、直流電源１６８を下部電極であるサセプタ１６に接続して、サセプタ１６に直流電圧を印加するようにしてもよい。
さらに、図１３に示すように、上部電極２３４′をチャンバ１０を介して接地するようにし、下部電極であるサセプタ１６に高周波電源１７０を接続し、この高周波電源１７０からプラズマ形成用の例えば１３．５６ＭＨｚの高周波電力を印加するタイプのプラズマエッチング装置であっても適用することができ、この場合には、図示のように下部電極であるサセプタ１６に可変直流電源１７２を接続して所定の直流電圧を印加することにより、上記実施形態と同様の効果を得ることができる。
さらにまた、図１４に示すように、図１３と同様の上部電極２３４′をチャンバ１０を介して接地するようにし、下部電極であるサセプタ１６に高周波電源１７０を接続し、この高周波電源１７０からプラズマ形成用の高周波電力を印加するタイプのエッチング装置において、可変直流電源１７４を上部電極２３４′に印加するようにしてもよい。
本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図。 図１のプラズマエッチング装置において第１の高周波電源に接続された整合器の構造を示す図。 本発明の第１の実施形態の実施に用いられる半導体ウエハＷの構造を示す断面図。 図１のプラズマ処理装置において、上部電極に直流電圧を印加した際のＶｄｃおよびプラズマシース厚の変化を示す図。 図１のプラズマ処理装置において、上部電極に直流電圧を印加した場合と印加しない場合とでプラズマ状態を比較して示す図。 印加する直流電圧を変化させた場合の反射防止膜のエッチングレートの面内分布を示す図。 印加する直流電圧を変化させた場合のフォトレジスト膜のエッチングレートの面内分布を示す図。 図６および図７の場合のレジストに対する反射防止膜の選択比の面内分布を示す図。 本発明の第１の実施形態の効果の確認に用いた半導体ウエハの構造を示す図。 本発明の第２の実施形態の効果の確認に用いた半導体ウエハの構造を示す図。 本発明の実施に適用が可能な他のタイプのプラズマエッチング装置の例を示す概略図。 本発明の実施に適用が可能なさらに他のタイプのプラズマエッチング装置の例を示す断面図。 本発明の実施に適用が可能なさらにまた他のタイプのプラズマエッチング装置の例を示す概略図。 本発明の実施に適用が可能なさらに別のタイプのプラズマエッチング装置の例を示す断面図。
符号の説明
１０…チャンバ（処理容器）
１６…サセプタ（下部電極）
３４…上部電極
４４…給電棒
４６，８８…整合器
４８…第１の高周波電源
５０…可変直流電源
５１…コントローラ
５２…オン・オフスイッチ
６６…処理ガス供給源
８４…排気装置
９０…第２の高周波電源
９１…ＧＮＤブロック
１０１…Ｓｉ基板
１０３…エッチング対象膜
１０４…反射防止膜
１０５…フォトレジスト膜
Ｗ…半導体ウエハ（被処理基板）

Claims (12)

  1. 被処理体に形成された反射防止膜をプラズマエッチングするプラズマエッチング方法であって、
    第１電極および第２電極が上下に対向して設けられた処理容器内に基板上にエッチング対象膜、反射防止膜およびパターン化されたフォトレジスト膜が順次形成された被処理体を配置する工程と、
    処理容器内に処理ガスを導入する工程と、
    前記第１電極および第２電極のいずれかに高周波電力を印加してプラズマを生成する工程と、
    前記いずれかの電極に直流電圧を印加する工程と
    を有することを特徴とするプラズマエッチング方法。
  2. 前記直流電圧は、−２００〜−１５００Ｖの範囲であることを特徴とする請求項１に記載のプラズマエッチング方法。
  3. 被処理体に形成された反射防止膜をプラズマエッチングするプラズマエッチング方法であって、
    第１電極および第２電極が上下に対向して設けられた処理容器内に、基板上にエッチング対象膜、反射防止膜およびパターン化されたフォトレジスト膜が順次形成された被処理体を配置する工程と、
    処理容器内に処理ガスを導入する工程と、
    前記第１電極および第２電極のいずれかに高周波電力を印加してプラズマを生成する工程と、
    前記プラズマを生成している際に、前記いずれかの電極に、その後の下地のエッチング対象膜のエッチングの際に所望のＣＤ分布が得られるように所定の直流電圧を印加する工程と
    を有することを特徴とするプラズマエッチング方法。
  4. 前記直流電圧は、−２００〜−１５００Ｖの範囲であることを特徴とする請求項３に記載のプラズマエッチング方法。
  5. テスト用の被処理体について、予め、下地のエッチング対象膜のエッチングの際に所望のＣＤ分布が得られるような直流電圧値を求めておき、その際の直流電圧値を前記いずれかの電極に印加して前記所定の直流電圧を印加する工程を実施することを特徴とする請求項３または請求項４に記載のプラズマエッチング方法。
  6. 被処理体に形成された反射防止膜をプラズマエッチングするプラズマエッチング方法であって、
    第１電極および第２電極が上下に対向して設けられた処理容器内に基板上にエッチング対象膜、反射防止膜およびパターン化されたフォトレジスト膜が順次形成された被処理体を配置する工程と、
    処理容器内に処理ガスを導入する工程と、
    前記第１電極および第２電極のいずれかに高周波電力を印加してプラズマを生成し、前記フォトレジスト膜をマスクとして前記反射防止膜をエッチングする工程と、
    前記エッチングの際に、前記反射防止膜のエッチングパターン寸法が前記フォトレジスト膜のパターン寸法よりも所定量小さくなるようにいずれかの電極に所定値の直流電圧を印加する工程と
    を有することを特徴とするプラズマエッチング方法。
  7. 第１電極および第２電極が対向して設けられた処理容器内に基板上にエッチング対象膜、反射防止膜およびパターン化されたフォトレジスト膜が順次形成された被処理体を配置する工程と、
    処理容器内に処理ガスを導入する工程と、
    前記第１電極および第２電極のいずれかに高周波電力を印加してプラズマを生成してエッチングする工程と、
    前記エッチングの際に、前記反射防止膜のエッチングパターン寸法が前記フォトレジスト膜のパターン寸法よりも所定量小さくなるようにいずれかの電極に所値の直流電圧を印加する工程と、
    前記レジスト膜のパターン寸法よりも小さいエッチングパターンが形成された反射防止膜をエッチングマスクとして、前記フォトレジストのパターン寸法よりも小さいパターン寸法で前記エッチング対象膜をエッチングする工程と
    を有することを特徴とするプラズマエッチング方法。
  8. 前記直流電圧は、−２００〜−１５００Ｖの範囲であることを特徴とする請求項６または請求項７に記載のプラズマエッチング方法。
  9. テスト用の被処理体について、予め前記反射防止膜のパターン寸法が所望の寸法になるような直流電圧値を求めておき、その際の直流電圧値を前記いずれかの電極に印加することを特徴とする請求項６ないし請求項８のいずれか１項に記載のプラズマエッチング方法。
  10. 前記第１電極は上部電極であり、前記第２電極は被処理体を載置する下部電極であり、前記プラズマを生成するための高周波電力および前記直流電圧は前記第１電極に印加されることを特徴とする請求項１から請求項９のいずれか１項に記載のプラズマエッチング方法。
  11. 前記第２電極にはイオン引き込み用の高周波電力が印加されることを特徴とする請求項１０に記載のプラズマエッチング方法。
  12. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、実行時に、請求項１から請求項１１のいずれか１項に記載のプラズマエッチング方法が行われるように、コンピュータにプラズマ処理装置を制御させることを特徴とするコンピュータ読み取り可能な記憶媒体。
JP2006052894A 2006-02-28 2006-02-28 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 Pending JP2007234770A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006052894A JP2007234770A (ja) 2006-02-28 2006-02-28 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US11/677,759 US7943523B2 (en) 2006-02-28 2007-02-22 Plasma etching method and computer readable storage medium
TW096106870A TWI406335B (zh) 2006-02-28 2007-02-27 A plasma etch method and a computer readable memory medium
KR1020070019397A KR100894345B1 (ko) 2006-02-28 2007-02-27 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
CNA200710084786XA CN101030527A (zh) 2006-02-28 2007-02-28 等离子体蚀刻方法和计算机可读取的存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006052894A JP2007234770A (ja) 2006-02-28 2006-02-28 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Publications (1)

Publication Number Publication Date
JP2007234770A true JP2007234770A (ja) 2007-09-13

Family

ID=38555069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006052894A Pending JP2007234770A (ja) 2006-02-28 2006-02-28 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Country Status (4)

Country Link
JP (1) JP2007234770A (ja)
KR (1) KR100894345B1 (ja)
CN (1) CN101030527A (ja)
TW (1) TWI406335B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090029557A1 (en) * 2007-07-27 2009-01-29 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
JP2009246183A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
US8232199B2 (en) 2010-07-01 2012-07-31 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device comprises a photoresist pattern having a desired critical dimension
CN110783190A (zh) * 2018-07-27 2020-02-11 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230089A1 (en) * 2008-03-13 2009-09-17 Kallol Bera Electrical control of plasma uniformity using external circuit
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP5378706B2 (ja) * 2008-05-22 2013-12-25 東京エレクトロン株式会社 プラズマ処理装置及びそれに用いられる処理ガス供給装置
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
TWI502617B (zh) * 2010-07-21 2015-10-01 應用材料股份有限公司 用於調整電偏斜的方法、電漿處理裝置與襯管組件
US9786471B2 (en) 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323460A (ja) * 1999-05-11 2000-11-24 Tokyo Electron Ltd プラズマエッチング装置
JP2004207286A (ja) * 2002-12-24 2004-07-22 Sony Corp ドライエッチング方法および半導体装置の製造方法
WO2005124844A1 (ja) * 2004-06-21 2005-12-29 Tokyo Electron Limited プラズマ処理装置及び方法
JP2006032908A (ja) * 2004-06-16 2006-02-02 Tokyo Electron Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6364958B1 (en) * 2000-05-24 2002-04-02 Applied Materials, Inc. Plasma assisted semiconductor substrate processing chamber having a plurality of ground path bridges
US7179752B2 (en) * 2001-07-10 2007-02-20 Tokyo Electron Limited Dry etching method
JP4584565B2 (ja) * 2002-11-26 2010-11-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323460A (ja) * 1999-05-11 2000-11-24 Tokyo Electron Ltd プラズマエッチング装置
JP2004207286A (ja) * 2002-12-24 2004-07-22 Sony Corp ドライエッチング方法および半導体装置の製造方法
JP2006032908A (ja) * 2004-06-16 2006-02-02 Tokyo Electron Ltd 半導体装置の製造方法
WO2005124844A1 (ja) * 2004-06-21 2005-12-29 Tokyo Electron Limited プラズマ処理装置及び方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090029557A1 (en) * 2007-07-27 2009-01-29 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
JP2009246183A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
US8232199B2 (en) 2010-07-01 2012-07-31 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device comprises a photoresist pattern having a desired critical dimension
CN110783190A (zh) * 2018-07-27 2020-02-11 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN110783190B (zh) * 2018-07-27 2024-05-28 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Also Published As

Publication number Publication date
KR100894345B1 (ko) 2009-04-22
TWI406335B (zh) 2013-08-21
CN101030527A (zh) 2007-09-05
TW200746292A (en) 2007-12-16
KR20070089618A (ko) 2007-08-31

Similar Documents

Publication Publication Date Title
JP5642001B2 (ja) プラズマエッチング方法
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP5128421B2 (ja) プラズマ処理方法およびレジストパターンの改質方法
JP4230029B2 (ja) プラズマ処理装置およびエッチング方法
JP4827081B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
TWI436419B (zh) A plasma etch method and a computer readable memory medium
JP2008078515A (ja) プラズマ処理方法
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2006203035A (ja) プラズマエッチング方法
JP6050944B2 (ja) プラズマエッチング方法及びプラズマ処理装置
KR100984634B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP2011049360A (ja) プラズマエッチング方法
US7943523B2 (en) Plasma etching method and computer readable storage medium
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
TWI822918B (zh) 電漿處理方法及電漿處理裝置
JP5089871B2 (ja) 半導体装置の製造方法
US11328934B2 (en) Etching method and substrate processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424