KR20070089618A - 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 - Google Patents

플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 Download PDF

Info

Publication number
KR20070089618A
KR20070089618A KR1020070019397A KR20070019397A KR20070089618A KR 20070089618 A KR20070089618 A KR 20070089618A KR 1020070019397 A KR1020070019397 A KR 1020070019397A KR 20070019397 A KR20070019397 A KR 20070019397A KR 20070089618 A KR20070089618 A KR 20070089618A
Authority
KR
South Korea
Prior art keywords
etching
electrode
plasma
film
high frequency
Prior art date
Application number
KR1020070019397A
Other languages
English (en)
Other versions
KR100894345B1 (ko
Inventor
신 히로츠
와카코 나이토
요시노리 스즈키
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20070089618A publication Critical patent/KR20070089618A/ko
Application granted granted Critical
Publication of KR100894345B1 publication Critical patent/KR100894345B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

반사 방지막을 에칭할 때에, 플라즈마를 광범위하게 제어할 수 있고, 그것에 의해 에칭 특성의 분포를 제어하는 것에 의해, 그 후의 에칭 대상막의 에칭에 있어서 CD 분포를 제어할 수 있는 플라즈마 에칭 방법을 제공하는 것.
피처리체(W)에 형성된 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 방법은, 제 1 전극(34) 및 제 2 전극(16)이 상하로 대향하여 마련된 처리 용기(10)내에 기판 상에 에칭 대상막, 반사 방지막 및 패턴화된 포토레지스트막이 순차적으로 형성된 피처리체를 배치하는 공정과, 처리용기(10)내에 처리 가스를 도입하는 공정과, 제 1 전극(34) 및 제 2 전극(16) 중 어느 것인가에 고주파 전력을 인가하여 플라즈마를 생성하는 공정과, 어느 하나의 전극에 직류 전압을 인가하는 공정을 가진다.

Description

플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 {PLASMA ETCHING METHOD AND COMPUTER-READABLE STORAGE MEDIUM}
도 1은 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 일례를 나타내는 개략 단면도,
도 2는 도 1의 플라즈마 에칭 장치에 있어서 제 1 고주파 전원에 접속된 정합기의 구조를 도시한 도면,
도 3은 본 발명의 제 1 실시형태의 실시에 이용되는 반도체 웨이퍼(W)의 구조를 나타내는 단면도,
도 4는 도 1의 플라즈마 처리 장치에 있어서, 상부 전극에 직류 전압을 인가했을 때의 Vdc 및 플라즈마 시스 두께의 변화를 도시한 도면,
도 5는 도 1의 플라즈마 처리 장치에 있어서, 상부 전극에 직류 전압을 인가한 경우와 인가하지 않는 경우로 플라즈마 상태를 비교하여 도시한 도면,
도 6은 인가하는 직류 전압을 변화시킨 경우의 반사 방지막의 에칭레이트의 면내 분포를 도시한 도면,
도 7은 인가하는 직류 전압을 변화시킨 경우의 포토레지스트막의 에칭 레이 트의 면내 분포를 도시한 도면,
도 8은 도 6 및 도 7의 경우의 레지스트에 대한 반사 방지막의 선택비의 면내 분포를 도시한 도면,
도 9은 본 발명의 제 1 실시형태의 효과의 확인에 이용한 반도체 웨이퍼의 구조를 도시한 도면,
도 10은 본 발명의 제 2 실시형태의 효과의 확인에 이용한 반도체 웨이퍼의 구조를 도시한 도면,
도 11은 본 발명의 실시에 적용이 가능한 다른 타입의 플라즈마 에칭 장치가 예를 나타내는 개략도,
도 12는 본 발명의 실시에 적용이 가능한 또한 다른 타입의 플라즈마 에칭 장치의 예를 나타내는 단면도,
도 13은 본 발명의 실시에 적용이 가능한 또한 또 다른 타입의 플라즈마 에칭 장치가 예를 나타내는 개략도, 및
도 14는 본 발명의 실시에 적용이 가능한 또한 별도의 타입의 플라즈마 에칭 장치가 예를 나타내는 단면도이다.
본 발명은, 반도체 기판 등의 피처리 기판에 마련된 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체에 관한 것이다.
반도체디바이스의 제조 프로세스에 있어서는, 피처리 기판인 반도체 웨이퍼에 대하여, 포토리소그래피 공정에 의해 포토레지스트 패턴을 형성하여, 이것을 마스크로서 에칭을 실행하고 있다. 그러나, 초미세패턴을 형성할 때에는, 포토레지스트막의 하층의 피에칭막의 광학적 성질 및 포토레지스트막의 두께의 변동에 따른 정재파, 반사 노칭과 피에칭막으로부터의 회절광 및 반사광에 의한 포토레지스트 패턴의 CD(critical dimension)의 변동이 불가피하게 발생한다. 따라서, 피에칭막에서의 반사를 방지하기 위해서, 피에칭막과 포토레지스트막과의 사이에 노광원에 사용하는 빛의 파장대에서 빛 흡수가 양호한 물질로 이루어지는 반사 방지막을 개재 시키고 있다.
이러한 반사 방지막은, 무기계 반사 방지막과 유기계 반사 방지막으로 크게 나눠지지만, 최근에는 유기 반사 방지막이 주류이다. 그리고, 반사 방지막을 에칭할 때에는, 포토레지스트막을 마스크로 한 플라즈마 에칭이 이용된다(예컨대 특허문헌1 참조).
그런데, 최근, 포토리소그래피 기술에 있어서는, 미세가공의 요구에 대응하여, 에칭 마스크로서 약 0.13μm 이하의 패턴 개구를 형성할 수 있는 ArF 포토레지스트가 이용되고 있지만, ArF 포토레지스트는 내(耐) 플라즈마성이 낮아, CD의 확대 등의 문제가 발생하기 때문에, 원하는 CD를 확보하기 위해서는 피에칭막에 직접 접촉하고 있는 반사 방지막의 에칭성이 중요해진다.
그러나, 반사 방지막은 본질적으로 에칭 균일성을 얻는 것이 어렵고, 또한, 반사 방지막으로서 여러가지 재료가 알려져 있어, 이들 재료마다 에칭 특성이 다름에도 불구하고, 에칭 특성을 광범위하게 제어할 수 있는 파라미터가 알려져 있지 않다. 이 때문에, 에칭의 면내 분포를 적절히 제어할 수 없어, 그 후의 에칭 대상막의 에칭에 있어서 CD 분포 등에 불균형이 발생하기 쉽고, 이것을 해소하는 것이 곤란하다.
한편, 상기 한 바와 같은 포토리소그래피 기술로서는, 노광에 사용하는 빛의 파장 등의 관계로부터, 그 해상도에 일정한 한계가 있어, 일반적으로 그 해상도의 한계 이하의 치수의 개구부 등을 레지스트막에 형성하는 것은 곤란하다. 그러나, 최근, 반도체 장치의 미세화가 점점 진행하여, ArF 레지스트의 한계치수보다도 작은 CD가 요구고 있어, 반사 방지막 에 있어서 CD를 쉬링크 시키는 수법이 제안되어 있다(예컨대 특허문헌2). 이 기술은, 반사 방지막의 에칭시에 에칭 측벽에 퇴적물을 생기게 하여 처음의 CD보다도 작은 CD를 실현하는 것이다. 그와 같은 수법으로서는, 에칭시에 평행평판형의 에칭 장치를 이용하여, 상부 전극에 인가하는 고주파 전력의 파워를 상승시키는 것이나, 에칭 가스로서 퇴적물이 발생하기 쉬운 C4F8 가스 등을 이용하는 것이 있다.
그러나, 전자의 수법으로는 에칭의 균일성이 나쁘고, 후자의 수법으로는 소기의 에칭레이트를 확보하는 것이 곤란하여, 스루풋이 저하해 버린다.
(특허문헌1) 일본 특허 공개 2005-26348호 공보
(특허문헌2) 국제 공개 제 03/007357호 팜플렛
본 발명은 이러한 사정에 비추어 이루어진 것으로서, 반사 방지막을 에칭할 때에, 플라즈마를 광범위하게 제어할 수 있어, 그것에 의하여 에칭 특성의 분포를 제어하는 것에 의해, 그 후의 에칭 대상막의 에칭에 있어서 CD 분포를 제어할 수 있는 플라즈마 에칭 방법을 제공하는 것을 목적으로 한다.
또한, 반사 방지막의 에칭시에, 에칭균일성을 손상하는 일없이, 또한 에칭 레이트를 저하시키는 일없이 원하는 CD 축소를 실현할 수 있는 플라즈마 에칭 방법을 제공하는 것을 목적으로 한다.
또한, 이러한 플라즈마 에칭 방법을 실행시키는 프로그램을 기억한 컴퓨터 판독 가능한 기억 매체를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 제 1 관점에서는, 피처리체에 형성된 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 방법으로서, 제 1 전극 및 제 2 전극이 상하로 대향하여 마련된 처리 용기내에 기판 상에 에칭 대상막, 반사 방지막 및 패턴화된 포토레지스트막이 순차적으로 형성된 피처리체를 배치하는 공정과, 처리 용기내에 처리 가스를 도입하는 공정과, 상기 제 1 전극 및 제 2 전극 중 어느 것인가에 고주파 전력을 인가하여 플라즈마를 생성하는 공정과,
상기 어느 하나의 전극에 직류 전압을 인가하는 공정을 가지는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
상기 제 1 관점에 있어서, 상기 직류 전압은, -200∼-1500V의 범위여도 좋다.
본 발명의 제 2 관점에서는, 피처리체에 형성된 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 방법으로서, 제 1 전극 및 제 2 전극이 상하로 대향하여 마련된 처리 용기내에, 기판 상에 에칭 대상막, 반사 방지막 및 패턴화된 포토레지스트막이 순차적으로 형성된 피처리체를 배치하는 공정과, 처리 용기내에 처리 가스를 도입하는 공정과, 상기 제 1 전극 및 제 2 전극 중 어느 것인가에 고주파 전력을 인가하여 플라즈마를 생성하는 공정과, 상기 플라즈마를 생성하고 있을 때에, 상기 어느 하나의 전극에, 그 후의 베이스의 에칭 대상막의 에칭시에 원하는 CD 분포를 얻을 수 있도록 소정의 직류 전압을 인가하는 공정을 가지는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
상기 제 2 관점에 있어서, 상기 직류 전압은, -200∼-1500V의 범위여도 좋다. 또한, 테스트용의 피처리체에 대하여, 미리 베이스의 에칭 대상막의 에칭시에 원하는 CD 분포를 얻을 수 있는 직류 전압값을 구해 두어, 그 때의 직류 전압값을 상기 어느 하나의 전극에 인가하여 상기 소정의 직류 전압을 인가하는 공정을 실시하도록 해도 좋다.
본 발명의 제 3 관점에서는, 피처리체에 형성된 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 방법으로서, 제 1 전극 및 제 2 전극이 상하로 대향하여 마련된 처리 용기내에 기판 상에 에칭 대상막, 반사 방지막 및 패턴화된 포토레지스트막이 순차적으로 형성된 피처리체를 배치하는 공정과, 처리 용기내에 처리 가스 를 도입하는 공정과, 상기 제 1 전극 및 제 2 전극중 어느 것인가에 고주파 전력을 인가하여 플라즈마를 생성하고, 상기 포토레지스트막을 마스크로서 상기 반사 방지막을 에칭하는 공정과, 상기 에칭시에, 상기 반사 방지막의 에칭 패턴 치수가 상기 포토레지스트막의 패턴 치수보다도 소정량 작아지도록 어느 하나의 전극에 소정값의 직류 전압을 인가하는 공정을 가지는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
본 발명의 제 4 관점에서는, 제 1 전극 및 제 2 전극이 대향하여 마련된 처리 용기내에 기판 상에 에칭 대상막, 반사 방지막 및 패턴화된 포토레지스트막이 순차적으로 형성된 피처리체를 배치하는 공정과, 처리 용기내에 처리 가스를 도입하는 공정과, 상기 제 1 전극 및 제 2 전극 중 어느 것인가에 고주파 전력을 인가하고 플라즈마를 생성하여 에칭하는 공정과, 상기 에칭시에, 상기 반사 방지막의 에칭 패턴 치수가 상기 포토레지스트막의 패턴 치수보다도 소정량 작아지도록 어느 하나의 전극에 소정의 직류 전압을 인가하는 공정과, 상기 레지스트막의 패턴 치수보다도 작은 에칭 패턴이 형성된 반사 방지막을 에칭 마스크로서, 상기 포토레지스트의 패턴 치수보다도 작은 패턴 치수로 상기 에칭 대상막을 에칭하는 공정을 가지는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
상기 제 3 또는 제 4 관점에 있어서, 상기 직류 전압은, -200∼-1500V의 범위여도 좋다. 또한, 테스트용의 피처리체에 대하여, 미리 상기 반사 방지막의 패턴 치수가 원하는 치수가 되는 직류 전압값을 구해 두어, 그 때의 직류 전압값을 상기 어느 하나의 전극에 인가하도록 해도 좋다.
상기 제 1 내지 제 4 중 어느 한 항에 관점에 있어서, 상기 제 1 전극은 상부 전극이며, 상기 제 2 전극은 피처리체를 탑재하는 하부 전극이며, 상기 플라즈마를 생성하기 위한 고주파 전력 및 상기 직류 전압은 상기 제 1 전극에 인가되도록 해도 좋다. 이 경우에, 상기 제 2 전극에는 이온인입 용의 고주파 전력을 인가하도록 해도 좋다.
본 발명의 제 5 관점에서는, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체로서, 상기 제어 프로그램은, 실행시에, 상기 제 1 내지 제 4 관점 중 어느 하나의 플라즈마 에칭 방법이 실행되도록, 컴퓨터에 플라즈마 처리 장치를 제어시키는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체를 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시의 형태에 대하여 구체적으로 설명한다.
도 1은, 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 일례를 나타내는 개략단면도이다.
이 플라즈마 에칭 장치는, 용량 결합형 평행평판 플라즈마 에칭 장치로서 구성되어 있고, 예컨대 표면이 양극산화 처리된 알루미늄으로 이루어지는 대략 원통형상의 챔버(처리 용기)(10)를 가지고 있다. 이 챔버(10)는 보안 접지되어 있다.
챔버(10)의 바닥부에는, 세라믹 등으로 이루어지는 절연판(12)을 거쳐서 원 주형상의 서셉터 지지대(14)가 배치되어, 이 서셉터 지지대(14) 상에 예컨대 알루미늄으로 이루어지는 서셉터(16)가 마련되어 있다. 서셉터(16)는 하부 전극을 구성하여, 그 위에 피처리 기판인 반도체 웨이퍼(W)가 탑재된다.
서셉터(16)의 상면에는, 반도체 웨이퍼(W)를 정전력으로 흡착 유지하는 정전척(18)이 마련되어 있다. 이 정전척(18)은, 도전막으로 이루어지는 전극(20)을 한 쌍의 절연층 또는 절연시트로 사이에 둔 구조를 가지는 것으로, 전극(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 그리고, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱힘 등의 정전력에 의해 반도체 웨이퍼(W)가 정전척(18)에 흡착 유지된다.
정전척(18)(반도체 웨이퍼(W))의 주위에서 서셉터(16)의 상면에는, 에칭의 균일성을 향상시키기 위한, 예컨대 실리콘으로 이루어지는 도전성의 포커스링(보정링)(24)이 배치되어 있다. 서셉터(16) 및 서셉터 지지대(14)의 측면에는, 예컨대 석영으로 이루어지는 원통형상의 내벽부재(26)가 마련되어 있다.
서셉터 지지대(14)의 내부에는, 예컨대 원주 상에 냉매실(28)이 마련되어 있다. 이 냉매실에는, 외부에 마련된 도시하지 않는 칠러 유닛으로부터 배관(30a, 30b)을 거쳐서 소정 온도의 냉매, 예컨대 냉각수가 순환 공급되어, 냉매의 온도에 의해서 서셉터 상의 반도체 웨이퍼(W)의 처리 온도를 제어할 수 있다.
또한, 도시하지 않는 열전도 가스 공급 기구부터의 열전도 가스, 예컨대 He 가스가 가스 공급라인(32)을 거쳐서 정전척(18)의 상면과 반도체 웨이퍼(W)의 이면과의 사이에 공급된다.
하부 전극인 서셉터(16)의 상방에는, 서셉터(16)와 대향하도록 평행하게 상부 전극(34)이 마련되어 있다. 그리고, 상부 및 하부 전극(34, 16)사이의 공간이 플라즈마 생성 공간이 된다. 상부 전극(34)은, 하부 전극인 서셉터(16) 상의 반도체 웨이퍼(W)와 대향하여 플라즈마 생성공간과 접하는 면, 즉 대향면을 형성한다.
이 상부 전극(34)은, 절연성 차폐부재(42)를 거쳐서, 챔버(10)의 상부에 지지되어 있고, 서셉터(16)와의 대향면을 구성하고 또한 다수의 토출 구멍(37)을 가지는 전극판(36)과, 이 전극판(36)을 장착 및 분리가 자유롭도록 지지하여, 도전성 재료, 예컨대 표면이 양극산화 처리된 알루미늄으로 이루어지는 수냉 구조의 전극지지체(38)에 의해서 구성되어 있다. 전극판(36)은, 줄열이 적은 저 저항의 도전체 또는 반도체가 바람직하고, 또한, 후술하는 바와 같이 레지스트를 강화하는 관점에서는 실리콘 함유물질이 바람직하다. 이러한 관점에서, 전극판(36)은 실리콘이나 SiC에 의해 구성되는 것이 바람직하다. 전극지지체(38)의 내부에는, 가스 확산실(40)이 마련되고, 이 가스 확산실(40)로부터는 가스토출 구멍(37)에 연통하는 다수의 가스 통류 구멍(41)이 아래쪽으로 연장하고 있다.
전극지지체(38)에는 가스 확산실(40)로 처리 가스를 이끄는 가스 도입구(62)가 형성되어 있고, 이 가스 도입구(62)에는 가스 공급관(64)이 접속되고, 가스 공급관(64)에는 처리 가스 공급원(66)이 접속되어 있다. 가스 공급관(64)에는, 상류측으로부터 순서대로 매스플로우 컨트롤러(MFC)(68) 및 개폐 밸브(70)가 마련되어 있다(MFC의 대신에 FCS (Flow Control System)라도 좋다). 그리고, 처리 가스 공 급원(66)으로부터, 에칭을 위한 처리 가스로서, 예컨대 CF4 가스와 같은 플루오르카본 CxFy 가스가 가스 공급관(64)을 통해 가스 확산실(40)에 도달하여, 가스 통류 구멍(41) 및 가스 토출 구멍(37)을 거쳐서 샤워 형상으로 플라즈마 생성 공간에 토출된다. 즉, 상부 전극(34)은 처리 가스를 공급하기 위한 샤워헤드로서 기능한다.
상부 전극(34)에는, 정합기(46) 및 급전 막대(44)를 거쳐서, 제 1 고주파 전원(48)이 전기적으로 접속되어 있다. 제 1 고주파 전원(48)은, 10 MHz 이상의 주파수, 예컨대 60 MHz의 고주파 전력을 출력한다. 정합기(46)는, 제 1 고주파 전원(48)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키는 것으로, 챔버(10)내에 플라즈마가 생성되어 있을 때에 제 1 고주파 전원(48)의 출력 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다. 정합기(46)의 출력 단자는 급전 막대(44)의 상단에 접속되어 있다.
한편, 상기 상부 전극(34)에는, 제 1 고주파 전원(48) 외, 가변 직류 전원(50)이 전기적으로 접속되어 있다. 가변 직류 전원(50)은 바이폴라 전원이더라도 좋다. 구체적으로는, 이 가변 직류 전원(50)은, 상기 정합기(46) 및 급전 막대(44)를 거쳐서 상부 전극(34)에 접속되어 있고, 온 · 오프 스위치(52)에 의해 급전의 온 · 오프가 가능하다. 가변 직류 전원(50)의 극성 및 전류 · 전압 및 온 · 오프 스위치(52)의 온 · 오프는 컨트롤러(51)에 의해 제어되도록 되어 있다.
정합기(46)는, 도 2에 도시하는 바와 같이 제 1 고주파 전원(48)의 급전라 인(49)으로부터 분기하여 마련된 제 1 가변 콘덴서(54)와, 급전 라인(49)의 그 분기점의 하류측에 마련된 제 2 가변 콘덴서(56)를 가지고 있고, 이들에 의해 상기 기능을 발휘한다. 또한, 정합기(46)에는, 직류 전압 전류(이하, 간단히 직류 전압이라고 함)가 상부 전극(34)에 유효하게 공급이 가능하도록, 제 1 고주파 전원(48)으로부터의 고주파(예컨대 60 MHz) 및 후술하는 제 2 고주파 전원으로부터의 고주파(예컨대 2 MHz)를 트랩하는 필터(58)가 마련되어 있다. 즉, 가변 직류 전원(50)으로부터의 직류 전류가 필터(58)를 거쳐서 급전 라인(49)에 접속된다. 이 필터(58)는 코일(59)과 콘덴서(60)로 구성되어 있고, 이들에 의해 제 1 고주파 전원(48)으로부터의 고주파 및 후술하는 제 2 고주파 전원부터의 고주파가 트랩된다.
챔버(10)의 측벽으로부터 상부 전극(34)의 높이 위치보다도 상방으로 연장된 원통형의 접지도체(10a)가 마련되어 있고, 이 원통형상 접지도체(10a)의 천장벽 부분은 통형상의 절연부재(44a)에 의해 상부 급전막대(44)로부터 전기적으로 절연되어 있다.
하부 전극인 서셉터(16)에는, 정합기(88)를 거쳐서 제 2 고주파 전원(90)이 전기적으로 접속되어 있다. 이 제 2 고주파 전원(90)으로부터 하부 전극 서셉터(16)에 고주파 전력이 공급되는 것에 의해, 반도체 웨이퍼(W)측에 이온이 인입된다. 제 2 고주파 전원(90)은, 300kHz∼13.56MHz의 범위내의 주파수, 예컨대 2MHz의 고주파 전력을 출력한다. 정합기(88)는 제 2 고주파 전원(90)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키기 위한 것으로, 챔버(10)내에 플라즈마가 생성되어 있을 때에 제 2 고주파 전원(90)의 내부 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다.
상부 전극(34)에는, 제 1 고주파 전원(48)으로부터의 고주파(60MHz)는 통과시키지 않고 제 2 고주파 전원(90)으로부터의 고주파(2MHz)를 그라운드로 통과시키기 위한 로우패스 필터(LPF)(92)가 전기적으로 접속되어 있다. 이 로우패스 필터(LPF)(92)는, 적합하게는 LR 필터 또는 LC 필터로 구성되지만, 1개의 도선만이라도 제 1 고주파 전원(48)으로부터의 고주파(60MHz)에 대해서는 충분히 큰 리액턴스를 부여할 수 있기 때문에, 그렇게 하여 완료할 수도 있다. 한편, 하부 전극인 서셉터(16)에는, 제 1 고주파 전원(48)으로부터의 고주파(60MHz)를 그라운드로 통과시키기 위한 하이패스 필터(HPF)(94)가 전기적으로 접속되어 있다.
챔버(10)의 바닥부에는 배기구(80)가 마련되고, 이 배기구(80)에 배기관(82)을 거쳐서 배기 장치(84)가 접속되어 있다. 배기 장치(84)는 터보 분자 펌프 등의 진공 펌프를 가지고 있고, 챔버(10)내를 원하는 진공도까지 감압하는 것이 가능하게 되어 있다. 또한, 챔버(10)의 측벽에는 반도체 웨이퍼(W)의 반출입구(85)가 마련되어 있고, 이 반출입구(85)는 게이트밸브(86)에 의해 개폐가 가능하게 되어 있다. 또한, 챔버(10)의 내벽을 따라 챔버(10)에 에칭 부생성물(데포)이 부착하는 것을 방지하기 위한 데포 쉴드(11)가 장착 및 분리가 자유롭도록 마련되어 있다. 즉, 데포 쉴드(11)가 챔버벽을 구성하고 있다. 또한, 데포 쉴드(11)는, 내벽부재(26)의 외주에도 마련되어 있다. 챔버벽측의 데포 쉴드(11)와 내벽부재(26)측의 데포 쉴드(11)의 사이의 챔버(10)의 바닥부에 배기 플레이트(83)가 마련되어 있 다. 데포 쉴드(11) 및 배기 플레이트(83)로서는, 알루미늄재에 Y2O3 등의 세라믹을 피복한 것을 적절히 이용할 수 있다.
데포 쉴드(11)의 챔버내벽을 구성하는 부분의 웨이퍼(W)와 거의 동일한 높이 부분에는, 그라운드에 DC적으로 접속된 도전성 부재(GND 블럭)(91)가 마련되어 있고, 이에 의해 이상 방전 방지 효과를 발휘한다.
플라즈마 처리 장치의 각 구성부는, 제어부(전체 제어 장치)(95)에 접속되어 제어되는 구성으로 되어있다. 또한, 제어부(95)에는, 공정 관리자가 플라즈마 처리 장치를 관리하기 위해서 커맨드의 입력 조작 등을 실행하는 키보드나, 플라즈마 처리 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(96)가 접속되어 있다.
또한, 제어부(95)에는, 플라즈마 처리 장치로 실행되는 각종 처리를 제어부(95)의 제어를 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 저장된 기억부(97)가 접속되어 있다. 레시피는 하드 디스크나 반도체 메모리에 기억되어 있어도 좋고, CDROM, DVD 등의 컴퓨터에 의해 판독 가능한 휴대용 기억 매체에 수용된 상태로 기억부(97)의 소정 위치에 세트하도록 되어 있어도 좋다.
그리고, 필요에 따라서, 유저 인터페이스(96)로부터의 지시 등으로 임의의 레시피를 기억부(97)로부터 불러내어 제어부(95)에 실행시킴으로써 제어부(95)의 제어하에서, 플라즈마 처리 장치에서의 원하는 처리가 실행된다.
다음에, 이와 같이 구성되는 플라즈마 에칭 장치에 의해 실시되는, 본 발명의 제 1 실시형태에 따른 플라즈마 에칭 방법에 대하여 설명한다.
여기서는, 피처리체인 반도체 웨이퍼(W)로서, 도 3에 도시하는 바와 같이 Si 기판(101) 상에, 에칭 스토퍼막(102), 에칭 대상막(103), 하부 반사 방지막(BARC)(104), 패턴화된 포토레지스트막(105)이 순차적으로 형성된 것을 이용한다.
에칭스토퍼막(102)으로서는 SiC막이 예시된다. 그 두께는, 20∼100nm정도이다. 또한, 에칭 대상막(103)으로서는 층간 절연막이 예시되어, 예컨대 SiO2막 및/또는 Low-k 막이 예시된다. 반사 방지막(104)은, 유기계가 주류이며, 두께는 20∼100nm정도이다. 포토레지스트막(105)으로서는, ArF레지스트가 예시되고, 두께는 100∼400nm 정도이다.
우선, 게이트 밸브(86)를 열린 상태로 하여, 반출입구(85)를 거쳐서 상기 구조를 가지는 반도체 웨이퍼(W)를 챔버(10)내에 반입하여, 서셉터(16) 상에 탑재한다. 그리고, 처리 가스 공급원(66)으로부터 반사 방지막 (104)을 에칭하기 위한 처리 가스를 소정의 유량으로 가스 확산실(40)에 공급하고, 가스 통류 구멍(41) 및 가스 토출 구멍(37)을 거쳐서b챔버(10)내로 공급하면서, 배기 장치(84)에 의해 챔버(10)내를 배기하고, 그 내부의 압력을 예컨대 0.1∼150Pa의 범위내의 설정값으로 한다. 또한, 서셉터 온도는 20℃ 정도로 한다.
여기서, 반사 방지막(104)을 에칭하기 위한 처리 가스로서는, 종래 이용되고 있는 여러 가지의 것을 채용할 수 있어, 예컨대, 플루오르카본 가스(CxFy)를 포함하는 가스, N2 가스와 O2 가스의 혼합 가스 등을 들 수 있다. 전형적으로는 CF4 가스 단가스나, 이것에 Ar 가스, He 가스 등을 첨가한 것이 이용되고, 또한, C4F8 가스 또는 C5F8 가스에 Ar 가스, O2 가스를 첨가한 것도 이용할 수 있다.
이와 같이 챔버(10)내에 에칭 가스를 도입한 상태로, 제 1 고주파 전원(48)으로부터 플라즈마 생성용의 고주파 전력을 소정의 파워로 상부 전극(34)에 인가함과 동시에, 제 2 고주파 전원(90)으로부터 이온인입 용의 고주파를 소정의 파워로 하부 전극인 서셉터(16)에 인가한다. 그리고, 가변 직류 전원(50)으로부터 소정의 직류 전압을 상부 전극(34)에 인가한다. 또한, 정전척(18)을 위한 직류 전원(22)으로부터 직류 전압을 정전척(18)의 전극(20)에 인가하여, 반도체 웨이퍼(W)를 서셉터(16)에 고정한다.
상부 전극(34)의 전극판(36)에 형성된 가스토출 구멍(37)으로부터 토출된 처리 가스는, 고주파 전력에 의해 발생한 상부 전극(34)과 하부 전극인 서셉터(16)사이의 글로 방전속에서 플라즈마화하여, 이 플라즈마로에 의해 생성되는 래디컬이나 이온에 의해서 반도체 웨이퍼(W)의 피처리면이 에칭된다.
상부 전극(34)에는 높은 주파수 영역(예컨대, 10 MHz 이상)의 고주파 전력을 공급하기 때문에, 플라즈마를 바람직한 상태로 고밀도화할 수 있어, 보다 저압의 조건하에서도 고밀도 플라즈마를 형성할 수 있다.
또한, 이와 같이 플라즈마가 형성될 때에, 상부 전극(34)에 가변 직류 전 원(50)으로부터 소정의 극성 및 크기의 직류 전압을 인가한다. 이에 의해 반사 방지막의 에칭을 제어할 수 있다. 이 때의 인가 직류 전압의 값은, 그 후의 에칭 대상막(103)의 에칭시에 면내에서 원하는 CD 분포를 얻을 수 있도록 제어된다.
보다 구체적으로는, 상부 전극(34)에 직류 전압을 인가하면, 도 4에 도시하는 바와 같이 상부 전극(34)측에 형성되는 플라즈마 시스의 두께가 커진다. 그리고, 플라즈마 시스가 두꺼워지면, 그 만큼만 플라즈마가 축소화된다. 예컨대, 상부 전극(34)에 직류 전압을 인가하지 않는 경우에는 상부 전극측의 Vdc가 예컨대-300V이며, 도 5의 (a)에 도시하는 바와 같이 플라즈마는 얇은 시스 두께(d0)를 가지는 상태이다. 그러나, 상부 전극(34)에 -900V의 직류 전압을 인가하면 상부 전극측의 Vdc가 예컨대 -900V가 되고, 플라즈마 시스의 두께는, Vdc의 절대값의 3/4에 비례하기 때문에, 도 5의 (b)에 도시하는 바와 같이, 보다 두꺼운 플라즈마 시스(d1)가 형성되어, 그 만큼 플라즈마가 축소화한다. 이 때의 축소화의 정도는 인가하는 직류 전압에 따라 변화한다. 즉, 인가하는 직류 전압을 제어함으로써 플라즈마 분포를 제어할 수 있어, 그것에 의하여 반사 방지막(104)의 에칭이 제어된다. 그리고 에칭 대상막(103)은, 그렇게 하여 에칭된 반사 방지막(104)과 포토레지스트막(105)을 에칭 마스크로로하여 에칭되므로, 직류 전압 인가에 따라서 반사 방지막(104)의 에칭을 제어하는 것에 의해, 에칭 대상막(103)의 CD 분포를 제어할 수 있다. 즉, 다음 에칭 대상막(103)의 에칭시에 원하는 CD 분포를 얻을 수 있도록, 가변 직류 전원(50)으로부터 소정의 직류 전압을 상부 전극(34)에 인가하면서 반사 방지막(104)의 에칭을 실행한다. 이에 의해, 에칭 대상막의 CD 불균형을 억제할 수 있다. 또한, 이와 같이 에칭 제어를 실행하는 것에 의해 에칭 대상막(103)의 에칭시에, 에칭 깊이의 불균형도 억제할 수 있다. 이 경우에, 상부 전극(34)에 인가하는 직류 전압은, -200∼-1500V의 범위인 것이 바람직하다.
이상과 같이 하여 반사 방지막(104)을 에칭한 뒤, 상술한 바와 같이 포토레지스트막(105)과 반사 방지막(104)을 에칭 마스크로서 에칭 대상막(103)을 에칭할 때에는, 에칭 조건, 예컨대 처리 가스의 종류나 유량, 압력, 온도 등은, 특히 한정되지 않고 통상 이용되는 조건으로 실행할 수 있다.
본 실시형태의 플라즈마 에칭 방법을 실행할 때에는, 처음에 테스트용의 반도체 웨이퍼에 대하여, 도 1의 플라즈마 에칭 장치에 의해 소정의 조건으로 에칭을 실행한 뒤, 플라즈마 에칭 장치로부터 반도체 웨이퍼를 반출하여 검사 장치에 의해 검사하여, 미리, 베이스인 에칭 대상막의 에칭시에 원하는 CD 분포(CD의 면내 균일성)를 얻을 수 있는 직류 전압값을 구해 두어, 그 때 파악된 직류 전압값을 상부 전극에 인가하면서 에칭을 실행하도록 하면, 신속히 적정한 조건으로 에칭 처리를 실행할 수 있다. 이러한 테스트용의 웨이퍼로서는, 로트의 처음의 1장 또는 2장 이상의 웨이퍼를 이용할 수도 있다.
다음에, 이러한 제 1 실시형태의 방법의 효과를 확인한 결과에 대하여 설명한다. 여기서는, 반사 방지막으로서 유기계 반사 방지막을 이용하고, 포토레지스트막으로서 ArF 레지스트를 이용하고, 이들 브랭킷막을 각각 도 1의 장치를 이용하여 에칭했다. 프로세스 조건으로서는, 압력 : 13.3 Pa(100mT), 상부 고주파 파워 : 500W, 하부 고주파 파워 : 400W, 프로세스 가스 및 유량 : CF4 = 150mL/min(표준 상태 환산값(sccm)), 서셉터 온도 : 20℃로 하여, 상부 전극(34)에 인가하는 직류 전압을 0V, -500V, -700V의 3종류로 하여 60초간 에칭을 실행했다. 그 때의 반사 방지막의 에칭레이트의 면내 분포를 도 6에 나타낸다. 또한, 이 때의 포토레지스트막의 에칭레이트의 면내 분포를 도 7에 나타낸다. 이 때의 포토레지스트막에 대한 반사 방지막의 에칭 선택비의 분포를 도 8에 나타낸다.
이들 도면에 도시하는 바와 같이, 상부 전극(34)에 인가하는 직류 전압을 변화시키는 것에 의해, 반사 방지막의 에칭 특성의 분포가 변화하는 것을 알 수 있다. 그리고, 본 예의 경우에는, 직류 전압이 -500V에서 에칭균일성이 향상하고, -700V에서 에칭 선택비의 면내균일성이 가장 높아져 있는 것을 알 수 있다. 베이스인 에칭 대상막의 에칭은, 포토레지스트막과 이렇게 하여 에칭된 반사 방지막을 마스크로서 실행되기 때문에, 이와 같이 반사 방지막의 에칭 특성 분포를 제어하는 것에 의해, 에칭 대상막의 에칭시에 CD 분포를 제어하여 CD의 면내 균일성을 높일 수 있게 된다.
다음에, 이것을 확인한 실험에 대하여 설명한다. 여기서는, 도 9에 도시하는, Si 기판(201) 상에 라이너SiC(202)(두께 35nm), Low-k 막(203)(두께 320nm), DARC(204)(두께 50nm), 반사 방지막(BARC)(205)(두께 80nm), 패턴화된 포토레지스트막(PR)(206)(두께 170nm)이 형성된 구조의 반도체 웨이퍼에 대하여, 도 1의 장치를 이용하여, 우선, 포토레지스트막(PR)(206)을 마스크로서 반사 방지 막(BARC)(205)을 에칭하고, 이어서 포토레지스트막(206)과 반사 방지막(BARC)(205)을 마스크로서 에칭 대상막인 DARC(204) 및 Low-k 막(203)을 에칭하였다.
반사 방지막(BARC)(205)의 에칭시의 프로세스 조건은, 압력 : 13.3Pa(100mT), 상부 고주파 파워 : 500W, 하부 고주파 파워 : 400W, 프로세스 가스 및 유량 : CF4= 150mL/min(표준 상태 환산값(sccm))으로 하고, 상부 전극에의 직류 전압을 0V 및 -500V로 변화시키고, 처리 시간은 43sec으로 하였다.
또한, Low-k 막(203) 및 DARC(204)의 에칭시의 프로세스 조건은, 압력 : 3.3Pa(25mT), 상부 고주파 파워 : 400W, 하부 고주파 파워 : 1000W, 프로세스 가스 및 유량 : C4F8/CH2F2/CO/N2= 8/20/30/230mL/min(표준 상태 환산값(sccm))으로 하여, 직류 전압의 인가를 실행하지 않고 처리 시간(30sec)으로 하였다.
어느 쪽의 에칭에 있어서도, 온도는, 하부 전극/상부 전극/웨이퍼= 20/60/60℃로 하고, 센터와 에지의 He 가스 도입 압력은 각각 2000Pa 및 6000Pa로 하였다.
반사 방지막(BARC)(205)을 에칭할 때에 직류 전압을 인가하지 않은 경우와 -500V의 직류 전압을 인가한 경우에 있어서의 센터와 에지의 단면 및 평면을 관찰한 결과, 반사 방지막(BARC)(205)의 에칭시에 상부 전극에 -500V의 전압을 인가한 쪽이 센터와 에지의 탑 CD의 차가 작은 것이 확인되었다. 구체적으로는, 직류 전압을 인가하지 않는 경우에는, 센터와 에지의 CD는 각각 64nm 및 70nm이였는데 반하여, -500V의 직류 전압을 인가한 경우에는, 센터와 에지의 CD는 각각 63nm 및 63nm였다. 이 것으로부터, 상부 전극에 직류 전압을 인가한 쪽이 CD 균일성이 높 아지는 것이 확인되었다. 또한, 직류 전압을 인가함으로써, 에칭깊이의 불균형도 해소되는 것도 확인되었다.
다음에, 상기 플라즈마 에칭 장치에 의해 실시되는, 본 발명의 제 2 실시형태에 따른 플라즈마 에칭 방법에 대하여 설명한다.
여기서는, 기본적으로 제 1 실시형태에서 이용한 도 3의 구조의 반도체 웨이퍼(W)를 피처리체로서 이용한다.
우선, 제 1 실시형태와 동일하게 하여, 게이트밸브(86)를 열린 상태로 하여, 반출입구(85)를 거쳐서 상기 구조를 가지는 반도체 웨이퍼(W)를 챔버(10)내에 반입하여, 서셉터(16) 상에 탑재한다. 그리고, 처리 가스 공급원(66)으로부터 반사 방지막(104)을 에칭하기 위한 처리 가스를 소정의 유량으로 가스 확산실(40)에 공급하고, 가스 통류 구멍(41) 및 가스 토출구멍(37)을 거쳐서 챔버(10)내로 공급하면서, 배기 장치(84)에 의해 챔버(10)내를 배기하고, 그 내부의 압력을 예컨대 0.1∼150Pa의 범위내의 설정값으로 한다. 또한, 서셉터 온도는 20℃정도로 한다.
여기서, 반사 방지막 (104)을 에칭하기 위한 처리 가스로서는, 제 1 실시형태와 동일한 것을 적합하게 이용할 수 있지만, 종래 이용되고 있는 여러 가지의 것을 채용할 수 있다.
이와 같이 챔버(10)내에 에칭 가스를 도입한 상태로, 제 1 고주파 전원(48)으로부터 플라즈마 생성용의 고주파 전력을 소정의 파워로 상부 전극(34)에 인가함과 동시에, 제 2 고주파 전원(90)으로부터 이온 인입용의 고주파를 소정의 파워로 하부 전극인 서셉터(16)에 인가한다. 그리고, 가변 직류 전원(50)으로부터 소정의 직류 전압을 상부 전극(34)에 인가한다. 또한, 정전척(18)을 위한 직류 전원(22)으로부터 직류 전압을 정전척(18)의 전극(20)에 인가하여, 반도체 웨이퍼(W)를 서셉터(16)에 고정한다.
상부 전극(34)의 전극판(36)에 형성된 가스 토출 구멍(37)으로부터 토출된 처리 가스는, 고주파 전력에 의해 발생한 상부 전극(34)과 하부 전극인 서셉터(16)간의 글로 방전 중에서 플라즈마화하여, 이 플라즈마에 의해 생성되는 래디컬이나 이온에 의해서 반도체 웨이퍼(W)의 피처리면이 에칭된다.
상부 전극(34)에는 높은 주파수 영역(예컨대, 10MHz 이상)의 고주파 전력을 공급하기 때문에, 플라즈마를 바람직한 상태로 고밀도화할 수 있어, 보다 저압의 조건하에서도 고밀도 플라즈마를 형성할 수 있다.
또한, 이와 같이 플라즈마가 형성될 때에, 상부 전극(34)에 가변 직류 전원(50)으로부터 소정의 극성 및 크기의 직류 전압을 인가한다. 본 실시형태에서는, 이에 의해, 반사 방지막(104)의 에칭 패턴 치수가 상기 포토레지스트막의 패턴 치수보다도 소정량 작게 할 수 있다. 즉, 포토레지스트(105)의 CD에 비해서 반사 방지막(104)의 CD를 쉬링크시킬 수 있다.
보다 구체적으로 설명한다. 통상의 에칭 프로세스, 특히 상부 전극(34)에의 고주파 전력이 작은 에칭 프로세스인 경우에는, 폴리머가 상부 전극(34)에 부착하기 쉬운 상태가 된다. 그와 같이 폴리머가 부착한 상태로 상부 전극(34)에 직류 전압을 인가하면, 폴리머를 스퍼터하여 피처리체인 반도체 웨이퍼(W)에 공급할 수 있다. 즉, 반사 방지막(104)을 에칭할 때에 폴리머를 공급하는 것에 의해, 에칭된 부분의 측벽에 폴리머를 부착시켜 CD를 쉬링크시킬 수 있다. 그 때의 폴리머 공급량은, 상부 전극(34)에 인가하는 직류 전압을 제어하는 것에 의해 제어할 수 있다. 따라서, 직류 전압을 제어하는 것에 의해, 원하는 량의 폴리머를 에칭된 부분에 부착시켜 CD 쉬링크량을 제어할 수 있다. 이러한 관점에서, 상부 전극(34)에 인가하는 직류 전압은, -200∼-1500V의 범위인 것이 바람직하다.
이상과 같이 하여 반사 방지막(104)을 에칭한 뒤, 상술한 바와 같이, 포토레지스트막(105)과 반사 방지막(104)을 에칭 마스크로서 에칭 대상막(103)을 에칭할 때에는, 에칭 조건, 예컨대 처리 가스의 종류나 유량, 압력, 온도 등은, 특히 한정되지 않고 통상 이용되는 조건으로 실행할 수 있다. 이 에칭시에는, 에칭 마스크가 되는 반사 방지막(104)의 CD가 쉬링크하고 있기 때문에, 포토리소그래피의 CD보다도 작은 CD로 에칭할 수 있다.
본 실시형태의 플라즈마 에칭 방법을 실행할 때에도, 처음에 테스트용의 반도체 웨이퍼에 대하여, 도 1의 플라즈마 에칭 장치에 의해 소정의 조건으로 에칭을 실행한 뒤, 플라즈마 에칭 장치로부터 반도체 웨이퍼를 반출하여 검사 장치에 의해 검사하여, 미리, 원하는 CD 축소를 얻을 수 있는 직류 전압값을 구해 두어, 그 때에 파악된 직류 전압값을 상부 전극에 인가하면서 에칭을 실행하도록 하면, 신속히 적정한 조건으로 에칭 처리를 실행할 수 있다. 이러한 테스트용의 웨이퍼로서는, 로트의 처음의 1장 또는 2장 이상의 웨이퍼를 이용할 수도 있다.
다음에, 이러한 제 2 실시형태의 방법의 효과를 확인한 결과에 대하여 설명한다. 여기서는, 도 10에 나타내는, Si 기판(301) 상에 라이너 SiC(302)(두께 30nm), Low-k 막(303)(두께 150nm), SiO2막(304)(두께 150nm), 반사 방지막(BARC)(305)(두께 65nm), 패턴화된 포토레지스트막(PR)(306)(두께 230nm)이 형성된 구조인 반도체 웨이퍼에 대하여, 도 1의 장치를 이용하여, 우선, 포토레지스트막(PR)(306)을 마스크로서 반사 방지막(BARC)(305)을 에칭하고, 이어서 포토레지스트막(PR)(306)과 반사 방지막(BARC)(305)을 마스크로서 에칭 대상막인 SiO2막(304) 및 Low-k 막(303)을 에칭하였다.
반사 방지막(BARC)(305)의 에칭시의 프로세스 조건은, 압력 : 20.0Pa(150mT), 상부 고주파 파워: 400W, 하부 고주파 파워: 400W, 프로세스 가스 및 유량: CF4= 200mL/min(표준 상태 환산값(sccm))으로 하고, 상부 전극에의 직류 전압을 0V 및 -500V로 변화시키고, 처리 시간은 50sec으로 한다.
또한, SiO2막(304)의 에칭시의 프로세스 조건은, 압력: 6.7Pa(50mT), 상부 고주파 파워: 300W, 하부 고주파 파워: 600W, 프로세스 가스 및 유량: CF4/CHF3/Ar= 30/15/1000mL/min(표준 상태 환산값(sccm))으로 하여, 직류 전압의 인가를 하지 않고 처리 시간 90sec으로 하였다.
또한, Low-k 막(303)의 에칭시의 프로세스 조건은, 압력: 6.7 Pa(50mT), 상부 고주파 파워 : 1000W, 하부 고주파 파워: 600W, 프로세스 가스 및 유량: CF4/Ar/N2= 30/1000/40mL/min(표준 상태 환산값(sccm))으로 하여, 직류 전압의 인가를 하지 않고 처리시간 20sec로 하였다.
어느 쪽의 에칭에 있어서도, 온도는, 하부 전극/상부 전극/웨이퍼= 20/60/60℃로 하고, 센터와 에지의 He가스 도입 압력은 각각 2000Pa 및 6000Pa로 했다. 또한, 전극간의 갭은 35mm로 하였다.
반사 방지막(BARC)(305)을 에칭할 때에 직류 전압을 인가하지 않은 경우와 -500V의 직류 전압을 인가한 경우에 있어서의 센터와 에지의 단면 및 애싱 후의 평면을 관찰한 결과, 반사 방지막(BARC)(305)의 에칭시에 상부 전극에 -500V의 전압을 인가하는 것에 의해, 직류 전압을 인가하지 않는 경우에 비해 센터의 레지스트잔막량이 145nm 내지 159nm로 증가하고, 에지의 레지스트잔막량에 있어서도 113nm 내지 151nm로 증가했다. 그리고, 애싱에 의해서 포토레지스트막(306) 및 반사 방지막(305)이 제거된 후에 있어서, 직류 전압을 인가하지 않는 것에 대해서는, 센터에서의 탑 CD 및 보텀 CD가 각각 117nm 및 107nm이고, 에지에서의 탑 CD 및 보텀 CD가 각각 115nm 및 102nm인데 반해, -500V의 전압을 인가한 것에 있어서는, 센터에서의 탑 CD 및 보텀 CD가 각각 97nm 및 85nm이고, 에지에서의 탑 CD 및 보텀 CD가 각각 95nm 및 79nm로 CD가 20nm정도 쉬링크한다.
이상으로부터, 반사 방지막(305)의 에칭시에 직류 전압을 인가하는 것에 의해, CD를 대폭 쉬링크 시킬 수 있는 것이 확인되었다. 또한, 직류 전압을 인가하는 것에 의해 폴리머 공급이 공급되어 PR가 강화되고, 레지스트의 잔막량도 증가함과 동시에 선도 개선되는 것이 확인되었다.
또한, 본 발명은 상기 실시형태에 한정되는 일없이 여러가지 변형이 가능하 다. 예컨대, 상기 실시형태에서는, 에칭 대상막으로서 Low-k 막이나 SiO2막 등을 나타냈지만 이것에 한정되는 것이 아니다.
또한, 본 발명이 적용되는 장치에 대해서도 도 1의 것에 한정되는 것이 아니고, 이하에 나타내는 여러 가지의 것을 이용할 수 있다. 예컨대, 도 11에 도시하는 바와 같이 하부 전극인 서셉터(16)에 제 1 고주파 전원(48')으로부터 플라즈마 생성용의 예컨대 60MHz의 고주파 전력을 인가함과 동시에, 제 2 고주파 전원(90')으로부터 이온 인입용의 예컨대 2MHz의 고주파 전력을 인가하는 하부 2주파 인가 타입의 플라즈마 에칭 장치를 적용할 수도 있다. 도시하는 바와 같이 상부 전극(234)에 가변 직류 전원(166)을 접속하여 소정의 직류 전압을 인가하는 것에 의해, 상기 실시 형태와 동일한 효과를 얻을 수 있다.
또한, 이 경우에, 도 12에 도시하는 바와 같이 직류 전원(168)을 하부 전극인 서셉터(16)에 접속하여, 서셉터(16)에 직류 전압을 인가하도록 해도 좋다.
또한, 도 13에 도시하는 바와 같이 상부 전극(234')을 챔버(10)을 거쳐서 접지하도록 하고, 하부 전극인 서셉터(16)에 고주파 전원(170)을 접속하고, 이 고주파 전원(170)으로부터 플라즈마 형성용의 예컨대 13.56MHz의 고주파 전력을 인가하는 타입의 플라즈마 에칭 장치이더라도 적용할 수 있어, 이 경우에는, 도시하는 바와 같이 하부 전극인 서셉터(16)에 가변 직류 전원(172)을 접속하여 소정의 직류 전압을 인가하는 것에 의해, 상기 실시형태와 동일한 효과를 얻을 수 있다.
또한, 도 14에 도시하는 바와 같이 도 13과 동일한 상부 전극(234')을 챔 버(10)을 거쳐서 접지하도록 하고, 하부 전극인 서셉터(16)에 고주파 전원(170)을 접속하여, 이 고주파 전원(170)으로부터 플라즈마 형성용의 고주파 전력을 인가하는 타입의 에칭 장치에 있어서, 가변 직류 전원(174)을 상부 전극(234')에 인가하도록 해도 좋다.
본 발명에 의하면, 반사 방지막을 플라즈마 에칭할 때에, 제 1 전극 또는 제 2 전극에 플라즈마 형성용의 고주파 전력을 공급하여 반사 방지막 을 플라즈마 에칭할 때에, 어느 하나의 전극에 직류 전압을 인가하는 것에 의해 플라즈마 컨트롤이 가능해져, 인가 직류 전압을 적절히 제어하는 것에 의해 반사 방지막의 에칭을 제어할 수 있다. 이에 의해, 반사 방지막을 에칭 마스크로서 에칭되는 에칭 대상막의 CD 분포를 제어할 수 있어, 종래 문제로 되었던 에칭 대상막의 CD의 불균형을 저감할 수 있다. 또한, 이와 같이 반사 방지막의 에칭을 제어하는 것이 가능해진 것에 의해, 에칭 대상막에 있어서의 에칭깊이의 면내 불균형도 저감할 수 있다.
또한, 어느 하나의 전극에 직류 전압을 인가하면서 반사 방지막을 에칭하는 것에 의해, 직류 전압 인가 전극에 부착한 폴리머를 피처리체에 공급할 수 있어, 그 공급 전압을 제어하는 것에 의해 반사 방지막의 에칭 패턴 치수가 상기 포토레지스트막의 패턴 치수보다도 소정량 작아지도록 할 수 있어, 에칭균일성 및 에칭레이트를 저하시키는 일없이, 원하는 CD 축소를 실현할 수 있다.

Claims (14)

  1. 피처리체에 형성된 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서,
    제 1 전극 및 제 2 전극이 상하로 대향하여 마련된 처리 용기내에 기판 상에 에칭 대상막, 반사 방지막 및 패턴화된 포토레지스트막이 순차적으로 형성된 피처리체를 배치하는 공정과,
    처리 용기내에 처리 가스를 도입하는 공정과,
    상기 제 1 전극 및 제 2 전극 중 어느 하나의 전극에 고주파 전력을 인가하여 플라즈마를 생성하는 공정과,
    상기 어느 하나의 전극에 직류 전압을 인가하는 공정
    을 가지는 것을 특징으로 하는 플라즈마 에칭 방법.
  2. 제 1 항에 있어서,
    상기 직류 전압은, -200∼-1500V의 범위인 것을 특징으로 하는 플라즈마 에칭 방법.
  3. 피처리체에 형성된 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서,
    제 1 전극 및 제 2 전극이 상하로 대향하여 마련된 처리 용기내에, 기판 상에 에칭 대상막, 반사 방지막 및 패턴화된 포토레지스트막이 순차적으로 형성된 피처리체를 배치하는 공정과,
    처리 용기내에 처리 가스를 도입하는 공정과,
    상기 제 1 전극 및 제 2 전극 중 어느 하나의 전극에 고주파 전력을 인가하여 플라즈마를 생성하는 공정과,
    상기 플라즈마를 생성하고 있을 때에, 상기 어느 하나의 전극에, 그 후의 베이스인 에칭 대상막의 에칭시에 원하는 CD 분포를 얻을 수 있도록 소정의 직류 전압을 인가하는 공정
    을 가지는 것을 특징으로 하는 플라즈마 에칭 방법.
  4. 제 3 항에 있어서,
    상기 직류 전압은, -200∼-1500V의 범위인 것을 특징으로 하 플라즈마 에칭 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    테스트용의 피처리체에 대하여, 베이스인 에칭 대상막의 에칭시에 원하는 CD 분포를 얻을 수 있는 소정의 직류 전압값을 미리 구해 두고, 상기 소정의 직류 전압값을 상기 어느 하나의 전극에 인가하여 상기 소정의 직류 전압을 인가하는 공정을 실시하는 것을 특징으로 하는 플라즈마 에칭 방법.
  6. 피처리체에 형성된 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서,
    제 1 전극 및 제 2 전극이 상하로 대향하여 마련된 처리 용기내에, 기판 상에 에칭 대상막, 반사 방지막 및 패턴화된 포토레지스트막이 순차적으로 형성된 피처리체를 배치하는 공정과,
    처리 용기내에 처리 가스를 도입하는 공정과,
    상기 제 1 전극 및 제 2 전극 중 어느 하나에 고주파 전력을 인가하여 플라즈마를 생성하고, 상기 포토레지스트막을 마스크로서 상기 반사 방지막을 에칭하는 공정과,
    상기 에칭시에, 상기 반사 방지막의 에칭 패턴 치수가 상기 포토레지스트막의 패턴 치수보다도 소정량 작아지도록 어느 하나의 전극에 소정값의 직류 전압을 인가하는 공정
    을 가지는 것을 특징으로 하는 플라즈마 에칭 방법.
  7. 제 1 전극 및 제 2 전극이 대향하여 마련된 처리 용기내에 기판 상에 에칭 대상막, 반사 방지막 및 패턴화된 포토레지스트막이 순차적으로 형성된 피처리체를 배치하는 공정과,
    처리 용기내에 처리 가스를 도입하는 공정과,
    상기 제 1 전극 및 제 2 전극 중 어느 하나에 고주파 전력을 인가하고 플라즈마를 생성하여 에칭하는 공정과,
    상기 에칭시에, 상기 반사 방지막의 에칭 패턴 치수가 상기 포토레지스트막의 패턴 치수보다도 소정량 작아지도록 어느 하나의 전극에 소정의 직류 전압을 인가하는 공정과,
    상기 레지스트막의 패턴 치수보다도 작은 에칭 패턴이 형성된 반사 방지막을 에칭 마스크로해서, 상기 포토레지스트의 패턴 치수보다도 작은 패턴 치수로 상기 에칭 대상막을 에칭하는 공정
    을 가지는 것을 특징으로 하는 플라즈마 에칭 방법.
  8. 제 6 항에 있어서,
    상기 직류 전압은, -200∼-1500V의 범위인 것을 특징으로 하는 플라즈마 에칭 방법.
  9. 제 6 항에 있어서,
    테스트용의 피처리체에 대하여, 상기 반사 방지막의 패턴 치수가 원하는 치수가 되는 소정의 직류 전압값을 미리 구해 두고, 상기 소정의 직류 전압값을 상기 어느 하나의 전극에 인가하는 것을 특징으로 하는 플라즈마 에칭 방법.
  10. 제 1 항에 있어서,
    상기 제 1 전극은 상부 전극이고, 상기 제 2 전극은 피처리체를 탑재하는 하부 전극이며, 상기 플라즈마를 생성하기 위한 고주파 전력 및 상기 직류 전압은 상기 제 1 전극에 인가되는 것을 특징으로 하는 플라즈마 에칭 방법.
  11. 제 6 항에 있어서,
    상기 제 1 전극은 상부 전극이고, 상기 제 2 전극은 피처리체를 탑재하는 하부 전극이며, 상기 플라즈마를 생성하기 위한 고주파 전력 및 상기 직류 전압은 상기 제 1 전극에 인가되는 것을 특징으로 하는 플라즈마 에칭 방법.
  12. 제 10 항에 있어서,
    상기 제 2 전극에는 이온 인입용의 고주파 전력이 인가되는 것을 특징으로 하는 플라즈마 에칭 방법.
  13. 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체에 있어서,
    상기 제어 프로그램은, 실행시에, 제 1 항 내지 제 12 항 중 어느 한 항에 기재된 플라즈마 에칭 방법이 실행되도록, 컴퓨터가 플라즈마 처리 장치를 제어하는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
  14. 피처리체에 형성된 반사 방지막을 플라즈마 에칭하는 플라즈마 에칭 장치에 있어서,
    제 1 전극 및 제 2 전극이 상하로 대향하여 마련된 처리 용기내에, 기판 상에 에칭 대상막, 반사 방지막 및 패턴화된 포토레지스트막이 순차적으로 형성된 피처리체를 배치하는 공정과,
    처리 용기내에 처리 가스를 도입하는 공정과,
    상기 제 1 전극 및 제 2 전극 중 어느 것인가에 고주파 전력을 인가하여 플라즈마를 생성하는 공정과,
    상기 어느 하나의 전극에 직류 전압을 인가하는 공정
    을 갖는 플라즈마 에칭 방법이 상기 플라즈마 에칭 장치에서 수행되도록 제어하는 제어수단과,
    상기 플라즈마 에칭 방법이 상기 플라즈마 에칭 장치에서 수행되도록 컴퓨터에 상기 플라즈마 에칭 장치를 제어시키는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체를 포함하는 플라즈마 에칭 장치에 있어서,
    상기 제 1 전극은 상부 전극이고, 상기 제 2 전극은 피처리체를 탑재하는 하부 전극이며, 상기 플라즈마를 생성하기 위한 고주파 전력 및 상기 직류 전압은 상기 제 1 전극에 인가되고,
    상기 제 2 전극에는 이온 인입용의 고주파 전력이 인가되는 것을 특징으로 하는 플라즈마 에칭 장치.
KR1020070019397A 2006-02-28 2007-02-27 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 KR100894345B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006052894A JP2007234770A (ja) 2006-02-28 2006-02-28 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JPJP-P-2006-00052894 2006-02-28

Publications (2)

Publication Number Publication Date
KR20070089618A true KR20070089618A (ko) 2007-08-31
KR100894345B1 KR100894345B1 (ko) 2009-04-22

Family

ID=38555069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019397A KR100894345B1 (ko) 2006-02-28 2007-02-27 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체

Country Status (4)

Country Link
JP (1) JP2007234770A (ko)
KR (1) KR100894345B1 (ko)
CN (1) CN101030527A (ko)
TW (1) TWI406335B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030729A (ko) * 2010-07-21 2018-03-23 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 프로세싱 장치와, 전기적 스큐들을 조정하기 위한 라이너 어셈블리

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065787B2 (ja) * 2007-07-27 2012-11-07 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、および記憶媒体
US20090230089A1 (en) * 2008-03-13 2009-09-17 Kallol Bera Electrical control of plasma uniformity using external circuit
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP5378706B2 (ja) * 2008-05-22 2013-12-25 東京エレクトロン株式会社 プラズマ処理装置及びそれに用いられる処理ガス供給装置
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
US8232199B2 (en) 2010-07-01 2012-07-31 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device comprises a photoresist pattern having a desired critical dimension
US9786471B2 (en) * 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831853B2 (ja) * 1999-05-11 2011-12-07 東京エレクトロン株式会社 容量結合型平行平板プラズマエッチング装置およびそれを用いたプラズマエッチング方法
US6364958B1 (en) * 2000-05-24 2002-04-02 Applied Materials, Inc. Plasma assisted semiconductor substrate processing chamber having a plurality of ground path bridges
CN1277293C (zh) * 2001-07-10 2006-09-27 东京毅力科创株式会社 干蚀刻方法
JP4584565B2 (ja) * 2002-11-26 2010-11-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2004207286A (ja) * 2002-12-24 2004-07-22 Sony Corp ドライエッチング方法および半導体装置の製造方法
JP4722550B2 (ja) * 2004-06-16 2011-07-13 東京エレクトロン株式会社 半導体装置の製造方法
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
KR101247857B1 (ko) * 2004-06-21 2013-03-26 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030729A (ko) * 2010-07-21 2018-03-23 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 프로세싱 장치와, 전기적 스큐들을 조정하기 위한 라이너 어셈블리
US10242847B2 (en) 2010-07-21 2019-03-26 Applied Materials, Inc. Plasma processing apparatus and liner assembly for tuning electrical skews

Also Published As

Publication number Publication date
TW200746292A (en) 2007-12-16
TWI406335B (zh) 2013-08-21
KR100894345B1 (ko) 2009-04-22
JP2007234770A (ja) 2007-09-13
CN101030527A (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR100810773B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR100861260B1 (ko) 플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체
JP4230029B2 (ja) プラズマ処理装置およびエッチング方法
JP5642001B2 (ja) プラズマエッチング方法
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US8609547B2 (en) Plasma etching method and computer-readable storage medium
JP5323306B2 (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR101858324B1 (ko) 플라즈마 에칭 방법
JP2008078515A (ja) プラズマ処理方法
KR100984634B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP2011049360A (ja) プラズマエッチング方法
US7943523B2 (en) Plasma etching method and computer readable storage medium
US20070218681A1 (en) Plasma etching method and computer-readable storage medium
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US20080014755A1 (en) Plasma etching method and computer-readable storage medium
US20070218699A1 (en) Plasma etching method and computer-readable storage medium
US11328934B2 (en) Etching method and substrate processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 11