JP2006032908A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006032908A
JP2006032908A JP2005137408A JP2005137408A JP2006032908A JP 2006032908 A JP2006032908 A JP 2006032908A JP 2005137408 A JP2005137408 A JP 2005137408A JP 2005137408 A JP2005137408 A JP 2005137408A JP 2006032908 A JP2006032908 A JP 2006032908A
Authority
JP
Japan
Prior art keywords
etching
semiconductor device
manufacturing
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005137408A
Other languages
English (en)
Other versions
JP4722550B2 (ja
Inventor
Yuuki Chiba
祐毅 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005137408A priority Critical patent/JP4722550B2/ja
Priority to US11/153,539 priority patent/US7723238B2/en
Publication of JP2006032908A publication Critical patent/JP2006032908A/ja
Application granted granted Critical
Publication of JP4722550B2 publication Critical patent/JP4722550B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】工程数の増大による生産性の低下を招くことなく、微小径の孔等のパターンを形成することができ、集積度の高い半導体装置を生産性良く製造することのできる半導体装置の製造方法を提供する。
【解決手段】半導体ウエハ100の上には、SiC膜101、Low−K膜102、TEOS酸化膜103、有機系反射防止膜104が、下側からこの順で形成されている。また、反射防止膜104の上には、所定の開口パターンが形成されArFレジストからなるマスク層105が形成されている。図2(a)の状態から、マスク層105を介して有機系反射防止膜104のエッチングを行い、図2(b)の状態とする時、プラズマを発生させるために印加する高周波電力の印加電力を変化させることによって、反射防止膜104に形成される開口部の開口寸法を制御する。
【選択図】図2

Description

本発明は、所定形状に形成されたフォトレジストをマスクとしてプラズマエッチングすることによって微細な回路パターンの形成を行う半導体装置の製造方法に関する。
従来から、半導体装置の製造工程における回路パターンの形成等では、フォトレジストを用い、所望のパターンを露光、現像処理等によって転写するフォトリソグラフィー技術が利用されている。すなわち、このフォトリソグラフィー技術により、フォトレジストからなるレジスト膜を所定形状にしてマスクを形成し、このマスクを介してプラズマエッチング等を行うことによって、レジスト膜の下側の層に所定形状の凹部や凸部を形成することが行われている。
上記のようなフォトリソグラフィー技術は、露光に使用する光の波長等の関係から、その解像度に一定の限界があり、その解像度の限界以下の寸法の開口部等をレジスト膜に形成することは困難である。
このため、フォトリソグラフィー技術により、レジスト膜を所定形状に形成した後、CVD等によって基板全面にポリマー層を形成し、このポリマー層を異方性エッチングすることによってレジスト膜の側壁部のポリマー層のみを残存させ、このポリマー層が残存して開口径が小さくなったマスクを使用してエッチングを行うことにより、フォトリソグラフィー技術における解像度の限界以下の幅の溝や孔を形成する技術が知られている(例えば、特許文献1参照)。
また、フォトリソグラフィー技術において、レジスト膜内での多重干渉に起因する定在波の発生を防止する等のために、反射防止膜(BARC)を用いることも行われている。さらに、この反射防止膜をCF4 ガスとO2 ガスとを含むガスを用いてプラズマエッチングすることにより、反射防止膜及びレジスト膜を横方向にトリミングし、最初のレジスト膜のパターンの幅より狭い線幅の配線等を形成する技術も知られている(例えば、特許文献2参照)。
特開2002−110654号公報(2−5頁、1−6図) 国際公開第03/007357号パンフレット(明細書9−18頁、1−7図)
上述した背景技術のうち、反射防止膜及びレジスト膜を横方向にトリミングする技術では、レジストパターンの幅より狭い線幅の配線を形成することができるが、例えば、下層にエッチングによって孔を形成する場合に、その孔の開口径を、レジストパターンの開口径より小さくするようなことはできない。
また、CVD等によって基板全面にポリマー層を形成し、このポリマー層を異方性エッチングすることによってレジスト膜の側壁部のポリマー層のみを残存させる方法では、CVDによるポリマー層の形成工程、その後の異方性エッチング工程等の工程を必要とし、工程数の増大により生産性が低下するという課題がある。
本発明は、上記のような従来の事情に対処してなされたもので、工程数の増大による生産性の低下を招くことなく、微小径の孔等のパターンを形成することができ、集積度の高い半導体装置を生産性良く製造することのできる半導体装置の製造方法を提供しようとするものである。
請求項1の半導体装置の製造方法は、処理ガスに第1の周波数を有する第1の高周波を印加して前記処理ガスのプラズマを発生させ、前記第1の周波数より周波数の低い第2の周波数を有する第2の高周波を被処理基板に印加し、前記被処理基板の表面に形成された所定の開口パターンを有するレジスト膜をマスクにして、前記レジスト膜の下に形成された被エッチング層をエッチングする半導体装置の製造方法において、前記第1の高周波の印加電力を変化させることによって、前記被エッチング層に形成される開口部の開口寸法を制御することを特徴とする。
また、請求項2の半導体装置の製造方法は、請求項1において、エッチングにより形成される前記被エッチング層の開口部の開口寸法は、エッチング前の前記レジスト膜の開口パターンの開口寸法より小さいことを特徴とする。
また、請求項3の半導体装置の製造方法は、請求項2において、エッチング後の前記レジスト膜の開口パターンの開口寸法は、エッチング前の当該レジスト膜の開口パターンの開口寸法より小さいことを特徴とする。
また、請求項4の半導体装置の製造方法は、請求項1〜3のいずれかにおいて、前記処理ガスは少なくともCF4 ガスを含むことを特徴とする。
また、請求項5の半導体装置の製造方法は、請求項1〜4のいずれかにおいて、前記被エッチング層が、有機材料からなる反射防止膜であることを特徴とする。
また、請求項6の半導体装置の製造方法は、請求項5において、前記有機材料からなる反射防止膜をエッチングした後、当該有機材料からなる反射防止膜及び前記レジスト膜をマスクとして、露出した下地をエッチングすることを特徴とする。
また、請求項7の半導体装置の製造方法は、請求項1〜6のいずれかにおいて、前記被エッチング層をエッチングする際に、上部電極と下部電極が略平行に配設された平行平板型のプラズマエッチング装置を用い、前記第1の高周波を前記上部電極に印加し、前記第2の高周波を前記被処理基板が載置された前記下部電極に印加することを特徴とする。
また、請求項8の半導体装置の製造方法は、請求項7において、前記第1の周波数が13.56〜100MHzであり、前記第1の高周波の電力密度が1.63×10-2〜4.89×10-2W/cm2 であることを特徴とする。
また、請求項9の半導体装置の製造方法は、請求項7又は8において、前記第2の周波数が0.8〜27.12MHzであり、前記第2の高周波の電力密度が2.0×10-2W/cm2 以下であることを特徴とする。
また、請求項10の半導体装置の製造方法は、請求項6において、前記下地を、フルオロカーボンガスと、水素ガスとを含むエッチングガスを用いてプラズマエッチングすることを特徴とする。
また、請求項11の半導体装置の製造方法は、請求項10において、前記フルオロカーボンガスが、CF4ガスであることを特徴とする。
また、請求項12の半導体装置の製造方法は、請求項10又は11において、前記下地がSiCO膜を含むことを特徴とする。
また、請求項13の半導体装置の製造方法は、請求項12において、前記下地のSiCO膜の上にTEOS酸化膜が形成されていることを特徴とする。
また、請求項14の半導体装置の製造方法は、請求項10〜13のいずれかにおいて、エッチングにより形成される前記下地の開口部の開口寸法は、前記有機材料からなる反射防止膜のエッチング前の前記レジスト膜の開口パターンの開口寸法より小さいことを特徴とする。
また、請求項15の半導体装置の製造方法は、被処理基板の表面に形成された所定の開口パターンを有するレジスト膜をマスクにして、前記レジスト膜の下に形成された有機材料からなる反射防止膜をエッチングした後、当該有機材料からなる反射防止膜及び前記レジスト膜をマスクとして、露出した下地をエッチングする半導体装置の製造方法であって、 前記下地が、SiCO膜を含み、この下地を、フルオロカーボンガスと、水素ガスとを含むエッチングガスを用いてプラズマエッチングすることを特徴とする。
また、請求項16の半導体装置の製造方法は、請求項15において、前記フルオロカーボンガスが、CF4ガスであることを特徴とする。
また、請求項17の半導体装置の製造方法は、請求項15又は16において、前記下地のSiCO膜の上にTEOS酸化膜が形成されていることを特徴とする。
また、請求項18の半導体装置の製造方法は、請求項15〜17のいずれかにおいて、エッチングにより形成される前記下地の開口部の開口寸法は、前記有機材料からなる反射防止膜のエッチング前の前記レジスト膜の開口パターンの開口寸法より小さいことを特徴とする。
本発明によれば、工程数の増大による生産性の低下を招くことなく、微小径の孔等のパターンを形成することができ、集積度の高い半導体装置を生産性良く製造することのできる半導体装置の製造方法を提供することができる。
以下、本発明の半導体装置の製造方法の詳細を、実施の形態について図面を参照して説明する。
図1は、本発明の一実施形態に用いるプラズマエッチング装置の構成を示すものである。同図に示すように、プラズマエッチング装置1は、電極板が上下平行に対向し、一方にプラズマ形成用電源が接続された容量結合型平行平板プラズマエッチング装置として構成されている。
このプラズマエッチング装置1は、例えば表面が陽極酸化処理(アルマイト処理)されたアルミニウムからなる円筒形状に成形されたチャンバー2を有しており、このチャンバー2は接地されている。チャンバー2内の底部にはセラミックスなどの絶縁板3を介して、半導体ウエハWを載置するための略円柱状のサセプタ支持台4が設けられている。このサセプタ支持台4の上には、下部電極を構成するサセプタ5が設けられている。このサセプタ5にはハイパスフィルター(HPF)6が接続されている。
サセプタ支持台4の内部には、温度調節媒体室7が設けられている。そして、導入管8を介して温度調節媒体室7に温度調節媒体が導入、循環され、排出管9から排出される。このような温度調節媒体の循環により、サセプタ5を所望の温度に制御できるようになっている。
サセプタ5は、その上側中央部が凸状の円板状に成形され、その上に半導体ウエハWと略同形の静電チャック11が設けられている。静電チャック11は、絶縁材の間に電極12が介在された構成となっている。静電チャック11は、電極12に接続された直流電源13から例えば1.5kVの直流電圧が印加されることにより、クーロン力によって半導体ウエハWを静電吸着する。
そして、絶縁板3、サセプタ支持台4、サセプタ5、さらには静電チャック11には、被処理体である半導体ウエハWの裏面に、伝熱媒体(例えばHeガスなど)を供給するためのガス通路14が形成されており、この伝熱媒体を介してサセプタ5と半導体ウエハWとの間の熱伝達がなされ、半導体ウエハWが所定の温度に維持されるようになっている。
サセプタ5の上端周縁部には、静電チャック11上に載置された半導体ウエハWを囲むように、環状のフォーカスリング15が配置されている。このフォーカスリング15は、セラミックス或いは石英などの絶縁性材料或いは導電性材料からなり、エッチングの均一性を向上させるようになっている。
また、サセプタ5の上方には、このサセプタ5と平行に対向して上部電極21が設けられている。この上部電極21は、絶縁材22を介して、チャンバー2の内部に支持されている。上部電極21は、サセプタ5との対向面を構成し多数の吐出孔23を有する電極板24(例えば石英からなる)と、この電極板24を支持する電極支持体25(導電性材料例えば表面がアルマイト処理されたアルミニウムからなる)とによって構成されている。なお、サセプタ5と上部電極21との間隔は、調節可能とされている。
上部電極21における電極支持体25の中央には、ガス導入口26が設けられている。このガス導入口26には、ガス供給管27が接続されている。さらにこのガス供給管27には、バルブ28、並びにマスフローコントローラ29を介して、処理ガス供給源30が接続されている。この処理ガス供給源30から、プラズマエッチングのためのエッチングガスが供給されるようになっている。なお、図1には、上記の処理ガス供給源30等からなる処理ガス供給系を1つのみ図示しているが、これらの処理ガス供給系は複数設けられており、例えば、CF4 、CHF3 、C4 8 、H2 、Ar、N2 等のガスを夫々独立に流量制御して、チャンバー2内に供給できるよう構成されている。
一方、チャンバー2の底部には排気管31が接続されており、この排気管31には排気装置35が接続されている。排気装置35はターボ分子ポンプ等の真空ポンブを備えており、チャンバー2内を所定の減圧雰囲気(例えば0.67Pa以下)まで真空引き可能に構成されている。また、チャンバー2の側壁にはゲートバルブ32が設けられている。このゲートバルブ32を開にした状態で、半導体ウエハWが、隣接するロードロック室(図示せず)との間で搬送されるようになっている。
上部電極21には、第1の高周波電源40が接続されており、その給電線には整合器41が介挿されている。また、上部電極21にはローパスフィルター(LPF)42が接続されている。この第1の高周波電源40は、13.56〜100MHzの範囲の周波数を有している。このように高い周波数の電力を印加することにより、チャンバー2内に好ましい解離状態でかつ高密度のプラズマを形成することができ、従来より低圧条件下のプラズマ処理が可能となる。この第1の高周波電源40の周波数は、50〜80MHzが好ましく、典型的には図示した60MHzまたはその近傍の周波数が採用される。
下部電極としてのサセプタ5には、第2の高周波電源50が接続されており、その給電線には整合器51が介挿されている。この第2の高周波電源50は、上記した第1の高周波電源40より低い周波数、例えば、800kHz〜27.12MHzの範囲の周波数を有している。このような範囲の周波数を印加することにより、被処理体である半導体ウエハWに対してダメージを与えることなく適切なイオン作用を与えることができる。第2の高周波電源50の周波数は、典型的には図示した2MHzまたは800KHz等の周波数が採用される。
図2は、本実施形態においてプラズマエッチングを行う基板の構成を拡大して示すものである。図2(a)において100は、図示しない銅又はアルミニウム等からなる配線が形成された半導体基板(半導体ウエハ)を示している。この半導体ウエハ100の上には、SiC膜(ストッパ膜)101、Low−K膜(SiOC膜等(例えば、コーラル(ノベラス社)、オーロラ(ASM社)、オリオン(Trikon社)、ブラックダイヤモンド(アプライド マテリアル社)(本実施形態ではブラックダイヤモンドを使用)))102、TEOS酸化膜103、有機材料からなる有機系反射防止膜(BARC)104が、下側からこの順で形成されている。また、有機系反射防止膜104の上には、ArFレジストからなるマスク層105が形成されており、このマスク層105には、露光、現像工程等によって所定の開口パターン(本実施形態では複数の円孔状の開口パターン)が形成されている。
そして、図2(a)の状態から、図1に示した装置を用い、マスク層105を介して有機系反射防止膜104のエッチングを行い、図2(b)の状態とする。なお、ArFレジストは、ArFガスを発光源としたレーザー光で露光するレジストであり、KrFレジストに較べてより微細なパターンが形成できるものである。このArFレジストを構成する主要な物質は、例えば、シクロオレフィン樹脂、脂環族メタクリレート樹脂、脂環族アクリレート樹脂、シクロオレフィン−無水マレイン酸樹脂、等である。
次に、前述した図1のプラズマエッチング装置1による上記のエッチング工程について説明する。
まず、前述したように、有機系反射防止膜104、及び、所定パターンにパターニングされたマスク層105等が形成された半導体ウエハWを、ゲートバルブ32を開放して、図示しないロードロック室からチャンバー2内へ搬入し、静電チャック11上に載置する。そして、直流電源13から直流電圧を印加することによって、半導体ウエハWを静電チャック11上に静電吸着する。
次いで、ゲートバルブ32を閉じ、排気装置35によって、チャンバー2内を所定の真空度まで真空引する。この後、バルブ28を開放し、処理ガス供給源30からCF4 ガス(エッチングガス)を、マスフローコントローラ29によってその流量を調整しつつ、処理ガス供給管27、ガス導入口26、上部電極21の中空部、電極板24の吐出孔23を通じて、図1の矢印に示すように、半導体ウエハWに対して均一に吐出させる。
これとともに、チャンバー2内の圧力が、所定の圧力(例えば6.7Pa)に維持される。そして、第1の高周波電源40から、上部電極21に高周波電圧を印加し、エッチングガスをプラズマ化する。これとともに、第2の高周波電源50から、下部電極としてのサセプタ5に高周波電圧を印加し、プラズマ中のイオンを引き込んで半導体ウエハWの有機系反射防止膜104のエッチングを行い、前述した図2(b)の状態となった時点でエッチングを終了する。
上述の工程により、200mmウエハを、第1の実施例として、以下の条件、
エッチングガス:CF4 (流量100SCCM)
圧力:6.7Pa(50mTorr)
上部電極印加高周波電力:1000W
下部電極印加高周波電力:100W
電極間距離:60mm
サセプタ温度:20℃
時間:40秒
でエッチングを行った。
上記第1の実施例のエッチング工程によって得られた有機系反射防止膜104のパタ一ンについて、SEM(走査電子顕微鏡)で観察したところ、図2(b)に示すように、マスク層105の内側部分にポリマーPと推測される堆積物(デポ)が見られるとともに、有機系反射防止膜104の側壁部分の形状が、下側の開口径(開口寸法)が小さくなる斜めの形状となった。
開口径の具体的な数値については、ウエハの中央部では、エッチング前のマスク層105の最上部の開口径(トップCD)(図2(b)のd1に相当する。)が140nmであったのに対して、エッチング後の有機系反射防止膜104の底部の開口径(ボトムCD)(図2(b)のd2に相当する。)が134nm(CDシフト=−6nm)であった。また、ウエハの周辺部における上記の値は、マスク層105の最上部の開口径(トップCD)が141nmであったのに対して、有機系反射防止膜104の底部の開口径(ボトムCD)が130nm(CDシフト=−11nm)であった。
次に、第2の実施例として、上記の実施例における上部電極印加高周波電力を1500Wとした以外は、同一の条件でエッチングを行った。この結果、ウエハの中央部における上記のマスク層105の最上部の開口径(トップCD)が140nmに対して、有機系反射防止膜104の底部の開口径(ボトムCD)が119nm(CDシフト=−21nm)となり、ウエハの周辺部におけるマスク層105の最上部の開口径(トップCD)が141nmに対して、有機系反射防止膜104の底部の開口径(ボトムCD)が118nm (CDシフト=−23nm)となった。
次に、第3の実施例として、上記の実施例における上部電極印加高周波電力を2200Wとした以外は、同一の条件でエッチングを行った。この結果、ウエハの中央部における上記のマスク層105の最上部の開口径(トップCD)が140nmに対して、有機系反射防止膜104の底部の開口径(ボトムCD)が88nm(CDシフト=−52nm)となり、ウエハの周辺部におけるマスク層105の最上部の開口径(トップCD)が141nmに対して、有機系反射防止膜104の底部の開口径(ボトムCD)が88nm(CDシフト=−53nm)となった。
図3のグラフは、上記の実施例における測定結果を示すもので、縦軸は開口径の変化量(CDシフト(nm))、横軸は上部電極に印加した周波数60MHzの高周波電力(電力密度(W/cm2 ))を示している。同図に示すように、上部電極に印加する電力を変化させることによって、エッチングされた有機系反射防止膜104の底部の開口の寸法を制御することができる。
したがって、上記のエッチングの後に、後述する図4に示すように、より下層のTEOS酸化膜103及びLow−K膜102のエッチングを行うことにより、これらの層に最初にマスク層105に形成した開口より小さい寸法の開口を形成することができる。このように、CDシフトをマイナスとして、マスク層105の開口径より小さな開口径の孔を形成すれば、リソグラフィー技術の解像度以上の微細な孔等のパターンを形成することができる。このようにCDシフトをマイナスとする場合、上部電極印加高周波電力は、図3に示すように、電力密度を1.63×10-2W/cm2 (印加電力1000W)以上とすることが好ましく、CDシフトが略リニアに進行することから上限として、電力密度を4.89×10-2W/cm2 (印加電力3000W)以下程度とすることが好ましい。
図5は、縦軸をCDシフト量及びフォトレジスト(PR)残膜量とし、縦軸をプラズマ密度(電子密度(Ne))として、プラズマ密度と、CDシフト量及びフォトレジスト残膜量との関係を調べた結果を示すものである。また、図6のグラフは、縦軸をラジカルの濃度、横軸をプラズマ密度(電子密度(Ne))として、C2ラジカル及びCF2ラジカルのArに対する濃度とプラズマ密度の関係を調べた結果を示すものである。なお、図5のグラフに示された3点のプラズマ密度は、夫々上部電極印加高周波電力を1000W,1500W,2200Wとした場合に対応するものである。
上部電極印加高周波電力の電力密度(印加電力)を増大させると、プラズマ密度が増加する。そして、図5に示されるように、プラズマ密度が増加すると、マイナス側へのCDシフト量が増加するとともに、フォトレジスト残膜量が増大する。また、図6に示されるように、プラズマ密度が増加するとC2ラジカルの濃度も増加する。このC2ラジカルの増加によって、フォトレジスト表面及び開口内に堆積(デポ)の生じる量が増大して、CDシフトがマイナス側へ制御されていることがわかる。
なお、 前記した上部電極印加高周波電力の好ましい電力密度の範囲1.63×10-2W/cm2 〜4.89×10-2W/cm2 をプラズマ密度(電子密度(Ne)で示せば、0.334×1011cm-3〜0.700×1011cm-3の範囲となる。
一方、下部電極印加高周波電力は、ゼロではエッチングが進行しないことから印加する必要があるが、印加電力を高くすると、フォトレジストからなるマスク層105に縦方向の凹凸が発生するストライエーションが起きる。このため、電力密度を2.0×10-2W/cm2 (印加電力1000W)以下とすることが好ましく、さらには電力密度を2.0×10-3W/cm2 (印加電力100W)程度とすることが好ましい。
なお、有機系反射防止膜104については、マスク層105及び有機系反射防止膜104をマスクとして、下地膜であるTEOS酸化膜103及びLow−K膜102をエッチングした後、除去するので、有機系反射防止膜104の側壁部分の形状が斜めになっていても問題は生じない。
ところで、上記のTEOS酸化膜103のエッチングについては、従来、例えば、エッチングガスとしてCH2 2 /O2 又はC4 8 /Ar/O2 等を用いて行っていた。
また、Low−K膜102のエッチングについては、従来、エッチングガスとして、例えばCHF3 /CF4 /Ar/N2 を用いたメインエッチングと、エッチングガスとして、例えばC4 8 /Ar/N2 を用いたオーバーエッチングによる2ステップのエッチングを行っていた。
しかしながら、上記の方法では、フォトレジストからなるマスク層105に縦方向の凹凸が発生するストライエーションが起きるという問題があった。このような問題を解決するためには、以下のようにエッチングを行うことが好ましい。
すなわち、この方法では、TEOS酸化膜103のエッチングと、Low−K膜102のメインエッチングを、エッチングガスとして、例えばCHF3 /CF4 /Ar/N2 (流量比:15/15/500/80sccm)又は、CF4 /H2 (流量比:70/130sccm)を用いて1ステップで行い、図4(a)に示す状態とする。なお、この状態では、エッチングした孔の底部にわずかにLow−K膜102が残った状態である。そして、この後、エッチングガスとして、例えばC4 8 /Ar/N2 を用いたオーバーエッチングを行い、図4(a)に示す状態から図4(b)に示す状態とする。
なお、TEOS酸化膜103のエッチングと、Low−K膜102のメインエッチングのエッチング時間は、例えば30秒程度であり、オーバーエッチングの時間は、例えば15秒程度である。
上記のように、TEOS酸化膜103のエッチングと、Low−K膜102のメインエッチングを、同じエッチングガスを用いて1ステップで行うことによって、フォトレジストからなるマスク層105の側壁部分にストライエーションが起きることを効果的に抑制することができた。
その理由としては、TEOS酸化膜103のエッチングと、Low−K膜102のメインエッチングを異なるエッチングガスを用いて行った場合、TEOS酸化膜103のエッチングの際にマスク層105の側壁部分に堆積(デポ)するポリマーと、Low−K膜102のメインエッチングの際にマスク層105の側壁部分に堆積(デポ)するポリマーの質が異なるため、変形が生じ易くなるのに対して、TEOS酸化膜103のエッチングと、Low−K膜102のメインエッチングを同一のエッチングガスを用いて1ステップで行うと、マスク層105の側壁部分に堆積(デポ)するポリマーの質が均一であるため、変形が生じ難くなるためと推測される。
また、上記のTEOS酸化膜103のエッチングと、Low−K膜102のメインエッチングを行うエッチングガスとしてCHF3 /CF4 /Ar/N2 を用いた場合と、CF4 /H2を用いた場合について比較すると、CHF3 /CF4 /Ar/N2を用いた場合、CF4 /H2を用いた場合に比べて、CDシフトがプラス側に増加する傾向が強い。すなわち、CHF3 /CF4 /Ar/N2を用いた場合、有機系反射防止膜104のエッチングを行った際に減少した開口径が、再び増加する傾向が顕著になる。例えば、前記したように有機系反射防止膜104のエッチングが終了した時点で、CDシフト=−52nmとなったものが、TEOS酸化膜103とLow−K膜102のエッチングが終了した時点では、CDシフト=−25nmとなり、CDシフトがプラス側に増加(この場合27nm増加)した。
これに対して、TEOS酸化膜103のエッチングと、Low−K膜102のメインエッチングを行うエッチングガスとして、CF4 /H2を用いた場合、上記のようなCDシフトのプラス側への増加を抑制することができる。すなわち、このようにフルオロカーボンガスと、水素ガスを含む混合ガスをエッチングガスとして使用すると、水素がフッ素ラジカルを減少させるよう作用し、炭素ラジカルが多く堆積(デポ)の生じやすい状態として、CDシフトのプラス側への増加を抑制することができる。このため、TEOS酸化膜103のエッチングと、Low−K膜102のメインエッチングを行うエッチングガスとしては、フルオロカーボンガスと水素ガスを含む混合ガス、例えば、CF4等のCF系ガスと水素ガスを含む混合ガス、あるいはCHF3等のCHF系ガスと水素とを含む混合ガス等を用いることが好ましい。
図7のグラフは、上記のTEOS酸化膜103のエッチングと、Low−K膜102のメインエッチングを行うエッチングガスとしてCHF3 /CF4 /Ar/N2 を用いた場合と、CF4 /H2を用いた場合のCDシフトの様子を比較して示すもので、縦軸はCDシフト量、横軸は、各工程を示している。なお、横軸に記載された「Ini.」、「BARC」、「Ox+ME」、「OE」、「Ash」は、夫々初期状態、有機系反射防止膜104のエッチング後、TEOS酸化膜103とLow−K膜102のメインエッチング後、オーバーエッチング後、アッシング後を示している。
また、図中上側に示されたCHF3 /CF4 /Ar/N2の場合、以下の条件、
(Ox+ME工程)
エッチングガス:CHF3 /CF4 /Ar/N2 =15/15/500/80 SCCM
圧力:6.7Pa(50mTorr)
上部電極印加高周波電力:800W
下部電極印加高周波電力:1700W
電極間距離:25mm
(OE工程)
エッチングガス:C48 /Ar/N2 =7/1000/120 SCCM
圧力:6.7Pa(50mTorr)
上部電極印加高周波電力:1200W
下部電極印加高周波電力:1700W
電極間距離:30mm
でエッチングを行った。
一方、図中下側に示されたCF4 /H2の場合、以下の条件、
(Ox+ME工程)
エッチングガス:CF4 /H2=80/120 SCCM
圧力:4.0Pa(30mTorr)
上部電極印加高周波電力:2100W
下部電極印加高周波電力:1800W
電極間距離:25mm
(OE工程)
エッチングガス:C48 /Ar/N2 =7/1000/120 SCCM
圧力:6.7Pa(50mTorr)
上部電極印加高周波電力:1200W
下部電極印加高周波電力:1700W
電極間距離:30mm
でエッチングを行った。
同図に示されるように、有機系反射防止膜104のエッチング終了時にCDシフト=−52nmとなった状態から、マスク層105及び有機系反射防止膜104をマスクとして、下地膜であるTEOS酸化膜103及びLow−K膜102をエッチングした場合、エッチングガスとして、CHF3 /CF4 /Ar/N2を用いると、オーバーエッチング終了時がCDシフト=−25nmとなり、アッシング終了時には、CDシフト=−20nmとなって、CDシフトがプラス側に32nm増加して、初期状態からのCDシフトは、−20nmとなる。
一方、エッチングガスとして、CF4 /H2を用いると、オーバーエッチング終了時がCDシフト=−45nmとなり、アッシング終了時には、CDシフト=−42nmとなって、プラス側に増加するCDシフト量を10nmに抑制することができる。このように、マスク層105及び有機系反射防止膜104をマスクとして、下地膜であるTEOS酸化膜103及びLow−K膜102をプラズマエッチングにより、エッチングする際に、
エッチングガスとして、炭素とフッ素を含む化合物のガスと、水素ガスを含む混合ガス、例えばCF4 /H2を用いることにより、CDシフト量がプラス側に増加して、開口径が大きくなることを抑制することができる。
なお、上記のプラズマエッチングにおいて上部電極印加高周波電力は、電力密度を3.10×10-2W/cm2 (印加電力1900W)〜4.89×10-2W/cm2 (印加電力3000W)程度とすることが好ましい。また下部電極印加高周波電力は、電力密度を3.20×10-2W/cm2 (印加電力1600W)〜5.00×10-2W/cm2 (印加電力2500W)程度とすることが好ましい。
以上のようにして、TEOS酸化膜103及びLow−K膜102に、マスク層105の開口部の開口寸法より小さな開口寸法の孔等を形成することができる。
なお、上記の実施形態では、上記の実施形態では、平行平板型のプラズマエッチング装置を使用した場合について説明したが、他のプラズマエッチング装置、例えば、ICPプラズマエッチング装置等についても同様にして適用することができる。
本発明の一実施形態のプラズマエッチング方法に使用する装置の構成を示す図。 本発明の一実施形態におけるエッチング工程を示す図。 本発明の一実施形態における高周波電力の値とCDシフトの量の関係を示すグラフ。 本発明の一実施形態におけるエッチング工程を示す図。 本発明の一実施形態におけるプラズマ密度とCDシフト量及びフォトレジスト残膜量との関係を示すグラフ。 本発明の一実施形態におけるC2ラジカルの濃度とプラズマ密度の関係を示すグラフ。 本発明の一実施形態及び比較例におけるCDシフト量の変化を示すグラフ。
符号の説明
1……プラズマエッチング装置、2……チャンバー、5……サセプタ(下部電極)、21……上部電極、30……処理ガス供給源、40……第1の高周波電源、50……第2の高周波電源。

Claims (18)

  1. 処理ガスに第1の周波数を有する第1の高周波を印加して前記処理ガスのプラズマを発生させ、前記第1の周波数より周波数の低い第2の周波数を有する第2の高周波を被処理基板に印加し、前記被処理基板の表面に形成された所定の開口パターンを有するレジスト膜をマスクにして、前記レジスト膜の下に形成された被エッチング層をエッチングする半導体装置の製造方法において、
    前記第1の高周波の印加電力を変化させることによって、前記被エッチング層に形成される開口部の開口寸法を制御することを特徴とする半導体装置の製造方法。
  2. エッチングにより形成される前記被エッチング層の開口部の開口寸法は、エッチング前の前記レジスト膜の開口パターンの開口寸法より小さいことを特徴とする請求項1記載の半導体装置の製造方法。
  3. エッチング後の前記レジスト膜の開口パターンの開口寸法は、エッチング前の当該レジスト膜の開口パターンの開口寸法より小さいことを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記処理ガスは少なくともCF4 ガスを含むことを特徴とする請求項1〜3いずれか1項記載の半導体装置の製造方法。
  5. 前記被エッチング層が、有機材料からなる反射防止膜であることを特徴とする請求項1〜4いずれか1項記載の半導体装置の製造方法。
  6. 前記有機材料からなる反射防止膜をエッチングした後、当該有機材料からなる反射防止膜及び前記レジスト膜をマスクとして、露出した下地をエッチングすることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記被エッチング層をエッチングする際に、上部電極と下部電極が略平行に配設された平行平板型のプラズマエッチング装置を用い、前記第1の高周波を前記上部電極に印加し、前記第2の高周波を前記被処理基板が載置された前記下部電極に印加することを特徴とする請求項1〜6いずれか1項記載の半導体装置の製造方法。
  8. 前記第1の周波数が13.56〜100MHzであり、前記第1の高周波の電力密度が1.63×10-2〜4.89×10-2W/cm2 であることを特徴とする請求項7記載の半導体装置の製造方法。
  9. 前記第2の周波数が0.8〜27.12MHzであり、前記第2の高周波の電力密度が2.0×10-2W/cm2 以下であることを特徴とする請求項7又は8記載の半導体装置の製造方法。
  10. 前記下地を、フルオロカーボンガスと、水素ガスとを含むエッチングガスを用いてプラズマエッチングすることを特徴とする請求項6記載の半導体装置の製造方法。
  11. 前記フルオロカーボンガスが、CF4ガスであることを特徴とする請求項10記載の半導体装置の製造方法。
  12. 前記下地がSiCO膜を含むことを特徴とする請求項10又は11記載の半導体装置の製造方法。
  13. 前記下地のSiCO膜の上にTEOS酸化膜が形成されていることを特徴とする請求項12記載の半導体装置の製造方法。
  14. エッチングにより形成される前記下地の開口部の開口寸法は、前記有機材料からなる反射防止膜のエッチング前の前記レジスト膜の開口パターンの開口寸法より小さいことを特徴とする請求項10〜13いずれか1項記載の半導体装置の製造方法。
  15. 被処理基板の表面に形成された所定の開口パターンを有するレジスト膜をマスクにして、前記レジスト膜の下に形成された有機材料からなる反射防止膜をエッチングした後、当該有機材料からなる反射防止膜及び前記レジスト膜をマスクとして、露出した下地をエッチングする半導体装置の製造方法であって、
    前記下地が、SiCO膜を含み、この下地を、フルオロカーボンガスと、水素ガスとを含むエッチングガスを用いてプラズマエッチングすることを特徴とする半導体装置の製造方法。
  16. 前記フルオロカーボンガスが、CF4ガスであることを特徴とする請求項15記載の半導体装置の製造方法。
  17. 前記下地のSiCO膜の上にTEOS酸化膜が形成されていることを特徴とする請求項15又は16記載の半導体装置の製造方法。
  18. エッチングにより形成される前記下地の開口部の開口寸法は、前記有機材料からなる反射防止膜のエッチング前の前記レジスト膜の開口パターンの開口寸法より小さいことを特徴とする請求項15〜17いずれか1項記載の半導体装置の製造方法。
JP2005137408A 2004-06-16 2005-05-10 半導体装置の製造方法 Active JP4722550B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005137408A JP4722550B2 (ja) 2004-06-16 2005-05-10 半導体装置の製造方法
US11/153,539 US7723238B2 (en) 2004-06-16 2005-06-16 Method for preventing striation at a sidewall of an opening of a resist during an etching process

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004177882 2004-06-16
JP2004177882 2004-06-16
JP2005137408A JP4722550B2 (ja) 2004-06-16 2005-05-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006032908A true JP2006032908A (ja) 2006-02-02
JP4722550B2 JP4722550B2 (ja) 2011-07-13

Family

ID=35898828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005137408A Active JP4722550B2 (ja) 2004-06-16 2005-05-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4722550B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234770A (ja) * 2006-02-28 2007-09-13 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2008130604A (ja) * 2006-11-16 2008-06-05 Nec Electronics Corp 半導体装置の製造方法
WO2009110582A1 (ja) * 2008-03-07 2009-09-11 和光純薬工業株式会社 半導体表面用処理剤組成物及びそれを用いた半導体表面の処理方法
US7704877B2 (en) 2007-03-16 2010-04-27 Nec Electronics Corporation Method of manufacturing semiconductor device and control system
JP2013243384A (ja) * 2008-06-16 2013-12-05 Applied Materials Inc 炭素質ハードマスクによる二重露光パターニング
JP2014075567A (ja) * 2012-09-13 2014-04-24 Tokyo Electron Ltd 被処理基体を処理する方法、及びプラズマ処理装置
JP2021103710A (ja) * 2019-12-25 2021-07-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130680A (ja) * 1993-11-02 1995-05-19 Matsushita Electron Corp 半導体装置の製造方法
JP2000164701A (ja) * 1998-11-25 2000-06-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000208481A (ja) * 1999-01-08 2000-07-28 Hitachi Ltd 積層異種絶縁膜の一括エッチング方法
JP2001102449A (ja) * 1999-10-01 2001-04-13 Hitachi Ltd デュアルダマシンエッチング方法及びそれを用いた半導体の製造方法
JP2003007679A (ja) * 2001-06-22 2003-01-10 Tokyo Electron Ltd ドライエッチング方法
JP2004031466A (ja) * 2002-06-24 2004-01-29 Hitachi High-Technologies Corp プラズマ処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130680A (ja) * 1993-11-02 1995-05-19 Matsushita Electron Corp 半導体装置の製造方法
JP2000164701A (ja) * 1998-11-25 2000-06-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000208481A (ja) * 1999-01-08 2000-07-28 Hitachi Ltd 積層異種絶縁膜の一括エッチング方法
JP2001102449A (ja) * 1999-10-01 2001-04-13 Hitachi Ltd デュアルダマシンエッチング方法及びそれを用いた半導体の製造方法
JP2003007679A (ja) * 2001-06-22 2003-01-10 Tokyo Electron Ltd ドライエッチング方法
JP2004031466A (ja) * 2002-06-24 2004-01-29 Hitachi High-Technologies Corp プラズマ処理方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234770A (ja) * 2006-02-28 2007-09-13 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2008130604A (ja) * 2006-11-16 2008-06-05 Nec Electronics Corp 半導体装置の製造方法
US9466503B2 (en) 2006-11-16 2016-10-11 Renesas Electronics Corporation Method of manufacturing semiconductor device
US7704877B2 (en) 2007-03-16 2010-04-27 Nec Electronics Corporation Method of manufacturing semiconductor device and control system
CN101960388B (zh) * 2008-03-07 2012-11-28 和光纯药工业株式会社 半导体表面用处理剂组合物和使用该组合物的半导体表面的处理方法
JP5375820B2 (ja) * 2008-03-07 2013-12-25 和光純薬工業株式会社 半導体表面用処理剤組成物及びそれを用いた半導体表面の処理方法
US8828918B2 (en) 2008-03-07 2014-09-09 Wako Pure Chemical Industries, Ltd. Semiconductor surface treating agent composition and method for treating semiconductor surface using the semiconductor surface treating agent composition
WO2009110582A1 (ja) * 2008-03-07 2009-09-11 和光純薬工業株式会社 半導体表面用処理剤組成物及びそれを用いた半導体表面の処理方法
JP2013243384A (ja) * 2008-06-16 2013-12-05 Applied Materials Inc 炭素質ハードマスクによる二重露光パターニング
JP2014075567A (ja) * 2012-09-13 2014-04-24 Tokyo Electron Ltd 被処理基体を処理する方法、及びプラズマ処理装置
US9583361B2 (en) 2012-09-13 2017-02-28 Tokyo Electron Limited Method of processing target object and plasma processing apparatus
JP2021103710A (ja) * 2019-12-25 2021-07-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7333752B2 (ja) 2019-12-25 2023-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
JP4722550B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP4133810B2 (ja) ドライエッチング方法
JP4733214B1 (ja) マスクパターンの形成方法及び半導体装置の製造方法
US11380551B2 (en) Method of processing target object
US7256135B2 (en) Etching method and computer storage medium storing program for controlling same
TWI508162B (zh) Plasma processing methods and computer readable memory media
US8263499B2 (en) Plasma processing method and computer readable storage medium
US8609547B2 (en) Plasma etching method and computer-readable storage medium
US7723238B2 (en) Method for preventing striation at a sidewall of an opening of a resist during an etching process
JP4722550B2 (ja) 半導体装置の製造方法
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US8642482B2 (en) Plasma etching method, control program and computer storage medium
JP4558296B2 (ja) プラズマアッシング方法
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
JP4522892B2 (ja) 微細パターン形成方法
KR101097025B1 (ko) 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체
JP2020088174A (ja) エッチング方法及び基板処理装置
CN100365772C (zh) 半导体装置的制造方法
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US7604908B2 (en) Fine pattern forming method
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
US11328934B2 (en) Etching method and substrate processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250