TWI508162B

TWI508162B - Plasma processing methods and computer readable memory media

Info

Publication number: TWI508162B
Application number: TW098110460A
Authority: TW
Inventors: Masanobu Honda; Michiko Nakaya
Original assignee: Tokyo Electron Ltd
Priority date: 2008-03-31
Filing date: 2009-03-30
Publication date: 2015-11-11
Also published as: JP2009267352A; JP5578782B2; TW200952069A; CN101552189B; CN101552189A

Description

電漿處理方法及電腦可讀取記憶媒體

本發明係關於一種在電容耦合型之電漿處理裝置中對被處理基板施行蝕刻加工的電漿處理方法，尤其係關於強化蝕刻遮罩所用阻劑圖案之蝕刻耐性而達成薄膜加工之精度提升‧安定化的電漿處理方法及電腦可讀取記憶媒體。

在半導體元件或FPD(Flat Panel Display，平面顯示器)之製造製程所使用的蝕刻係將藉由微影技術所形成的阻劑圖案作為遮罩，將被處理基板(半導體晶圓、玻璃基板等)表面的薄膜加工成所希望的電路圖案。自以往以來，在單片式蝕刻大多採用電容耦合型的電漿蝕刻裝置。

一般而言，電容耦合型的電漿蝕刻裝置係在作為真空腔室所構成的處理容器內平行配置上部電極與下部電極，在下部電極之上載置被處理基板，在兩電極間施加高頻。如此一來，在兩電極之間發生因處理氣體之高頻放電所產生的電漿，藉由電漿中的自由基或離子，對基板表面以所希望圖案施行蝕刻加工。

但是，在目前最尖端LSI製程中，在光微影使用ArF準分子雷射曝光技術，在阻劑使用適於ArF準分子雷射光之波長(193nm)的化學放大系阻劑(ArF阻劑)。但是，ArF阻劑容易獲得高感度、高解析度，另一方面，其電漿耐性或蝕刻耐性較弱，而且由於以超微細的尺寸予以圖案化，因此在電漿蝕刻時發生阻劑圖案倒毀、表面粗糙、圖案側壁變得凹凸不平，而會造成招致所謂LER(Line Edge Roughness)或LWR(Line Width Roughness)等凹凸變形或蛇行變形的問題。

以往，以用以提高ArF阻劑之蝕刻耐性的技法而言，已知一種藉由電子束照射、UV照射、H₂ 或HBr電漿照射、離子束照射等，來將阻劑進行改質的方法。

(專利文獻1)日本特開2005-243681

但是，上述之習知的阻劑改質法均使用專用的處理容器(腔室)，隨之造成裝置成本增大與產率降低。此外，在曝光前，若使用電子束照射法、UV照射法或離子束照射法，阻劑的光透過性會依膜質變化而改變，容易使曝光性能惡化。另一方面，會有在曝光後，若使用離子束照射法，由於離子撞擊，阻劑圖案容易受到損傷，若使用電子束照射法或UV照射法，阻劑圖案容易發生錐狀的收縮變形或CD變化等問題。此外，H₂ 或HBr電漿照射法係在腔室內殘留氫，難以取得製程的重現性，在運用安定性或量產性方面具有課題。

本發明係鑑於該習知技術之問題點而研創者，目的在於提供一種利用電容耦合型的電漿處理裝置，藉由簡便且有效的阻劑改質法來強化阻劑圖案的蝕刻耐性，而使薄膜加工的精度‧安定性提升的電漿處理方法及電腦可讀取記憶媒體。

為達成上述目的，本發明之第1觀點中的電漿處理方法係在可為真空的處理容器內將第1電極與第2電極隔著預定間隔作平行配置，與前述第1電極相對向而以第2電極支持被處理基板，將前述處理容器內進行真空排氣成預定壓力，在前述第1電極與前述第2電極之間的處理空間供給含有蝕刻劑氣體的第1處理氣體，對前述第1電極或第2電極施加第1高頻而在前述處理空間生成前述第1蝕刻劑氣體的電漿，在前述電漿之下，將前述基板上的被加工膜以形成在該被加工膜之上的阻劑圖案作為遮罩而進行蝕刻的電漿處理方法，其特徵為：在前述處理容器內，以對前述基板在前述被加工膜之蝕刻處理更為之前所進行的阻劑改質處理而言，具有：將前述處理容器內進行真空排氣成預定壓力的工程；在前述第1電極與前述第2電極之間的處理空間供給第2處理氣體的工程；對前述第1電極或前述第2電極施加前述第1高頻，在前述處理空間生成前述第2處理氣體之電漿的工程；及以提升前述阻劑圖案之蝕刻耐性的方式，在前述處理容器內在遠離前述基板的場所，對曝露在電漿的預定DC施加構件施加負極性的直流電壓，將由前述DC施加構件所被釋放出的電子打入至前述阻劑圖案的工程。

上述第1觀點中的電漿處理方法係在對基板上的被加工膜進行蝕刻加工之前，利用同一硬體而在基板上的阻劑圖案打入電子而將電子浸入部分(表層部或內部深處)進行改質。一面利用同一硬體，一面與原本的蝕刻加工獨立進行，因此可任意選定處理條件，尤其可任意選定施加至DC施加構件之負極性直流電壓的絕對值，可任意控制改質層的厚度。

最好以由DC施加構件所被釋放出的電子以1000eV以上的能量被打入至前述阻劑圖案的方式來選定負極性直流電壓的絕對值，最好為1000V以上，藉此可獲得厚度數十nm以上的改質層。

更好係以由DC施加構件所被釋放出的電子以1500eV以上的能量被打入至阻劑圖案的方式來選定負極性直流電壓的絕對值，最好為1500V以上，藉此可獲得厚度100nm以上的改質層。

此外，在上述阻劑改質處理中，對第1電極以所希望的功率施加電漿生成用的第1高頻，當對第2電極施加離子引入控制用的第2高頻時，朝向使第2電極上的離子鞘被打入至阻劑圖案的電子能量降低的方向作用。因此，形成在第2電極上的自偏壓係儘量低即可，以100V以下為佳。此外，第2高頻的功率係儘量低即可，最好在50W以下，更好係實質上為0W，或者對第2電極並未施加高頻。

此外，在本發明之較佳一態樣中，在上述阻劑改質處理之後、被加工膜之蝕刻處理之前，在同一處理容器內，進行將阻劑圖案以與圖案面呈平行的橫方向切削成所希望的尺寸的修整(trimming)處理。該修整處理係一種電漿蝕刻加工，包含：將處理容器內進行真空排氣成預定壓力的工程；在第1電極與第2電極之間的處理空間供給含有蝕刻劑氣體的第3處理氣體的工程；對第1電極或第2電極施加第1高頻而在處理空間生成第3處理氣體之電漿的工程；及在所生成的電漿之下，將阻劑圖案蝕刻至所希望圖案的工程。此時，處理對象的阻劑圖案係接受前工程的阻劑改質處理而提升改質層的蝕刻耐性或電漿耐性，因此肩部掉落等變形會較少，而可以所希望的縮小率來接受高精度的修整加工。

在本發明之電漿處理方法中，DC施加構件典型而言係與基板呈正對面相向的第1電極，但是亦可將與基板呈斜向相向的構件(例如容器側壁)使用或兼用為DC施加構件。

第1電極的材質係可適當使用含有Si的導電材料，但是可以對被加工膜之蝕刻的製程為基準而選定任意材質。此外，當第1電極由含有Si的導電材料所構成時，除了防止在該電極面沈積聚合物而安定保持直流性的導電性以外，亦可作為阻劑改質處理用的第2處理氣體而適當使用含有鹵素氣體的氣體(例如氟碳化合物(fluorocarbon )氣體)。

本發明之第2觀點中的電漿處理方法係在可為真空的處理容器內將第1電極與第2電極隔著預定間隔作平行配置，與前述第1電極相對向而以第2電極支持被處理基板，將前述處理容器內進行真空排氣成預定壓力，在前述第1電極與前述第2電極之間的處理空間供給含有蝕刻劑氣體的第1處理氣體，對前述第1電極或第2電極施加第1高頻而在前述處理空間生成前述處理氣體的電漿，在前述電漿之下，將前述基板上的被加工膜以形成在該被加工膜之上的阻劑圖案作為遮罩而進行蝕刻的電漿處理方法，其特徵為：(1)在前述處理容器內對前述基板正在進行前述被加工膜之蝕刻的中途，以使前述阻劑圖案之蝕刻耐性提升的方式，在前述處理容器內在遠離前述基板的場所被曝露在電漿之預定的DC施加構件施加負極性的直流電壓，將由前述DC施加構件所被釋放出的電子打入至前述基板上的阻劑圖案；(2)與前述被加工膜的蝕刻並行，以前述阻劑圖案在與圖案面呈平行的橫方向被切削成所希望的尺寸的方式，來選定前述處理容器內的氣體壓力及蝕刻時間。

如上所示，本發明之第2觀點中的電漿處理方法係一面對基板上的被加工膜施行原本的電漿蝕刻處理，一面在同一處理容器內在同一電漿之下對基板上的蝕刻遮罩所使用的阻劑圖案打入電子，依改質效果而使其蝕刻耐性強化，而使遮罩選擇比提升，並且以氣體壓力及蝕刻時間為參數，而對阻劑圖案施行所希望的修整處理。

本發明之第3觀點中的電漿處理方法係在可為真空的處理容器內將第1電極與第2電極隔著預定間隔作平行配置，與前述第1電極相對向而以第2電極支持被處理基板，將前述處理容器內進行真空排氣成預定壓力，在前述第1電極與前述第2電極之間的處理空間供給含有蝕刻劑氣體的處理氣體，對前述第1電極或第2電極施加第1高頻而在前述處理空間生成前述處理氣體的電漿，在前述電漿之下，將前述基板上的被加工膜以形成在該被加工膜之上的阻劑圖案作為遮罩而進行蝕刻的電漿處理方法，其特徵為：在前述處理容器內對前述基板正在進行前述被加工膜之蝕刻的中途，以使前述阻劑圖案之蝕刻耐性提升的方式，在前述處理容器內在遠離前述基板的場所被曝露在電漿之預定的DC施加構件施加負極性的直流電壓，將由前述DC施加構件所被釋放出的電子打入至前述基板上的阻劑圖案。

如上所示，本發明之第3觀點中的電漿處理方法係一面對基板上的被加工膜施行原本的電漿蝕刻處理，一面在同一處理容器內在同一電漿之下對基板上的蝕刻遮罩所使用的阻劑圖案打入電子，依改質效果而使其蝕刻耐性強化，而使遮罩選擇比提升。

此外，本發明中的電腦可讀取記憶媒體係記憶有在電腦上進行動作之控制程式的電腦記憶媒體，其特徵為：前述控制程式係在執行時，以進行本發明之上述電漿處理方法的方式來控制電漿處理裝置。

根據本發明之電漿處理方法或電腦可讀取記憶媒體，藉由如上所述之構成及作用，利用電容耦合型的電漿蝕刻裝置，藉由簡便且有效的阻劑改質法來強化阻劑圖案的蝕刻耐性，可使薄膜加工的精度‧安定性提升。

以下參照附圖，說明本發明之較佳實施形態。

在第1圖顯示在本發明之電漿處理方法中所使用之電漿處理裝置之構成。該電漿處理裝置係作為電容耦合型的電漿蝕刻裝置所構成，具有例如鋁或不銹鋼等金屬製圓筒型腔室(處理容器)10。腔室10係被安全接地。

在腔室10內係以水平配置有載置作為被處理基板之例如半導體晶圓W的圓板狀基座12作為下部電極。該基座12係由例如鋁所構成，由腔室10的底部朝垂直上方延伸的絕緣性筒狀支持部14所支持。在沿著該筒狀支持部14的外周由腔室10底部朝垂直上方延伸的導電性筒狀支持部(內壁部)16與腔室10的側壁之間形成有環狀的排氣路18，在該排氣路18的入口安裝有環狀的排氣環(擋板(baffle))20，在排氣路18的底部設有排氣口22。在排氣口22係隔著排氣管24連接有排氣裝置26。排氣裝置26係具有渦輪分子泵等真空泵，可將腔室10內的處理空間減壓至所希望的真空度。在腔室10的側壁係安裝有將半導體晶圓W的搬入出口作開閉的閘閥28。

高頻電源30隔著整合器32及下部供電棒36與基座12作電性連接。在此，高頻電源30係輸出有助於對基座12上之半導體晶圓W引入離子之頻率(通常為13.56MHz以下)的高頻LF。整合器32係構成為：在高頻電源30側的阻抗與負荷(主要為電極、電漿、腔室)側的阻抗之間取得匹配(matching)，而且可自動地調整匹配點(matching point)。

基座12係具有比半導體晶圓W略大的直徑或口徑。在基座12之上係載置有處理對象的半導體晶圓W，以包圍該半導體晶圓W的方式設有聚焦環(補正環)38。

在基座12的上面係設有晶圓吸附用的靜電吸盤40。該靜電吸盤40係在膜狀或板狀的介電質之中夾持片狀或網目狀DC電極。被配置在腔室10之外的直流電源42透過開關44及高壓供電線46而與該DC電極作電性連接。由直流電源42將直流電壓施加至DC電極，藉此可藉庫侖力將半導體晶圓W吸附保持在靜電吸盤40上。

在基座12的內部係設有例如朝圓周方向延伸的環狀冷媒室48。在該冷媒室48，係由冷卻器單元(未圖示)經由配管50、52而循環供給預定溫度的冷媒，例如冷卻水。藉由冷媒的溫度，可控制靜電吸盤40上之半導體晶圓W的溫度。接著，為了使半導體晶圓W與基座12熱結合，來自傳熱氣體供給部(未圖示)的傳熱氣體例如He氣體係透過氣體供給管54及基座12內部的氣體通路56而被供給至靜電吸盤40與半導體晶圓W的接觸界面。

在腔室10的頂棚係設有與基座12平行相對面而兼作淋洗頭的上部電極60。該上部電極(淋洗頭)60係具有與基座12相對面的電極板62；及將該電極板62可由其背後(上)裝卸地予以支持的電極支持體64，在電極支持體64的內部設有氣體擴散室66，將由該氣體擴散室66貫穿至基座12側之多數氣體排出孔68形成在電極支持體64及電極板62。電極板62與基座12之間的空間成為電漿生成空間或處理空間PS。氣體擴散室66係透過氣體供給管70而連接於處理氣體供給部72。

在上部電極60中，在處理時曝露在電漿的電極板62的材質極為重要。該電極板62在該實施形態中係具有作為DC施加構件的功能，因此電極表面可維持直流的導電性，而且以即使藉由來自電漿之離子的入射而被濺鍍，亦不會對製程造成不良影響的材質為佳，例如可適於使用Si、SiC等含Si導電材或C(碳)。電極支持體64係由例如經耐酸鋁處理的鋁所構成即可。在上部電極60與腔室10之間係被插入有環狀的絕緣體65，上部電極60係在電氣浮接狀態下被安裝在腔室10。

在上部電極60，透過整合器76及上部供電棒78而電性連接有高頻電源74。該高頻電源74係輸出有助於生成電漿之頻率(通常為40MHz以上)的高頻HF。整合器76係構成為：在高頻電源74側之阻抗與負荷(主要為電極、電漿、腔室)側之阻抗之間取得匹配，而且可自動地調整匹配點。

被配置在腔室10之外的可變直流電源80的輸出端子係透過開關82及直流供電線84而與上部電極60作電性連接。可變直流電源80係構成為可輸出例如-2000至+1000V的直流電壓V_DC 。

被設在直流供電線84之中途的濾波器電路86係構成為：將來自可變直流電源80的直流電壓V_DC 以貫穿(through)施加至上部電極60，另一方面將由基座12通過處理空間PS及上部電極60而進入至直流供電線84的高頻朝接地線流通而不會朝可變直流電源80側流通。

此外，在腔室10內，在以面向處理空間PS之適當部位而言，例如擋板20的上面或導電性支持構件16的頂部附近或上部電極60的半徑方向外側，被安裝有例如由Si、SiC等導電性材料所構成的環狀的DC接地零件(直流接地電極)88。該DC接地零件88係透過接地線90而被常時接地。

該電漿處理裝置內的各部例如排氣裝置26、高頻電源30、74、開關44、82、處理氣體供給部72、可變直流電源80、冷卻單元(未圖示)、傳熱氣體供給部(未圖示)等之各個的動作及裝置全體的動作(順序)係藉由由例如微電腦所構成的控制部110(第19圖)所控制。

在該電漿處理裝置中，為了對基座12上的半導體晶圓W進行蝕刻加工，由處理氣體供給部72將含有蝕刻劑氣體的處理氣體以預定流量導入至腔室10內，藉由排氣裝置26將腔室10內的壓力調節為設定值。此外，由高頻電源74將電漿生成用的第1高頻HF(40MHz以上)透過整合器76及上部供電棒78而施加至上部電極60的同時，由高頻電源30將離子引入控制用的第2高頻LF(13.56MHz以下)透過整合器32及下部供電棒36而施加至基座12。此外，將開關44形成為導通(on)，藉由靜電吸附力，在靜電吸盤40與半導體晶圓W之間的接觸界面封入傳熱氣體(He氣體)。由淋洗頭60所排出的處理氣體係在兩電極12、60間藉由高頻的放電而電漿化，藉由以該電漿所生成的自由基或離子，半導體晶圓W上的被蝕刻膜會被蝕刻成所希望圖案。

該電漿處理裝置係由高頻電源74對上部電極60施加40MHz以上(更好為60MHz以上)之適於生成電漿之較高頻率的第1高頻HF，藉此將電漿以較佳的解離狀態予以高密度化，即使在較為低壓的條件下亦可形成高密度電漿。與此同時，對基座12施加13.56MHz以下之適於引入離子之較低頻率的第2高頻LF，藉此可對半導體晶圓W的被蝕刻膜施行選擇性較高的異向性蝕刻。不過，電漿生成用的第1高頻HF係不管在什麼樣的電漿製程下均必須使用，但是離子引入控制用的第2高頻LF會有依製程而未被使用的情形。

此外，在電漿蝕刻當中，藉由對上部電極60由可變直流電源80施加直流電壓(通常為-900V～0V的範圍內)，均可使電漿著火安定性、阻劑選擇性、蝕刻速度、蝕刻均一性等提升。

在如上所述之電漿蝕刻中，在用以將半導體晶圓W表面之被加工膜圖案化的蝕刻遮罩係使用在該被加工膜之上預先藉由光微影所形成的阻劑圖案。在此，光微影為了獲得高解析度而在曝光用束採用例如ArF準分子雷射光(波長193nm)時，係使用適於其之高感度的化學放大系阻劑(ArF阻劑)。

(第1實施形態)

接著，說明本發明之第1實施形態中的電漿處理方法。在該實施形態中，對於被搬入至腔室10之處理對象的半導體晶圓W，在如上所述之對被加工膜進行電漿蝕刻處理之前，依序對阻劑圖案進行阻劑改質處理與修整處理作為前處理。

關於第2圖，說明多層阻劑法中之修整處理之一例。圖中，最上層(第1層)的膜100係ArF阻劑的阻劑圖案，第2層的膜102係BARC(反射防止膜：第1被蝕刻膜)，第3層的膜104係作為最終遮罩的SiN層(第2被蝕刻膜)，最下層的膜106係原本(最終)的被加工膜例如SiO₂ 層(第3被蝕刻膜)。在SiN膜104及BARC102之成膜係採用CVD(化學真空蒸鍍法)或藉由旋塗(spin-on)的塗布法，在光阻100的圖案化係使用光微影。

如第2圖的(A)所示，修整處理係將以光微影所形成的阻劑圖案100以與圖案面呈平行的橫方向切削而成形為如第2圖的(B)所示之略細之所希望尺寸之圖案的加工。若將該成形為較細的阻劑圖案100作為遮罩而將BARC102及SiN膜104依序蝕刻，即可如第2圖的(C)所示，將與阻劑圖案100相同細的圖案作成或轉印在SiN膜104。之後雖省略圖示，藉由灰化來去除阻劑圖案100及BARC102的殘膜，以SiN圖案104為遮罩來對基底膜(SiO₂ 層)106進行蝕刻。

在阻劑製程中欲由最初以所希望的窄細尺寸形成阻劑圖案時，在光微影工程中(尤其顯影時)會有引起阻劑倒壞的情形。在該情形下，在光微影工程之後，會採用藉由如上所述的修整處理來將阻劑圖案縮窄至目的尺寸的手法。該修整處理係可利用用以蝕刻原本的被加工膜的電漿蝕刻裝置來實施。

但是，以往由於ArF阻劑的蝕刻耐性(電漿耐性)較弱，因此藉由進行供修整處理之用的電漿蝕刻，阻劑圖案100一面發生肩部破壞等形狀變化，一面過度易於切削，修整的加工精度不佳。

因此，在該實施形態中，在修整處理之前，在相同的電漿處理裝置(第1圖)內，進行用以強化阻劑圖案100之蝕刻耐性的阻劑改質處理。如第3圖所示，該阻劑改質處理係對阻劑圖案100打入高能量的電子e^- ，使ArF阻劑的樹脂由表層最好至內部深處為止較深地變質，作為一種電漿處理來進行。

亦即，由處理氣體供給部72將預定的處理氣體以適當流量導入至腔室10內，藉由排氣裝置26，將腔室10內的壓力調節為設定值，由高頻電源74，將電漿生成用的第1高頻HF(40MHz以上)透過整合器76及上部供電棒78施加至上部電極60。此外，視需要，由高頻電源30，將離子引入控制用的第2高頻LF(13.56MHz以下)透過整合器32及下部供電棒36而施加至基座12。此外，將開關44設為導通(on)，藉由靜電吸附力，在靜電吸盤40與半導體晶圓W之間的接觸界面封入傳熱氣體(He氣體)。由淋洗頭60所排出的處理氣體在兩電極12、60間藉由高頻放電而作解離‧電離而生成電漿PR。

在此，如第4圖所示，若由可變直流電源80將直流電壓V_DC 以負極性的高壓(如後所述，最好以絕對值為1000V以上，更好以絕對值為1500V以上)施加至上部電極60，形成在上部電極60與電漿PR之間的上部離子鞘SH_U 會變厚，其護皮電壓(sheath voltage)V_U 係成為與直流電壓V_DC 大致相等的大小。藉此，電漿PR中的離子(＋)在上部離子鞘SH_U 的電場中被加速而撞擊到上部電極60(電極板62)時的離子衝撞能量會增加，藉由γ放電而由電極板62所被釋放出的2次電子e^- 會變多。接著，由電極板62所被釋放出的2次電子e^- 係在上部離子鞘SH_U 的電場中朝向離子的反方向被加速而穿過電漿PR，另外橫穿下部離子鞘SH_L ，以預定的高能量被打入至如第3圖所示基座12上之半導體晶圓W表面的阻劑圖案100。此時，2次電子e^- 雖以等速度通過無電場的電漿PR中，但是在下部離子鞘SH_L 內係在反方向的電場被減速而流失電子能量的一部分。因此，被形成在基座12上的下部離子鞘SH_L 的護皮電壓V_L 或自偏壓V_dc 。係愈低愈好，通常以100V以下為宜。因此，以將被施加至基座12的第2高頻LF(13.56MHz以下)的功率選定為50W以下為佳，更佳為0W。

根據該實施形態中的阻劑改質處理法，由第4圖的原理，愈加大施加至上部電極60的負極性直流電壓V_DC 的絕對值，愈加大被打入至半導體晶圓W上之阻劑圖案的電子能量，可加大阻劑圖案中之電子浸入深度，亦即可加大改質深度。

在第5圖中以SEM照片顯示該實施形態中藉阻劑改質處理之實驗所得之改質效果。主要的處理條件係如下所示。

阻劑：丙烯酸酯基質用的ArF阻劑

處理前的阻劑膜厚：261nm

處理氣體：CF₄ =100sccm

腔室內的壓力：100mTorr

高頻電力：60MHz/13MHz=1000/30W

直流電壓V_DC ：0V、-500V、-1000V、-1500V(4種)

處理時間：60秒

如第5圖所示，藉由上述阻劑改質處理所得之最終改質層的厚度係在V_DC =0V時為0nm，V_DC =-500V時為22nm，V_DC =-1000V時為83nm，V_DC =-1500V時為173nm。此外，初期狀態(處理前)之距離阻劑表面的改質厚度係在V_DC =0V時為0nm，V_DC =-500V時為19nm，V_DC =-1000V時為62nm，V_DC =-1500V時為120nm。

如第5圖所示藉由阻劑改質處理而使阻劑膜厚(尤其改質層)增大係基於阻劑的高分子吸收電子的能量而引起組成變化或構造變化、交聯反應等所致。此外，之所以在處理氣體使用氟碳化合物氣體(CF₄ )，係因為重視將易於沈積在上部電極60之電極板62的聚合物藉由氟的蝕刻作用予以去除而將電極面保持清淨之故。若僅考慮到上部電極60中之離子照射及2次電子放出，亦可使用Ar等稀有氣體或O₂ 、N₂ 等氣體。

順帶一提，經將以V_DC =-1500V進行阻劑改質處理後的阻劑圖案斜向切削而進行段差測定，可得第6圖所示之測定結果，在與第5圖的SEM照片相同的深度(173nm)確認出段差(界面)。

此外，藉由傅立葉轉換紅外光譜法(FTIR)調查阻劑改質處理前後的紅外線吸收光譜，結果如第7A圖及第7B圖所示，支持藉由阻劑改質處理(改質效果愈大)，金剛烷基(C₁₁ -H₁₇ )、內酯基(C₄ H₅ O₂ )等會大幅減少，化學反應繼續進展。

一般而言，電子被打入至阻劑時之電子能量與電子浸入深度之間，在理論上已知以如第8圖所示之函數(曲線圖)而呈大致正比關係。根據該理論，電子能量為600eV時的浸入深度為約30nm，電子能量為1000eV時的浸入深度為約50nm，電子能量為1500eV時的浸入深度為約120nm。

此外，在第9圖中，以曲線圖顯示在對阻劑圖案打入電子中電子停止的深度與所停止電子之比例的關係(模擬)。根據該曲線圖，電子能量為500eV時，至少浸入約30nm(最大約50nm)，電子能量為1000eV時，至少浸入約60nm(最大約90nm)，電子能量為1500eV時，至少浸入約110nm(最大約170nm)。

在第10圖中顯示藉由上述模擬所得之電子浸入深度(第9圖)與上述實驗結果之改質深度(第5圖)的關係。如圖所示，在兩者之間具有良好的符合關係。

其中，由第4圖的原理可知，在該實施形態的阻劑改質處理中，被打入至基座12上之半導體晶圓W表面之阻劑圖案100的電子能量係藉由上部離子鞘SH_U 的護皮電壓V_U 與下部離子鞘SH_L 的護皮電壓V_L 的差分(V_U -V_L )予以界定。在此，上部護皮電壓V_U 係與被施加至上部電極60的負極性直流電壓V_DC 大致相等，下部護皮電壓V_L 係與生成在基座12上的自偏壓電壓V_dc 大致相等。因此，若基座12上的自偏壓電壓V_dc 為例如100V，若欲將阻劑圖案中的改質深度確實地形成為60nm以上時，係將負極性直流電壓V_DC 的絕對值設定為1100V以上即可，若欲將改質深度確實地形成為110nm以上時，係將負極性直流電壓V_DC 的絕對值設定為1600V以上即可。

若對基座12未施加離子引入控制用的第2高頻LF時，自偏壓電壓V_dc 係小至與負極性直流電壓V_DC 相比為可忽略的程度，若將其視為0V，若欲將例如改質深度確實地形成為110nm以上時，則將負極性直流電壓V_DC 的絕對值設定為1500V以上即可。

在第11圖中，在該實施形態中，將對半導體晶圓W上的阻劑圖案施行如上所述的阻劑改質處理之後，再進行修整處理時的結果(圖案剖面形狀)與比較例作對比而以SEM照片作顯示。該修整處理中的主要處理條件係如下所示。

處理氣體=N₂ /O₂ =100/20sccm

腔室內的壓力：10mTorr

高頻電力：60MHz/13MHz=1000/0W

處理時間：17秒

如第11圖的(B)所示，如上所述之未進行阻劑改質處理而已進行修整處理時(比較例)，可知阻劑圖案會一面發生肩部破壞的形狀變化，一面相較於目的尺寸(內側以虛線所示之輪廓)更為被過度切削。

相對於此，若以直流電壓V_DC =-1500V進行上述阻劑改質處理之後，再以上述條件進行修整處理時，如第11圖的(D)所示，可知阻劑圖案的形狀變化較少，而且被施行接近於目的尺寸的修整成形。亦即，可知以在用以修整成形的電漿蝕刻中阻劑圖案不會引起肩部破壞的程度，該蝕刻耐性或電漿耐性即已充分。

不過，若以直流電壓V_DC =-0V進行上述阻劑改質處理之後，再以上述條件進行修整處理(參考例)，如第11圖的(C)所示，會出現比未進行上述阻劑改質處理時更為不佳的結果。亦即，在直流電壓V_DC =-0V時的上述阻劑改質處理中，由於幾乎無法在半導體晶圓W上的阻劑圖案打入電子，因此不僅未形成改質層，而且由於在處理氣體使用氟碳化合物氣體(CF₄ )，因而以氟的自由基使阻劑圖案以等向被切削而縮小圖案尺寸。

在該實施形態中，亦已進行第2圖的(C)中對SiN膜104的蝕刻加工的實驗。主要的蝕刻條件係如下所示。

處理氣體=CF₄ /CHF₃ /Ar/O₂ /=225/125/600/60sccm腔室內的壓力：75mTorr

溫度：上部電極/腔室側壁/下部電極=60/60/30℃

高頻電力：40MHz/13MHz=100/1000W

直流電壓V_DC ：-300V

處理時間：30秒

以實驗結果而言，上述SiN蝕刻結束後，將半導體晶圓W上的殘餘阻劑圖案藉由灰化予以剝離(去除)，結果可得第12A圖所示之SiN膜圖案(SEM照片)。該SiN膜圖案的LWR的最大值為7.7，平均值為5.9。

在第12B圖中，作為比較例，顯示未進行實施形態的阻劑改質處理而進行上述SiN膜之蝕刻加工所得的SiN膜圖案(平面照片)。該SiN膜圖案的LWR的最大值為9.2，平均值為6.9。

如上所示，可確認出藉由該實施形態之電漿處理方法，可在多層阻劑法中有效減低作為最終遮罩之SiN圖案的LWR。

上述之第1實施形態係具有可將施加至上部電極60的直流電壓V_DC 的最適值區分成阻劑改質處理用與原本蝕刻用而獨立選定的優點。

在本發明之電漿處理方法中所使用的電容耦合型電漿處理裝置，並非限定為如第1圖所示對上部電極60施加電漿生成用的第1高頻HF，且對基座(下部電極)12施加離子引入控制用的第2高頻RF的上下部雙頻施加方式，亦可為例如對基座(下部電極)12重疊施加第1高頻HF與第2高頻RF的下部雙頻重疊施加方式、或僅對上部電極或下部電極施加第1高頻HF的單頻施加方式等。

在第13圖中顯示採用下部雙頻重疊施加方式的電容耦合型電漿處理裝置的構成例。圖中，對於具有與第1圖之電漿處理裝置為相同之構成或功能的零件或構成要素係標註相同的元件符號。

(第2實施形態)

以下說明之本發明之第2實施形態係將阻劑改質處理在進行主蝕刻加工的同時，亦即在主蝕刻加工進行途中一併進行阻劑改質處理，以強化阻劑圖案的蝕刻耐性而提升遮罩選擇比。

以該實施形態之一實驗例而言，在如上所述之多層阻劑法(第2圖)中，在BARC102的蝕刻的同時，對阻劑圖案12進行阻劑改質處理(第1工程)，接著實施SiN膜104的蝕刻(第2工程)，量測出SiN蝕刻中的遮罩選擇比。在該實驗中係使用下部雙頻重疊施加方式的電漿處理裝置(第13圖)。

第1工程(BARC蝕刻/阻劑改質處理)中之主要條件係如下所示。

阻劑：丙烯酸酯基質用的ArF阻劑

BARC：有機膜

處理氣體：CF₄ /O₂ =250/13sccm

腔室內的壓力：30mTorr

溫度：上部電極/腔室側壁/下部電極=60/60/30℃

高頻電力：40MHz/13MHz=400/0W

直流電壓V_DC ：0V、-500V、-1000V、-1500V、-1800V(5種)

處理時間：20秒

第2工程(SiN蝕刻)中之主要條件係如下所示。

處理氣體=CF₄ /CHF₃ /Ar/O₂ =225/125/600/60sccm

腔室內的壓力：75mTorr

溫度：上部電極/腔室側壁/下部電極=60/60/30℃

高頻電力：40MHz/13MHz=100/1000W

直流電壓V_DC ：-300V

處理時間：30秒

在第14圖中，以SEM照片顯示以上述實驗所得的圖案剖面形狀。在上述實驗中，將在第1工程(BARC蝕刻/阻劑改質處理)中被施加至上部電極60的直流電壓V_DC 作為參數，將V_DC =0V的情形(A)作為比較基準(標準：STD)。圖中，虛線的線L_a 、L_c 係分別表示比較基準(STD)中之第1工程結束後之阻劑圖案100之頂部的位準及基底膜(SiN膜)104之上面的位準。虛線的線L_b 係表示第1工程前之BARC102之上面的位準。此外，虛線的線L_d 、L_e 係分別表示比較基準(STD)中之第2工程結束後之阻劑圖案100之頂部的位準及BARC102與SiN膜104之界面的位準。

第2工程(SiN蝕刻)中的遮罩選擇比係在V_DC =0V時為2.11，V_DC =-500V時為1.95，V_DC =-1000V時為1.89，V_DC =-1500V時為2.51，V_DC =-1800V時為3.01。亦即，確認出V_DC 的絕對值為1500V以上(電子能量為1500eV以上)，遮罩選擇比顯著提升，V_DC 的絕對值愈大，遮罩選擇比愈高。

此外，如第14圖所示，可知在V_DC =-500V～-1800V，係由阻劑圖案100的表層至內部深處形成有阻劑改質層107，可在圖案剖面形狀(SEM照片)中視認出改質層107與非改質層108的界面109，V_DC 的絕對值愈大，改質層107的厚度(尤其縱方向的厚度)愈會增加。

第15圖係藉由畫像處理(2值化處理)，更加明確表示阻劑圖案12中之改質層107與非改質層108者。

在第16圖中，以實驗結果而言，以SEM照片顯示上述第1工程結束後的阻劑圖案[ARC]、上述第2工程結束後的阻劑圖案[SiN]、灰化結束後的SiN圖案[Ash]。如圖所示，在任何階段中，均可視認出當將V_DC 的絕對值形成為1500以上時，圖案側壁的凹凸變形會顯著變少。

順帶一提，作為最終遮罩的SiN圖案[Ash]的LWR係在3σ的平均值，V_DC =0V時為9.1，V_DC =-500V時為12.1，V_DC =-1000V時為13.1，V_DC =-1500V時為9.4，V_DC =-1800V時為8.3。

(第3實施形態)

接著，本發明之第3實施形態係將阻劑改質處理及修整處理在進行主蝕刻加工的同時，亦即在主蝕刻加工進行途中，不僅阻劑改質處理，亦一併進行修整處理，以達成工程數刪減，亦即處理效率提升。

在該實施形態中，以一實驗例而言，在如上所述之多層阻劑法(第2圖)中，在與BARC102的蝕刻的同時，對阻劑圖案100進行阻劑改質處理與修整處理(第1工程)，接著實施SiN膜104的蝕刻(第2工程)，在修整後量測阻劑圖案100的線寬尺寸，而量測出SiN蝕刻中的遮罩選擇比。在該實驗中係使用下部雙頻重疊施加方式的電漿蝕刻裝置(第13圖)。

第1工程(BARC蝕刻/阻劑改質處理/修整處理)中之主要條件係如下所示。

阻劑：丙烯酸酯基質用的ArF阻劑

BARC：有機膜

處理氣體=CF₄ /O₂ =250/13sccm

腔室內的壓力：30mTorr、100mTorr(2種)

溫度：上部電極/腔室側壁/下部電極=60/60/30℃

高頻電力：40MHz/13MHz=400/0W

直流電壓V_DC ：0V、-1800V(2種)

處理時間：20秒、47秒(2種)

第2工程(SiN蝕刻)中之主要條件係如下所示。

處理氣體=CF₄ /CHF₃ /Ar/O₂ =225/125/600/60sccm

腔室內的壓力：75mTorr

溫度：上部電極/腔室側壁/下部電極=60/60/30℃

高頻電力：60MHz/13MHz=100/1000W

直流電壓V_DC ：-300V

處理時間：30秒

在第17圖中，以SEM照片顯示在上述實驗中所得之圖案剖面形狀。在上述實驗中，將在第1工程(BARC蝕刻/阻劑改質處理/修整處理)中被施加至上部電極60的直流電壓V_DC 、氣體壓力、處理時間設為參數，將V_DC =0V、氣體壓力=30mTorr、處理時間=20秒的情形(a)設為主比較基準(STD)，將V_DC =-1800V、氣體壓力=30mTorr、處理時間=20秒的情形(b)設為準比較基準(STD’)。

圖中虛線的線L_a 、L_c 係分別表示主比較基準(STD)中之第1工程結束後之阻劑圖案12之頂部的位準及基底膜(SiN層)104之上面的位準。虛線的線L_b 係表示第1工程前之BARC102之上面的位準。此外，虛線的線L_d 、L_e 係分別表示主比較基準(STD)中之第2工程結束後之阻劑圖案100之頂部的位準及BARC102與SiN膜104之界面的位準。

如第17圖之上段所示，阻劑圖案100的寬幅尺寸在初期狀態下為131nm，在第1工程結束後，若為條件(a)，即縮小為123nm，若為條件(b)，即縮小為118nm，若為條件(c)，亦即V_DC =-1800V、氣體壓力=100mTorr、處理時間=20秒，即縮小為99nm，若為條件(d)，亦即V_DC =-1800V、氣體壓力=100mTorr、處理時間=47秒，即縮小為83nm。

如上所示，在第1工程中，藉由提高氣體壓力、加長處理時間，可知不僅修整量顯著增大，而且藉此使得縱方向損失尤其增加，而且獲得肩部掉落較少之良好的圖案剖面形狀。

在此，藉由提高氣體壓力，而使阻劑圖案100的修整量增大係基於氟自由基增加而使橫方向的自由基蝕刻增速之故，若處理時間長，則橫方向的蝕刻量會與時間成正比增加。

此外，在阻劑圖案100中，之所以即使橫方向的切削量增加，縱方向的切削量亦未增加，係基於縱方向與橫方向在改質程度會有所不同之故。亦即，藉由本發明之阻劑改質處理，高能量的電子大致垂直地被打入至半導體晶圓W表面的阻劑圖案100，並且離子亦大致垂直地被打入的效果亦相乘，相較於橫方向，阻劑圖案100以縱方向更為強固地進行改質之故，而且隨著時間經過，改質程度會更加加強之故。不過，阻劑圖案100的周緣部(邊緣)由於離子集中，因此易於切削，結果會以縱方向形成為與側壁大致為相同平面。

其中，在第1工程中，僅對基座(下部電極)12施加電漿生成用的第1高頻HF，並未施加離子引入控制用的第2高頻LF，但是會發生根據第1高頻HF的施加的自偏壓，電漿中的正離子會藉由離子鞘的電場而被拉入至半導體晶圓W，而入射至阻劑圖案100。

第2工程中的遮罩選擇比係如第17圖之下段所示，為條件(a)時為2.11，為條件(b)時為3.01，為條件(c)時為3.09，為條件(d)時為3.45。由該結果可知V_DC 條件(絕對值為1500V以上)為用以提升遮罩選擇比之主要要件，亦即用以提高阻劑圖案100之蝕刻耐性的支配性要件。此外，可知第1工程的處理時間愈長，遮罩選擇比愈會提升，亦即阻劑圖案100的蝕刻耐性會變得更為強固。

在第18圖中，以該實施形態中之實驗結果而言，以SEM照片顯示上述第1工程結束後的阻劑圖案[ARC]、上述第2工程結束後的阻劑圖案[SiN]、灰化結束後的SiN圖案[Ash]。如圖所示，在條件(b)(c)(d)之間，在任何階段中均可視認出第1工程中的壓力愈高、處理時間愈長，則愈提升圖案側壁的平坦性。

順帶一提，作為最終遮罩之SiN圖案[Ash]的LWR，以3σ的平均值，條件(a)時為9.1、條件(b)時為8.3、條件(c)時為8.1、條件(d)時為7.1。

在第19圖顯示為了進行上述實施形態中之電漿處理方法，將上述電漿處理裝置(第1圖、第13圖)之各部的控制及全體的順序進行控制的控制部110的構成例。

該構成例的控制部110係具有：透過匯流排150而相連接的處理器(CPU)152、記憶體(RAM)154、程式儲放裝置(HDD)156、軟碟機或光碟等磁碟驅動器(DRV)158、鍵盤或滑鼠等輸入元件(KEY)160、顯示裝置(DIS)162、網路‧介面(COM)164、及周邊介面(I/F)166。

處理器(CPU)152係可由被裝設在磁碟驅動器(DRV)158的FD或光碟等記憶媒體168讀取所需的程式碼，且儲放在HDD156。或者亦可由網路透過網路‧介面164來下載所需程式。接著，處理器(CPU)152係將各階段或各場面所需之程式碼由HDD156在工作記憶體(RAM)154上展開而執行各步驟，進行所需之運算處理，透過周邊介面166來控制裝置內的各部(尤其排氣裝置26、高頻電源30、74、處理氣體供給部72、可變直流電源80、開關82等)。用以實施上述實施形態中所說明之電漿處理方法的程式均以該電腦系統予以執行。

在上述之實施形態中，係將上部電極60利用在DC施加構件，但是在本發明中，在腔室內以與基座呈鉛直的方向或斜向的方向相對向而將曝露在電漿的任意導電構件使用在DC施加構件或兼用作DC施加構件，亦可在上部電極60以外，將例如腔室側壁等利用在DC施加構件。施加至DC施加構件的直流電壓並非必須始終保持在一定電壓位準，亦可將例如低頻的交流電壓相重疊。

本發明中的被處理基板並非侷限於半導體晶圓，亦可為平面顯示器用的各種基板或、光罩、CD基板、印刷基板等。此外，本發明尤其適當地適用於使用ArF阻劑的電漿蝕刻加工，但是亦可適用於使用其他阻劑之電漿蝕刻加工等電漿處理或微細加工。

10．．．腔室(處理容器)

12．．．基座(下部電極)

14．．．筒狀支持部

16．．．導電性筒狀支持部(內壁部)

18．．．排氣路

20．．．排氣環

22．．．排氣口

24．．．排氣管

26．．．排氣裝置

28．．．閘閥

30．．．離子引入用的高頻電源

32．．．整合器

36．．．下部供電棒

38．．．聚焦環(補正環)

40．．．靜電吸盤

42．．．直流電源

44．．．開關

46．．．高壓供電線

48．．．冷媒室

50、52．．．配管

54．．．氣體供給管

60．．．上部電極

62．．．電極板

64．．．電極支持體

65．．．絕緣體

66．．．氣體擴散室

68．．．氣體排出孔

70．．．氣體供給管

72．．．處理氣體供給部

74．．．電漿生成用的高頻電源

76．．．整合器

78．．．上部供電棒

80．．．可變直流電源

82．．．開關

84．．．直流供電線

86．．．濾波器電路

88．．．DC接地零件(直流接地電極)

90．．．接地線

100．．．阻劑圖案

102．．．BARC

104．．．SiN膜

106．．．基底膜(SiO₂ 層)

107．．．改質層

108．．．非改質層

109．．．界面

110．．．控制部

150．．．匯流排

152．．．處理器(CPU)

154．．．記憶體(RAM)

156．．．程式儲放裝置(HDD)

158．．．磁碟驅動器(DRV)

160．．．輸入元件(KEY)

162．．．顯示裝置(DIS)

164．．．網路‧介面(COM)

166．．．周邊介面(I/F)

168．．．記憶媒體

HF．．．高頻

LF．．．高頻

PR．．．電漿

PS．．．處理空間

SH_L ．．．下部離子鞘

SH_U ．．．上部離子鞘

W．．．半導體晶圓

第1圖係顯示在本發明之電漿處理方法所使用之電漿處理裝置之構成的縱剖面圖。

第2圖係以模式顯示進行修整處理時之加工順序的剖面圖。

第3圖係用以以模式說明將電子打入至半導體晶圓上之阻劑圖案之阻劑改質處理之作用的剖面圖。

第4圖係用以以模式說明將電子打入至半導體晶圓上之阻劑圖案之阻劑改質處理之原理的側面圖。

第5圖係以SEM照片顯示在第1實施形態中之阻劑改質處理之實驗所得之改質效果的示意圖。

第6圖係利用斜向切削的段差測定而確認出第1實施形態中以阻劑改質處理的實驗所得之改質效果的圖。

第7A圖係利用傅立葉轉換紅外光譜法(FTIR)而確認出第1實施形態中以阻劑改質處理的實驗所得之改質效果的圖。

第7B圖係利用傅立葉轉換紅外光譜法(FTIR)而確認出第1實施形態中以阻劑改質處理的實驗所得之改質效果的圖。

第8圖係以曲線圖顯示電子被打入至阻劑時的電子能量與電子浸入深度之理論上關係的圖。

第9圖係針對在對阻劑圖案打入電子中電子停止的深度與所停止電子之比例的關係，以曲線圖顯示藉由模擬所求出之結果的圖。

第10圖係顯示上述模擬與上述實驗結果的符合關係圖。

第11圖係將第1實施形態中在阻劑改質處理後已進行修整處理時之圖案剖面形狀與比較例作對比而以SEM照片所顯示的圖。

第12A圖係將第1實施形態中在阻劑改質處理後已進行SiN膜之蝕刻時之圖案平面形狀以SEM照片所顯示的圖。

第12B圖係將在第1實施形態中未進行阻劑改質處理而已進行SiN膜之蝕刻時(比較例)之圖案平面形狀以SEM照片所顯示的圖。

第13圖係顯示在本發明之電漿處理方法所使用之電漿處理裝置之其他構成的縱剖面圖。

第14圖係以SEM照片顯示第2實施形態中以實驗所得之各工程結束後之圖案剖面形狀的示意圖。

第15圖係藉由畫像處理將第14圖之圖案剖面形狀(SEM照片)中之改質層與非改質層2值化而清楚表示的圖。

第16圖係以SEM照片顯示第2實施形態中各階段之圖案之平面形狀的示意圖。

第17圖係以SEM照片顯示第3實施形態中以實驗所得之各工程結束後之圖案剖面形狀的示意圖。

第18圖係以SEM照片顯示第3實施形態中各階段之圖案之平面形狀的示意圖。

第19圖係顯示實施形態中之控制部之構成例的方塊圖。

12．．．基座(下部電極)

30．．．離子引入用的高頻電源

60．．．上部電極

74．．．電漿生成用的高頻電源

80．．．可變直流電源

HF．．．高頻

LF．．．高頻

PR．．．電漿

SH_L ．．．下部離子鞘

SH_U ．．．上部離子鞘

W．．．半導體晶圓

Claims

一種電漿處理方法，係在可為真空的處理容器內將第1電極與第2電極隔著預定間隔作平行配置，與前述第1電極相對向而以第2電極支持被處理基板，將前述處理容器內進行真空排氣成預定壓力，在前述第1電極與前述第2電極之間的處理空間供給含有蝕刻劑氣體的第1處理氣體，對前述第1電極或第2電極施加第1高頻而在前述處理空間生成前述第1處理氣體的電漿，在前述電漿之下，將前述基板上的被加工膜以形成在該被加工膜之上的阻劑圖案作為遮罩而進行蝕刻的電漿處理方法，其特徵為：在前述處理容器內，以對前述基板在前述被加工膜之蝕刻處理更為之前所進行的阻劑改質處理而言，具有：將前述處理容器內進行真空排氣成預定壓力的工程；在前述第1電極與前述第2電極之間的處理空間供給第2處理氣體的工程；對前述第1電極或前述第2電極施加前述第1高頻，在前述處理空間生成前述第2處理氣體之電漿的工程；及以提升前述阻劑圖案之蝕刻耐性的方式，在前述處理容器內在遠離前述基板的場所，對曝露在電漿的預定DC施加構件施加負極性的直流電壓，將由前述DC施加構件所被釋放出的電子打入至前述基板上之阻劑圖案的工程，在前述阻劑改質處理之後、前述被加工膜之蝕刻處理之前，在前述處理容器內，進行將前述阻劑圖案以與圖案面呈平行的橫方向切削成所希望的尺寸的修整處理，前述修整處理係包含：將前述處理容器內進行真空排氣成預定壓力的工程；在前述第1電極與前述第2電極之間的處理空間供給含有蝕刻劑氣體的第3處理氣體的工程；對前述第1電極或前述第2電極施加前述第1高頻而在前述處理空間生成前述第3處理氣體之電漿的工程；及在前述電漿之下，將前述阻劑圖案蝕刻至前述所希望圖案的工程。
如申請專利範圍第1項之電漿處理方法，其中，在前述阻劑改質處理中，以由前述DC施加構件所被釋放出的電子以1000eV以上的能量被打入至前述阻劑圖案的方式來選定前述負極性直流電壓的絕對值。
如申請專利範圍第1項之電漿處理方法，其中，將前述負極性直流電壓的絕對值選定為1000V以上。
如申請專利範圍第1項之電漿處理方法，其中，在前述阻劑改質處理中，以由前述DC施加構件所被釋放出的電子以1500eV以上的能量被打入至前述阻劑圖案的方式來選定前述負極性直流電壓的絕對值。
如申請專利範圍第1項之電漿處理方法，其中，將前述負極性直流電壓的絕對值選定為1500V以上。
如申請專利範圍第1項之電漿處理方法，其中，在前述阻劑改質處理中，對前述第1電極施加電漿生成用的前述第1高頻，以形成在前述第2電極上的自偏壓為100V以下的方式對前述第2電極施加離子引入控制用的第2高頻。
如申請專利範圍第1項之電漿處理方法，其中，在前述阻劑改質處理中，對前述第1電極以所希望的功率施加電漿生成用的前述第1高頻，對前述第2電極以50W以下的功率施加離子引入控制用的第2高頻。
如申請專利範圍第1項之電漿處理方法，其中，在前述阻劑改質處理中，對前述第1電極施加電漿生成用的前述第1高頻，對前述第2電極並未施加高頻。
如申請專利範圍第1項之電漿處理方法，其中，前述DC施加構件為前述第1電極。
如申請專利範圍第1項之電漿處理方法，其中，前述第1電極之曝露於電漿的表面由含有Si的導電材料所構成，前述第2處理氣體含有鹵素氣體。
一種電漿處理方法，係在可為真空的處理容器內將第1電極與第2電極隔著預定間隔作平行配置，與前述第1電極相對向而以第2電極支持被處理基板，將前述處理容器內進行真空排氣成預定壓力，在前述第1電極與前述第2電極之間的處理空間供給含有蝕刻劑氣體的處理氣體，對前述第1電極或第2電極施加第1高頻而在前述處理空間生成前述處理氣體的電漿，在前述電漿之下，將前述基板上的被加工膜以形成在該被加工膜之上的阻劑圖案作為遮罩而進行蝕刻的電漿處理方法，其特徵為：(1)在前述處理容器內對前述基板正在進行前述被加工膜之蝕刻的中途，以使前述阻劑圖案之蝕刻耐性提升的方式，在前述處理容器內在遠離前述基板的場所被曝露在電漿之預定的DC施加構件施加負極性的直流電壓，將由前述DC施加構件所被釋放出的電子打入至前述基板上的阻劑圖案；(2)與前述被加工膜的蝕刻並行，以前述阻劑圖案在與圖案面呈平行的橫方向被切削成所希望的尺寸的方式，來選定前述處理容器內的氣體壓力及蝕刻時間。
如申請專利範圍第11項之電漿處理方法，其中，以由前述DC施加構件所被釋放出的電子以1500eV以上的能量被打入至前述阻劑圖案的方式，選定前述負極性直流電壓的絕對值。
如申請專利範圍第11項之電漿處理方法，其中，對前述第1電極施加電漿生成用的前述第1高頻，對前述第2電極施加離子引入控制用的第2高頻。
如申請專利範圍第11項之電漿處理方法，其中，對前述第2電極重疊施加電漿生成用的前述第1高頻與離子引入控制用的第2高頻。
如申請專利範圍第11項之電漿處理方法，其中，前述DC施加構件為前述第1電極。
如申請專利範圍第1項之電漿處理方法，其中，前述阻劑圖案係由在曝光束使用ArF準分子雷射光的阻劑所構成。
一種電腦可讀取記憶媒體，係記憶有在電腦上進行動作之控制程式的電腦記憶媒體，其特徵為：前述控制程式係在執行時，以進行如申請專利範圍第1項之電漿處理方法的方式來控制電漿處理裝置。