JP5171683B2 - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP5171683B2
JP5171683B2 JP2009035344A JP2009035344A JP5171683B2 JP 5171683 B2 JP5171683 B2 JP 5171683B2 JP 2009035344 A JP2009035344 A JP 2009035344A JP 2009035344 A JP2009035344 A JP 2009035344A JP 5171683 B2 JP5171683 B2 JP 5171683B2
Authority
JP
Japan
Prior art keywords
plasma
voltage
frequency voltage
wafer
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009035344A
Other languages
English (en)
Other versions
JP2010192668A (ja
Inventor
欣伸 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009035344A priority Critical patent/JP5171683B2/ja
Priority to US12/707,211 priority patent/US8420547B2/en
Publication of JP2010192668A publication Critical patent/JP2010192668A/ja
Application granted granted Critical
Publication of JP5171683B2 publication Critical patent/JP5171683B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

本発明は、プラズマ処理方法に関し、特に、基板を載置する載置台にバイアス電圧が印加され、且つ該載置台に対向する電極に直流電圧が印加されるプラズマ処理装置におけるプラズマ処理方法に関する。
基板としてのウエハにプラズマ処理を施すプラズマ処理装置は、ウエハを収容する処理室と、該処理室内に配置され且つウエハを載置する載置台と、該載置台と対向して配置され且つ処理室内に処理ガスを供給するシャワーヘッドとを備える。このプラズマ処理装置では、載置台にプラズマ生成用の高周波電源とプラズマ引き込み用の高周波電源とが接続され、載置台は処理室内にプラズマ生成用の高周波電圧を印加し、処理室内に供給された処理ガスはプラズマ生成用の高周波電圧によって励起されてプラズマ（陽イオンや電子）となり、陽イオンや電子は載置台に印加されたプラズマ引き込み用の高周波電圧（以下、「バイアス電圧」という。）によって載置台に載置されたウエハに引き込まれる。特に、ウエハに引き込まれた陽イオンは該ウエハを物理的にエッチングする。
近年、処理室内における電子密度を高め、多くの電子をウエハに到達させることにより、該ウエハにおいて電子を用いた所望の処理、例えば、ウエハ上のフォトレジスト膜の改質（キュア）処理やシェーディング効果の緩和を積極的に実行することが検討されている。
処理室内における電子密度を高めるプラズマ処理装置としては、シャワーヘッドへの直流電圧が印加されるプラズマ処理装置が知られている（例えば、特許文献１参照。）。このプラズマ処理装置では、シャワーヘッドの構成部品であって処理室内に露出する円板状の上部電極に直流電源が接続される。ここで、上部電極へ負の直流電圧を印加すると、該上部電極はプラズマ中の陽イオンのみを引き込む。直流電圧は高周波電圧と異なり電位が時間変化しないので、陽イオンは継続的に上部電極に引き込まれる。上部電極に引き込まれた陽イオンは該上部電極の構成原子から二次電子を放出させ、その結果、処理室内において電子密度が上昇する。
また、載置台にバイアス電圧が印加されるとウエハの直上にシースが発生する。シースはイオン密度が高い領域であり、陽イオンをウエハに向けて加速し、物理的なエッチング処理を促進する。
特開２００６−２７００１９号公報
しかしながら、シースは電子に反発力を作用させるため、上部電極から放出された二次電子はシースによって弾かれてウエハに到達しにくくなる。すなわち、ウエハへ物理的なエッチングを施すために載置台にバイアス電圧を印加するとウエハに電子を用いた処理を施すことができないという問題がある。
本発明の目的は、基板にエッチング処理だけでなく電子を用いた処理を施すことができるプラズマ処理方法を提供することにある。
上記目的を達成するために、請求項１記載のプラズマ処理方法は、基板を収容し且つプラズマが発生する処理室と、該処理室内に配置されて前記基板を載置し、且つプラズマ引き込み用の高周波電圧及びプラズマ生成用の高周波電圧が印加される載置台と、前記処理室内において前記載置台と対向するように配置され、且つ負の直流電圧が印加される対向電極とを備えるプラズマ処理装置におけるプラズマ処理方法であって、前記載置台への前記プラズマ引き込み用の高周波電圧の印加を所定時間に亘って継続するとともに前記載置台へ前記プラズマ生成用の高周波電圧を印加するプラズマ引き込み用の高周波電圧印加ステップと、前記載置台への前記プラズマ引き込み用の高周波電圧の印加を停止して前記載置台へ前記プラズマ生成用の高周波電圧のみを印加するプラズマ引き込み用の高周波電圧無印加ステップとを有し、前記プラズマ引き込み用の高周波電圧印加ステップと前記プラズマ引き込み用の高周波電圧無印加ステップとを繰り返すことを特徴とする。
請求項２記載のプラズマ処理方法は、請求項１記載のプラズマ処理方法において、前記基板は表面上に形成された被エッチング膜と、該被エッチング膜上に形成されて前記被エッチング膜の一部を露出させるマスク膜としてのフォトレジスト膜とを有することを特徴とする。
請求項３記載のプラズマ処理方法は、請求項２記載のプラズマ処理方法において、前記所定時間は１秒〜１２０秒であることを特徴とする。
請求項４記載のプラズマ処理方法は、請求項１乃至３のいずれか１項に記載のプラズマ処理方法において、前記プラズマ引き込み用の高周波電圧無印加ステップでは、前記対向電極に印加される前記負の直流電圧の絶対値を大きくすることを特徴とする。
請求項５記載のプラズマ処理方法は、請求項４記載のプラズマ処理方法において、前記プラズマ引き込み用の高周波電圧無印加ステップでは、前記対向電極に印加される前記負の直流電圧が−６００Ｖ以下であることを特徴とする。
請求項６記載のプラズマ処理方法は、請求項５記載のプラズマ処理方法において、前記プラズマ引き込み用の高周波電圧無印加ステップでは、前記対向電極に印加される前記負の直流電圧が−１８００Ｖ以下であることを特徴とする。
請求項１記載のプラズマ処理方法によれば、載置台へプラズマ生成用の高周波電圧が印加され、載置台と対向するように配置される対向電極に負の直流電圧が印加され、載置台へのプラズマ引き込み用の高周波電圧の印加の所定時間に亘る継続と、載置台へのプラズマ引き込み用の高周波電圧の印加の停止とが繰り返され、載置台へのプラズマ引き込み用の高周波電圧の印加が停止される際、載置台へはプラズマ生成用の高周波電圧のみが印加される。載置台へプラズマ引き込み用の高周波電圧が印加されると、載置台上の基板にプラズマが引き込まれて該基板にエッチング処理が施される。一方、載置台へのプラズマ引き込み用の高周波電圧の印加が停止されると、基板直上に発生したシースが消滅し、対向電極から放出された電子が基板に到達するため、基板に電子を用いた処理が施される。すなわち、基板にエッチング処理だけでなく電子を用いた処理を施すことができる。
請求項２記載のプラズマ処理方法によれば、基板は表面上に形成された被エッチング膜と、該被エッチング膜上に形成されて被エッチング膜の一部を露出させるマスク膜としてのフォトレジスト膜とを有する。被エッチング膜がプラズマによってエッチングされる際、フォトレジスト膜も多少エッチングされ、フォトレジスト膜に電子が到達すると該フォトレジスト膜の表層が硬化されてエッチング耐性が増す。すなわち、フォトレジスト膜のエッチングと硬化が繰り返されるので、硬化された表層がエッチングされてフォトレジスト膜の新たな表層が露出しても、該新たな表層は再度硬化される。したがって、エッチングの際、フォトレジスト膜は常に硬化された表層によって覆われるので、フォトレジスト膜が不用意にエッチングされるのを防止することができる。これにより、被エッチング膜のエッチングを比較的長い時間に亘って行うことができ、深い穴や溝（例えば、ディープトレンチ）を被エッチング膜に形成することができるとともに、フォトレジスト膜が荒れるのを防止することができるため、フォトレジスト膜の荒れに起因する深い穴や溝におけるストライエーションの発生を防止することができる。
請求項３記載のプラズマ処理方法によれば、載置台へのプラズマ引き込み用の高周波電圧の印加が継続される所定時間は１秒〜１２０秒である。対向電極へ印加される負の直流電圧の値が−１８００Ｖであると、フォトレジスト膜において厚さ１００ｎｍの表層が硬化されるが、該厚さ１００ｎｍの硬化された表層がエッチングされるのに要する時間は１２０秒であるため、エッチングの際、フォトレジスト膜において硬化されていないフォトレジスト膜が露出するのを確実に防止することができる。また、載置台へのプラズマ引き込み用の高周波電圧の印加の有無に合わせて対向電極へ印加される負の直流電圧の値を変化させる場合、変化した負の直流電圧が安定するまでに約０．５秒だけ時間を要するが、上記所定時間は１秒以上であるため、負の直流電圧を確実に安定させることができる。
請求項４記載のプラズマ処理方法によれば、載置台へのプラズマ引き込み用の高周波電圧の印加を停止する際に、対向電極に印加される負の直流電圧の絶対値を大きくするので、負の直流電圧の絶対値の増大によって増加した対向電極からの電子が基板に到達することができる。したがって、基板に施す電子を用いた処理を促進することができる。
請求項５記載のプラズマ処理方法によれば、載置台へのプラズマ引き込み用の高周波電圧の印加を停止する際に対向電極に印加される負の直流電圧が−６００Ｖ以下であるので、対向電極から放出される電子をより増加させることができる。
請求項６記載のプラズマ処理方法によれば、載置台へのプラズマ引き込み用の高周波電圧の印加を停止する際に対向電極に印加される負の直流電圧が−１８００Ｖ以下であるので、対向電極から放出される電子をさらに増加させることができる。
本発明の実施の形態に係るプラズマ処理方法を実行するプラズマ処理装置の構成を概略的に示す断面図である。 本発明の実施の形態に係るプラズマ処理方法が適用される半導体デバイス用のウエハを説明するための断面図であり、図２（Ａ）は該ウエハの構成を概略的に示す図であり、図２（Ｂ）はウエハにおけるフォトレジスト膜のキュア処理を説明するための図であり、図２（Ｃ）はウエハにおける熱酸化膜のドライエッチング処理を説明するための図である。 図１におけるサセプタにバイアス電圧を印加した状態を説明するための断面図であり、図３（Ａ）はサセプタにバイアス電圧を印加した際に発生するシースを説明するための図であり、図３（Ｂ）はシースの二次電子又は陽イオンへの影響を説明するための図である。 図１のプラズマ処理装置において上部電極へ負の直流電圧が印加された際の直流電流の流れを説明するための断面図であり、図４（Ａ）は上部電極へ印加される負の直流電圧の絶対値が大きくない場合を示す図であり、図４（Ｂ）は上部電極へ印加される負の直流電圧の絶対値が大きい場合を示す図である。 本発明の実施の形態に係るプラズマ処理方法としてのホール形成処理を示す工程図である。
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本実施の形態に係るプラズマ処理方法を実行するプラズマ処理装置の構成を概略的に示す断面図である。このプラズマ処理装置は半導体デバイス用のウエハにドライエッチング処理を施すように構成されている。
図１において、プラズマ処理装置１０は、例えば、直径が３００ｍｍのウエハＷを収容するチャンバ１１（処理室）を有し、該チャンバ１１内には半導体デバイス用のウエハＷを載置する円柱状のサセプタ１２（載置台）が配置されている。また、プラズマ処理装置１０では、チャンバ１１の内側壁とサセプタ１２の側面とによって、サセプタ１２上方のガスをチャンバ１１の外へ排出する流路として機能する側方排気路１３が形成される。この側方排気路１３の途中には排気プレート１４が配置される。
排気プレート１４は多数の孔を有する板状部材であり、チャンバ１１内部を上部と下部に仕切る仕切り板として機能する。排気プレート１４によって仕切られたチャンバ１１内部の上部（以下、「反応室」という。）１７にはプラズマが発生する。また、チャンバ１１内部の下部（以下、「排気室（マニホールド）」という。）１８にはチャンバ１１内のガスを排出する排気管１６が接続される。排気プレート１４は反応室１７に発生するプラズマを捕捉又は反射してマニホールド１８への漏洩を防止する。
排気管１６にはＴＭＰ（Turbo Molecular Pump）及びＤＰ（Dry Pump）（ともに図示しない）が接続され、これらのポンプはチャンバ１１内を真空引きして減圧する。具体的には、ＤＰはチャンバ１１内を大気圧から中真空状態（例えば、１．３×１０Ｐａ（０．１Ｔｏｒｒ）以下）まで減圧し、ＴＭＰはＤＰと協働してチャンバ１１内を中真空状態より低い圧力である高真空状態（例えば、１．３×１０−３Ｐａ（１．０×１０−５Ｔｏｒｒ）以下）まで減圧する。なお、チャンバ１１内の圧力はＡＰＣバルブ（図示しない）によって制御される。
チャンバ１１内のサセプタ１２には第１の高周波電源１９が第１の整合器２０を介して接続され、且つ第２の高周波電源３１が第２の整合器３０を介して接続されており、第１の高周波電源１９は比較的低い周波数のプラズマ引き込み用の高周波電圧（以下、「バイアス電圧」という。）をサセプタ１２に印加し、第２の高周波電源３１は比較的高い周波数のプラズマ生成用の高周波電圧をサセプタ１２に印加する。これにより、サセプタ１２は電極として機能する。また、第１の整合器２０及び第２の整合器３０は、サセプタ１２からの高周波電圧の反射を低減する。
サセプタ１２の上部には、静電電極板２１を内部に有する静電チャック２２が配置されている。静電チャック２２は或る直径を有する下部円板状部材の上に、該下部円板状部材より直径の小さい上部円板状部材を重ねた形状を呈する。なお、静電チャック２２はセラミックスで構成されている。
静電チャック２２では、静電電極板２１に第１の直流電源２３が接続されている。静電電極板２１に正の直流電圧が印加されると、ウエハＷにおける静電チャック２２側の面（以下、「裏面」という。）には負電位が発生して静電電極板２１及びウエハＷの裏面の間に電位差が生じ、該電位差に起因するクーロン力又はジョンソン・ラーベック力により、ウエハＷは静電チャック２２における上部円板状部材の上において吸着保持される。
また、静電チャック２２には、吸着保持されたウエハＷを囲うように、リング状部材であるフォーカスリング２４が載置される。フォーカスリング２４は、導電体、例えば、ウエハＷを構成する材料と同じ単結晶シリコンによって構成される。フォーカスリング２４は導電体からなるので、プラズマの分布域をウエハＷ上だけでなく該フォーカスリング２４上まで拡大してウエハＷの周縁部上におけるプラズマの密度を該ウエハＷの中央部上におけるプラズマの密度と同程度に維持する。これにより、ウエハＷの全面に施されるドライエッチング処理の均一性を維持することができる。
サセプタ１２の内部には、例えば、円周方向に延在する環状の冷媒室２５が設けられる。この冷媒室２５には、チラーユニット（図示しない）から冷媒用配管２６を介して低温の冷媒、例えば、冷却水やガルデン（登録商標）が循環供給される。該低温の冷媒によって冷却されたサセプタ１２は静電チャック２２を介してウエハＷ及びフォーカスリング２４を冷却する。
静電チャック２２における上部円板状部材の上面のウエハＷが吸着保持される部分（以下、「吸着面」という。）には、複数の伝熱ガス供給孔２７が開口している。これら複数の伝熱ガス供給孔２７は、伝熱ガス供給ライン２８を介して伝熱ガス供給部（図示しない）に接続され、該伝熱ガス供給部は伝熱ガスとしてのヘリウム（Ｈｅ）ガスを、伝熱ガス供給孔２７を介して吸着面及びウエハＷの裏面の間隙に供給する。吸着面及びウエハＷの裏面の間隙に供給されたヘリウムガスはウエハＷの熱を静電チャック２２に効果的に伝達する。
チャンバ１１の天井部には、サセプタ１２と対向するようにシャワーヘッド２９が配置されている。シャワーヘッド２９は、上部電極３３（対向電極）と該上部電極３３を着脱可能に釣支するクーリングプレート３４と、該クーリングプレート３４を覆う蓋体３５とを有する。該クーリングプレート３４の内部にはバッファ室３６が設けられ、このバッファ室３６には処理ガス導入管３７が接続されている。
上部電極３３には第２の直流電源１５が接続されており、該上部電極３３に負の直流電圧が印加される。また、上部電極３３は多数のガス穴３２を有する導電性の円板状部材である内側電極３３ａと、該内側電極３３ａを囲うように配置される導電性のリング状部材である外側電極３３ｂとからなる。
プラズマ処理装置１０では、処理ガス導入管３７からバッファ室３６へ供給された処理ガスがガス穴３２を介して反応室１７内へ導入され、該導入された処理ガスは、第２の高周波電源３１からサセプタ１２を介して反応室１７内へ印加されたプラズマ生成用の高周波電圧によって励起されてプラズマとなる。該プラズマは、第１の高周波電源１９がサセプタ１２に印加するバイアス電圧によってウエハＷへ引きこまれ、該ウエハＷにドライエッチング処理を施す。
また、プラズマ処理装置１０では、ドライエッチング処理の間、第２の直流電源１５が上部電極３３に負の直流電圧を印加する。このとき、上部電極３３には反応室１７におけるプラズマ中の陽イオンが引き込まれる。引き込まれた陽イオンは上部電極３３における構成原子中の電子にエネルギーを付与し、付与されたエネルギーが或る値を超えたとき、構成原子中の電子が二次電子として上部電極３３から放出される。
上述したプラズマ処理装置１０の各構成部品の動作は、プラズマ処理装置１０が備える制御部（図示しない）のＣＰＵが所定のプログラムに応じて制御する。
図２（Ａ）は、本実施の形態に係るプラズマ処理方法が適用される半導体デバイス用のウエハである。
図２（Ａ）において、ウエハＷは、シリコンからなる基部（図示しない）と、該基部上に形成された熱酸化膜３８（被エッチング膜）と、該熱酸化膜３８上に形成されたＢＡＲＣ膜（反射防止膜）３９と、該ＢＡＲＣ膜３９上に形成されたマスク膜としてのフォトレジスト膜４０とを有する。フォトレジスト膜４０は所定のパターンに従って形成された開口部４０ａを有し、該開口部４０ａはＢＡＲＣ膜３９を一部露出させる。なお、図２（Ａ）はフォトレジスト膜４０を用いてＢＡＲＣ膜３９の一部が既にエッチングされて熱酸化膜３８の一部が露出されている状態を示す。
図１のプラズマ処理装置１０では、図２（Ｂ）に示すように、上部電極３３から放出された二次電子（図中「ｅ−」で示す。）をウエハＷに到達させ、フォトレジスト膜４０の表層をキュア処理によって硬化層４１に変質させる。また、図２（Ｃ）に示すように、硬化層４１が形成されたフォトレジスト膜４０をマスクにして処理ガス（Ｃ４Ｆ６ガス、Ａｒガス及びＯ２ガスからなる混合ガス）から生成されたプラズマ、特に陽イオン（図中「○＋」で示す。）をウエハＷに引き込み、露出されている一部の熱酸化膜３８を物理的にエッチングすることにより、該熱酸化膜３８にホールやトレンチを形成する。
ドライエッチング処理の際、フォトレジスト膜４０にもプラズマが引き込まれるが、Ｃ４Ｆ６ガス、Ａｒガス及びＯ２ガスから生成されるプラズマに対してフォトレジスト膜４０は熱酸化膜３８よりもエッチングされにくいこと、さらに、該フォトレジスト膜４０は硬化層４１によって覆われていることから、フォトレジスト膜４０の熱酸化膜３８に対する選択比を大きくすることができる。その結果、熱酸化膜３８のエッチング量を多くすることができ、もって、深いホールやトレンチを形成することができる。
しかしながら、図３（Ａ）に示すように、上部電極３３の表面から二次電子が放出される際、すなわち、上部電極３３へ負の直流電圧を印加する際、バイアス電圧をサセプタ１２へ印加すると、サセプタ１２上のウエハＷの直上にシース４２が発生し、該シース４２はプラズマ中の陽イオンをウエハＷに向けて加速するものの二次電子を弾くため、図３（Ｂ）に示すように、陽イオンはウエハＷに到達しやすくなる一方、二次電子がウエハＷに到達しにくくなる。
二次電子がウエハＷに到達しないと、フォトレジスト膜４０を硬化層４１によって覆うことができないため、フォトレジスト膜４０の熱酸化膜３８に対する選択比を大きくすることができず、深いホールやトレンチを形成することができない。また、フォトレジスト膜４０の開口部４０ａはテーパがついて上方に向けて広がっているため、硬化層４１によって覆われないと開口部４０ａの側面が陽イオンによって荒らされる。その結果、該開口部４０ａの下方に形成されるホールやトレンチの側面にストライエーション（荒れ）が発生する虞がある。
また、図４（Ａ）に示すように、プラズマ処理装置１０において、反応室１７にプラズマＰが発生すると、第２の直流電源１５から上部電極３３に印加された直流電圧に起因する直流電流は、上部電極３３、プラズマＰ、ウエハＷ、サセプタ１２乃至チャンバ１１の底部を経由してグラウンド（接地電極）４４へと流れる。
ここで、フォトレジスト膜４０のキュア処理の効率を上げるために上部電極３３へ印加される負の直流電圧の絶対値を大きくするとともに、ドライエッチング処理の効率を上げるためにサセプタ１２へ印加されるバイアス電圧を大きくすると、該バイアス電圧は高周波電圧であるため、該高周波電圧の周期に合わせてサセプタ１２と上部電極３３の間に大きな電位差が生じ、上部電極３３に印加された直流電圧に起因する直流電流（図中矢印）が電位差に応じて増加する。ところが、プラズマＰからグラウンド４４へ至る電流の等価回路は余り大きな電流を許容できないため、図４（Ｂ）に示すように、増加した直流電流（図中太矢印）はプラズマＰを流れず、該プラズマＰをショートカットするように上部電極３３からチャンバ１１の側壁部へ流れてグラウンド４４に至るようになる。すなわち、上部電極３３へ印加される負の直流電圧の絶対値を所定値以上に大きくすると、直流電流の流路が安定しないため、プラズマ処理装置１０が不安定な状態に陥る虞がある。
本実施の形態では、これらに対応して、上部電極３３へ直流電圧を印加する際、サセプタ１２へのバイアス電圧の印加の所定時間に亘る継続と、サセプタ１２へのバイアス電圧の印加の停止とを繰り返す。サセプタ１２へのバイアス電圧の印加を停止すると、シース４２が瞬間的に消滅するため、上部電極３３から放出された二次電子はウエハＷに到達することができる。また、上部電極３３へ印加される負の直流電圧の絶対値を大きくしても、サセプタ１２と上部電極３３の間にさほど大きな電位差が生じないため、印加された直流電圧に起因する直流電流を、プラズマＰからチャンバ１１の底部を経由してグラウンド４４へ流すことができる。
図５は、本実施の形態に係るプラズマ処理方法としてのホール形成処理を示す工程図である。
まず、プラズマ処理装置１０において、ウエハＷをサセプタ１２に吸着保持させた後、反応室１７内を減圧し、さらに、反応室１７内へＣＦ４ガスを主成分とする処理ガスを導入し、サセプタ１２へプラズマ生成用の高周波電圧及びバイアス電圧を印加して処理ガスからプラズマを生成し、該プラズマによってフォトレジスト膜４０の開口部４０ａが露出させるＢＡＲＣ膜３９の一部をエッチングする。その後、サセプタ１２へのプラズマ生成用の高周波電圧及びバイアス電圧の印加を停止する。
次いで、反応室１７内からＣＦ４ガスを主成分とする処理ガスの残留ガスを除去した後、反応室１７内を再度減圧し、反応室１７内にＣ４Ｆ６ガス、Ａｒガス及びＯ２ガスからなる処理ガスを導入し、サセプタ１２へプラズマ生成用の高周波電圧を印加して該処理ガスからプラズマを生成するとともに、上部電極３３へ負の直流電圧を印加する。このとき、上部電極３３から二次電子が放出されるが、サセプタ１２へバイアス電圧が印加されず、ウエハＷの直上にシース４２が形成されないため、二次電子はシース４２によって弾かれることなくウエハＷに到達し、フォトレジスト膜４０の表層をキュア処理によって硬化層４１に変質させる（高周波無印加ステップ）（図５（Ａ））。また、上述したように、開口部４０ａはテーパがついて上方に向けて広がっているため、該開口部４０ａの側面にも二次電子が到達（接触）して硬化層４１が形成される。
次いで、サセプタ１２へのプラズマ生成用の高周波電圧の印加、及び上部電極３３への負の直流電圧の印加をそのまま継続しつつ、サセプタ１２へバイアス電圧を印加してプラズマ中の陽イオンをウエハＷへ引き込み、ウエハＷにドライエッチング処理を施す（高周波印加ステップ）。このとき、直上のＢＡＲＣ膜３９がエッチングされて露出している一部の熱酸化膜３８は物理的にエッチングされて、該熱酸化膜３８にホール４３が形成されるが、バイアス電圧に起因してウエハＷの直上にシース４２が発生するため、二次電子は殆どウエハＷに到達しない。したがって、サセプタ１２へバイアス電圧が印加されている間、フォトレジスト膜４０の硬化層４１は陽イオンによって多少物理的にエッチングされるのみであり、増加することはない。また、ホール４３へ引き込まれた陽イオンのうちの一部が該ホール４３の底部に留まる（図５（Ｂ））。該陽イオンは、ホール４３へ進入した新たな陽イオンの進路を曲げるため、ホール４３を所望の形状に従って深くすることができないことがある（シェーディング効果）。なお、サセプタ１２へのバイアス電圧の印加は所定時間に亘って継続される。
次いで、サセプタ１２へのバイアス電圧の印加を停止する（高周波無印加ステップ）。このとき、シース４２が瞬間的に消滅するため、上部電極３３から放出された二次電子はウエハＷに到達し、陽イオンによる物理的エッチングによって減少した硬化層４１が再度増加する。このとき、ホール４３の底部にも二次電子が到達することができるので、ホール４３の底部に留まる陽イオンを中和することができる（図５（Ｃ））。
次いで、サセプタ１２へバイアス電圧を印加してプラズマ中の陽イオンをウエハＷへ引き込み、ウエハＷに再度ドライエッチング処理を施す（高周波印加ステップ）。このとき、ホール４３の底部の熱酸化膜３８は物理的にエッチングされて、さらにホール４３が深くなるが、ホール４３の底部には陽イオンが存在しないため、ホール４３へ侵入した陽イオンの進路が曲げられることがない。これにより、ホール４３を所望の形状に従って深くすることができる（図５（Ｄ））。
本処理では、ホール４３が所望の深さに達するまで図５（Ａ）乃至図５（Ｄ）の各工程を繰り返す。
図５のホール形成処理によれば、上部電極３３に負の直流電圧が印加され、サセプタ１２へのバイアス電圧の印加の所定時間に亘る継続（高周波印加ステップ）と、サセプタ１２へのバイアス電圧の印加の停止（高周波無印加ステップ）とが繰り返される。サセプタ１２へバイアス電圧が印加されると、ウエハＷに陽イオンが引き込まれて熱酸化膜３８の一部が物理的にエッチングされる。一方、サセプタ１２へのバイアス電圧の印加が停止されると、ウエハＷの直上に発生したシース４２が瞬間的に消滅し、上部電極３３から放出された二次電子がウエハＷに到達するため、フォトレジスト膜４０の表層をキュア処理によって硬化層４１に変質させることができる。すなわち、ウエハＷにドライエッチング処理だけでなくフォトレジスト膜４０のキュア処理を施すことができる。
また、図５のホール形成処理では、フォトレジスト膜４０のエッチングと硬化が繰り返されるので、例え、硬化層４１が陽イオンによってエッチングされて硬化されていないフォトレジスト膜４０が露出しても、該硬化されていないフォトレジスト膜４０の表層は再度硬化される。したがって、ドライエッチング処理の際、フォトレジスト膜４０は常に硬化層４１によって覆われることになるため、フォトレジスト膜４０がエッチングされるのを抑制することができる。これにより、熱酸化膜３８のエッチングを比較的長い時間に亘って行うことができ、深いホール４３やトレンチを熱酸化膜３８に形成することができるとともに、フォトレジスト膜４０の開口部４０ａの側面が荒れるのを防止することができるため、該開口部４０ａの荒れに起因するホールやトレンチの側面のストライエーションの発生を防止することができる。
上述した図５のホール形成処理では、サセプタ１２へのバイアス電圧の印加の有無に応じて上部電極３３へ印加される負の直流電圧の絶対値を変更することは必ずしも必要でないが、サセプタ１２へのバイアス電圧の印加を停止する際に、上部電極３３へ印加される負の直流電圧の絶対値を大きくしてもよい。これにより、上部電極３３から放射される二次電子を増加させることができ、多くの二次電子をウエハＷに到達することができ、フォトレジスト膜４０のキュア処理を促進することができる。また、このときに上部電極３３へ印加される負の直流電圧を−６００Ｖ以下、好ましくは、−１８００Ｖ以下にするのがよい。これにより、上部電極３３から放出される二次電子をさらに増加させることができる。
上述した図５のホール形成処理において、サセプタ１２へのバイアス電圧の印加は所定時間に亘って継続されるが、該所定時間は凡そ１秒〜１２０秒であるのが好ましい。上部電極３３へ印加される負の直流電圧の値が、例えば、−１８００Ｖであると、フォトレジスト膜４０において厚さ１００ｎｍの硬化層４１が形成されるが、該厚さ１００ｎｍの硬化層４１がドライエッチング処理によってエッチングされるのに要する時間は約１２０秒であるため、サセプタ１２へのバイアス電圧の印加の際、硬化されていないフォトレジスト膜４０が露出するのを確実に防止することができる。また、サセプタ１２へのバイアス電圧の印加の有無に合わせて上部電極３３へ印加される負の直流電圧の値を変化させる場合、変化した負の直流電圧が安定するまでに約０．５秒だけ時間を要するが、サセプタ１２へのバイアス電圧の印加を継続させる時間が１秒以上であると、負の直流電圧を安定させることができる。
なお、上述した図５のホール形成処理において、サセプタ１２へのバイアス電圧の印加時間とサセプタ１２へのバイアス電圧の無印加時間は同じでなくてもよい。サセプタ１２へのバイアス電圧の無印加時間は必要充分な厚さの硬化層４１が形成される時間以上であればよい。
上述した図５のホール形成処理では、二次電子を用いた処理が施される膜はフォトレジスト膜４０であったが、有機Ｌｏｗ−ｋ膜やＳＯＧ（Spin on glass）膜であってもよい。これらの膜も二次電子によって改質することができ、これらの膜を有するウエハから製造される半導体デバイスの性能を向上させることができる。
なお、上述した本実施の形態では、ドライエッチング処理が施される基板が半導体デバイス用のウエハであったが、ドライエッチング処理が施される基板はこれに限られず、例えば、ＬＣＤ（Liquid Crystal Display）を含むＦＰＤ（Flat Panel Display）等のガラス基板であってもよい。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータ（例えば、制御部）に供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
Ｗ ウエハ
１０ プラズマ処理装置
１１ チャンバ
１２ サセプタ
１５ 第２の直流電源
１９ 第１の高周波電源
３３ 上部電極
３８ 熱酸化膜
４０ フォトレジスト膜
４０ａ 開口部
４１ 硬化層
４２ シース
４３ ホール

Claims (6)

  1. 基板を収容し且つプラズマが発生する処理室と、該処理室内に配置されて前記基板を載置し、且つプラズマ引き込み用の高周波電圧及びプラズマ生成用の高周波電圧が印加される載置台と、前記処理室内において前記載置台と対向するように配置され、且つ負の直流電圧が印加される対向電極とを備えるプラズマ処理装置におけるプラズマ処理方法であって、
    前記載置台への前記プラズマ引き込み用の高周波電圧の印加を所定時間に亘って継続するとともに前記載置台へ前記プラズマ生成用の高周波電圧を印加するプラズマ引き込み用の高周波電圧印加ステップと、
    前記載置台への前記プラズマ引き込み用の高周波電圧の印加を停止して前記載置台へ前記プラズマ生成用の高周波電圧のみを印加するプラズマ引き込み用の高周波電圧無印加ステップとを有し、
    前記プラズマ引き込み用の高周波電圧印加ステップと前記プラズマ引き込み用の高周波電圧無印加ステップとを繰り返すことを特徴とするプラズマ処理方法。
  2. 前記基板は表面上に形成された被エッチング膜と、該被エッチング膜上に形成されて前記被エッチング膜の一部を露出させるマスク膜としてのフォトレジスト膜とを有することを特徴とする請求項１記載のプラズマ処理方法。
  3. 前記所定時間は１秒〜１２０秒であることを特徴とする請求項２記載のプラズマ処理方法。
  4. 前記プラズマ引き込み用の高周波電圧無印加ステップでは、前記対向電極に印加される前記負の直流電圧の絶対値を大きくすることを特徴とする請求項１乃至３のいずれか１項に記載のプラズマ処理方法。
  5. 前記プラズマ引き込み用の高周波電圧無印加ステップでは、前記対向電極に印加される前記負の直流電圧が−６００Ｖ以下であることを特徴とする請求項４記載のプラズマ処理方法。
  6. 前記プラズマ引き込み用の高周波電圧無印加ステップでは、前記対向電極に印加される前記負の直流電圧が−１８００Ｖ以下であることを特徴とする請求項５記載のプラズマ処理方法。
JP2009035344A 2009-02-18 2009-02-18 プラズマ処理方法 Expired - Fee Related JP5171683B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009035344A JP5171683B2 (ja) 2009-02-18 2009-02-18 プラズマ処理方法
US12/707,211 US8420547B2 (en) 2009-02-18 2010-02-17 Plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009035344A JP5171683B2 (ja) 2009-02-18 2009-02-18 プラズマ処理方法

Publications (2)

Publication Number Publication Date
JP2010192668A JP2010192668A (ja) 2010-09-02
JP5171683B2 true JP5171683B2 (ja) 2013-03-27

Family

ID=42560320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009035344A Expired - Fee Related JP5171683B2 (ja) 2009-02-18 2009-02-18 プラズマ処理方法

Country Status (2)

Country Link
US (1) US8420547B2 (ja)
JP (1) JP5171683B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
JP6029522B2 (ja) * 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
US9305839B2 (en) * 2013-12-19 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Curing photo resist for improving etching selectivity
CN105206598B (zh) * 2014-06-26 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9520270B2 (en) * 2014-07-25 2016-12-13 Tokyo Eelctron Limited Direct current superposition curing for resist reflow temperature enhancement
JP7306886B2 (ja) * 2018-07-30 2023-07-11 東京エレクトロン株式会社 制御方法及びプラズマ処理装置
WO2020026802A1 (ja) * 2018-07-30 2020-02-06 東京エレクトロン株式会社 制御方法及びプラズマ処理装置
CN110896035B (zh) * 2018-09-12 2021-09-21 长鑫存储技术有限公司 一种刻蚀方法
JP7313929B2 (ja) * 2019-06-26 2023-07-25 住友重機械工業株式会社 負イオン照射装置
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
JP7382848B2 (ja) * 2020-02-20 2023-11-17 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP5036143B2 (ja) * 2004-06-21 2012-09-26 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP4672456B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマ処理装置
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US8129282B2 (en) * 2006-07-19 2012-03-06 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US7572386B2 (en) * 2006-08-07 2009-08-11 Tokyo Electron Limited Method of treating a mask layer prior to performing an etching process
JP5271267B2 (ja) * 2006-08-07 2013-08-21 東京エレクトロン株式会社 エッチング処理を実行する前のマスク層処理方法
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
US8263499B2 (en) * 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
JP5128421B2 (ja) * 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法

Also Published As

Publication number Publication date
US20100210114A1 (en) 2010-08-19
JP2010192668A (ja) 2010-09-02
US8420547B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
JP5171683B2 (ja) プラズマ処理方法
JP5238556B2 (ja) 基板処理方法
US9735021B2 (en) Etching method
EP2469582B1 (en) Substrate processing method
JP5701654B2 (ja) 基板処理方法
JP2007005377A (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
KR101746567B1 (ko) 기판 탈착 방법 및 기판 처리 장치
JP5563860B2 (ja) 基板処理方法
TWI463563B (zh) Etching method and manufacturing method of semiconductor device
US9130018B2 (en) Plasma etching method and storage medium
US8778206B2 (en) Substrate processing method and storage medium
KR101828082B1 (ko) 표면 평탄화 방법
JP5072531B2 (ja) プラズマエッチング方法及び記憶媒体
JP5011782B2 (ja) 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP4684924B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5677482B2 (ja) パーティクル付着抑制方法及び基板処理装置
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2019009189A (ja) エッチング方法
JP2010114362A (ja) パーティクル付着抑制方法及び基板処理装置
JP3027871B2 (ja) エッチング方法
JP2007251044A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5171683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees