JP2019009189A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2019009189A
JP2019009189A JP2017121596A JP2017121596A JP2019009189A JP 2019009189 A JP2019009189 A JP 2019009189A JP 2017121596 A JP2017121596 A JP 2017121596A JP 2017121596 A JP2017121596 A JP 2017121596A JP 2019009189 A JP2019009189 A JP 2019009189A
Authority
JP
Japan
Prior art keywords
gas
etching
oxide film
plasma
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017121596A
Other languages
English (en)
Other versions
JP6840041B2 (ja
Inventor
水野　秀樹
Hideki Mizuno
秀樹 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017121596A priority Critical patent/JP6840041B2/ja
Priority to KR1020180068496A priority patent/KR102557053B1/ko
Priority to US16/010,794 priority patent/US10651077B2/en
Publication of JP2019009189A publication Critical patent/JP2019009189A/ja
Application granted granted Critical
Publication of JP6840041B2 publication Critical patent/JP6840041B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ドライエッチングにより、シリコン含有酸化膜のエッチング形状を改善することを目的とする。【解決手段】処理容器内に供給される第１のガスから生成したプラズマにより、シリコン含有酸化膜上のマスクのパターンに該シリコン含有酸化膜をエッチングする第１の工程と、前記処理容器内に供給される第２のガスから生成したプラズマにより、前記第１の工程において前記シリコン含有酸化膜の開口部及び前記マスクに付着した反応生成物を除去する第２の工程と、を有し、前記第２の工程は、プラズマ生成用の高周波電力及びバイアス電圧発生用の高周波電力を印加し、前記第２のガスからプラズマを生成する、エッチング方法が提供される。【選択図】図４

Description

本発明は、エッチング方法に関する。
シリコン酸化膜を、シリコン酸化膜上のマスクのパターンにプラズマエッチングする際、シリコン酸化膜の開口部やマスクの上面等に反応生成物が付着する。そうすると、エッチング後にマスクをアッシングした後のシリコン酸化膜のエッチング形状が垂直にならず、シリコン酸化膜に形成されたパターンの側壁が、開口部よりもその奥側で広くなる逆テーパーになり易い。
このようなエッチング形状では、後工程において、シリコン酸化膜のエッチングパターンに金属を埋め込むときに隙間（ボイド：ｖｏｉｄ）を生じさせる等の埋め込み不良が発生しやすい。埋め込み不良はデバイスの電気特性に悪影響を与えることがあるため、なくすことが要求される。
そこで、特許文献１では、主にフルオロカーボンガスから生成したプラズマにより酸化膜をエッチングし、コンタクトホールを形成した後、酸素ガスを用いて生成したプラズマによりフォトレジストのマスクをアッシングした後の基板を水蒸気中に晒す。これにより、発生するフッ酸によってコンタクトホールの側壁をウェットエッチングすることで、開口部の反応生成物を除去することが行われている。
特開２００１−２５７２６１号公報
しかしながら、特許文献１では、シリコン酸化膜上のマスクを酸素ガスのプラズマによりアッシングした後に、コンタクトホールの側壁をフッ酸によってウェットエッチングするため、シリコン酸化膜のエッチング形状の改善が不十分である。
上記課題に対して、一側面では、本発明は、ドライエッチングにより、シリコン含有酸化膜のエッチング形状を改善することを目的とする。
上記課題を解決するために、一の態様によれば、処理容器内に供給される第１のガスから生成したプラズマにより、シリコン含有酸化膜上のマスクのパターンに該シリコン含有酸化膜をエッチングする第１の工程と、前記処理容器内に供給される第２のガスから生成したプラズマにより、前記第１の工程において前記シリコン含有酸化膜の開口部及び前記マスクに付着した反応生成物を除去する第２の工程と、を有し、前記第２の工程は、プラズマ生成用の高周波電力及びバイアス電圧発生用の高周波電力を印加し、前記第２のガスからプラズマを生成する、エッチング方法が提供される。
一の側面によれば、ドライエッチングにより、シリコン含有酸化膜のエッチング形状を改善することができる。
一実施形態に係るプラズマ処理装置の一例を示す図。 比較例のエッチング方法の一例を説明するための図。 一実施形態に係るエッチング処理の一例を示すフローチャート。 一実施形態に係るエッチング方法の一例を説明するための図。 一実施形態に係るエッチング方法による形状を比較例と比較した結果の一例を示す図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［プラズマ処理装置の全体構成］
まず、プラズマ処理装置１の一例について、図１を参照しながら説明する。本実施形態にかかるプラズマ処理装置１は、容量結合型の平行平板プラズマ処理装置であり、略円筒形の処理容器（チャンバ）２を有している。処理容器２の内面には、アルマイト処理（陽極酸化処理）が施されている。処理容器２の内部は、プラズマによりエッチング処理や成膜処理等のプラズマ処理が行われる処理室となっている。
ステージ３は、基板の一例である半導体ウェハ（以下、「ウェハ」という。）を載置する。ステージ３は、たとえばアルミニウム（Ａｌ）やチタン（Ｔｉ）、炭化ケイ素（ＳｉＣ）等から形成されている。ステージ３は下部電極としても機能する。
ステージ３の上側には、ウェハＷを静電吸着するための静電チャック（ＥＳＣ）１０が設けられている。静電チャック１０は、絶縁体１０ｂの間にチャック電極１０ａを挟み込んだ構造になっている。チャック電極１０ａには直流電源３０が接続されている。スイッチ３１の開閉により直流電源３０からチャック電極１０ａに直流電圧が印加されると、クーロン力によってウェハＷが静電チャック１０に吸着される。
静電チャック１０の外周側には、ウェハＷの外縁部を囲うように円環状のフォーカスリング１１が載置される。フォーカスリング１１は、例えば、シリコンから形成され、処理容器２においてプラズマをウェハＷの表面に向けて収束し、プラズマ処理の効率を向上させるように機能する。
ステージ３の下側は、支持体１２になっており、これにより、ステージ３は処理容器２の底部に保持される。支持体１２の内部には、冷媒流路１２ａが形成されている。チラー３６から出力された例えば冷却水やブライン等の冷却媒体（以下、「冷媒」ともいう。）は、冷媒入口配管１２ｂ、冷媒流路１２ａ、冷媒出口配管１２ｃと流れ、循環する。このようにして循環する冷媒により、金属から構成されるステージ３は抜熱され、冷却される。
伝熱ガス供給源３７は、ヘリウムガス（Ｈｅ）等の伝熱ガスを伝熱ガス供給ライン１６に通して静電チャック１０の表面とウェハＷの裏面との間に供給する。かかる構成により、静電チャック１０は、冷媒流路１２ａに循環させる冷媒と、ウェハＷの裏面に供給する伝熱ガスとによって温度制御される。この結果、ウェハＷを所定の温度に制御することができる。
ステージ３には、第１周波数のプラズマ生成用の高周波電力ＨＦを供給する第１高周波電源３２が第１整合器３３を介して接続されている。また、ステージ３には、第２周波数のバイアス電圧発生用の高周波電力ＬＦを供給する第２高周波電源３４が第２整合器３５を介して接続されている。第１周波数は、例えば４０ＭＨｚであってもよい。また、第２周波数は、第１周波数よりも低く、例えば１３．５６ＭＨｚであってもよい。本実施形態では、高周波電力ＨＦは、ステージ３に印加されるが、ガスシャワーヘッド２０に印加されてもよい。
第１整合器３３は、第１高周波電源３２の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第２整合器３５は、第２高周波電源３４の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第１整合器３３は、処理容器２内にプラズマが生成されているときに第１高周波電源３２の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。第２整合器３５は、処理容器２内にプラズマが生成されているときに第２高周波電源３４の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
ガスシャワーヘッド２０は、その外縁部を被覆するシールドリング２１を介して処理容器２の天井部の開口を閉塞するように取り付けられている。ガスシャワーヘッド２０には、可変直流電源２６が接続され、可変直流電源２６から負の直流電圧（ＤＣ）が出力される。ガスシャワーヘッド２０は、シリコンにより形成されていてもよい。ガスシャワーヘッド２０は、ステージ３（下部電極）に対向する対向電極（上部電極）としても機能する。
ガスシャワーヘッド２０には、ガスを導入するガス導入口２２が形成されている。ガスシャワーヘッド２０の内部にはガス導入口２２から分岐したセンター側の拡散室２４ａ及びエッジ側の拡散室２４ｂが設けられている。ガス供給源２３から出力されたガスは、ガス導入口２２を介して拡散室２４ａ、２４ｂに供給され、拡散室２４ａ、２４ｂにて拡散されて複数のガス供給孔２５からステージ３に向けて導入される。
処理容器２の底面には排気口１８が形成されており、排気口１８に接続された排気装置３８によって処理容器２内が排気される。これにより、処理容器２内を所定の真空度に維持することができる。処理容器２の側壁にはゲートバルブ１７が設けられている。ゲートバルブ１７は、ウェハＷを処理容器２へ搬入したり、処理容器２からウェハＷを搬出したりする際に開閉する。
プラズマ処理装置１には、装置全体の動作を制御する制御装置１００が設けられている。制御装置１００は、ＣＰＵ（Central Processing Unit）１０５、ＲＯＭ（Read Only Memory）１１０及びＲＡＭ（Random Access Memory）１１５を有している。ＣＰＵ１０５は、ＲＡＭ１１５等の記憶領域に格納されたレシピに従って、エッチング等の所望のプラズマ処理を実行する。レシピにはプロセス条件に対する装置の制御情報であるプロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量、処理容器内温度（上部電極温度、処理容器の側壁温度、ウェハＷ温度、静電チャック温度等）、チラー３６から出力される冷媒の温度などが設定されている。なお、これらのプログラムや処理条件を示すレシピは、ハードディスクや半導体メモリに記憶されてもよい。また、レシピは、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で所定位置にセットされ、読み出されるようにしてもよい。
エッチングや成膜等のプラズマ処理が実行される際には、ゲートバルブ１７の開閉が制御され、ウェハＷが処理容器２に搬入され、ステージ３に載置される。直流電源３０からチャック電極１０ａに正又は負の極性の直流電圧が印加されると、ウェハＷが静電チャック１０に吸着され、保持される。
ガス供給源２３から処理容器２内に所望のガスが供給される。第１高周波電源３２からステージ３に高周波電力ＨＦが印加され、第２高周波電源３４からステージ３に高周波電力ＬＦが印加される。可変直流電源２６から負の直流電圧がガスシャワーヘッド２０に印加される。これにより、ウェハＷの上方にてガスが乖離してプラズマが生成され、プラズマの作用によりウェハＷにプラズマ処理が施される。
プラズマ処理後、直流電源３０からチャック電極１０ａにウェハＷの吸着時とは正負の極性が逆の直流電圧が印加され、ウェハＷの電荷が除電される。除電後、ウェハＷは、静電チャック１０から剥がされ、ゲートバルブ１７から処理容器２の外に搬出される。
［ボーイングの発生］
図２を参照して、エッチング時のボーイングの発生について説明する。図２（ａ）に一例を示す初期状態から、シリコン酸化膜５１を、シリコン酸化膜上のマスク５２のパターンにプラズマエッチング（メインエッチング）する。エッチング工程では、図２（ｂ）に示すように、エッチングにより生じる反応生成物５３が、シリコン酸化膜５１とマスク５２との界面の開口部５４の付近やマスク５２の上面及び側面に付着する。
そうすると、反応生成物５３が開口部５４を狭くしているために、プラズマ中の主にイオンが開口部５４から、シリコン酸化膜５１に対して垂直に入射されず、斜めに入射される。この結果、シリコン酸化膜５１に形成されるパターンの側壁が開口部５４よりもその奥側で広くなる逆テーパー（ｔａｐｅｒ）の形状になる。これにより、図２（ｃ）に示すように、マスク５２をアッシングした後のシリコン酸化膜５１のエッチングパターンはその側壁が外側に湾曲した部分を有する、いわゆるボーイング（Ｂｏｗｉｎｇ）５５が発生した状態となる。ボーイングの発生は、図２（ｄ）に示す後工程において、タングステン等の金属６０をシリコン酸化膜５１のエッチングパターンに埋め込むときに、隙間６０ａ（ボイド：ｖｏｉｄ）を生じさせる等の埋め込み不良が発生しやすい。埋め込み不良はデバイスの電気特性に悪影響を与えることがあるため、なくすことが要求される。
そこで、本実施形態に係るエッチング方法では、メインエッチング後であってアッシング前に、シリコン酸化膜５１の間口部５４の近傍に付着した反応生成物５３を除去する工程と、その後、シリコン酸化膜５１及びマスク５２の側壁をエッチングする工程とを行うことで、シリコン酸化膜の間口部の形状を垂直化し、ボーイングの発生を防止する。これにより、マスク５２をアッシングした後の後工程において、金属をシリコン酸化膜のエッチングパターンに埋め込むときの埋め込み不良を改善する。
［エッチング処理］
以下では、本実施形態に係るプラズマ処理装置１を用いて実行されるエッチング処理について、図３及び図４を用いて説明する。図３は、一実施形態に係るエッチング処理の一例を示すフローチャートである。図３に示すエッチング処理の制御は、ＲＡＭ１１５に記憶されたレシピに基づき、制御装置１００のＣＰＵ１０５によって行われる。
図４は、一実施形態に係るエッチング方法の一例を説明するための図である。エッチング対象膜の初期状態の一例を図４（ａ）に示す。本実施形態では、エッチング対象膜は、シリコン酸化膜（ＳｉＯ２）５１である。シリコン酸化膜５１上には、所定のパターンのマスクが設けられている。シリコン酸化膜５１及びマスク５２は、シリコン基板５０上に形成されている。
エッチング対象膜は、シリコン含有酸化膜であれば、シリコン酸化膜（ＳｉＯｘ）５１に限らない。エッチング対象膜の他の例としては、シリコン窒化膜（ＳｉＮｘ）であってもよいし、シリコン酸化膜とシリコン窒化膜との積層膜であってもよい。
マスク５２はカーボンであってもよいし、有機膜であってもよい。
図３のエッチング処理が開始されると、ＣＰＵ１０５は、フルオロカーボンガスを含む第１のガスのプラズマを生成し、シリコン酸化膜５１をエッチングする（ステップＳ１０：エッチング工程）。ステップＳ１０は、処理容器２内に供給される第１のガスから生成したプラズマにより、シリコン含有酸化膜をマスクのパターンにエッチングする第１の工程の一例である。
本エッチング工程は、シリコン酸化膜５１のメインエッチングの工程であり、ステップＳ１０のエッチング工程が実行されると、図４（ｂ）に示すように、シリコン酸化膜５１にホールや溝等のエッチングパターンが形成される。また、エッチング中、反応生成物５３が生成され、シリコン酸化膜５１の開口部５４付近、マスク５２の上面及び側面に付着する。反応生成物５３は、第１のガスに含まれるＣＦ系のポリマーや有機系のマスクの残渣物が混合されたものである。
図３に戻り、次に、ＣＰＵ１０５は、ステップＳ１０のエッチング工程の後、ステップＳ１２及びＳ１４において、反応生成物５３を除去する。具体的には、処理容器内の圧力を、１００ｍＴ（１３．３２Ｐａ）以下に制御する。また、ＣＰＵ１０５は、プラズマ生成用の高周波電力ＨＦ及びバイアス電圧発生用の高周波電力ＬＦをステージ３に印加する（ステップＳ１２）。次に、ＣＰＵ１０５は、Ｏ２ガスを含む第２のガスのプラズマを生成し、シリコン酸化膜５１の開口部５４及びマスク５２の側面に付着した反応生成物５３を除去する（ステップＳ１４：第１の除去工程）。ステップＳ１４は、処理容器内に供給される第２のガスから生成したプラズマにより、第１の工程においてシリコン含有酸化膜の開口部及びマスクに付着した反応生成物を除去する第２の工程の一例である。
第１の除去工程では、図４（ｂ）に示すエッチング工程にて生成された反応生成物５３を主に除去する。このとき、Ｏ２ガスのプラズマにより、反応生成物５３を除去しながら、マスク５２の側壁をエッチングする。これにより開口部５４が広がり、第２の除去工程において開口部５４及びその近傍のエッチングを促進することができる。
また、第１の除去工程では、プラズマ生成用の高周波電力ＨＦだけでなく、バイアス電圧発生用の高周波電力ＬＦを印加する。第４の工程であるアッシング工程ではバイアス電圧発生用の高周波電力ＬＦを印加せず、Ｏ２ラジカルにより主に化学的に反応生成物を除去するのに対して、第１の除去工程では、高周波電力ＬＦを印加することでイオンにより物理的に反応生成物を除去することができる。また、アッシング工程では、処理容器内の圧力は１００ｍＴより高いが、第１の除去工程では、処理容器内の圧力を１００ｍＴ以下にする。これにより、図４（ｃ）に示すように、シリコン酸化膜５１の開口部５４及びマスク５２の側面に付着した反応生成物５３が除去され、開口部５４が広くなるとともに、開口部５４付近の側面の形状を逆テーパーから垂直形状に改善することができる。
図３に戻り、次に、ＣＰＵ１０５は、フルオロカーボンガスを含む第３のガスのプラズマを生成し、シリコン酸化膜５１の開口部５４付近をエッチングする（ステップＳ１６：第２の除去工程）。ステップＳ１６は、第２の工程の後に、処理容器内に供給される第３のガスから生成したプラズマにより、シリコン含有酸化膜の開口部及び該開口部の近傍をエッチングする第３の工程の一例である。
第２の除去工程では、例えばＣＦ４ガス等の堆積性の少ないガスのプラズマを使用してエッチングを行う。これにより、図４（ｄ）の枠Ａ内のエッチングを含む、エッチングパターンの全体がエッチングされる。この結果、開口部５４を更に広げるとともに、開口部５４付近の側面を更に垂直形状に改善することができる。
図３に戻り、次に、ＣＰＵ１０５は、Ｏ２ガスを含む第４のガスのプラズマを生成し、マスク５２をアッシングする（ステップＳ１８：アッシング工程）。ステップＳ１６は、第３の工程の後に、処理容器内に供給される酸素ガスを含む第４のガスから生成したプラズマにより、マスクをアッシングする第４の工程の一例である。なお、アッシング工程では、処理容器内の圧力は、１００ｍＴよりも低く制御される。
本実施形態に係るエッチング処理では、第１の除去工程及び第２の除去工程により、図４（ｅ）に示すように、シリコン酸化膜５１のエッチング形状が改善され、開口部５４が広がり、かつ、開口部５４及びその近傍の側壁が概ね垂直になり、ボーイングが生じていない。
図３に戻り、次に、ＣＰＵ１０５は、シリコン酸化膜５１の開口部５４の内部にタングステン、銅、アルミニウム等の金属を埋め込み（ステップＳ２０：金属埋め込み工程）、本処理を終了する。ステップＳ２０は、第４の工程の後に、シリコン含有酸化膜に形成された開口部の内部に金属を埋め込む第５の工程の一例である。
本実施形態に係るエッチング方法では、エッチング工程（図４（ｂ））とアッシング工程（図４（ｅ））との間に、第１の除去工程（図４（ｃ））と第２の除去工程（図４（ｄ））とが実行される。第１の除去工程では、Ｏ２ガスを含むガスのプラズマにより開口部５４やマスク５２の側面に付着した反応生成物５３が除去される。これにより、エッチングパターンの開口部５４を広げ、かつ、開口部５４付近の側面の逆テーパーを垂直形状に改善できる。
さらに、第２の除去工程では、フルオロカーボンガスを含むガスのプラズマによりエッチングし、さらに開口部５４を広げ、開口部５４付近の側面をより垂直形状に改善できる。
これにより、図４(ｆ)に示す後工程において、シリコン酸化膜５１に形成されたエッチングパターンの内部を金属によって埋め込むときの埋め込み不良（ｖｏｉｄ）を防止することができ、これによって、電気特性に優れたデバイスを作成できる。
ステップＳ１６の第２の除去工程は省略することができる。つまり、第１の除去工程を実行後、アッシング工程を実行することでも開口部５４を広くし、開口部５４からシリコン酸化膜５１に形成された内部に金属を埋め込むときの埋め込み不良を防止することができる。ただし、第１の除去工程の後に第２の除去工程を実行する方が、開口部５４の開口を大きくし、かつ、開口部５４付近の側面の形状をより垂直形状に近づけることができるため好ましい。
第２の工程（第１の除去工程）において、処理容器２内の圧力を１００ｍＴ以下にし、第４の工程（アッシング工程）において、処理容器２内の圧力を１００ｍＴより高くする理由について述べる。第２の工程では、ウェハＷや処理容器２の内部に付着しているＣＦ系の反応生成物に含まれるフッ素がＯ２ラジカルにより活性化される。このため、第２の工程では、活性化されたフッ素がエッチング形状に悪影響を与えることなく、すばやく排気されるように処理容器２内の圧力を１００ｍＴ以下の低圧に制御することが好ましい。一方、第４の工程では、マスク５２の剥離後、ある程度オーバーエッチングを行う必要があり、その際、処理容器２内の圧力を１００ｍＴより高い圧力で処理した方が、シリコン酸化膜５１の上部形状が肩落ちしにくい。このため、第４の工程では、処理容器２内の圧力を１００ｍＴより高い高圧に制御することが好ましい。
［ガス種］
エッチング工程（第１の工程）で使用する第１のガスは、フルオロカーボンガスを含むガスに限らず、ハイドロフルオロカーボンガスを含むガスであってもよい。第１のガスとしては、例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＣＨＦ３ガス、ＣＨ２Ｆ２ガスが挙げられる。また、第１のガスは、フルオロカーボンガス及びハイドロフルオロカーボンガスの少なくともいずれかとＯ２ガスとＡｒガス等の不活性ガスとを含んだ混合ガスであってもよい。
第１の除去工程（第２の工程）で使用する第２のガスは、Ｏ２ガスの単一ガスである。
第２の除去工程（第３の工程）で使用する第３のガスは、フルオロカーボンガスを含むガスであればよく、例えば、フルオロカーボンガスの単一ガスであってもよいし、フルオロカーボンガスとＯ２ガスとＡｒガス等の不活性ガスとの混合ガスであってもよい。フルオロカーボンガスとしては、例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＣＨＦ３ガス、ＣＨ２Ｆ２ガスが挙げられる。
アッシング工程（第４の工程）で使用する第４のガスは、Ｏ２ガスの単一ガスである。
なお、エッチング工程（第１の工程）で使用する第１のガスのガス種は、エッチング時に堆積し易いガスを使用することが好ましく、フルオロカーボンガスのうち、例えばＣ４Ｆ６ガスやＣ４Ｆ８ガス等の堆積性の強いガスを使用することが好ましい。これに対して、第２の除去工程（第３の工程）で使用する第３のガスのガス種は、エッチング時に堆積し難いガスを使用することが好ましく、フルオロカーボンガスのうち、例えばＣＦ４ガスの堆積性の弱いガスを使用することが好ましい。
［効果］
最後に、本実施形態に係るエッチング処理の効果について、図５を参照しながら説明する。図５は、一実施形態に係るエッチング方法による形状を比較例と比較した結果の一例を示す。
左図は、（ａ）比較例であり、ＣＦ系のエッチング後に、Ｏ２ガスのプラズマによるオキサイドエッチングを行った。その結果の一例が、図５の左上のシリコン酸化膜５１及びマスク５２の状態である。その後、アッシングを行ってマスク５２を除去した結果の一例が、図５の左下のシリコン酸化膜５１の状態である。
中央図は、（ｂ）本実施形態の一例であり、メインエッチング（第１の工程に相当）後に、第１の除去工程（第２の工程）を行った。その結果の一例が、図５の中央上のシリコン酸化膜５１及びマスク５２の状態である。その後、アッシングを行ってマスク５２を除去した結果の一例が、図５の中央下のシリコン酸化膜５１の状態である。
右図は、（ｃ）本実施形態の他の例であり、メインエッチング（第１の工程に相当）後に、第１の除去工程（第２の工程）を行い、更に第２の除去工程（第３の工程）を行った。その結果の一例が、図５の右上のシリコン酸化膜５１及びマスク５２の状態である。その後、アッシングを行ってマスク５２を除去した結果の一例が、図５の右下のシリコン酸化膜５１の状態である。
図５の左下に示すように、アッシング後の界面ＣＤ（Critical Dimension）とＴｏｐＣＤとを測定した。界面ＣＤは、シリコン酸化膜５１の上面における開口部の幅を示す。ＴｏｐＣＤは、上面の高さから３５０ｎｍの深さのエッチングパターン幅を示す。
これによれば、（ａ）比較例では、界面ＣＤが「１３９．９ｎｍ」、ＴｏｐＣＤが「１５５．８ｎｍ」であり、その結果、ＴｏｐＣＤと界面ＣＤと差分は１５．９ｎｍになった。
これに対して、（ｂ）本実施形態の一例では、界面ＣＤが「１４３．９ｎｍ」、ＴｏｐＣＤが「１５６．８ｎｍ」であり、その結果、ＴｏｐＣＤと界面ＣＤと差分は１２．９ｎｍになった。
（ｃ）本実施形態の他の例では、界面ＣＤが「１４８．８ｎｍ」、ＴｏｐＣＤが「１５７．８ｎｍ」であり、その結果、ＴｏｐＣＤと界面ＣＤと差分は９．０ｎｍになった。
以上から、（ｂ）本実施形態の一例（エッチング工程＋第１の除去工程）に係るエッチング方法、及び（ｃ）本実施形態の他の例（エッチング工程＋第１の除去工程＋第２の除去工程）に係るエッチング方法のいずれの場合も、（ａ）比較例と比べてシリコン酸化膜５１の開口部５４が広がり、かつ、開口部５４付近の側面の垂直性が改善された。
具体的には、（ｂ）本実施形態のエッチング方法の一例では、ＴｏｐＣＤと界面ＣＤと差分が、（ａ）比較例の１５．９ｎｍから１２．９ｎｍと、「３．０ｎｍ」小さくなり、開口部５４付近の側面が、逆テーパー形状から垂直形状に改善された。
さらに、（ｃ）本実施形態のエッチング方法の他の例では、ＴｏｐＣＤと界面ＣＤと差分が、（ａ）比較例と比較して「６．９ｎｍ」小さくなり、（ｂ）本実施形態の一例と比較しても「３．９ｎｍ」小さくなった。これにより、開口部５４付近の側面の垂直性が更に改善された。
また、（ｂ）本実施形態の一例及び（ｃ）本実施形態の他の例のいずれの場合も、（ａ）比較例と比べてシリコン酸化膜５１の開口部５４が広がった。具体的には、界面ＣＤで示される開口部５４の開口幅が、（ａ）比較例の１３９．９ｎｍから（ｂ）本実施形態の一例の１４３．９ｎｍに広がり、さらに、（ｃ）本実施形態の他の例では、１４８．８ｎｍに広がった。
以上の測定結果から、本実施形態に係るエッチング方法の一例によれば、エッチング工程後であって、アッシング工程前に、第１の除去工程を行うことで、シリコン酸化膜５１の開口部５４が広がり、かつ、開口部５４付近の側面の垂直形状を改善することができることが証明された。このようにして、ドライエッチングによりシリコン含有酸化膜のエッチング形状を改善することで、アッシング工程（第５の工程）後の金属の埋め込み不良をなくし、良好な電気特性のデバイスを製造することができる。
更に、本実施形態に係るエッチング方法の他の例によれば、エッチング工程の後であってアッシング工程前において、第１の除去工程の実行後に第２の除去工程を行うことで、シリコン酸化膜５１の開口部５４の広がりと開口部５４付近の垂直性とを更に改善することができる。これにより、更にアッシング工程後の金属の埋め込み不良をなくし、良好な電気特性のデバイスを製造することができる。
以上、エッチング方法を上記実施形態により説明したが、本発明にかかるエッチング方法は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で組み合わせることができる。
本発明に係る基板処理装置は、Capacitively Coupled Plasma(CCP),Inductively Coupled Plasma(ICP),Radial Line Slot Antenna, Electron Cyclotron Resonance Plasma(ECR),Helicon Wave Plasma(HWP)のどのタイプでも適用可能である。
本明細書では、基板の一例として半導体ウェハＷを挙げて説明した。しかし、基板は、これに限らず、LCD(Liquid Crystal Display)、FPD(Flat Panel Display)に用いられる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であっても良い。
１ プラズマ処理装置
２ 処理容器（チャンバ）
３ ステージ
１０ 静電チャック
１０ａ チャック電極
１１ フォーカスリング
１２ 支持体
１２ａ 冷媒流路
１７ ゲートバルブ
２０ ガスシャワーヘッド
２１ シールドリング
２２ ガス導入口
２３ ガス供給源
２４ａ、２４ｂ ガス拡散室
２５ ガス供給孔
２６ 可変直流電源
３０ 直流電源
３１ スイッチ
３２ 第１高周波電源
３３ 第１整合器
３４ 第２高周波電源
３５ 第２整合器
３６ チラー
３７ 伝熱ガス供給源
３８ 排気装置
５１ シリコン酸化膜
５２ マスク
５３ 反応生成物
５４ 開口部
５５ ボーイング
６０ 金属
１００ 制御装置

Claims (8)

  1. 処理容器内に供給される第１のガスから生成したプラズマにより、シリコン含有酸化膜上のマスクのパターンに該シリコン含有酸化膜をエッチングする第１の工程と、
    前記処理容器内に供給される第２のガスから生成したプラズマにより、前記第１の工程において前記シリコン含有酸化膜の開口部及び前記マスクに付着した反応生成物を除去する第２の工程と、を有し、
    前記第２の工程は、プラズマ生成用の高周波電力及びバイアス電圧発生用の高周波電力を印加し、前記第２のガスからプラズマを生成する、
    エッチング方法。
  2. 前記第１のガスは、フルオロカーボンガス又はハイドロフルオロカーボンガスを含む、
    請求項１に記載のエッチング方法。
  3. 前記第２のガスは、酸素ガスである、
    請求項１又は２に記載のエッチング方法。
  4. 前記第２の工程において、前記処理容器内の圧力は、１００ｍＴ（１３．３２Ｐａ）以下に保持されている、
    請求項１〜３のいずれか一項に記載のエッチング方法。
  5. 前記第２の工程の後に、前記処理容器内に供給される第３のガスから生成したプラズマにより、前記シリコン含有酸化膜の開口部及び該開口部の近傍をエッチングする第３の工程を有する、
    請求項１〜４のいずれか一項に記載のエッチング方法。
  6. 前記第３のガスは、フルオロカーボンガスを含む、
    請求項５に記載のエッチング方法。
  7. 前記第３の工程の後に、前記処理容器内に供給される酸素ガスを含む第４のガスから生成したプラズマにより、前記シリコン含有酸化膜上のマスクをアッシングする第４の工程を有する、
    請求項５又は６に記載のエッチング方法。
  8. 前記第４の工程の後に、前記シリコン含有酸化膜に形成された前記開口部の内部に金属を埋め込む第５の工程を有する、
    請求項７に記載のエッチング方法。
JP2017121596A 2017-06-21 2017-06-21 エッチング方法 Active JP6840041B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017121596A JP6840041B2 (ja) 2017-06-21 2017-06-21 エッチング方法
KR1020180068496A KR102557053B1 (ko) 2017-06-21 2018-06-15 에칭 방법
US16/010,794 US10651077B2 (en) 2017-06-21 2018-06-18 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017121596A JP6840041B2 (ja) 2017-06-21 2017-06-21 エッチング方法

Publications (2)

Publication Number Publication Date
JP2019009189A true JP2019009189A (ja) 2019-01-17
JP6840041B2 JP6840041B2 (ja) 2021-03-10

Family

ID=64693433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017121596A Active JP6840041B2 (ja) 2017-06-21 2017-06-21 エッチング方法

Country Status (3)

Country Link
US (1) US10651077B2 (ja)
JP (1) JP6840041B2 (ja)
KR (1) KR102557053B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220155010A (ko) 2021-05-14 2022-11-22 김지혜 대변활동를 도와주는 접이식 자동 보조 발판
KR20220155008A (ko) 2021-05-14 2022-11-22 김지혜 대변활동를 도와주는 접이식 보조 발판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261713A (ja) * 1997-03-19 1998-09-29 Sony Corp 半導体装置の製造方法
JP2005229052A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 半導体装置の製造方法
JP2005294348A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2010518605A (ja) * 2007-02-05 2010-05-27 ラム リサーチ コーポレーション 超高アスペクト比の誘電体パルスエッチング
JP2012204367A (ja) * 2011-03-23 2012-10-22 Tokyo Electron Ltd 基板処理方法及び記憶媒体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8422209D0 (en) * 1984-09-03 1984-10-10 Crosfield Electronics Ltd Image retouching
US20050061445A1 (en) * 1999-05-06 2005-03-24 Tokyo Electron Limited Plasma processing apparatus
JP2001257261A (ja) 2000-03-09 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6673721B1 (en) * 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
JP3921364B2 (ja) * 2001-08-21 2007-05-30 松下電器産業株式会社 半導体装置の製造方法
US6831018B2 (en) * 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JP4390616B2 (ja) * 2004-04-27 2009-12-24 Ｎｅｃエレクトロニクス株式会社 洗浄液及び半導体装置の製造方法
US8080473B2 (en) * 2007-08-29 2011-12-20 Tokyo Electron Limited Method for metallizing a pattern in a dielectric film
WO2010016350A1 (ja) * 2008-08-05 2010-02-11 三菱瓦斯化学株式会社 残渣剥離液組成物およびそれを用いた半導体素子の洗浄方法
US9530666B2 (en) * 2012-09-18 2016-12-27 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP6373150B2 (ja) * 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261713A (ja) * 1997-03-19 1998-09-29 Sony Corp 半導体装置の製造方法
JP2005229052A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 半導体装置の製造方法
JP2005294348A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2010518605A (ja) * 2007-02-05 2010-05-27 ラム リサーチ コーポレーション 超高アスペクト比の誘電体パルスエッチング
JP2012204367A (ja) * 2011-03-23 2012-10-22 Tokyo Electron Ltd 基板処理方法及び記憶媒体

Also Published As

Publication number Publication date
KR102557053B1 (ko) 2023-07-18
US20180374743A1 (en) 2018-12-27
US10651077B2 (en) 2020-05-12
KR20180138528A (ko) 2018-12-31
JP6840041B2 (ja) 2021-03-10

Similar Documents

Publication Publication Date Title
TWI706460B (zh) 電漿蝕刻方法
JP6604911B2 (ja) エッチング処理方法
KR100891754B1 (ko) 기판 처리실의 세정 방법, 기억 매체 및 기판 처리실
US10600654B2 (en) Etching process method
KR101720670B1 (ko) 기판 처리 장치 및 그 클리닝 방법 및 프로그램을 기록한 기록매체
TWI703414B (zh) 蝕刻方法
JP2007258426A (ja) プラズマエッチング方法
JP2011108782A (ja) 基板処理方法，基板処理装置，プログラムを記録した記録媒体
US10867777B2 (en) Plasma processing method and plasma processing apparatus
US20210050222A1 (en) Plasma etching method
JP2007080982A (ja) エッチング方法、エッチング装置及び半導体装置の製造方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP2017098323A (ja) プラズマエッチング方法
KR102557053B1 (ko) 에칭 방법
JP2007220939A (ja) 処理方法およびプラズマエッチング方法
US11380545B2 (en) Processing method and substrate processing apparatus
US11594399B2 (en) Cleaning method and plasma processing apparatus
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP4684924B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
US11798793B2 (en) Substrate processing method, component processing method, and substrate processing apparatus
JP4800077B2 (ja) プラズマエッチング方法
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
TW202145311A (zh) 處理方法及基板處理裝置
JP2023018631A (ja) エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210216

R150 Certificate of patent or registration of utility model

Ref document number: 6840041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250