KR20180138528A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20180138528A
KR20180138528A KR1020180068496A KR20180068496A KR20180138528A KR 20180138528 A KR20180138528 A KR 20180138528A KR 1020180068496 A KR1020180068496 A KR 1020180068496A KR 20180068496 A KR20180068496 A KR 20180068496A KR 20180138528 A KR20180138528 A KR 20180138528A
Authority
KR
South Korea
Prior art keywords
gas
oxide film
etching
plasma
silicon
Prior art date
Application number
KR1020180068496A
Other languages
English (en)
Other versions
KR102557053B1 (ko
Inventor
히데키 미즈노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180138528A publication Critical patent/KR20180138528A/ko
Application granted granted Critical
Publication of KR102557053B1 publication Critical patent/KR102557053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(과제) 드라이 에칭에 의해, 실리콘 함유 산화막의 에칭 형상을 개선하는 것을 목적으로 한다.
(해결 수단) 처리 용기 내에 공급되는 제 1 가스로부터 생성한 플라즈마에 의해, 실리콘 함유 산화막 상의 마스크의 패턴으로 상기 실리콘 함유 산화막을 에칭하는 제 1 공정과, 상기 처리 용기 내에 공급되는 제 2 가스로부터 생성한 플라즈마에 의해, 상기 제 1 공정에서 상기 실리콘 함유 산화막의 개구부 및 상기 마스크에 부착한 반응 생성물을 제거하는 제 2 공정을 갖고, 상기 제 2 공정은 플라즈마 생성용의 고주파 전력 및 바이어스 전압 발생용의 고주파 전력을 인가해서, 상기 제 2 가스로부터 플라즈마를 생성하는 에칭 방법이 제공된다.

Description

에칭 방법{ETCHING METHOD}
본 발명은 에칭 방법에 관한 것이다.
실리콘 산화막을, 실리콘 산화막 상의 마스크의 패턴으로 플라즈마 에칭할 때, 실리콘 산화막의 개구부나 마스크의 표면 등에 반응 생성물이 부착한다. 그러면, 에칭 후에 마스크를 애싱한 후의 실리콘 산화막의 에칭 형상이 수직으로 되지 않고, 실리콘 산화막에 형성된 패턴의 측벽이 개구부보다 그 안쪽에서 넓어지는 역 테이퍼로 되기 쉽다.
이러한 에칭 형상에서는, 후속 공정에 있어서, 실리콘 산화막의 에칭 패턴으로 금속을 매립할 때 간극(보이드 : void)을 발생시키는 등의 매립 불량이 발생하기 쉽다. 매립 불량은 디바이스의 전기 특성에 악영향을 주는 경우가 있기 때문에, 없애는 것이 요구된다.
그래서, 특허문헌 1에서는, 주로 플루오로 카본 가스로부터 생성한 플라즈마에 의해 산화막을 에칭하고, 컨택트 홀을 형성한 후, 산소 가스를 이용해서 생성한 플라즈마에 의해 포토레지스트의 마스크를 애싱한 후의 기판을 수증기 중에 노출한다. 이것에 의해, 발생하는 불산에 의해 컨택트 홀의 측벽을 습식 에칭함으로써, 개구부의 반응 생성물을 제거하는 것이 행해지고 있다.
일본 공개 특허 공보 제2001-257261호
그렇지만, 특허문헌 1에서는, 실리콘 산화막 상의 마스크를 산소 가스의 플라즈마에 의해 애싱한 후에, 컨택트 홀의 측벽을 불산에 의해 습식 에칭하기 때문에, 실리콘 산화막의 에칭 형상의 개선이 불충분하다.
상기 과제에 대해서, 일 측면에서는, 본 발명은 드라이 에칭에 의해 실리콘 함유 산화막의 에칭 형상을 개선하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 일 형태에 따르면, 처리 용기 내에 공급되는 제 1 가스로부터 생성한 플라즈마에 의해, 실리콘 함유 산화막 상의 마스크의 패턴으로 상기 실리콘 함유 산화막을 에칭하는 제 1 공정과, 상기 처리 용기 내에 공급되는 제 2 가스로부터 생성한 플라즈마에 의해, 상기 제 1 공정에서 상기 실리콘 함유 산화막의 개구부 및 상기 마스크에 부착한 반응 생성물을 제거하는 제 2 공정을 갖고, 상기 제 2 공정은 플라즈마 생성용의 고주파 전력 및 바이어스 전압 발생용의 고주파 전력을 인가하고, 상기 제 2 가스로부터 플라즈마를 생성하는 에칭 방법이 제공된다.
일 측면에 따르면, 드라이 에칭에 의해 실리콘 함유 산화막의 에칭 형상을 개선할 수 있다.
도 1은 일실시 형태에 따른 플라즈마 처리 장치의 일례를 나타내는 도면.
도 2는 비교예의 에칭 방법의 일례를 설명하기 위한 도면.
도 3은 일실시 형태에 따른 에칭 처리의 일례를 나타내는 흐름도.
도 4는 일실시 형태에 따른 에칭 방법의 일례를 설명하기 위한 도면.
도 5는 일실시 형태에 따른 에칭 방법에 따르는 형상을 비교예와 비교한 결과의 일례를 나타내는 도면.
이하, 본 발명을 실시하기 위한 형태에 대해 도면을 참조해서 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 부여함으로써 중복의 설명을 생략한다.
[플라즈마 처리 장치의 전체 구성]
우선, 플라즈마 처리 장치(1)의 일례에 대해, 도 1을 참조하면서 설명한다. 본 실시 형태에 따른 플라즈마 처리 장치(1)는 용량 결합형의 평행 평판 플라즈마 처리 장치로서, 대략 원통형의 처리 용기(챔버)(2)를 가지고 있다. 처리 용기(2)의 내면에는, 알루마이트 처리(양극 산화 처리)가 실시되어 있다. 처리 용기(2)의 내부는, 플라즈마에 의해 에칭 처리나 성막 처리 등의 플라즈마 처리가 행해지는 처리실로 되어 있다.
스테이지(3)는 기판의 일례인 반도체 웨이퍼(이하, 「웨이퍼」라고 한다.)를 탑재한다. 스테이지(3)는 예를 들어 알루미늄(Al)이나 티탄(Ti), 탄화 규소(SiC) 등으로 형성되어 있다. 스테이지(3)는 하부 전극으로서도 기능한다.
스테이지(3)의 상측에는, 웨이퍼(W)를 정전 흡착하기 위한 정전 척(ESC)(10)이 마련되어 있다. 정전 척(10)은 절연체(10b)의 사이에 척 전극(10a)을 끼운 구조로 되어 있다. 척 전극(10a)에는 직류 전원(30)이 접속되어 있다. 스위치(31)의 개폐에 의해 직류 전원(30)으로부터 척 전극(10a)에 직류 전압이 인가되면, 쿨롱력에 의해 웨이퍼(W)가 정전 척(10)에 흡착된다.
정전 척(10)의 외주측에는, 웨이퍼(W)의 외연부를 둘러싸도록 링 형상의 포커스 링(11)이 탑재된다. 포커스 링(11)은 예를 들면, 실리콘으로 형성되고, 처리 용기(2)에 있어서 플라즈마를 웨이퍼(W)의 표면을 향해 수렴시키고, 플라즈마 처리의 효율을 향상시키도록 기능한다.
스테이지(3)의 하측은 지지체(12)로 이루어져 있고, 이것에 의해, 스테이지(3)는 처리 용기(2)의 저부에 유지된다. 지지체(12)의 내부에는, 냉매 유로(12a)가 형성되어 있다. 칠러(36)로부터 출력된 예를 들면 냉각수나 브라인 등의 냉각 매체(이하, 「냉매」라고도 한다.)는 냉매 입구 배관(12b), 냉매 유로(12a), 냉매 출구 배관(12c)으로 흘러 순환한다. 이와 같이 해서 순환하는 냉매에 의해, 금속으로 구성되는 스테이지(3)는 열이 배출되고, 냉각된다.
전열 가스 공급원(37)은 헬륨 가스(He) 등의 전열 가스를 전열 가스 공급 라인(16)을 지나 정전 척(10)의 표면과 웨이퍼(W)의 이면의 사이에 공급한다. 이러한 구성에 의해, 정전 척(10)은 냉매 유로(12a)로 순환시키는 냉매와 웨이퍼(W)의 이면에 공급하는 전열 가스에 의해 온도 제어된다. 이 결과, 웨이퍼(W)를 소정의 온도로 제어할 수 있다.
스테이지(3)에는, 제 1 주파수의 플라즈마 생성용의 고주파 전력(HF)을 공급하는 제 1 고주파 전원(32)이 제 1 정합기(33)를 통해서 접속되어 있다. 또, 스테이지(3)에는, 제 2 주파수의 바이어스 전압 발생용의 고주파 전력(LF)을 공급하는 제 2 고주파 전원(34)이 제 2 정합기(35)를 통해서 접속되어 있다. 제 1 주파수는 예를 들면 40 MHz이어도 좋다. 또, 제 2 주파수는 제 1 주파수보다 낮고, 예를 들면 13.56 MHz이어도 좋다. 본 실시 형태에서는, 고주파 전력(HF)은 스테이지(3)에 인가되지만, 가스 샤워 헤드(20)에 인가되어도 좋다.
제 1 정합기(33)는 제 1 고주파 전원(32)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제 2 정합기(35)는 제 2 고주파 전원(34)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제 1 정합기(33)는 처리 용기(2) 내에 플라즈마가 생성되어 있을 때에 제 1 고주파 전원(32)의 내부 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다. 제 2 정합기(35)는 처리 용기(2) 내에 플라즈마가 생성되어 있을 때에 제 2 고주파 전원(34)의 내부 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다.
가스 샤워 헤드(20)는 그 외연부를 피복하는 실드 링(21)을 거쳐서 처리 용기(2)의 천정부의 개구를 폐쇄하도록 부착되어 있다. 가스 샤워 헤드(20)에는, 가변 직류 전원(26)이 접속되고, 가변 직류 전원(26)으로부터 부(-)의 직류 전압(DC)이 출력된다. 가스 샤워 헤드(20)는 실리콘에 의해 형성되어 있어도 좋다. 가스 샤워 헤드(20)는 스테이지(3)(하부 전극)에 대향하는 대향 전극(상부 전극)으로서도 기능한다.
가스 샤워 헤드(20)에는, 가스를 도입하는 가스 도입구(22)가 형성되어 있다. 가스 샤워 헤드(20)의 내부에는 가스 도입구(22)로부터 분기한 센터측의 확산실(24a) 및 에지측의 확산실(24b)이 마련되어 있다. 가스 공급원(23)으로부터 출력된 가스는 가스 도입구(22)를 거쳐서 확산실(24a, 24b)에 공급되고, 확산실(24a, 24b)에서 확산되어 복수의 가스 공급 구멍(25)으로부터 스테이지(3)를 향해 도입된다.
처리 용기(2)의 저면에는 배기구(18)가 형성되어 있고, 배기구(18)에 접속된 배기 장치(38)에 의해 처리 용기(2) 내가 배기된다. 이것에 의해, 처리 용기(2) 내를 소정의 진공도로 유지할 수 있다. 처리 용기(2)의 측벽에는 게이트 밸브(17)가 마련되어 있다. 게이트 밸브(17)는 웨이퍼(W)를 처리 용기(2)에 반입하거나 처리 용기(2)로부터 웨이퍼(W)를 반출할 때에 개폐된다.
플라즈마 처리 장치(1)에는, 장치 전체의 동작을 제어하는 제어 장치(100)가 마련되어 있다. 제어 장치(100)는 CPU(Central Processing Unit)(105), ROM(Read Only Memory)(110) 및 RAM(Random Access Memory)(115)를 갖고 있다. CPU(105)는 RAM(115) 등의 기억 영역에 저장된 레시피에 따라, 에칭 등의 소망의 플라즈마 처리를 실행한다. 레시피에는 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력이나 전압, 각종 가스 유량, 처리 용기 내 온도(상부 전극 온도, 처리 용기의 측벽 온도, 웨이퍼(W) 온도, 정전 척 온도 등), 칠러(36)로부터 출력되는 냉매의 온도 등이 설정되어 있다. 또한, 이러한 프로그램이나 처리 조건을 나타내는 레시피는 하드 디스크나 반도체 메모리에 기억되어도 좋다. 또, 레시피는 CD-ROM, DVD 등의 가반성의 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태에서 소정 위치에 세트되어, 판독되도록 해도 좋다.
에칭이나 성막 등의 플라즈마 처리가 실행될 때에는, 게이트 밸브(17)의 개폐가 제어되고, 웨이퍼(W)가 처리 용기(2)에 반입되어, 스테이지(3)에 탑재된다. 직류 전원(30)으로부터 척 전극(10a)에 정(+) 또는 부(-)의 극성의 직류 전압이 인가되면, 웨이퍼(W)가 정전 척(10)에 흡착되어 유지된다.
가스 공급원(23)으로부터 처리 용기(2) 내에 소망의 가스가 공급된다. 제 1 고주파 전원(32)으로부터 스테이지(3)에 고주파 전력(HF)이 인가되고, 제 2 고주파 전원(34)으로부터 스테이지(3)에 고주파 전력(LF)이 인가된다. 가변 직류 전원(26)으로부터 부(-)의 직류 전압이 가스 샤워 헤드(20)에 인가된다. 이것에 의해, 웨이퍼(W)의 상방에서 가스가 해리되어 플라즈마가 생성되고, 플라즈마의 작용에 의해 웨이퍼(W)에 플라즈마 처리가 실시된다.
플라즈마 처리 후, 직류 전원(30)으로부터 척 전극(10a)에 웨이퍼(W)의 흡착시와는 정부의 극성이 반대인 직류 전압이 인가되어, 웨이퍼(W)의 전하가 제전(除電)된다. 제전 후, 웨이퍼(W)는 정전 척(10)으로부터 떨어지고, 게이트 밸브(17)로부터 처리 용기(2)의 외부로 반출된다.
[보잉의 발생]
도 2를 참조해서, 에칭시의 보잉의 발생에 대해 설명한다. 도 2(a)에 일례를 나타내는 초기 상태로부터, 실리콘 산화막(51)을, 실리콘 산화막 상의 마스크(52)의 패턴으로 플라즈마 에칭(메인 에칭)한다. 에칭 공정에서는, 도 2(b)에 나타내는 바와 같이, 에칭에 의해 생기는 반응 생성물(53)이 실리콘 산화막(51)과 마스크(52)의 계면의 개구부(54)의 부근이나 마스크(52)의 상면 및 측면에 부착한다.
그러면, 반응 생성물(53)이 개구부(54)를 좁게 하기 때문에, 플라즈마 중의 주로 이온이 개구부(54)로부터 실리콘 산화막(51)에 대해서 수직으로 입사되지 않고, 비스듬하게 입사된다. 이 결과, 실리콘 산화막(51)에 형성되는 패턴의 측벽이 개구부(54)보다 그 안쪽에서 넓어지는 역 테이퍼(taper)의 형상으로 된다. 이것에 의해, 도 2(c)에 나타내는 바와 같이, 마스크(52)를 애싱한 후의 실리콘 산화막(51)의 에칭 패턴은 그 측벽이 외측으로 만곡한 부분을 갖는 이른바 보잉(55)이 발생한 상태로 된다. 보잉의 발생은, 도 2(d)에 나타내는 후속 공정에서, 텅스텐 등의 금속(60)을 실리콘 산화막(51)의 에칭 패턴으로 매립할 때, 간극(60a)(보이드 : void)을 발생시키게 하는 등의 매립 불량이 발생하기 쉽다. 매립 불량은 디바이스의 전기 특성에 악영향을 주는 경우가 있기 때문에, 없애는 것이 요구된다.
그래서, 본 실시 형태에 따른 에칭 방법에서는, 메인 에칭 이후 또한 애싱 전에, 실리콘 산화막(51)의 개구부(54)의 근방에 부착한 반응 생성물(53)을 제거하는 공정과, 그 후, 실리콘 산화막(51) 및 마스크(52)의 측벽을 에칭하는 공정을 행함으로써, 실리콘 산화막의 개구부의 형상을 수직화하여, 보잉의 발생을 방지한다. 이것에 의해, 마스크(52)를 애싱한 후의 후속 공정에서, 금속을 실리콘 산화막의 에칭 패턴으로 매립할 때의 매립 불량을 개선한다.
[에칭 처리]
이하에서는, 본 실시 형태에 따른 플라즈마 처리 장치(1)를 이용해서 실행되는 에칭 처리에 대해, 도 3 및 도 4를 이용해서 설명한다. 도 3은 일실시 형태에 따른 에칭 처리의 일례를 나타내는 흐름도이다. 도 3에 나타내는 에칭 처리의 제어는, RAM(115)에 기억된 레시피에 근거해서, 제어 장치(100)의 CPU(105)에 의해 행해진다.
도 4는 일실시 형태에 따른 에칭 방법의 일례를 설명하기 위한 도면이다. 에칭 대상막의 초기 상태의 일례를 도 4(a)에 나타낸다. 본 실시 형태에서는, 에칭 대상막은 실리콘 산화막(SiO2)(51)이다. 실리콘 산화막(51) 상에는, 소정 패턴의 마스크가 마련되어 있다. 실리콘 산화막(51) 및 마스크(52)는 실리콘 기판(50) 상에 형성되어 있다.
에칭 대상막은 실리콘 함유 산화막이면, 실리콘 산화막(SiOx)(51)에 한정되지 않는다. 에칭 대상막의 다른 예로서는, 실리콘 질화막(SiNx)이어도 좋고, 실리콘 산화막과 실리콘 질화막의 적층막이어도 좋다. 마스크(52)는 카본이어도 좋고, 유기막이어도 좋다.
도 3의 에칭 처리가 개시되면, CPU(105)는 플루오로 카본 가스를 포함하는 제 1 가스의 플라즈마를 생성하고 실리콘 산화막(51)을 에칭한다(스텝 S10 : 에칭 공정). 스텝 S10는 처리 용기(2) 내에 공급되는 제 1 가스로부터 생성한 플라즈마에 의해, 실리콘 함유 산화막을 마스크의 패턴으로 에칭하는 제 1 공정의 일례이다.
본 에칭 공정은 실리콘 산화막(51)의 메인 에칭의 공정이며, 스텝 S10의 에칭 공정이 실행되면, 도 4(b)에 나타내는 바와 같이, 실리콘 산화막(51)에 홀이나 홈 등의 에칭 패턴이 형성된다. 또, 에칭중, 반응 생성물(53)이 생성되고, 실리콘 산화막(51)의 개구부(54) 부근, 마스크(52)의 상면 및 측면에 부착한다. 반응 생성물(53)은 제 1 가스에 포함되는 CF계의 폴리머나 유기계의 마스크의 잔류물이 혼합된 것이다.
도 3으로 돌아와서, 다음으로, CPU(105)는 스텝 S10의 에칭 공정 이후, 스텝 S12 및 S14에서, 반응 생성물(53)을 제거한다. 구체적으로는, 처리 용기 내의 압력을 100 mT(13.32 Pa) 이하로 제어한다. 또, CPU(105)는 플라즈마 생성용의 고주파 전력(HF) 및 바이어스 전압 발생용의 고주파 전력(LF)을 스테이지(3)에 인가한다(스텝 S12). 다음으로, CPU(105)는 O2 가스를 포함하는 제 2 가스의 플라즈마를 생성하고, 실리콘 산화막(51)의 개구부(54) 및 마스크(52)의 측면에 부착한 반응 생성물(53)을 제거한다(스텝 S14 : 제 1 제거 공정). 스텝 S14는 처리 용기 내에 공급되는 제 2 가스로부터 생성한 플라즈마에 의해, 제 1 공정에서 실리콘 함유 산화막의 개구부 및 마스크에 부착한 반응 생성물을 제거하는 제 2 공정의 일례이다.
제 1 제거 공정에서는, 도 4(b)에 나타내는 에칭 공정에서 생성된 반응 생성물(53)을 주로 제거한다. 이때, O2 가스의 플라즈마에 의해, 반응 생성물(53)을 제거하면서, 마스크(52)의 측벽을 에칭한다. 이것에 의해 개구부(54)가 넓어지고, 제 2 제거 공정에 있어서 개구부(54) 및 그 근방의 에칭을 촉진할 수 있다.
또, 제 1 제거 공정에서는, 플라즈마 생성용의 고주파 전력(HF)뿐만 아니라, 바이어스 전압 발생용의 고주파 전력(LF)을 인가한다. 제 4 공정인 애싱 공정에서는 바이어스 전압 발생용의 고주파 전력(LF)을 인가하지 않고, O2 래디컬에 의해 주로 화학적으로 반응 생성물을 제거하는 것에 대해, 제 1 제거 공정에서는, 고주파 전력(LF)을 인가함으로써 이온에 의해 물리적으로 반응 생성물을 제거할 수 있다. 또, 애싱 공정에서는, 처리 용기 내의 압력은 100 mT보다 높지만, 제 1 제거 공정에서는, 처리 용기 내의 압력을 100 mT 이하로 한다. 이것에 의해, 도 4(c)에 나타내는 바와 같이, 실리콘 산화막(51)의 개구부(54) 및 마스크(52)의 측면에 부착한 반응 생성물(53)이 제거되어 개구부(54)가 넓어짐과 아울러, 개구부(54) 부근의 측면의 형상을 역 테이퍼로부터 수직 형상으로 개선할 수 있다.
도 3으로 돌아와서, 다음으로, CPU(105)는 플루오로 카본 가스를 포함하는 제 3 가스의 플라즈마를 생성하고, 실리콘 산화막(51)의 개구부(54) 부근을 에칭한다(스텝 S16 : 제 2 제거 공정). 스텝 S16는 제 2 공정 이후에, 처리 용기 내에 공급되는 제 3 가스로부터 생성한 플라즈마에 의해, 실리콘 함유 산화막의 개구부 및 상기 개구부의 근방을 에칭하는 제 3 공정의 일례이다.
제 2 제거 공정에서는, 예를 들면 CF4 가스 등의 퇴적성이 적은 가스의 플라즈마를 사용해서 에칭을 행한다. 이것에 의해, 도 4(d)의 테두리 A 내의 에칭을 포함한, 에칭 패턴의 전체가 에칭된다. 이 결과, 개구부(54)를 더 넓힘과 아울러, 개구부(54) 부근의 측면을 더 수직 형상으로 개선할 수 있다.
도 3으로 돌아와서, 다음으로, CPU(105)는 O2 가스를 포함하는 제 4 가스의 플라즈마를 생성하고, 마스크(52)를 애싱한다(스텝 S18 : 애싱 공정). 스텝 S16는 제 3 공정 이후에, 처리 용기 내에 공급되는 산소 가스를 포함하는 제 4 가스로부터 생성한 플라즈마에 의해 마스크를 애싱하는 제 4 공정의 일례이다. 또한, 애싱 공정에서는, 처리 용기 내의 압력은 100 mT보다 높게 제어된다.
본 실시 형태에 따른 에칭 처리에서는, 제 1 제거 공정 및 제 2 제거 공정에 의해, 도 4(e)에 나타내는 바와 같이, 실리콘 산화막(51)의 에칭 형상이 개선되고, 개구부(54)가 넓어지고, 또한, 개구부(54) 및 그 근방의 측벽이 대체로 수직으로 되어, 보잉이 생기지 않았다.
도 3으로 돌아와서, 다음으로, CPU(105)는 실리콘 산화막(51)의 개구부(54)의 내부에 텅스텐, 구리, 알루미늄 등의 금속을 매립하고(스텝 S20 : 금속 매립 공정), 본 처리를 종료한다. 스텝 S20는 제 4 공정 이후에, 실리콘 함유 산화막에 형성된 개구부의 내부에 금속을 매립하는 제 5 공정의 일례이다.
본 실시 형태에 따른 에칭 방법에서는, 에칭 공정(도 4(b))과 애싱 공정(도 4(e))의 사이에, 제 1 제거 공정(도 4(c))과 제 2 제거 공정(도 4(d))이 실행된다. 제 1 제거 공정에서는, O2 가스를 포함하는 가스의 플라즈마에 의해 개구부(54)나 마스크(52)의 측면에 부착한 반응 생성물(53)이 제거된다. 이것에 의해, 에칭 패턴의 개구부(54)를 넓게 하고, 개구부(54) 부근의 측면의 역 테이퍼를 수직 형상으로 개선할 수 있다.
또한, 제 2 제거 공정에서는, 플루오로 카본 가스를 포함하는 가스의 플라즈마에 의해 에칭하고, 또한 개구부(54)를 넓게 하고 개구부(54) 부근의 측면을 보다 수직 형상으로 개선할 수 있다.
이것에 의해, 도 4(f)에 나타내는 후속 공정에서, 실리콘 산화막(51)에 형성된 에칭 패턴의 내부를 금속에 의해 매립할 때의 매립 불량(void)을 방지할 수 있고, 이것에 의해, 전기 특성이 우수한 디바이스를 작성할 수 있다.
스텝 S16의 제 2 제거 공정은 생략할 수 있다. 즉, 제 1 제거 공정을 실행한 후, 애싱 공정을 실행하는 것으로도 개구부(54)를 넓게 하고, 개구부(54)로부터 실리콘 산화막(51)에 형성된 내부에 금속을 매립할 때의 매립 불량을 방지할 수 있다. 다만, 제 1 제거 공정 이후에 제 2 제거 공정을 실행하는 쪽이 개구부(54)의 개구를 크게 하고, 또한, 개구부(54) 부근의 측면의 형상을 보다 수직 형상에 가깝게 할 수 있기 때문에 바람직하다.
제 2 공정(제 1 제거 공정)에서, 처리 용기(2) 내의 압력을 100 mT 이하로 하고, 제 4 공정(애싱 공정)에서, 처리 용기(2) 내의 압력을 100 mT보다 높게 하는 이유에 대해 설명한다. 제 2 공정에서는, 웨이퍼(W)나 처리 용기(2)의 내부에 부착하고 있는 CF계의 반응 생성물에 포함되는 불소가 O2 래디컬에 의해 활성화된다. 이 때문에, 제 2 공정에서는, 활성화된 불소가 에칭 형상에 악영향을 주지 않고, 신속하게 배기되도록 처리 용기(2) 내의 압력을 100 mT 이하의 저압으로 제어하는 것이 바람직하다. 한편, 제 4 공정에서는, 마스크(52)의 박리 후에, 어느 정도 오버 에칭을 행할 필요가 있고, 그때, 처리 용기(2) 내의 압력을 100 mT보다 높은 압력으로 처리하는 것이, 실리콘 산화막(51)의 상부 형상에 있어 어깨 내려 앉음이 발생되기 어렵다. 이 때문에, 제 4 공정에서는, 처리 용기(2) 내의 압력을 100 mT보다 높은 고압으로 제어하는 것이 바람직하다.
[가스종]
에칭 공정(제 1 공정)에서 사용하는 제 1 가스는 플루오로 카본 가스를 포함하는 가스에 한정되지 않고, 하이드로 플루오로 카본 가스를 포함하는 가스이어도 좋다. 제 1 가스로서는, 예를 들면, C4F6 가스, C4F8 가스, CF4 가스, CHF3 가스, CH2F2 가스를 들 수 있다. 또, 제 1 가스는 플루오로 카본 가스 및 하이드로 플루오로 카본 가스 중 적어도 어느 하나와 O2 가스와 Ar 가스 등의 불활성 가스를 포함하는 혼합 가스이어도 좋다.
제 1 제거 공정(제 2 공정)에서 사용하는 제 2 가스는 O2 가스의 단일 가스이다.
제 2 제거 공정(제 3 공정)에서 사용하는 제 3 가스는 플루오로 카본 가스를 포함하는 가스이면 좋고, 예를 들면, 플루오로 카본 가스의 단일 가스이어도 좋고, 플루오로 카본 가스와 O2 가스와 Ar 가스 등의 불활성 가스와의 혼합 가스이어도 좋다. 플루오로 카본 가스로서는, 예를 들면, C4F6 가스, C4F8 가스, CF4 가스, CHF3 가스, CH2F2 가스를 들 수 있다.
애싱 공정(제 4 공정)에서 사용하는 제 4 가스는 O2 가스의 단일 가스이다.
또한, 에칭 공정(제 1 공정)에서 사용하는 제 1 가스의 가스종은 에칭시에 퇴적하기 쉬운 가스를 사용하는 것이 바람직하고, 플루오로 카본 가스 중, 예를 들면 C4F6 가스나 C4F8 가스 등의 퇴적성이 강한 가스를 사용하는 것이 바람직하다. 이것에 대해서, 제 2 제거 공정(제 3 공정)에서 사용하는 제 3 가스의 가스종은 에칭시에 퇴적하기 어려운 가스를 사용하는 것이 바람직하고, 플루오로 카본 가스 중, 예를 들면 CF4 가스의 퇴적성이 약한 가스를 사용하는 것이 바람직하다.
[효과]
마지막으로, 본 실시 형태에 따른 에칭 처리의 효과에 대해, 도 5를 참조하면서 설명한다. 도 5는 일실시 형태에 따른 에칭 방법에 의한 형상을 비교예와 비교한 결과의 일례를 나타낸다.
좌측 도면은 (a) 비교예이며, CF계의 에칭 후에, O2 가스의 플라즈마에 의한 옥사이드 에칭을 행했다. 그 결과의 일례가 도 5의 좌상의 실리콘 산화막(51) 및 마스크(52)의 상태이다. 그 후, 애싱을 행해서 마스크(52)를 제거한 결과의 일례가 도 5의 좌하의 실리콘 산화막(51)의 상태이다.
중앙 도면은 (b) 본 실시 형태의 일례이며, 메인 에칭(제 1 공정에 상당) 이후에, 제 1 제거 공정(제 2 공정)을 행했다. 그 결과의 일례가, 도 5의 중앙 위의 실리콘 산화막(51) 및 마스크(52)의 상태이다. 그 후, 애싱을 행해서 마스크(52)를 제거한 결과의 일례가 도 5의 중앙 아래의 실리콘 산화막(51)의 상태이다.
우측 도면은 (c) 본 실시 형태의 다른 예이며, 메인 에칭(제 1 공정에 상당) 이후에, 제 1 제거 공정(제 2 공정)을 행하고, 또한 제 2 제거 공정(제 3 공정)을 행했다. 그 결과의 일례가 도 5의 우상의 실리콘 산화막(51) 및 마스크(52)의 상태이다. 그 후, 애싱을 행하여 마스크(52)를 제거한 결과의 일례가 도 5의 우하의 실리콘 산화막(51)의 상태이다.
도 5의 좌하에 나타내는 바와 같이, 애싱 후의 계면 CD(Critical Dimension)와 Top CD를 측정했다. 계면 CD는 실리콘 산화막(51)의 상면에 있어서의 개구부의 폭을 나타낸다. Top CD는 상면의 높이로부터 350 nm의 깊이의 에칭 패턴 폭을 나타낸다.
이것에 의하면, (a) 비교예에서는, 계면 CD가 「139.9 nm」, Top CD가 「155.8 nm」이며, 그 결과, Top CD와 계면 CD의 차분은 15.9 nm로 되었다.
이것에 대해서, (b) 본 실시 형태의 일례에서는, 계면 CD가 「143.9 nm」, Top CD가 「156.8 nm」이며, 그 결과, Top CD와 계면 CD의 차분은 12.9 nm로 되었다.
(c) 본 실시 형태의 다른 예에서는, 계면 CD가 「148.8 nm」, Top CD가 「157.8 nm」이며, 그 결과, Top CD와 계면 CD의 차분은 9.0 nm로 되었다.
이상으로부터, (b) 본 실시 형태의 일례(에칭 공정＋제 1 제거 공정)에 따른 에칭 방법 및 (c) 본 실시 형태의 다른 예(에칭 공정＋제 1 제거 공정＋제 2 제거 공정)에 따른 에칭 방법의 어느 경우도, (a) 비교예와 비교해서 실리콘 산화막(51)의 개구부(54)가 넓게 되고, 또한, 개구부(54) 부근의 측면의 수직성이 개선되었다.
구체적으로는, (b) 본 실시 형태의 에칭 방법의 일례에서는, Top CD와 계면 CD의 차분이 (a) 비교예의 15.9 nm로부터 12.9 nm로 「3.0 nm」 작아지고, 개구부(54) 부근의 측면이 역 테이퍼 형상으로부터 수직 형상으로 개선되었다.
또한, (c) 본 실시 형태의 에칭 방법의 다른 예에서는, Top CD와 계면 CD의 차분이 (a) 비교예와 비교해서 「6.9 nm」 작아지고, (b) 본 실시 형태의 일례와 비교해서도 「3.9 nm」 작아졌다. 이것에 의해, 개구부(54) 부근의 측면의 수직성이 더 개선되었다.
또, (b) 본 실시 형태의 일례 및 (c) 본 실시 형태의 다른 예의 어느 경우도, (a) 비교예와 비교해서 실리콘 산화막(51)의 개구부(54)가 넓게 되었다. 구체적으로는, 계면 CD로 나타내는 개구부(54)의 개구 폭이 (a) 비교예의 139.9 nm로부터 (b) 본 실시 형태의 일례의 143.9 nm로 넓게 되고, 또한 (c) 본 실시 형태의 다른 예에서는 148.8 nm로 넓게 되었다.
이상의 측정 결과로부터, 본 실시 형태에 따른 에칭 방법의 일례에 의하면, 에칭 공정 이후 또한 애싱 공정 전에, 제 1 제거 공정을 행함으로써, 실리콘 산화막(51)의 개구부(54)가 넓게 되고, 또한, 개구부(54) 부근의 측면의 수직 형상을 개선할 수 있음이 증명되었다. 이와 같이 해서, 드라이 에칭에 의해 실리콘 함유 산화막의 에칭 형상을 개선함으로써, 애싱 공정(제 5 공정) 후의 금속의 매립 불량을 없애고, 양호한 전기 특성의 디바이스를 제조할 수 있다.
또한, 본 실시 형태에 따른 에칭 방법의 다른 예에 의하면, 에칭 공정 이후 또한 애싱 공정 전에 있어, 제 1 제거 공정의 실행 후에 제 2 제거 공정을 행함으로써, 실리콘 산화막(51)의 개구부(54)의 확대와 개구부(54) 부근의 수직성을 더 개선할 수 있다. 이것에 의해, 추가로 애싱 공정 후의 금속의 매립 불량을 없애고, 양호한 전기 특성의 디바이스를 제조할 수 있다.
이상, 에칭 방법을 상기 실시 형태에 의해 설명했지만, 본 발명에 따른 에칭 방법은 상기 실시 형태로 한정되는 것이 아니고, 본 발명의 범위 내에서 여러 변형 및 개량이 가능하다. 상기 복수의 실시 형태에 기재된 사항은 모순되지 않는 범위에서 조합할 수 있다.
본 발명에 따른 기판 처리 장치는 Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna, Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP) 등의 타입에도 적용 가능하다.
본 명세서에서는, 기판의 일례로서 반도체 웨이퍼(W)를 들어 설명했다. 그러나, 기판은 이것에 한정되지 않고, LCD(Liquid Crystal Display), FPD(Flat Panel Display)에 이용되는 각종 기판이나, 포토마스크, CD 기판, 프린트 기판 등이어도 좋다.
1 : 플라즈마 처리 장치 2 : 처리 용기(챔버)
3 : 스테이지 10 : 정전 척
10a : 척 전극 11 : 포커스 링
12 : 지지체 12a : 냉매 유로
17 : 게이트 밸브 20 : 가스 샤워 헤드
21 : 실드 링 22 : 가스 도입구
23 : 가스 공급원 24a, 24b : 가스 확산실
25 : 가스 공급 구멍 26 : 가변 직류 전원
30 : 직류 전원 31 : 스위치
32 : 제 1 고주파 전원 33 : 제 1 정합기
34 : 제 2 고주파 전원 35 : 제 2 정합기
36 : 칠러 37 : 전열 가스 공급원
38 : 배기 장치 51 : 실리콘 산화막
52 : 마스크 53 : 반응 생성물
54 : 개구부 55 : 보잉
60 : 금속 100 : 제어 장치

Claims (8)

  1. 처리 용기 내에 공급되는 제 1 가스로부터 생성한 플라즈마에 의해, 실리콘 함유 산화막 상의 마스크의 패턴으로 상기 실리콘 함유 산화막을 에칭하는 제 1 공정과,
    상기 처리 용기 내에 공급되는 제 2 가스로부터 생성한 플라즈마에 의해, 상기 제 1 공정에서 상기 실리콘 함유 산화막의 개구부 및 상기 마스크에 부착한 반응 생성물을 제거하는 제 2 공정
    을 갖고,
    상기 제 2 공정은 플라즈마 생성용의 고주파 전력 및 바이어스 전압 발생용의 고주파 전력을 인가해서, 상기 제 2 가스로부터 플라즈마를 생성하는
    에칭 방법.
  2. 제 1 항에 있어서,
    상기 제 1 가스는 플루오로 카본 가스 또는 하이드로 플루오로 카본 가스를 포함하는 에칭 방법.
  3. 제 2 항에 있어서,
    상기 제 2 가스는 산소 가스인 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 공정에 있어서, 상기 처리 용기 내의 압력은 100 mT(13.32 Pa) 이하로 유지되어 있는 에칭 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 공정 이후에, 상기 처리 용기 내에 공급되는 제 3 가스로부터 생성한 플라즈마에 의해, 상기 실리콘 함유 산화막의 개구부 및 상기 개구부의 근방을 에칭하는 제 3 공정을 갖는 에칭 방법.
  6. 제 5 항에 있어서,
    상기 제 3 가스는 플루오로 카본 가스를 포함하는 에칭 방법.
  7. 제 6 항에 있어서,
    상기 제 3 공정 이후에, 상기 처리 용기 내에 공급되는 산소 가스를 포함하는 제 4 가스로부터 생성한 플라즈마에 의해, 상기 실리콘 함유 산화막 상의 마스크를 애싱하는 제 4 공정을 갖는 에칭 방법.
  8. 제 7 항에 있어서,
    상기 제 4 공정 이후에, 상기 실리콘 함유 산화막에 형성된 상기 개구부의 내부에 금속을 매립하는 제 5 공정을 갖는 에칭 방법.
KR1020180068496A 2017-06-21 2018-06-15 에칭 방법 KR102557053B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017121596A JP6840041B2 (ja) 2017-06-21 2017-06-21 エッチング方法
JPJP-P-2017-121596 2017-06-21

Publications (2)

Publication Number Publication Date
KR20180138528A true KR20180138528A (ko) 2018-12-31
KR102557053B1 KR102557053B1 (ko) 2023-07-18

Family

ID=64693433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180068496A KR102557053B1 (ko) 2017-06-21 2018-06-15 에칭 방법

Country Status (3)

Country Link
US (1) US10651077B2 (ko)
JP (1) JP6840041B2 (ko)
KR (1) KR102557053B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220155008A (ko) 2021-05-14 2022-11-22 김지혜 대변활동를 도와주는 접이식 보조 발판
KR20220155010A (ko) 2021-05-14 2022-11-22 김지혜 대변활동를 도와주는 접이식 자동 보조 발판

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177092A (ja) * 1984-09-03 1986-04-19 クロスフィールド　エレクトロニクス　リミティド カラー印刷用データを修正するために色合いを選択する方法および装置
JP2001257261A (ja) 2000-03-09 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003059911A (ja) * 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005229052A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 半導体装置の製造方法
JP2005294348A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20090125076A (ko) * 2007-02-05 2009-12-03 램 리써치 코포레이션 펄스화된 초고 애스펙트비 유전체 식각
JP2012204367A (ja) * 2011-03-23 2012-10-22 Tokyo Electron Ltd 基板処理方法及び記憶媒体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261713A (ja) * 1997-03-19 1998-09-29 Sony Corp 半導体装置の製造方法
US20050061445A1 (en) * 1999-05-06 2005-03-24 Tokyo Electron Limited Plasma processing apparatus
US6673721B1 (en) * 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US6831018B2 (en) * 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JP4390616B2 (ja) * 2004-04-27 2009-12-24 Ｎｅｃエレクトロニクス株式会社 洗浄液及び半導体装置の製造方法
US8080473B2 (en) * 2007-08-29 2011-12-20 Tokyo Electron Limited Method for metallizing a pattern in a dielectric film
KR20110063632A (ko) * 2008-08-05 2011-06-13 미츠비시 가스 가가쿠 가부시키가이샤 잔사 박리액 조성물 및 그것을 이용한 반도체 소자의 세정 방법
JP6141855B2 (ja) * 2012-09-18 2017-06-07 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6373150B2 (ja) * 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177092A (ja) * 1984-09-03 1986-04-19 クロスフィールド　エレクトロニクス　リミティド カラー印刷用データを修正するために色合いを選択する方法および装置
JP2001257261A (ja) 2000-03-09 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003059911A (ja) * 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005229052A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 半導体装置の製造方法
JP2005294348A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20090125076A (ko) * 2007-02-05 2009-12-03 램 리써치 코포레이션 펄스화된 초고 애스펙트비 유전체 식각
JP2012204367A (ja) * 2011-03-23 2012-10-22 Tokyo Electron Ltd 基板処理方法及び記憶媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220155008A (ko) 2021-05-14 2022-11-22 김지혜 대변활동를 도와주는 접이식 보조 발판
KR20220155010A (ko) 2021-05-14 2022-11-22 김지혜 대변활동를 도와주는 접이식 자동 보조 발판

Also Published As

Publication number Publication date
JP2019009189A (ja) 2019-01-17
KR102557053B1 (ko) 2023-07-18
US20180374743A1 (en) 2018-12-27
JP6840041B2 (ja) 2021-03-10
US10651077B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
US10692729B2 (en) Etching process method
US8518830B2 (en) Plasma etching method and storage medium
TWI401741B (zh) Plasma etching method
US9324569B2 (en) Plasma etching method and plasma etching apparatus
KR100891754B1 (ko) 기판 처리실의 세정 방법, 기억 매체 및 기판 처리실
US10600654B2 (en) Etching process method
JP4653603B2 (ja) プラズマエッチング方法
US20060021704A1 (en) Method and apparatus for etching Si
US20210050222A1 (en) Plasma etching method
US7902078B2 (en) Processing method and plasma etching method
JP2017098323A (ja) プラズマエッチング方法
KR20100004891A (ko) 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체
KR20150043978A (ko) 플라즈마 처리 방법
KR102557053B1 (ko) 에칭 방법
KR20200062031A (ko) 에칭 방법 및 기판 처리 장치
US11380545B2 (en) Processing method and substrate processing apparatus
KR20160110153A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
US20240006168A1 (en) Substrate processing method, component processing method, and substrate processing apparatus
JP2020065013A (ja) 終点検出方法および終点検出装置
US10811275B2 (en) Plasma etching method and plasma etching apparatus
JP4800077B2 (ja) プラズマエッチング方法
KR101813321B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
JP2015106587A (ja) 静電チャックのコーティング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant