KR20160110153A - 플라즈마 에칭 방법 및 플라즈마 에칭 장치 - Google Patents

플라즈마 에칭 방법 및 플라즈마 에칭 장치 Download PDF

Info

Publication number
KR20160110153A
KR20160110153A KR1020160027505A KR20160027505A KR20160110153A KR 20160110153 A KR20160110153 A KR 20160110153A KR 1020160027505 A KR1020160027505 A KR 1020160027505A KR 20160027505 A KR20160027505 A KR 20160027505A KR 20160110153 A KR20160110153 A KR 20160110153A
Authority
KR
South Korea
Prior art keywords
gas
photoresist
plasma
etching
selection ratio
Prior art date
Application number
KR1020160027505A
Other languages
English (en)
Other versions
KR102424479B1 (ko
Inventor
슌이치 미카미
šœ이치 미카미
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160110153A publication Critical patent/KR20160110153A/ko
Application granted granted Critical
Publication of KR102424479B1 publication Critical patent/KR102424479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

(과제) CD 로딩을 억제한다.
(해결 수단) 플라즈마 에칭 방법은, 1개의 실시 형태에 있어서, 포토레지스트를 마스크로 하여 플라즈마에 의해 하층막을 에칭하는 플라즈마 에칭 방법으로서, 제 1 공정과 제 2 공정을 포함한다. 제 1 공정은, 노광 및 현상에 의해 소정의 패턴으로 가공된 포토레지스트에 잔류한 찌꺼기를 제거하는 공정을 실시하지 않고, 가공 후의 포토레지스트 및 찌꺼기를 마스크로 하여 하층막에 대한 포토레지스트의 선택비가 제 1 선택비로 되는 제 1 처리 조건에서, 플라즈마에 의해 하층막을 에칭하는 공정이다. 제 2 공정은, 하층막의 에칭의 도중에, 제 1 처리 조건으로부터, 하층막에 대한 포토레지스트의 선택비가 제 1 선택비보다 낮은 제 2 선택비로 되는 제 2 처리 조건으로 전환하고, 포토레지스트를 마스크로 하여 플라즈마에 의해 하층막을 더 에칭하는 공정이다.

Description

플라즈마 에칭 방법 및 플라즈마 에칭 장치{PLASMA ETCHING METHOD AND PLASMA ETCHING APPARATUS}
본 발명은 플라즈마 에칭 방법 및 플라즈마 에칭 장치에 관한 것이다.
반도체 장치의 제조 공정에서는, 피처리 기판인 반도체 웨이퍼 상에 포토레지스트가 마련되고, 포토레지스트가 소정 패턴의 포토마스크를 이용하여 노광 및 현상됨으로써, 포토마스크의 패턴에 따른 형상으로 가공된다. 그리고, 가공된 포토레지스트를 마스크로 하여, 반도체 웨이퍼가 플라즈마 등을 이용하여 에칭됨으로써, 반도체 웨이퍼 상에는, 다양한 형상의 홈이나 구멍이 형성된다. 포토마스크의 패턴에 따라서는, 반도체 웨이퍼 상에, 홈이나 구멍의 패턴의 밀도가 높은 영역(이하, 고밀도 영역이라고 부른다)과, 홈이나 구멍의 밀도가 낮은 영역(이하, 저밀도 영역이라고 부른다)이 생기는 경우가 있다.
반도체 웨이퍼 상에 고밀도 영역과 저밀도 영역이 존재하는 경우, 고밀도 영역에 형성된 홈이나 구멍의 치수와, 저밀도 영역에 형성된 홈이나 구멍의 치수가 상이한 CD(Critical Dimension) 로딩이 발생하는 경우가 있다. 예를 들면, 불소를 포함하지 않는 할로겐 핵 종을 포함하는 에칭 가스와, 불소 핵 종과 탄소 핵 종을 포함하는 첨가 가스를 포함하는 처리 가스를 이용하여 생성된 플라즈마를 이용하여 피처리막을 에칭함으로써, CD 로딩의 발생을 억제하는 기술이 알려져 있다(예를 들면, 하기 특허문헌 1 참조.)
일본 특표 제 2003－506866호 공보
그러나, 반도체 웨이퍼 상에 형성되는 패턴에 고밀도 영역과 저밀도 영역이 존재하는 경우, 그러한 패턴을 반도체 웨이퍼 상에 형성하기 위해서 이용되는 포토레지스트에도, 고밀도 영역과 저밀도 영역이 존재하게 된다. 포토레지스트에서는, 저밀도 영역에 형성된 홈이나 구멍을 규정하는 마스크의 치수가, 저밀도 영역에 형성된 홈이나 구멍을 규정하는 마스크의 치수보다 넓어지는 경향이 있다. 고밀도 영역과 저밀도 영역에서, 포토레지스트에 형성된 홈이나 구멍을 규정하는 마스크의 치수가 상이하면, 그 포토레지스트를 마스크로 하여 에칭된 하층의 막에 있어서도, 고밀도 영역과 저밀도 영역에서, 형성된 홈이나 구멍의 치수가 상이하게 된다.
본 발명의 1 측면에 따른 플라즈마 에칭 방법은, 포토레지스트를 마스크로 하여, 플라즈마에 의해 하층막을 에칭하는 플라즈마 에칭 방법으로서, 노광 및 현상에 의해 소정의 패턴으로 가공된 상기 포토레지스트에 잔류한 찌꺼기(scum)를 제거하는 공정을 실시하지 않고, 가공 후의 상기 포토레지스트 및 상기 찌꺼기를 마스크로 하여, 상기 하층막에 대한 상기 포토레지스트의 선택비가 제 1 선택비로 되는 제 1 처리 조건에서, 플라즈마에 의해 상기 하층막을 에칭하는 제 1 공정과, 상기 하층막의 에칭의 도중에, 상기 제 1 처리 조건으로부터, 상기 하층막에 대한 상기 포토레지스트의 선택비가 상기 제 1 선택비보다 낮은 제 2 선택비로 되는 제 2 처리 조건으로 전환하고, 상기 포토레지스트를 마스크로 하여, 플라즈마에 의해 상기 하층막을 더 에칭하는 제 2 공정을 포함한다.
본 발명의 여러 측면 및 실시 형태에 따르면, CD 로딩을 억제할 수 있는 플라즈마 에칭 방법 및 플라즈마 에칭 장치가 실현된다.
도 1은 플라즈마 에칭 장치의 일례를 나타내는 종단면도이다.
도 2는 반도체 웨이퍼의 일례를 나타내는 모식도이다.
도 3은 현상 후에 있어서의 저밀도 영역의 PR의 일례를 나타내는 단면도이다.
도 4는 현상 후에 있어서의 저밀도 영역의 PR의 일례를 나타내는 표면도이다.
도 5는 현상 후에 있어서의 고밀도 영역의 PR의 일례를 나타내는 단면도이다.
도 6은 현상 후에 있어서의 고밀도 영역의 PR의 일례를 나타내는 표면도이다.
도 7은 실시예와 비교예에 있어서, 플라즈마 에칭의 개략의 일례를 설명하는 도면이다.
도 8은 저밀도 영역과 고밀도 영역에서 행해지는, 실시예에 있어서의 플라즈마 에칭 처리의 일례를 설명하는 도면이다.
도 9는 제 1 처리 가스를 변경한 경우의 CD 로딩의 측정 결과의 일례를 나타내는 도면이다.
도 10은 선택비와 CD 로딩의 관계의 일례를 나타내는 도면이다.
도 11은 플라즈마 에칭의 처리 순서의 일례를 나타내는 흐름도이다.
개시하는 플라즈마 에칭 방법은, 1개의 실시 형태에 있어서, 포토레지스트를 마스크로 하여, 플라즈마에 의해 하층막을 에칭하는 플라즈마 에칭 방법으로서, 제 1 공정과 제 2 공정을 포함한다. 제 1 공정은, 노광 및 현상에 의해 소정의 패턴으로 가공된 포토레지스트에 잔류한 찌꺼기를 제거하는 공정을 실시하지 않고, 가공 후의 포토레지스트 및 찌꺼기를 마스크로 하여, 하층막에 대한 포토레지스트의 선택비가 제 1 선택비로 되는 제 1 처리 조건에서, 플라즈마에 의해 하층막을 에칭하는 공정이다. 제 2 공정은, 하층막의 에칭의 도중에, 제 1 처리 조건으로부터, 하층막에 대한 포토레지스트의 선택비가 제 1 선택비보다 낮은 제 2 선택비로 되는 제 2 처리 조건으로 전환되고, 포토레지스트를 마스크로 하여 플라즈마에 의해 하층막을 더 에칭하는 공정이다.
또, 개시하는 플라즈마 에칭 방법의 일 실시 형태에 있어서, 제 1 선택비는 2.5 ~ 4의 범위내의 값이어도 좋고, 제 2 선택비는 0.5 ~ 1의 범위내의 값이어도 좋다.
또, 개시하는 플라즈마 에칭 방법의 일 실시 형태에 있어서, 제 1 처리 조건에서는, 플루오르 카본 가스와 하이드로 카본 가스의 혼합 가스, 플루오르 카본 가스와 수소 가스의 혼합 가스, 하이드로 플루오르 카본 가스와 질소 가스의 혼합 가스, 또는, 하이드로 플루오르 카본 가스와 3염화 붕소 가스의 혼합 가스 중 어느 하나가 이용되어도 좋다.
또, 개시하는 플라즈마 에칭 방법의 일 실시 형태에 있어서, 제 2 처리 조건에서는, 플루오르 카본 가스와 하이드로 플루오르 카본 가스의 혼합 가스가 이용되어도 좋다.
또, 개시하는 플라즈마 에칭 방법은, 일 실시 형태에 있어서, 제 2 공정 이후에, 하층막의 에칭의 도중에, 제 2 처리 조건으로부터 제 1 처리 조건으로 전환하고, 포토레지스트를 마스크로 하여, 플라즈마에 의해 하층막을 더 에칭하는 제 3 공정을 포함해도 좋다.
또, 개시하는 플라즈마 에칭 방법의 일 실시 형태에 있어서, 하층막에는, 반사 방지막과 유기막이 포함되어 있어도 좋고, 제 1 공정 및 제 2 공정에서는, 포토레지스트를 마스크로 하여, 플라즈마에 의해 반사 방지막이 에칭되어도 좋다.
또, 개시하는 플라즈마 에칭 방법의 일 실시 형태에 있어서, 제 1 공정에서는, 반사 방지막의 두께의 20% 내지 30%가 에칭되어도 좋다.
또, 개시하는 플라즈마 에칭 장치는, 일 실시 형태에 있어서, 포토레지스트를 마스크로 하여, 플라즈마에 의해 하층막을 에칭하기 위한 처리 챔버와, 처리 챔버 내를 감압하는 감압부와, 처리 챔버 내에 처리 가스를 공급하는 가스 공급부와 제어부를 구비한다. 제어부는 제 1 공정과 제 2 공정을 실행한다. 제 1 공정은, 노광 및 현상에 의해 소정의 패턴으로 가공된 포토레지스트에 잔류한 찌꺼기를 제거하는 공정을 실시하지 않고, 가공 후의 포토레지스트 및 찌꺼기를 마스크로 하여, 하층막에 대한 포토레지스트의 선택비가 제 1 선택비로 되는 제 1 처리 조건에서, 플라즈마에 의해 하층막을 에칭하는 공정이다. 제 2 공정은, 하층막의 에칭의 도중에, 제 1 처리 조건으로부터, 하층막에 대한 포토레지스트의 선택비가 제 1 선택비보다 낮은 제 2 선택비로 되는 제 2 처리 조건으로 전환하고, 포토레지스트를 마스크로 하여, 플라즈마에 의해 하층막을 더 에칭하는 공정이다.
이하에, 개시하는 플라즈마 에칭 방법 및 플라즈마 에칭 장치의 실시 형태에 대해서, 도면에 근거하여 상세하게 설명한다. 또, 본 실시 형태에 의해 개시되는 발명이 한정되는 것은 아니다. 또, 각 실시 형태는, 처리 내용을 모순시키지 않는 범위에서 적절히 조합하는 것이 가능하다.
실시예
(플라즈마 에칭 장치(100)의 구조)
도 1은 실시예에 따른 플라즈마 에칭 장치(100)의 일례를 나타내는 종단면도이다. 도 1에 나타내는 플라즈마 에칭 장치(100)는 기밀하게 구성되고, 전기적으로 접지 전위로 된 처리 챔버(1)를 가지고 있다. 처리 챔버(1)는, 알루미늄 등에 의해 원통형으로 형성되고, 표면이 예를 들면 양극 산화 피막으로 덮여 있다. 처리 챔버(1) 내에는, 피처리체인 반도체 웨이퍼 W를 수평으로 지지하는 탑재대(2)가 마련되어 있다.
탑재대(2)는, 예를 들면 알루미늄 등의 도전성의 금속으로 형성된 기재(2a)를 가진다. 기재(2a)는 하부 전극으로서 기능한다. 탑재대(2)는 도체의 지지대(4)에 지지되어 있다. 지지대(4)와 처리 챔버(1)의 사이에는, 절연판(3)이 마련되어 있고, 지지대(4)와 처리 챔버(1)는 전기적으로 절연되어 있다. 또, 탑재대(2)의 위쪽의 외주(外周)에는, 예를 들면 단결정 실리콘 등으로 형성된 포커스 링(5)이 마련되어 있다. 또, 탑재대(2) 및 지지대(4)의 주위에는, 탑재대(2) 및 지지대(4)를 둘러싸도록, 예를 들면 석영 등으로 이루어진 원통형의 내벽 부재(3a)가 마련되어 있다.
탑재대(2)의 위쪽에는, 탑재대(2)와 평행하게 대향하도록, 환언하면, 탑재대(2)에 지지된 반도체 웨이퍼 W와 대향하도록, 샤워 헤드(16)가 마련되어 있다. 샤워 헤드(16)는 상부 전극으로서 기능한다. 샤워 헤드(16)와 탑재대(2)는 한 쌍의 전극(상부 전극과 하부 전극)으로서 기능한다. 샤워 헤드(16)에는, 정합기(11a)를 통해서 고주파 전원(10a)이 접속되어 있다. 또, 탑재대(2)의 기재(2a)에는, 정합기(11b)를 통해서 고주파 전원(10b)이 접속되어 있다. 고주파 전원(10a)은, 소정 주파수(예를 들면 60MHz)의 고주파 전력을, 정합기(11a)를 통해서 샤워 헤드(16)에 공급한다. 고주파 전원(10b)은, 고주파 전원(10a)에 의해서 공급되는 고주파 전력의 주파수보다 낮은 소정 주파수(예를 들면, 13MHz)의 고주파 전력을, 정합기(11b)를 통해서 탑재대(2)의 기재(2a)에 공급한다. 고주파 전원(10a)은, 주로, 처리 챔버(1) 내에 플라즈마를 발생시키기 위해서 이용되고, 고주파 전원(10b)은, 주로, 탑재대(2) 상에 탑재된 반도체 웨이퍼 W에 이온을 인입(바이어스)하기 위해 이용된다.
탑재대(2)의 표면에는, 반도체 웨이퍼 W를 정전 흡착하는 정전 척(6)이 마련되어 있다. 정전 척(6)은, 절연체(6b)의 사이에 전극(6a)을 개재시켜 구성된다. 전극(6a)에는 직류 전원(12)이 접속되어 있다. 직류 전원(12)으로부터 전극(6a)에 인가된 직류 전압에 의해서, 전극(6a)의 표면에 쿨롱 힘이 발생하고, 쿨롱 힘에 의해서 반도체 웨이퍼 W가 전극(6a) 상에 흡착 유지된다.
탑재대(2)의 내부에는, 냉매 유로(2b)가 형성되어 있고, 냉매 유로(2b)에는, 냉매 입구 배관(2c)과 냉매 출구 배관(2d)이 접속되어 있다. 냉매 유로(2b) 내에 갈덴(Galden) 등의 냉매를 순환시킴으로써, 지지대(4) 및 탑재대(2)를 소정의 온도로 제어할 수 있다. 또, 반도체 웨이퍼 W의 이면 측에 헬륨 가스 등의 냉열 전달용 가스(백사이드 가스)를 공급하기 위한 백사이드 가스 공급 배관(30)이, 탑재대(2) 등을 관통하도록 마련되어 있다. 백사이드 가스 공급 배관(30)은, 도시하지 않는 백사이드 가스 공급원에 접속되어 있다. 이들 구성에 의해서, 탑재대(2)의 표면에 정전 척(6)에 의해서 흡착 유지된 반도체 웨이퍼 W를, 소정의 온도로 제어할 수 있다.
상기 샤워 헤드(16)는, 처리 챔버(1)의 천정 부분에 마련되어 있다. 샤워 헤드(16)는, 본체부(16a)와 전극판으로서 기능하는 상부 천정판(16b)을 구비하고 있고, 절연 부재(45)를 사이에 두고 처리 챔버(1)의 상부에 지지되어 있다. 본체부(16a)는, 표면에 예를 들면 양극 산화 처리가 실시된 알루미늄 등의 도전성 재료에 의해 형성된다. 본체부(16a)의 하부에는, 상부 천정판(16b)이 착탈 가능하게 장착되어 있다. 상부 천정판(16b)은, 예를 들면 실리콘 등의 실리콘 함유 물질로 형성된다.
본체부(16a)의 내부에는, 가스 확산실이 마련되어 있다. 가스 확산실은, 중앙부에 마련된 가스 확산실(16c)과, 가스 확산실(16c)을 둘러싸도록 가스 확산실(16c)의 주위에 마련된 가스 확산실(16d)로 2 분할되어 있다. 가스 확산실이 중앙부와 주연부로 분할되어 있는 것에 의해, 처리 가스의 공급 상태를 중앙부와 주연부로 독립적으로 변경할 수 있다. 본체부(16a)의 바닥부에는, 가스 확산실(16c 및 16d)의 하부에 위치하도록, 다수의 가스 통류 구멍(16e)이 형성되어 있다.
또, 상부 천정판(16b)에는, 해당 상부 천정판(16b)을 두께 방향으로 관통하도록 형성된 가스 도입 구멍(16f)이, 상기 가스 통류 구멍(16e)와 상하 방향에서 겹치도록 마련되어 있다. 이러한 구성에 의해, 가스 확산실(16c 및 16d)에 공급된 처리 가스는, 가스 통류 구멍(16e) 및 가스 도입 구멍(16f)을 통해서 처리 챔버(1) 내에 샤워 형상으로 분산되어 공급된다. 또, 본체부(16a) 등에는, 냉매를 순환시키기 위한 도시하지 않는 배관이 마련되어 있고, 플라즈마 에칭의 처리중에 샤워 헤드(16)를 소망의 온도로 제어할 수 있다.
상기 본체부(16a)에는, 가스 확산실(16c 및 16d)에 처리 가스를 도입하기 위한 2개의 가스 도입구(16g 및 16h)가 형성되어 있다. 가스 도입구(16g)에는 가스 공급 배관(15a)의 일단이 접속되어 있고, 가스 도입구(16h)에는 가스 공급 배관(15b)의 일단이 접속되어 있다. 또, 가스 공급 배관(15a)의 타단 및 가스 공급 배관(15b)의 타단에는, 에칭용의 처리 가스를 공급하는 처리 가스 공급원(15)이 접속되어 있다. 처리 가스 공급원(15)은 가스 공급부의 일례이다. 가스 공급 배관(15a)에는, 매스플로우 컨트롤러(MFC)(15c) 및 개폐 밸브 V1가 마련되어 있다. 또, 가스 공급 배관(15b)에는, 매스플로우 컨트롤러(MFC)(15d) 및 개폐 밸브 V2가 마련되어 있다.
플라즈마 에칭을 위한 처리 가스는, 처리 가스 공급원(15)으로부터 가스 공급 배관(15a 및 15b)을 통해서 가스 확산실(16c 및 16d)에 각각 공급되고, 가스 확산실(16c 및 16d)로부터, 가스 통류 구멍(16e) 및 가스 도입 구멍(16f)을 통해서 처리 챔버(1) 내에 샤워 형상으로 분산되어 공급된다.
상기 상부 전극으로서의 샤워 헤드(16)에는, 로우 패스 필터(LPF)(51)를 통해서 가변 직류 전원(52)이 전기적으로 접속되어 있다. 가변 직류 전원(52)은, 스위치(53)에 의해 급전의 온·오프가 제어 가능하도록 되어 있다. 가변 직류 전원(52)의 전류·전압 및 스위치(53)의 온·오프는, 후술하는 제어부(60)에 의해서 제어된다. 또, 후술하는 바와 같이, 고주파 전원(10a)으로부터의 고주파가 샤워 헤드(16)에 인가되고, 고주파 전원(10b)으로부터의 고주파가 탑재대(2)에 인가되어 처리 챔버(1) 내의 처리 공간에 플라즈마가 발생할 때, 필요에 따라서 제어부(60)에 의해 스위치(53)가 온으로 되고, 상부 전극으로서의 샤워 헤드(16)에 소정의 직류 전압이 인가된다.
처리 챔버(1)의 측벽으로부터 샤워 헤드(16)의 높이의 위치보다 위쪽으로 연장하도록 원통형의 접지 도체(1a)가 마련되어 있다. 접지 도체(1a)는, 처리 챔버(1)를 통해서 접지되어 있다.
처리 챔버(1)의 바닥부에는, 배기구(71)가 형성되어 있고, 배기구(71)에는, 배기관(72)을 통해서 배기 장치(73)가 접속되어 있다. 배기 장치(73)는 진공 펌프를 가지고 있고, 이 진공 펌프를 작동시킴으로써 처리 챔버(1) 내를 소정의 진공도까지 감압할 수 있다. 배기 장치(73)는, 감압부의 일례이다. 또, 처리 챔버(1)의 측벽에는, 반도체 웨이퍼 W를 처리 챔버(1) 내로 반입하거나, 또는, 반도체 웨이퍼 W를 처리 챔버(1) 내로부터 반출하기 위한 개구(74)가 마련되어 있고, 개구(74)에는, 해당 개구(74)를 개폐하는 게이트 밸브(75)가 마련되어 있다.
탑재대(2)의 주변에는, 디포짓 실드(Deposit shield)(76 및 77)가 착탈 가능하게 마련되어 있다. 디포짓 실드(76)는 처리 챔버(1)의 내벽면을 따라서 마련되고, 처리 챔버(1)에 에칭 부생물(디포짓)이 부착하는 것을 방지한다. 디포짓 실드(76)에 있어서, 정전 척(6) 상에 탑재되는 반도체 웨이퍼 W와 대략 동일한 높이의 위치에는, 직류적으로 그라운드에 접속된 도전성 부재(GND 블록)(79)가 마련되어 있다. 도전성 부재(79)에 의해서, 처리 챔버(1) 내의 이상 방전이 방지된다.
상기와 같이 구성된 플라즈마 에칭 장치(100)는 제어부(60)에 의해서, 그 동작이 통괄적으로 제어된다. 제어부(60)에는, 플라즈마 에칭 장치(100)의 각부를 제어하는 프로세스 컨트롤러(61)와, 유저 인터페이스(62)와, 기억부(63)가 마련되어 있다. 프로세스 컨트롤러(61)는 예를 들면 CPU에 의해 실현된다.
유저 인터페이스(62)는, 오퍼레이터가 플라즈마 에칭 장치(100)를 조작하기 위해서 커멘드를 입력하기 위한 키보드나, 플라즈마 에칭 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등을 가진다.
기억부(63)에는, 플라즈마 에칭 장치(100)로 실행되는 각종 처리를 프로세스 컨트롤러(61)의 제어에 의해서 실현하기 위한 제어 프로그램(소프트웨어), 처리 조건을 나타내는 데이터를 포함하는 레시피 등이 기억되어 있다. 프로세스 컨트롤러(61)는, 유저 인터페이스(62)를 통한 오퍼레이터로부터의 지시 등에 따라서, 임의의 레시피를 기억부(63)로부터 호출하여 실행함으로써, 플라즈마 에칭 장치(100)에 소망의 처리를 실행시킨다. 또, 제어 프로그램이나 처리 조건을 나타내는 데이터를 포함한 레시피 등은, 컴퓨터에 의해서 판독 가능한 기록 매체(예를 들면, 하드 디스크, CD, 플렉시블 디스크, 반도체 메모리 등) 등에 저장된 상태의 것을 이용하거나 혹은, 다른 장치로부터, 예를 들면 통신 회선을 통해서 수시 전송하게 해서 온라인으로 이용하거나 하는 것도 가능하다.
예를 들면, 제어부(60)는, 후술하는 플라즈마 에칭 처리를 실시하도록 플라즈마 에칭 장치(100)의 각부를 제어한다. 상세한 일례를 들면, 노광 및 현상에 의해 소정의 패턴이 형성된 포토레지스트가 하층막 상에 마련된 반도체 웨이퍼 W가 처리 챔버(1) 내에 반입되어 정전 척(6) 상에 탑재된다. 그리고, 제어부(60)는, MFC(15c), MFC(15d), 개폐 밸브 V1, 및 개폐 밸브 V2를 제어하여, 처리 가스 공급원(15)으로부터 공급된 제 1 처리 가스를 샤워 헤드(16)의 가스 도입 구멍(16f)을 통해서 처리 챔버(1) 내에 공급한다. 제 1 처리 가스는 제 1 처리 조건에 있어서 이용되는 처리 가스이다. 본 실시예에 있어서, 제 1 처리 가스로서는, 예를 들면, 플루오르 카본 가스와 하이드로 카본 가스의 혼합 가스, 플루오르 카본 가스와 수소 가스의 혼합 가스, 하이드로 플루오르 카본 가스와 질소 가스의 혼합 가스, 또는, 하이드로 플루오르 카본 가스와 3염화 붕소 가스의 혼합 가스 중 하나가 이용된다.
다음으로, 제어부(60)는, 고주파 전원(10a) 및 정합기(11a)를 제어하여 샤워 헤드(16)에 소정 주파수의 고주파 전력을 인가하고, 고주파 전원(10b) 및 정합기(11b)를 제어하여 탑재대(2)의 기재(2a)에 소정 주파수의 고주파 전력을 인가한다. 이것에 의해, 샤워 헤드(16)와 탑재대(2)의 사이의 처리 공간에 제 1 처리 가스의 플라즈마가 생성된다.
그리고, 제어부(60)는, 상부 전극으로서 기능하는 샤워 헤드(16)에 부(-)의 직류 전압을 인가하면서, 제 1 처리 가스의 플라즈마에 의해 반도체 웨이퍼 W를 에칭한다. 그리고, 반도체 웨이퍼 W를 소정의 깊이까지 에칭한 후, 제어부(60)는, 배기 장치(73)를 제어하여 제 1 처리 가스를 처리 챔버(1) 내로부터 배기한다. 그리고, 제어부(60)는, MFC(15c), MFC(15d), 개폐 밸브 V1, 및 개폐 밸브 V2를 제어하여, 처리 가스 공급원(15)으로부터 공급된 제 2 처리 가스를 샤워 헤드(16)의 가스 도입 구멍(16f)을 통해서 처리 챔버(1) 내에 공급한다. 제 2 처리 가스는 제 2 처리 조건에 있어서 이용되는 처리 가스이다. 본 실시예에 있어서, 제 2 처리 가스로서는, 예를 들면, 플루오르 카본 가스와 하이드로 플루오르 카본 가스의 혼합 가스가 이용된다.
다음으로, 제어부(60)는, 고주파 전원(10a) 및 정합기(11a)를 제어하여 샤워 헤드(16)에 소정 주파수의 고주파 전력을 인가하고, 고주파 전원(10b) 및 정합기(11b)를 제어하여 탑재대(2)의 기재(2a)에 소정 주파수의 고주파 전력을 인가한다. 이것에 의해, 샤워 헤드(16)와 탑재대(2)의 사이의 처리 공간에 제 2 처리 가스의 플라즈마가 생성된다. 그리고, 제어부(60)는, 샤워 헤드(16)에 부(-)의 직류 전압을 인가하면서, 제 2 처리 가스의 플라즈마에 의해 반도체 웨이퍼 W를 에칭하는 처리를 재개한다. 그리고, 반도체 웨이퍼 W를 소정의 깊이까지 에칭한 경우, 제어부(60)는 플라즈마 에칭 처리를 종료한다.
(반도체 웨이퍼 W의 구조)
도 2는 반도체 웨이퍼 W의 일례를 나타내는 모식도이다. 도 2에 나타내는 반도체 웨이퍼 W는, 예를 들면, 기초층(205)과, 기초층(205) 상에 적층된 마스크층(200)을 가진다. 기초층(205)는 예를 들면 폴리실리콘이다. 마스크층(200)은, 하층막(202)과, 하층막(202) 상에 적층된 포토레지스트(PR)(201)를 가진다. PR(201)는, 예를 들면 ArF 레지스트이다.
본 실시예에 있어서의 ArF 레지스트는, ArF 엑시머 레이저의 조사에 의해 ArF 레지스트의 성질이 소수성으로부터 친수성으로 변화한다. 예를 들면, 반도체 웨이퍼 W 상에 남겨질 부분을 덮도록, 패턴이 형성된 포토마스크를 거쳐 ArF 엑시머 레이저를 ArF 레지스트에 조사하는 노광을 실시함으로써, 레이저광이 조사된 ArF 레지스트의 부분의 성질이 소수성으로부터 친수성으로 변화한다. 그리고, 노광 후의 반도체 웨이퍼 W를 현상액에 침지하여 현상을 실시함으로써, 친수성으로 변화한 ArF 레지스트의 부분이 현상액에 녹아, 포토마스크에 따른 패턴이 ArF 레지스트에 형성된다.
하층막(202)은, 유기막(204)과, 유기막(204) 상에 적층된 반사 방지막(203)을 가진다. 유기막(204)는, 예를 들면 아몰퍼스 카본 등의 카본 함유 유기막이다. 반사 방지막(203)은, SiON 등의 실리콘 함유 반사 방지막(SiARC)이다. 마스크층(200)은, PR(201), 반사 방지막(203), 및 유기막(204)에 의해, 3층 레지스트를 구성한다.
여기서, 노광 및 현상에 의해 포토마스크에 따른 형상으로 가공된 PR(201)에는, 홈이나 구멍을 규정하는 패턴의 밀도가 높은 고밀도 영역과 홈이나 구멍을 규정하는 패턴의 밀도가 낮은 저밀도 영역이 생기는 경우가 있다. 그리고, 저밀도 영역과 고밀도 영역을 갖는 PR(201)에서는, 동일한 CD의 패턴을 형성하도록 노광 및 현상이 이루어진 경우에도, 저밀도 영역에 있어서의 패턴의 CD는, 고밀도 영역에 있어서의 패턴의 CD보다 넓어지는 경향이 있다. 그 때문에, 저밀도 영역과 고밀도 영역을 갖는 PR(201)를 마스크로 하여 하층막(202)이 플라즈마 에칭된 경우, 하층막(202)에서는, 저밀도 영역에 있어서의 홈이나 구멍의 CD가, 고밀도 영역에 있어서의 홈이나 구멍의 CD보다 넓어지게 된다.
또, 노광 및 현상에 의해 포토마스크에 따른 형상으로 가공된 PR(201)에는, 레이저광의 조사에 의해 친수성으로 변화한 부분 내에서, 현상액에 녹지 않고 잔류하는 찌꺼기가 발생하는 경우가 있다. 저밀도 영역과 고밀도 영역을 갖는 PR(201)에서는, 저밀도 영역에 형성된 패턴에 잔류하는 찌꺼기의 양은, 고밀도 영역에 형성된 패턴에 잔류하는 찌꺼기의 양보다 많은 경향이 있다.
(저밀도 영역의 PR(201)와 고밀도 영역의 PR(201))
도 3은 현상 후에 있어서의 저밀도 영역의 PR(201)의 일례를 나타내는 단면도이다. 도 4는 현상 후에 있어서의 저밀도 영역의 PR(201)의 일례를 나타내는 표면도이다. 도 5는 현상 후에 있어서의 고밀도 영역의 PR(201)의 일례를 나타내는 단면도이다. 도 6은 현상 후에 있어서의 고밀도 영역의 PR(201)의 일례를 나타내는 표면도이다. 또, 도 3 내지 도 6에서는, 대략 동일한 폭의 패턴의 포토마스크를 이용하여 노광 및 현상된 PR(201)가 예시되어 있다.
현상 후의 PR(201)에서는, 예를 들면 도 3 및 도 5에 나타내는 바와 같이, 저밀도 영역에 형성된 개구(211)의 CD인 L11는, 고밀도 영역에 형성된 개구(211)의 CD인 L21보다 넓어지는 경향이 있다.
또, 현상 후의 PR(201)에 있어서, PR(201)에 형성된 개구(211)의 에지 부근에는, 예를 들면 도 3 및 도 5에 나타내는 바와 같이 찌꺼기(210)가 잔류한다. 저밀도 영역의 개구(211)에는, 고밀도 영역의 개구(211)보다, 더 많은 찌꺼기(210)가 잔류하는 경향이 있다. 저밀도 영역에서는, 개구(211) 내에 잔류한 찌꺼기(210)에 의해서 형성된 패턴의 CD인 L12는, 예를 들면 도 3에 나타내는 바와 같이, PR(201)의 개구(211)에 형성된 패턴의 CD인 L11보다 좁다.
또, 고밀도 영역에서는, 개구(211) 내에 잔류한 찌꺼기(210)에 의해서 형성된 CD인 L22는, 예를 들면 도 5에 나타내는 바와 같이, PR(201)의 개구(211)에 형성된 패턴의 CD인 L21보다 좁다. 그러나, 고밀도 영역의 개구(211)에 잔류한 찌꺼기(210)는 저밀도 영역의 개구(211)에 잔류한 찌꺼기(210)보다 훨씬 적다. 그 때문에, L21와 L22는 거의 같은 폭이다.
여기서, PR(201)와 찌꺼기(210)는 같은 재료이기 때문에, 현상 후의 반도체 웨이퍼 W를, PR(201) 측에서 보면, 저밀도 영역에서는, 예를 들면 도 4에 나타내는 바와 같이, 찌꺼기(210)에 의해서 형성된 패턴의 CD인 L12가, 마치 PR(201)에 형성된 패턴의 CD와 같이 보인다. 그 때문에, 현상 후의 찌꺼기(210)에 의해서 형성된 패턴의 CD인 L12를 초기의 CD로서 PR(201)의 하층의 반사 방지막(203)을 에칭한 후에, 반사 방지막(203)에 형성된 홈이나 구멍의 CD의 차(바이어스값)가 평가된다.
고밀도 영역에 있어서도 마찬가지로 예를 들면 도 6에 나타내는 바와 같이, 찌꺼기(210)에 의해서 형성된 패턴의 CD인 L22가, 마치 PR(201)에 형성된 패턴의 CD와 같이 보인다. 그러나, 고밀도 영역에서는, 개구(211)에 잔류하고 있는 찌꺼기(210)가 적기 때문에, 개구(211)에 형성된 패턴의 CD인 L21와 찌꺼기(210)에 의해서 형성된 패턴의 CD인 L22는 거의 같은 폭이다.
현상 후의 찌꺼기(210)의 개구(211)에 의해서 형성된 패턴의 CD는, ADI(After Development Inspection)로 불리우며, PR(201)를 마스크로 하여 하층의 반사 방지막(203)이 에칭됨으로써, 반사 방지막(203)에 형성된 홈이나 구멍의 CD는, AEI(After Etch Inspection)이라 한다.
여기서, ADI와 AEI의 차인 바이어스값은 적은 것이 바람직하다. 또, 어느 정도의 바이어스값이 존재하는 경우에도, 동일한 CD로서 설계된 홈이나 구멍에 대해서는, 바이어스값이 동일한 정도인 것이 바람직하다. 특히, 저밀도 영역에 있어서의 홈이나 구멍의 CD 의 바이어스값은, 고밀도 영역에 있어서의 홈이나 구멍의 CD의 바이어스값과 동일한 정도인 것이 바람직하다. 또, 본 실시예에 있어서, 동일한 CD로서 설계된 홈에 대해서, 저밀도 영역에 형성된 홈의 CD와 고밀도 영역에 형성된 홈의 CD의 차분을 CD 로딩이라고 부른다.
(처리 개략)
도 7은 실시예와 비교예에 있어서, 플라즈마 에칭의 개략의 일례를 설명하는 도면이다. 도 7에 나타내는 예에서는, 저밀도 영역에 있어서의 플라즈마 에칭의 처리의 개략의 일례가 나타나 있다. 도 7의 좌측에는, 종래의 플라즈마 에칭의 처리를 비교예로 하여 나타내고 있다.
도 7에 나타낸 비교예의 최상단에는, PR(201)의 현상을 행한 후의 반도체 웨이퍼 W가 상태 S0로서 나타나 있다. 비교예에서는, 상태 S0의 반도체 웨이퍼 W에 대해서, 찌꺼기(210)를 제거하는 공정이 실행된다. 이것에 의해, 비교예의 반도체 웨이퍼 W가 상태 S1로 나타낸 상태로 된다. 또, 찌꺼기(210)의 제거는, PR(201)에 의해서 형성되는 마스크 패턴의 LWR(Line Width Roughness), SWR(Space Width Roughness), LER(Line Edge Roughness) 등의 개선을 목적으로 행해진다.
다음으로, 비교예에서는, 상태 S1로 나타낸 반도체 웨이퍼 W가 플라즈마 에칭 장치(100) 내에 반입되어 PR(201)를 마스크로 해서 처리 가스의 플라즈마에 의해, 반사 방지막(203)의 에칭을 행한다. 반사 방지막(203)의 에칭 도중 상태를 비교예의 상태 S2로 나타내고 있다. 비교예에 있어서의 반사 방지막(203)의 에칭에서는, PR(201)에 대한 반사 방지막(203)의 선택비가 0.5~1로 되는 처리 가스가 이용된다. 이것에 의해, PR(201)를 남기면서, 반사 방지막(203)이 소정의 깊이까지 에칭된다.
그 후, 소정 시간 오버 에칭이 실행되고, 비교예의 반도체 웨이퍼 W가 상태 S3로 나타낸 상태로 된다. 비교예에 나타낸 플라즈마 에칭 처리에서는, 찌꺼기(210)가 제거된 후의 L11의 폭의 개구(211)를 갖는 PR(201)를 마스크로 하여 반사 방지막(203)의 에칭이 개시된다. 그 때문에, 반사 방지막(203)에 형성된 홈의 바닥부의 CD인 L03는, 찌꺼기(210)에 의해서 형성된 패턴의 CD인 L12보다 넓어진다. 비교예의 경우, ADI가 L12이며, AEI가 L03이며, L12와 L03와의 차분이 바이어스값으로 된다.
한편, 도 7의 우측에 나타낸 본 실시예에 있어서의 플라즈마 에칭의 처리에서는, 최상단에 나타낸 상태 S0의 반도체 웨이퍼 W, 즉, PR(201)의 현상 후의 반도체 웨이퍼 W에 있어서, 찌꺼기(210)를 제거하는 공정을 실시하지 않고, PR(201) 및 찌꺼기(210)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭을 한다.
구체적으로는, 실시예의 상태 S0로 나타난 반도체 웨이퍼 W가 플라즈마 에칭 장치(100) 내에 반입되고, 플라즈마 에칭 장치(100)에 의해, 제 1 처리 조건에 있어서, PR(201) 및 찌꺼기(210)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭을 한다. 반사 방지막(203)의 에칭 도중 상태가, 실시예의 상태 S2로 나타내고 있다.
제 1 처리 조건에서는, PR(201)에 대한 반사 방지막(203)의 선택비가 2.5~4의 범위 내로 되는 처리 가스가 이용된다. 이것에 의해, PR(201) 및 찌꺼기(210)를 남기면서, 반사 방지막(203)이 소정의 깊이까지 에칭된다. 소정의 깊이란, 예를 들면, 반사 방지막(203)의 두께의 20~30%이다. 또, 보다 바람직하게는, 소정의 깊이는, 예를 들면, 반사 방지막(203)의 두께의 25%이어도 좋다.
그 후, 플라즈마 에칭 장치(100)에 의해, 제 2 처리 조건에 있어서, PR(201)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭이 계속해서 행해진다. 제 2 처리 조건에서는, PR(201)에 대한 반사 방지막(203)의 선택비가 0.5~1의 범위 내로 되는 처리 가스가 이용된다. 이것에 의해, PR(201)를 남기면서, 반사 방지막(203)에 형성된 홈의 바닥이 하층의 유기막(204)에 도달할 때까지 에칭된다. 그 후, 제 2 처리 조건에 있어서 소정 시간 오버 에칭이 실행되고, 실시예의 반도체 웨이퍼 W가 상태 S3로 나타낸 상태로 된다.
실시예로서 도 7에 나타낸 플라즈마 에칭 처리에서는, PR(201) 및 찌꺼기(210)를 마스크로 하여 반사 방지막(203)의 에칭이 개시된다. 그 때문에, 상태 S3로 나타내는 바와 같이, 반사 방지막(203)에 형성된 홈의 바닥부의 CD인 L13는, 찌꺼기(210)에 의해서 형성된 패턴의 CD인 L12에 가까운 값으로 된다. 본 실시예에서는, ADI가 L12이며, AEI가 L13이며, L12와 L13의 차분이 바이어스값으로 된다.
이와 같이, 본 실시예에서는, PR(201)의 현상을 행한 후의 반도체 웨이퍼 W에 대해서, 찌꺼기(210)를 제거하는 공정을 실시하지 않고, PR(201) 및 찌꺼기(210)를 마스크로 하여 제 1 처리 가스의 플라즈마에 의해, 반사 방지막(203)을 소정의 깊이까지 에칭한다. 그 후, 반사 방지막(203)의 에칭 도중에, PR(201)에 대한 반사 방지막(203)의 선택비가 제 1 처리 가스보다 낮은 제 2 처리 가스로 전환되고, 제 2 처리 가스의 플라즈마에 의해 반사 방지막(203)의 에칭이 재개된다. 이것에 의해, 저밀도 영역에 있어서, ADI와 AEI의 차인 바이어스값을, 종래보다 감소시킬 수 있다.
또, 본 실시예에서는, 찌꺼기(210)를 제거하는 공정을 실시하지 않고, 제 1 처리 가스의 플라즈마에 의해 반사 방지막(203)을 에칭한다. 그 때문에, 찌꺼기(210)에 의해 PR(201)의 LWR 등이 다소 악화된다. 그러나, PR(201)의 LWR 등은, 제 1 처리 가스 및 제 2 처리 가스의 압력이나, 샤워 헤드(16) 및 탑재대(2)의 기재(2a)에 인가되는 고주파의 전력 등을 조정함으로써, 찌꺼기(210) 제거와는 다른 방법으로 개선이 가능하다. 그 때문에, 찌꺼기(210)를 제거하는 공정을 실시하지 않은 것에 의한 PR(201)의 LWR 등의 악화는, 다른 방법을 이용함으로써 낮게 억제하는 것이 가능하다.
도 8은 저밀도 영역과 고밀도 영역에 있어서 행해지는, 실시예에 있어서의 플라즈마 에칭 처리의 일례를 설명하는 도면이다.
우선, PR(201)의 현상을 행한 후 상태 S0로 나타내는 반도체 웨이퍼 W는, 찌꺼기(210)를 제거하는 공정을 행하지 않고, 플라즈마 에칭 장치(100) 내에 반입된다. 상태 S0에서는, 반도체 웨이퍼 W의 저밀도 영역과 고밀도 영역은, 예를 들면 도 8의 최상단에 나타내는 상태이다.
그리고, 플라즈마 에칭 장치(100)에 의해, 제 1 처리 조건에 있어서, PR(201) 및 찌꺼기(210)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭을 행한다. 반도체 웨이퍼 W의 저밀도 영역에서는, 예를 들면 도 8의 좌측 상태 S4로 나타내는 바와 같이, 제 1 처리 조건에 있어서, PR(201) 및 찌꺼기(210)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭이 개시된다.
그리고, 반도체 웨이퍼 W의 저밀도 영역에서는, 반사 방지막(203)에 대해 소정의 깊이(예를 들면 반사 방지막(203)의 두께의 20~30%)까지 플라즈마 에칭을 행한 상태 S5에 있어서, 제 1 처리 조건으로부터 제 2 처리 조건으로 변환된다. 그리고, 제 2 처리 조건에 있어서, PR(201)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭이 계속해서 행해진다.
또, 반도체 웨이퍼 W의 저밀도 영역에 있어서, 제 1 처리 조건에서는, PR(201)에 대한 반사 방지막(203)의 선택비가 2.5~4로 비교적 높은 선택비의 제 1 처리 가스가 이용된다. 그러나, 반사 방지막(203)에 대해 소정의 깊이까지 플라즈마 에칭을 행하는 과정에서 찌꺼기(210)는 소실된다. 그리고, 제 2 처리 조건에 있어서, 반사 방지막(203)의 플라즈마 에칭이 재개될 때, 개구(211) 내에 찌꺼기(210)는 존재하지 않는다.
그리고, 반도체 웨이퍼 W의 저밀도 영역에 있어서, 반사 방지막(203)에 형성된 홈의 바닥이 하층의 유기막(204)에 도달한 후, 제 2 처리 조건에 있어서, 소정 시간 오버 에칭이 실행된다. 이것에 의해, 저밀도 영역에 있어서의 반도체 웨이퍼 W가 도 8의 좌측 상태 S6로 나타낸 상태로 된다. 저밀도 영역에서는, PR(201) 및 찌꺼기(210)를 마스크로 하여 반사 방지막(203)의 에칭이 개시되기 때문에, 반사 방지막(203)에 형성된 홈의 바닥부의 CD인 L13는, PR(201)의 개구(211)의 CD인 L11보다 좁고, 찌꺼기(210)에 의해서 형성된 패턴의 CD인 L12에 가까운 값으로 된다. 도 8에 예시한 저밀도 영역에서는, ADI가 L12이며, AEI가 L13이며, L12와 L13의 차분이 바이어스값으로 된다.
한편, 고밀도 영역에서는, PR(201)의 현상을 행한 후 상태 S0로 나타내는 반도체 웨이퍼 W가, 찌꺼기(210)를 제거하는 공정을 행하지 않고, 플라즈마 에칭 장치(100) 내에 반입된 후, 플라즈마 에칭 장치(100)에 의해, 제 1 처리 조건에 있어서, PR(201) 및 찌꺼기(210)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭을 행한다. 그러나, 고밀도 영역에서는, PR(201)의 개구(211)에 남아 있는 찌꺼기(210)의 양이 적기 때문에, 선택비가 비교적 높은 제 1 처리 가스를 이용하는 제 1 처리 조건이라고 해도, 플라즈마 에칭의 개시에 의해 찌꺼기(210)가 단시간에 소실된다. 그 때문에, 고밀도 영역에서는, 예를 들면 도 8의 상태 S4로 나타내는 바와 같이, PR(201)의 개구(211)에 의해 형성된 패턴의 CD인 L21와 거의 같은 폭을 초기의 CD로 하여 플라즈마 에칭이 개시된다.
그리고, 반도체 웨이퍼 W의 고밀도 영역에서는, 반사 방지막(203)에 대해 소정의 깊이(예를 들면 반사 방지막(203)의 두께의 20~30%)까지 플라즈마 에칭을 행한 상태 S5에 있어서, 제 1 처리 조건으로부터 제 2 처리 조건으로 변환된다. 그리고, 제 2 처리 조건에 있어서, PR(201)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭이 계속해서 행해진다.
그리고, 반도체 웨이퍼 W의 고밀도 영역에 있어서, 반사 방지막(203)에 형성된 홈의 바닥이 하층의 유기막(204)에 도달한 후, 제 2 처리 조건에 있어서, 소정 시간 오버 에칭이 실행된다. 이것에 의해, 고밀도 영역에 있어서의 반도체 웨이퍼 W가 상태 S6으로 나타낸 상태로 된다. 고밀도 영역에서는, PR(201)의 개구(211)에 의해 형성된 패턴과 거의 같은 패턴을 마스크로 하여 반사 방지막(203)의 에칭이 개시된다. 그 때문에, 반사 방지막(203)에 형성된 홈의 바닥부의 CD인 L23는, 개구(211)에 의해 형성된 패턴의 CD인 L21에 가까운 값으로 된다. 고밀도 영역의 경우, ADI가 L21이며, AEI가 L23이며, L21와 L23의 차분이 바이어스값으로 된다.
이와 같이, PR(201)의 현상을 행한 후에 PR(201)에 잔류하고 있는 찌꺼기(210)를 마스크로서 이용하고, PR(201)에 대한 반사 방지막(203)의 선택비가 비교적 높은 제 1 처리 조건에서 반사 방지막(203)을 소정의 깊이까지 플라즈마 에칭한다. 이것에 의해, 찌꺼기(210)가 많이 잔류하고 있는 저밀도 영역에서는, AEI를 종래보다 좁게 할 수 있다. 또, 찌꺼기(210)의 잔류량이 적은 고밀도 영역에서는, AEI를 종래와 동일한 정도로 유지할 수 있다. 이것에 의해, ADI와 AEI의 차인 바이어스값을, 저밀도 영역과 고밀도 영역에 근접하게 할 수 있다. 따라서, 저밀도 영역에 있어서의 바이어스값과 고밀도 영역에 있어서의 바이어스값의 차를 작게 할 수 있어, CD 로딩을 작게 할 수 있다.
(실험 결과)
다음으로, 제 1 처리 가스를 변경한 경우의 CD 로딩의 측정 결과에 대해 설명한다. 도 9는 제 1 처리 가스를 변경한 경우의 CD 로딩의 측정 결과의 일례를 나타내는 도면이다.
도 9에 나타내는 바와 같이, 실험에서는, 6 종류의 처리 가스의 각각에 있어서, 압력, 전력, 및 가스 유량을 변경하고, PR(201)에 대한 반사 방지막(203)의 선택비, 저밀도 영역에 있어서의 CD(도 8에 나타낸 L13), 고밀도 영역에 있어서의 CD(도 8에 나타낸 L23), 및 CD 로딩을 측정했다. 도 9에서는, 저밀도 영역에 형성된 홈의 CD의 측정치로부터, 고밀도 영역에 형성된 홈의 CD의 측정값을 뺀 값을 CD 로딩으로서 산출하고 있다.
또, 도 9의 실험 1에 나타낸 처리 가스 및 레시피는, 제 2 처리 조건에 대응하는 제 2 처리 가스 및 레시피와 동일하다. 또, 도 9의 실험 1에 나타낸 처리 가스 및 레시피는, 도 7에 나타낸 비교예(종래의 플라즈마 에칭)에 있어서, 반사 방지막(203)을 플라즈마 에칭할 때에 이용되는 처리 가스 및 레시피와 동일하다.
또, 도 9의 실험 2~14에 나타낸 처리 가스 및 레시피는, 각각 제 1 처리 조건에 대응하는 제 1 처리 가스 및 레시피이다. 실험 2~14에서는, 도 9의 실험 2~14의 컬럼에 나타낸 처리 가스 및 레시피에 있어서, 반사 방지막(203)을 소정의 깊이(반사 방지막(203)의 25%)까지 플라즈마 에칭을 실시한 후에, 실험 1의 컬럼에 나타낸 처리 가스 및 레시피에 있어서, 반사 방지막(203)의 나머지의 두께에 대해 반사 방지막(203)의 플라즈마 에칭을 실시했다. 또, 실험 1에서는, 도 9의 실험 1의 컬럼에 나타낸 처리 가스 및 레시피를 전환하지 않고, 반사 방지막(203)을 끝까지 플라즈마 에칭을 실시했다.
예를 들면 도 9에 예시한 실험 9에서는, 제 1 처리 가스로서 CHF3 가스 및 N2 가스의 혼합 가스를 이용했다. 또, 실험 9에서는, 처리 챔버(1) 내의 압력을 20mT로 하고, 샤워 헤드(16)에 500W의 고주파 전력을 인가하고, 탑재대(2)의 기재(2a)에 100W의 고주파 전력을 인가했다. 또, 실험 9에서는, CHF3 가스 및 N2 가스의 유량을, 각각, 100sccm 및 30sccm로 설정했다.
또, 실험 9에서는, PR(201)에 대한 반사 방지막(203)의 선택비가 2.51이었다. 또, 실험 9에서는, 저밀도 영역에 있어서의 L13의 값이 38.8nm이며, 고밀도 영역에 있어서의 L23의 값이 37.1nm이며, CD 로딩은, 1.7nm이었다.
또, 도 9에 나타낸 표에 있어서, L13, L23, 및 CD 로딩의 실험 결과의 컬럼에 기재되어 있는 「－」은, 플라즈마 에칭의 도중에 에칭이 정지하고, 측정 불능인 것을 나타내고 있다.
도 9에 나타낸 실험 결과를 기본으로, 선택비와 CD 로딩의 관계를 도시하면, 예를 들면 도 10과 같이 된다. 도 10은 선택비와 CD 로딩의 관계의 일례를 나타내는 도면이다.
도 10을 참조하면, 선택비의 증가에 수반하여, CD 로딩이 저하하는 경향이 있는 것을 알 수 있다. 그러나, 선택비를 너무 증가시키면, 플라즈마 에칭의 도중에 에칭이 정지한다. 도 9에 나타낸 실험 결과에서는, 선택비가 4.95로 된 실험 14에서는, 에칭이 정지했다. 한편, 도 9에 나타낸 실험 결과에서는, 선택비가 4.11로 된 실험 6에서는, 에칭이 정지하지 않았다. 그 때문에, 에칭이 정지하지 않고 반사 방지막(203)에 홈을 형성 가능한 선택비의 상한은, 4.11와 4.95의 사이의 값인 것으로 생각할 수 있다.
또, 도 10을 참조하면, 선택비가 1.63~4.11의 범위 내이면, CD 로딩의 값이, 종래의 플라즈마 에칭인 실험 1에서 측정된 CD 로딩의 값인 3.8nm를 하회하는 것을 알 수 있다. 도 9를 참조하면, 선택비가 1.63~4.11의 범위 내로 되는 처리 조건은, 실험 2~4, 6, 및 9~12의 처리 조건이다. 도 9에 나타낸 실험 2~4, 6, 또는 9~12와 같은 처리 조건에 있어서 플라즈마 에칭을 실시함으로써, 종래보다 CD 로딩을 억제할 수 있다.
실험 2에서는, 처리 가스로서 CF4 가스 및 CH4 가스의 혼합 가스가 이용되고 있다. 또, 실험 3, 4, 및 6에서는, 처리 가스로서 CF4 가스 및 H2 가스의 혼합 가스가 이용되고 있다. 또, 실험 9~11에서는, 처리 가스로서 CHF3 가스 및 N2 가스의 혼합 가스가 이용되고 있다. 또, 실험 12에서는, 처리 가스로서 CHF3 가스 및 BCl3 가스의 혼합 가스가 이용되고 있다.
또, 도 10을 참조하면, 선택비가 예를 들면 2.5~4.11의 범위 내이면, CD 로딩의 값을 2nm 이하로 억제할 수 있는 것을 알 수 있다. 도 9를 참조하면, 선택비가 2.5~4의 범위 내로 되는 처리 조건은, 실험 6, 9~11 및 12의 처리 조건이다.
또, 도 9 및 도 10으로부터 알 수 있는 바와 같이, 선택비를 증가시키면, CD 로딩이 감소하여, 마이너스로 되는 경우가 있다. 즉, 선택비를 증가시키면, 저밀도 영역에 형성된 홈의 CD 값이, 고밀도 영역에 형성된 홈의 CD 값보다 작아지는 경우가 있다. 이것은, 선택비를 증가시킴으로써, 플라즈마 중의 탄소 래디칼이 증가하여, PR(201)의 표면에 탄소 래디칼이 부착되었기 때문인 것으로 생각할 수 있다. 저밀도 영역에서는, PR(201)의 피복율이 높기 때문에, 고밀도 영역의 PR(201)보다 많은 탄소 래디칼이 PR(201)에 부착된다. 많은 탄소 래디칼이 PR(201)에 부착됨으로써, 저밀도 영역의 PR(201)의 개구(211)가, 고밀도 영역의 PR(201)의 개구(211)보다 좁아졌기 때문에, 저밀도 영역에 형성된 홈의 CD가, 고밀도 영역에 형성된 홈의 CD보다 좁아졌다고 생각할 수 있다.
(처리의 흐름)
도 11은 플라즈마 에칭의 처리 순서의 일례를 나타내는 흐름도이다. 예를 들면, PR(201)의 현상을 행한 후의 반도체 웨이퍼 W가 플라즈마 에칭 장치(100)의 처리 챔버(1) 내에 반입되어 정전 척(6) 상에 탑재됨으로써, 플라즈마 에칭 장치(100)는 도 11에 나타내는 동작을 개시한다.
우선, 제어부(60)는, MFC(15c), MFC(15d), 개폐 밸브 V1, 및 개폐 밸브 V2를 제어하고, 처리 가스 공급원(15)으로부터 공급된 제 1 처리 가스를 샤워 헤드(16)의 가스 도입 구멍(16f)을 통해서 처리 챔버(1) 내에 공급한다(S100).
다음으로, 제어부(60)는, 고주파 전원(10a) 및 정합기(11a)를 제어하여 샤워 헤드(16)에 소정 주파수의 고주파 전력을 인가하고, 고주파 전원(10b) 및 정합기(11b)를 제어하여 탑재대(2)에 소정 주파수의 고주파 전력을 인가한다. 이것에 의해, 샤워 헤드(16)와 탑재대(2)의 사이에 제 1 처리 가스의 플라즈마가 생성된다. 그리고, 제어부(60)는, 스위치(53)를 제어하여, 상부 전극으로서 기능하는 샤워 헤드(16)에 부(-)의 직류 전압을 인가하고, 제 1 처리 가스의 플라즈마에 의해, PR(201) 및 찌꺼기(210)를 마스크로 하여 PR(201)의 하층에 마련된 반사 방지막(203)을 에칭한다. 이것에 의해, 제 1 처리 조건에 있어서, PR(201) 및 찌꺼기(210)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭을 행한다(S101).
다음으로, 제어부(60)는, 반사 방지막(203)의 두께에 대해서, 소정의 깊이까지 에칭을 행하는지 여부를 판정한다(S102). 제어부(60)는, 예를 들면, 소정의 깊이까지의 에칭에 걸리는 시간으로서 미리 설정된 시간이 경과했는지 여부를 판정함으로써, 반사 방지막(203)의 두께에 대해서, 소정의 깊이까지 에칭을 행했는지 여부를 판정한다. 소정의 깊이까지 에칭을 행하지 않은 경우(S102 : No), 제어부(60)는 다시 스텝 S101에 나타낸 처리를 실행한다.
한편, 반사 방지막(203)의 두께에 대해서 소정의 깊이까지 에칭을 행한 경우(S102 : Yes), 제어부(60)는, 배기 장치(73)를 제어하고, 제 1 처리 가스를 처리 챔버(1) 내로부터 배기한다(S103). 그리고, 제어부(60)는, MFC(15c), MFC(15d), 개폐 밸브 V1, 및 개폐 밸브 V2를 제어하고, 처리 가스 공급원(15)으로부터 공급된 제 2 처리 가스를 샤워 헤드(16)의 가스 도입 구멍(16f)을 통해서 처리 챔버(1) 내에 공급한다(S104).
다음으로, 제어부(60)는, 고주파 전원(10a) 및 정합기(11a)를 제어하여 샤워 헤드(16)에 소정 주파수의 고주파 전력을 인가하고, 고주파 전원(10b) 및 정합기(11b)를 제어하여 탑재대(2)에 소정 주파수의 고주파 전력을 인가한다. 이것에 의해, 샤워 헤드(16)와 탑재대(2)의 사이에 제 2 처리 가스의 플라즈마가 생성된다. 그리고, 제어부(60)는, 스위치(53)를 제어하고, 샤워 헤드(16)에 부(-)의 직류 전압을 인가하고, 제 2 처리 가스의 플라즈마에 의해, 포토레지스트를 마스크로 하여 반도체 웨이퍼 W 상의 하층막의 에칭을 재개한다. 이것에 의해, 제 2 처리 조건에 있어서, PR(201)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭을 한다(S105).
다음으로, 제어부(60)는, 반사 방지막(203)의 두께에 대해서 소정의 깊이까지 에칭을 행하는지 여부를 판정한다(S106). 소정의 깊이까지 에칭을 행하지 않은 경우(S106 : No), 제어부(60)는 다시 스텝 S105에 나타낸 처리를 실행한다. 한편, 반사 방지막(203)의 두께에 대해서 소정의 깊이까지 에칭을 행한 경우(S106 : Yes), 제어부(60)는 본 흐름도에 나타낸 동작을 종료한다.
이상, 실시예에 대해 설명했다. 상기 설명으로부터 알 수 있는 바와 같이, 본 실시예의 플라즈마 에칭 장치(100)에 의하면, CD 로딩을 억제할 수 있다.
(그 외)
또, 상기한 실시예에서는, PR(201)의 현상을 행한 후의 반도체 웨이퍼 W에 있어서, 찌꺼기(210)를 제거하는 공정을 실시하지 않고, 제 1 처리 조건에 있어서, PR(201) 및 찌꺼기(210)를 마스크로 하여 소정의 깊이까지 반사 방지막(203)의 플라즈마 에칭을 실시하고, 그 후, 제 2 처리 조건으로 전환하고, PR(201)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭을 계속해서 행했다. 그러나, 명시된 기술은 이것에 한정되지 않는다.
예를 들면, PR(201)의 현상을 행한 후의 반도체 웨이퍼 W에 있어서, 찌꺼기(210)를 제거하는 공정을 실시하지 않고, 제 1 처리 조건에 있어서, PR(201) 및 찌꺼기(210)를 마스크로 하여 소정의 깊이까지 반사 방지막(203)의 플라즈마 에칭을 실시하고, 그 후, 제 2 처리 조건으로 번환하고, 반사 방지막(203)의 플라즈마 에칭을 계속해서 실시하고, 또한 반사 방지막(203)의 에칭의 도중부터 제 1 처리 조건으로 전환하고, PR(201)를 마스크로 하여 반사 방지막(203)의 플라즈마 에칭을 계속해서 실시하도록 해도 좋다.
또, PR(201)의 현상을 행한 후의 반도체 웨이퍼 W에 있어서, 찌꺼기(210)를 제거하는 공정을 실시하지 않고, 제 1 처리 조건에 있어서, PR(201) 및 찌꺼기(210)를 마스크로 하여 소정의 깊이까지 반사 방지막(203)의 플라즈마 에칭을 실시하고, 그 후, 제 2 처리 조건으로 전환하고, 반사 방지막(203)의 플라즈마 에칭을 실시하는 처리와, 제 1 처리 조건으로 전환하고 반사 방지막(203)의 플라즈마 에칭을 실시하는 처리를, 교대로 여러 차례 반복해도 좋다.
또, 상기한 실시예에서는, 3층 레지스트로서 구성된 마스크층(200)에 포함되는 반사 방지막(203)을 플라즈마에 의해 에칭하는 공정을 예로 설명했지만, 명시된 기술은 이것에 한정되지 않는다. 예를 들면, PR에 형성된 패턴을 마스크로 하여 PR의 하층에 마련된 막을 플라즈마에 의해 에칭하는 공정이면, 2층 구조의 레지스트나, 4층 이상의 구조를 가지는 마스크층에 대해서도, 상기한 실시예에 개시된 기술을 적용할 수 있다.
이상, 본 발명을 실시의 형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재의 범위로 한정되지 않는다. 상기 실시의 형태에 다양한 변경 또는 개량을 가하는 것이 가능하다는 것이 당업자에게는 자명하다. 또, 그러한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이 특허 청구의 범위의 기재로부터 명백하다.
100 : 플라즈마 에칭 장치 1 : 처리 챔버
2 : 탑재대 2a : 기재
6 : 정전 척 6a : 전극
6b : 절연체 10a : 고주파 전원
10b : 고주파 전원 11a : 정합기
11b : 정합기 15 : 처리 가스 공급원
16 : 샤워 헤드 60 : 제어부
73 : 배기 장치 75 : 게이트 밸브
76 : 디포짓 실드

Claims (8)

  1. 포토레지스트를 마스크로 하여 플라즈마에 의해 하층막을 에칭하는 플라즈마 에칭 방법으로서,
    노광 및 현상에 의해 소정의 패턴으로 가공된 상기 포토레지스트에 잔류한 찌꺼기를 제거하는 공정을 실시하지 않고, 가공 후의 상기 포토레지스트 및 상기 찌꺼기를 마스크로 하여 상기 하층막에 대한 상기 포토레지스트의 선택비가 제 1 선택비로 되는 제 1 처리 조건에서, 플라즈마에 의해 상기 하층막을 에칭하는 제 1 공정과,
    상기 하층막의 에칭의 도중에, 상기 제 1 처리 조건으로부터, 상기 하층막에 대한 상기 포토레지스트의 선택비가 상기 제 1 선택비보다 낮은 제 2 선택비로 되는 제 2 처리 조건으로 전환하고, 상기 포토레지스트를 마스크로 하여 플라즈마에 의해 상기 하층막을 더 에칭하는 제 2 공정
    을 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  2. 제 1 항에 있어서,
    상기 제 1 선택비는 2.5 ~ 4의 범위 내의 값이며,
    상기 제 2 선택비는 0.5 ~ 1의 범위 내의 값인
    것을 특징으로 하는 플라즈마 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 처리 조건에서는, 플루오르 카본 가스와 하이드로 카본 가스의 혼합 가스, 플루오르 카본 가스와 수소 가스의 혼합 가스, 하이드로 플루오르 카본 가스와 질소 가스의 혼합 가스, 또는 하이드로 플루오르 카본 가스와 3염화 붕소 가스의 혼합 가스 중 하나가 이용되는 것을 특징으로 하는 플라즈마 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 처리 조건에서는, 플루오르 카본 가스와 하이드로 플루오르 카본 가스의 혼합 가스가 이용되는 것을 특징으로 하는 플라즈마 에칭 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 공정 이후에, 상기 하층막의 에칭의 도중에, 상기 제 2 처리 조건으로부터 상기 제 1 처리 조건으로 전환하고, 상기 포토레지스트를 마스크로 하여 플라즈마에 의해 상기 하층막을 더 에칭하는 제 3 공정을 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 하층막에는 반사 방지막과 유기막이 포함되어 있고,
    상기 제 1 공정 및 상기 제 2 공정에서는, 상기 포토레지스트를 마스크로 하여 플라즈마에 의해 반사 방지막이 에칭되는
    것을 특징으로 하는 플라즈마 에칭 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 공정에서는, 상기 반사 방지막의 두께의 20% ~ 30%가 에칭되는 것을 특징으로 하는 플라즈마 에칭 방법.
  8. 포토레지스트를 마스크로 하여 플라즈마에 의해 하층막을 에칭하기 위한 처리 챔버와,
    상기 처리 챔버 내를 감압하는 감압부와,
    상기 처리 챔버 내에 처리 가스를 공급하는 가스 공급부와,
    제어부
    를 구비하되,
    상기 제어부는, 노광 및 현상에 의해 소정의 패턴으로 가공된 상기 포토레지스트에 잔류한 찌꺼기를 제거하는 공정을 실시하지 않고, 가공 후의 상기 포토레지스트 및 상기 찌꺼기를 마스크로 하여 상기 하층막에 대한 상기 포토레지스트의 선택비가 제 1 선택비로 되는 제 1 처리 조건에서, 플라즈마에 의해 상기 하층막을 에칭하는 제 1 공정과,
    상기 하층막의 에칭의 도중에, 상기 제 1 처리 조건으로부터, 상기 하층막에 대한 상기 포토레지스트의 선택비가 상기 제 1 선택비보다 낮은 제 2 선택비로 되는 제 2 처리 조건으로 전환하고, 상기 포토레지스트를 마스크로 하여 플라즈마에 의해 상기 하층막을 더 에칭하는 제 2 공정
    을 실행하는 것을 특징으로 하는 플라즈마 에칭 장치.
KR1020160027505A 2015-03-09 2016-03-08 플라즈마 에칭 방법 및 플라즈마 에칭 장치 KR102424479B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-046136 2015-03-09
JP2015046136A JP6411246B2 (ja) 2015-03-09 2015-03-09 プラズマエッチング方法およびプラズマエッチング装置

Publications (2)

Publication Number Publication Date
KR20160110153A true KR20160110153A (ko) 2016-09-21
KR102424479B1 KR102424479B1 (ko) 2022-07-22

Family

ID=56888075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160027505A KR102424479B1 (ko) 2015-03-09 2016-03-08 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Country Status (3)

Country Link
US (1) US10283368B2 (ko)
JP (1) JP6411246B2 (ko)
KR (1) KR102424479B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200047423A (ko) * 2018-10-26 2020-05-07 도쿄엘렉트론가부시키가이샤 포토 레지스트 조도를 개선하고 포토 레지스트 찌꺼기를 제거하기 위한 플라즈마 처리 방법
KR20230147295A (ko) 2022-04-14 2023-10-23 주식회사 올도완 포토레지스트 파티클 제거방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232107A (ja) * 1999-02-12 2000-08-22 Mitsubishi Electric Corp 半導体装置のパターン形成方法
JP2003007690A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp エッチング方法及び半導体装置の製造方法
JP2003506866A (ja) 1999-08-03 2003-02-18 アプライド マテリアルズ インコーポレイテッド エッチングプロセス用側壁ポリマー形成ガス添加物
US20060068594A1 (en) * 2004-09-28 2006-03-30 Texas Instruments, Inc. Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
KR20060090233A (ko) * 2003-09-26 2006-08-10 램 리써치 코포레이션 램핑에 의한 에칭
US7759239B1 (en) * 2009-05-05 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing a critical dimension of a semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129597A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体集積回路装置の製造方法およびドライエッチング装置
JPH1092824A (ja) * 1996-09-19 1998-04-10 Sony Corp 半導体装置の製造方法
JP2003140352A (ja) * 2001-11-05 2003-05-14 Toshiba Corp 反射防止膜、これを用いたレジストパターン形成方法および半導体装置の製造方法
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
JP2008016084A (ja) * 2006-07-03 2008-01-24 Toshiba Corp 磁気記録媒体の製造方法
JP2014017316A (ja) * 2012-07-06 2014-01-30 Tokyo Electron Ltd 現像処理装置及び現像処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232107A (ja) * 1999-02-12 2000-08-22 Mitsubishi Electric Corp 半導体装置のパターン形成方法
JP2003506866A (ja) 1999-08-03 2003-02-18 アプライド マテリアルズ インコーポレイテッド エッチングプロセス用側壁ポリマー形成ガス添加物
JP2003007690A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp エッチング方法及び半導体装置の製造方法
KR20060090233A (ko) * 2003-09-26 2006-08-10 램 리써치 코포레이션 램핑에 의한 에칭
US20060068594A1 (en) * 2004-09-28 2006-03-30 Texas Instruments, Inc. Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
US7759239B1 (en) * 2009-05-05 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing a critical dimension of a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200047423A (ko) * 2018-10-26 2020-05-07 도쿄엘렉트론가부시키가이샤 포토 레지스트 조도를 개선하고 포토 레지스트 찌꺼기를 제거하기 위한 플라즈마 처리 방법
KR20230147295A (ko) 2022-04-14 2023-10-23 주식회사 올도완 포토레지스트 파티클 제거방법

Also Published As

Publication number Publication date
US10283368B2 (en) 2019-05-07
KR102424479B1 (ko) 2022-07-22
US20160268140A1 (en) 2016-09-15
JP6411246B2 (ja) 2018-10-24
JP2016167509A (ja) 2016-09-15

Similar Documents

Publication Publication Date Title
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US9117769B2 (en) Plasma etching method
KR101088254B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
KR101916459B1 (ko) 플라즈마 에칭 방법 및 기억 매체
KR102245901B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
EP3206223B1 (en) Plasma processing method and plasma processing apparatus
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
TWI692029B (zh) 電漿處理方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20180190505A1 (en) Method of selectively etching silicon oxide film on substrate
US20110049098A1 (en) Plasma etching method
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
KR102424479B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US10651077B2 (en) Etching method
JP2023053351A (ja) プラズマ処理装置
JP6820730B2 (ja) エッチング方法及びプラズマ処理装置
JP6226668B2 (ja) プラズマ処理方法
US10811275B2 (en) Plasma etching method and plasma etching apparatus
JP2015201583A (ja) プラズマエッチング方法およびプラズマエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant