JPH10261713A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10261713A JPH10261713A JP6640397A JP6640397A JPH10261713A JP H10261713 A JPH10261713 A JP H10261713A JP 6640397 A JP6640397 A JP 6640397A JP 6640397 A JP6640397 A JP 6640397A JP H10261713 A JPH10261713 A JP H10261713A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- contact hole
- film
- mask layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体基板に対して垂直な形状の微細なコン
タクトホールを形成することができる半導体装置の製造
方法を提供する。 【解決手段】 エッチング開始直後はフッ素プラズマイ
オン１７が多結晶シリコンマスク１６に従ってＮＳＧ膜
１２内へ垂直に入射するため、コンタクトホール１８は
シリコン基板１１に対して垂直な形状となる。エッチン
グの進行とともに側壁層１５ａにエッチングガスの分解
による反応生成物１９が形成され、イオンの軌道が曲げ
られる。この段階でエッチングを中止し、酸素ガスによ
るアッシングを行う。酸素プラズマイオン１７ａによる
アッシングにより、側壁層１５ａに形成された反応生成
物１９は除去されるのでイオン軌道の直進性は改善され
る。その後、エッチングとアッシングを繰り返して行い
コンタクトホール１８を開口する。
タクトホールを形成することができる半導体装置の製造
方法を提供する。 【解決手段】 エッチング開始直後はフッ素プラズマイ
オン１７が多結晶シリコンマスク１６に従ってＮＳＧ膜
１２内へ垂直に入射するため、コンタクトホール１８は
シリコン基板１１に対して垂直な形状となる。エッチン
グの進行とともに側壁層１５ａにエッチングガスの分解
による反応生成物１９が形成され、イオンの軌道が曲げ
られる。この段階でエッチングを中止し、酸素ガスによ
るアッシングを行う。酸素プラズマイオン１７ａによる
アッシングにより、側壁層１５ａに形成された反応生成
物１９は除去されるのでイオン軌道の直進性は改善され
る。その後、エッチングとアッシングを繰り返して行い
コンタクトホール１８を開口する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板へのコ
ンタクトホール形成工程を含む半導体装置の製造方法に
関する。
ンタクトホール形成工程を含む半導体装置の製造方法に
関する。
【０００２】
【従来の技術】近年の半導体装置においては、素子微細
化の進展による装置性能の向上や集積度の向上が著しい
が、特に微細なデザインルールが適用されるＭＯＳ (Me
tal Oxide Semiconductor)デバイス等の加工において
は、リソグラフィ技術が主流である。しかし、従来のリ
ソグラフィ技術では、近年のデバイスデザインに求めら
れる超微細加工を行うのは困難である。このため、例え
ば、リソグラフィ技術によって半導体基板上の絶縁膜に
コンタクトホールを形成する場合は、コンタクトパター
ンを形成するレジストマスク自体を工夫したり、あるい
はレジストマスクを従来とは異なる材料で形成する必要
がある。レジストマスクを工夫する方法としては、例え
ばゲート等の配線加工を行う場合、ゲートを形成すべき
位置に形成したレジストのパターンサイズを、アッシン
グ等の技術を用いてさらに縮小する方法がある。また、
レジストマスク自体を従来とは異なる材料で形成する方
法としては、エッチングマスクとして例えば多結晶シリ
コンを用いると共に、このエッチングマスクをパターニ
ングしてエッチング用開口を形成したのち、この開口を
覆うように再度多結晶シリコン膜を形成することにより
開口パターンサイズを縮小し、しかるのち、この縮小さ
れた開口パターンに従って絶縁膜をエッチングしてコン
タクトホールを形成する方法がある。
化の進展による装置性能の向上や集積度の向上が著しい
が、特に微細なデザインルールが適用されるＭＯＳ (Me
tal Oxide Semiconductor)デバイス等の加工において
は、リソグラフィ技術が主流である。しかし、従来のリ
ソグラフィ技術では、近年のデバイスデザインに求めら
れる超微細加工を行うのは困難である。このため、例え
ば、リソグラフィ技術によって半導体基板上の絶縁膜に
コンタクトホールを形成する場合は、コンタクトパター
ンを形成するレジストマスク自体を工夫したり、あるい
はレジストマスクを従来とは異なる材料で形成する必要
がある。レジストマスクを工夫する方法としては、例え
ばゲート等の配線加工を行う場合、ゲートを形成すべき
位置に形成したレジストのパターンサイズを、アッシン
グ等の技術を用いてさらに縮小する方法がある。また、
レジストマスク自体を従来とは異なる材料で形成する方
法としては、エッチングマスクとして例えば多結晶シリ
コンを用いると共に、このエッチングマスクをパターニ
ングしてエッチング用開口を形成したのち、この開口を
覆うように再度多結晶シリコン膜を形成することにより
開口パターンサイズを縮小し、しかるのち、この縮小さ
れた開口パターンに従って絶縁膜をエッチングしてコン
タクトホールを形成する方法がある。
【０００３】このような多結晶シリコンによるマスク
は、例えば図９および図１０に示したような方法により
形成することができる。すなわち、図９（ａ）に示した
ように、ＣＶＤ（Chemical Vapor Deposition ；化学的
気相成長）法により、シリコン基板１０１上に膜厚が１
μｍ程度のノン・シリケート・ガラス（ＮＳＧ）膜１０
２を形成し、このＮＳＧ膜１０２上に膜厚が３００ｎｍ
程度の多結晶シリコン膜１０３を形成する。続いて、リ
ソグラフィ技術を用いて、多結晶シリコン膜１０３の上
部にコンタクトパターンを有するフォトレジスト膜１０
４を０．３μｍ程度の膜厚となるように形成する。この
フォトレジスト膜１０４をエッチングマスクとして多結
晶シリコン膜１０３を異方性エッチング法を用いてエッ
チングし、その後フォトレジスト膜１０４を除去するこ
とにより、図９（ｂ）に示したように、多結晶シリコン
膜１０３に開口１０４を形成する。
は、例えば図９および図１０に示したような方法により
形成することができる。すなわち、図９（ａ）に示した
ように、ＣＶＤ（Chemical Vapor Deposition ；化学的
気相成長）法により、シリコン基板１０１上に膜厚が１
μｍ程度のノン・シリケート・ガラス（ＮＳＧ）膜１０
２を形成し、このＮＳＧ膜１０２上に膜厚が３００ｎｍ
程度の多結晶シリコン膜１０３を形成する。続いて、リ
ソグラフィ技術を用いて、多結晶シリコン膜１０３の上
部にコンタクトパターンを有するフォトレジスト膜１０
４を０．３μｍ程度の膜厚となるように形成する。この
フォトレジスト膜１０４をエッチングマスクとして多結
晶シリコン膜１０３を異方性エッチング法を用いてエッ
チングし、その後フォトレジスト膜１０４を除去するこ
とにより、図９（ｂ）に示したように、多結晶シリコン
膜１０３に開口１０４を形成する。
【０００４】続いて、図１０（ａ）に示したように、Ｃ
ＶＤ法により多結晶シリコン膜１０３上、および開口１
０４に露出しているＮＳＧ膜１０２上に、例えば膜厚１
４０ｎｍの多結晶シリコン膜１０５を形成する。次に、
図１０（ｂ）に示したように、異方性エッチング法を用
いて多結晶シリコン膜１０５をエッチングし、側壁層
（サイドウォール）１０５ａを形成する。以上の工程に
より多結晶シリコンマスク１０６を得ることができる。
ＶＤ法により多結晶シリコン膜１０３上、および開口１
０４に露出しているＮＳＧ膜１０２上に、例えば膜厚１
４０ｎｍの多結晶シリコン膜１０５を形成する。次に、
図１０（ｂ）に示したように、異方性エッチング法を用
いて多結晶シリコン膜１０５をエッチングし、側壁層
（サイドウォール）１０５ａを形成する。以上の工程に
より多結晶シリコンマスク１０６を得ることができる。
【０００５】
【発明が解決しようとする課題】図１１および図１２
は、上記のようにして形成した多結晶シリコンマスク１
０６をエッチングマスクとしてコンタクトホール形成の
ためのドライエッチングを行った際の変化の様子を表す
ものである。なお、ｔはエッチングの開始からの経過時
間であり、ｔ0 はエッチング開始直後の時間を表す値で
ある。図１１（ａ）に示したように、エッチング開始直
後（t ＝ｔ0 ）においては、多結晶シリコンマスク１０
６に従ってイオンがＮＳＧ膜１０２内へ垂直に入射する
ため、コンタクトホール１０８の内側壁はシリコン基板
１０１に対して垂直な形状となる。引き続きエッチング
が進行してｔ＝ｔ1 （ｔ1 ＞ｔ0 ）となると、図１１
（ｂ）に示したようになる。この時点でも、イオンはＮ
ＳＧ膜１０２内へ垂直に入射するため、コンタクトホー
ル１０８の内側壁はシリコン基板１０１に対して垂直な
形状となっている。
は、上記のようにして形成した多結晶シリコンマスク１
０６をエッチングマスクとしてコンタクトホール形成の
ためのドライエッチングを行った際の変化の様子を表す
ものである。なお、ｔはエッチングの開始からの経過時
間であり、ｔ0 はエッチング開始直後の時間を表す値で
ある。図１１（ａ）に示したように、エッチング開始直
後（t ＝ｔ0 ）においては、多結晶シリコンマスク１０
６に従ってイオンがＮＳＧ膜１０２内へ垂直に入射する
ため、コンタクトホール１０８の内側壁はシリコン基板
１０１に対して垂直な形状となる。引き続きエッチング
が進行してｔ＝ｔ1 （ｔ1 ＞ｔ0 ）となると、図１１
（ｂ）に示したようになる。この時点でも、イオンはＮ
ＳＧ膜１０２内へ垂直に入射するため、コンタクトホー
ル１０８の内側壁はシリコン基板１０１に対して垂直な
形状となっている。
【０００６】さらにエッチングが進行してｔ＝ｔ2 （ｔ
2 ＞ｔ1 ）となると、図１２（ａ）に示したように、側
壁層１０５ａの内面壁にエッチングガスの分解による反
応生成物１０７が形成される。この反応生成物１０７が
電子により負に帯電するため、入射したイオンの軌道が
曲げられ、コンタクトホール１０８の内側壁が削られ
る。この現象はドライエッチングの終了時（ｔ＝ｔ3,ｔ
3 ＞ｔ2 ）まで進行し、図１２（ｂ）に示したようにコ
ンタクトホール１０８の形状はボウイング形状（bowin
g；弓状に広がった状態）となる。
2 ＞ｔ1 ）となると、図１２（ａ）に示したように、側
壁層１０５ａの内面壁にエッチングガスの分解による反
応生成物１０７が形成される。この反応生成物１０７が
電子により負に帯電するため、入射したイオンの軌道が
曲げられ、コンタクトホール１０８の内側壁が削られ
る。この現象はドライエッチングの終了時（ｔ＝ｔ3,ｔ
3 ＞ｔ2 ）まで進行し、図１２（ｂ）に示したようにコ
ンタクトホール１０８の形状はボウイング形状（bowin
g；弓状に広がった状態）となる。
【０００７】図１３および図１４は、上述の方法により
形成されたコンタクトホール１０８に導電膜である多結
晶シリコン膜を埋め込む工程を表すものである。図１３
（ａ）に示したようにコンタクトホール１０８を開口し
た後、図１３（ｂ）に示したように、ＣＶＤ法により、
多結晶シリコン膜１０３上およびコンタクトホール１０
８内に３００ｎｍ程度の膜厚の多結晶シリコン膜１０９
を形成する。このとき、コンタクトホール１０８はボウ
イング形状となっているため、図１３（ｂ）に示したよ
うに、コンタクトホール１０８内の多結晶シリコン膜１
０９にボイドと呼ばれる空隙１１０が形成される。次
に、図１４（ａ）に示したように多結晶シリコン膜１０
９をエッチバック法によりエッチングする。多結晶シリ
コン膜１０９の上表面からエッチングが進行し、図１４
（ｂ）に示したようにＮＳＧ膜１０２上の多結晶シリコ
ン膜１０３が除去される。
形成されたコンタクトホール１０８に導電膜である多結
晶シリコン膜を埋め込む工程を表すものである。図１３
（ａ）に示したようにコンタクトホール１０８を開口し
た後、図１３（ｂ）に示したように、ＣＶＤ法により、
多結晶シリコン膜１０３上およびコンタクトホール１０
８内に３００ｎｍ程度の膜厚の多結晶シリコン膜１０９
を形成する。このとき、コンタクトホール１０８はボウ
イング形状となっているため、図１３（ｂ）に示したよ
うに、コンタクトホール１０８内の多結晶シリコン膜１
０９にボイドと呼ばれる空隙１１０が形成される。次
に、図１４（ａ）に示したように多結晶シリコン膜１０
９をエッチバック法によりエッチングする。多結晶シリ
コン膜１０９の上表面からエッチングが進行し、図１４
（ｂ）に示したようにＮＳＧ膜１０２上の多結晶シリコ
ン膜１０３が除去される。
【０００８】このように、従来の方法では、エッチング
によりコンタクトホール１０８を形成する際に側壁層１
０５ａの側壁に堆積する反応生成物１０７に起因してイ
オンの軌道が曲げられて、コンタクトホール１０８の形
状がボウイング状になってしまうため、その後コンタク
トホール１０８内に多結晶シリコン膜１０９を埋め込ん
だときに、多結晶シリコン膜１０９中に空隙１１０が形
成されることが多かった。このため、多結晶シリコン膜
１０９をエッチバック法により除去する際に、コンタク
トホール１０８の底部のシリコン基板１０１が削られて
しまい、コンタクト特性が劣化するという問題があっ
た。また、側壁層１０５ａの形状やエッチング条件を調
整することによりコンタクトホール１０８の形状を改善
するのは困難であった。
によりコンタクトホール１０８を形成する際に側壁層１
０５ａの側壁に堆積する反応生成物１０７に起因してイ
オンの軌道が曲げられて、コンタクトホール１０８の形
状がボウイング状になってしまうため、その後コンタク
トホール１０８内に多結晶シリコン膜１０９を埋め込ん
だときに、多結晶シリコン膜１０９中に空隙１１０が形
成されることが多かった。このため、多結晶シリコン膜
１０９をエッチバック法により除去する際に、コンタク
トホール１０８の底部のシリコン基板１０１が削られて
しまい、コンタクト特性が劣化するという問題があっ
た。また、側壁層１０５ａの形状やエッチング条件を調
整することによりコンタクトホール１０８の形状を改善
するのは困難であった。
【０００９】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、コンタクトホールの微細加工におい
て、半導体基板に対して垂直形状のコンタクトホールを
形成することでコンタクトの信頼性と歩留りとを向上す
ることができる半導体装置の製造方法を提供することに
ある。
ので、その目的は、コンタクトホールの微細加工におい
て、半導体基板に対して垂直形状のコンタクトホールを
形成することでコンタクトの信頼性と歩留りとを向上す
ることができる半導体装置の製造方法を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、被コンタクト領域を覆うように形成され
た絶縁層に、この被コンタクト領域に達するコンタクト
ホールを形成する工程を含む半導体装置の製造方法であ
って、絶縁層上にエッチングマスク層を形成したのち、
このエッチングマスク層を用いて絶縁層を選択的にエッ
チングするエッチング工程と、エッチング工程で生じた
反応生成物を除去するアッシング工程と、を交互に行い
ながらコンタクトホールを形成するようにしたものであ
る。ここで、エッチング工程は例えばフッ素プラズマを
主成分とする雰囲気下で行い、アッシング工程は例えば
酸素プラズマを主成分とする雰囲気下で行うことができ
る。この場合、エッチングマスク層としては、絶縁膜に
対してエッチング選択比が高くかつ酸素プラズマ耐性の
強い物質からなる薄膜、例えば多結晶シリコン膜、金属
薄膜または窒化シリコン膜を用いることができる。
の製造方法は、被コンタクト領域を覆うように形成され
た絶縁層に、この被コンタクト領域に達するコンタクト
ホールを形成する工程を含む半導体装置の製造方法であ
って、絶縁層上にエッチングマスク層を形成したのち、
このエッチングマスク層を用いて絶縁層を選択的にエッ
チングするエッチング工程と、エッチング工程で生じた
反応生成物を除去するアッシング工程と、を交互に行い
ながらコンタクトホールを形成するようにしたものであ
る。ここで、エッチング工程は例えばフッ素プラズマを
主成分とする雰囲気下で行い、アッシング工程は例えば
酸素プラズマを主成分とする雰囲気下で行うことができ
る。この場合、エッチングマスク層としては、絶縁膜に
対してエッチング選択比が高くかつ酸素プラズマ耐性の
強い物質からなる薄膜、例えば多結晶シリコン膜、金属
薄膜または窒化シリコン膜を用いることができる。
【００１１】本発明に係る他の半導体装置の製造方法
は、被コンタクト領域を覆うように形成された絶縁層
に、この被コンタクト領域に達するコンタクトホールを
形成する工程を含む半導体装置の製造方法であって、絶
縁層の上に第１のマスク層を形成する工程と、第１のマ
スク層に開口を形成する工程と、開口の内面をも覆うよ
うにして第１のマスク層上に第２のマスク層を形成する
工程と、第２のマスク層を異方性エッチングによりエッ
チングして、開口の内側面に、第２のマスク層からなる
側壁を形成する工程と、側壁の形成された開口の内面を
も覆うようにして、絶縁層とほぼ等しいエッチング選択
比を有する薄膜を形成する工程と、第２のマスク層から
なる側壁および第１のマスク層をマスクとして薄膜およ
び絶縁層をエッチングし、被コンタクト領域に達するコ
ンタクトホールを形成する工程とを含んでいる。ここ
で、第１および第２のマスク層としては例えば多結晶シ
リコンを用い、薄膜としては例えば熱酸化処理により形
成されるシリコン酸化膜を用いることができる。
は、被コンタクト領域を覆うように形成された絶縁層
に、この被コンタクト領域に達するコンタクトホールを
形成する工程を含む半導体装置の製造方法であって、絶
縁層の上に第１のマスク層を形成する工程と、第１のマ
スク層に開口を形成する工程と、開口の内面をも覆うよ
うにして第１のマスク層上に第２のマスク層を形成する
工程と、第２のマスク層を異方性エッチングによりエッ
チングして、開口の内側面に、第２のマスク層からなる
側壁を形成する工程と、側壁の形成された開口の内面を
も覆うようにして、絶縁層とほぼ等しいエッチング選択
比を有する薄膜を形成する工程と、第２のマスク層から
なる側壁および第１のマスク層をマスクとして薄膜およ
び絶縁層をエッチングし、被コンタクト領域に達するコ
ンタクトホールを形成する工程とを含んでいる。ここ
で、第１および第２のマスク層としては例えば多結晶シ
リコンを用い、薄膜としては例えば熱酸化処理により形
成されるシリコン酸化膜を用いることができる。
【００１２】本発明に係る半導体装置の製造方法では、
エッチングマスク層を用いて絶縁層にコンタクトホール
を開口する際にエッチングとアッシングとを交互に行う
ことにより、エッチングガスの分解によってエッチング
マスクの内側面に形成された反応生成物が除去される。
これにより、エッチングに供されるイオン軌道の直進性
が保たれ、基板とほぼ垂直な形状のコンタクトホールが
得られる。
エッチングマスク層を用いて絶縁層にコンタクトホール
を開口する際にエッチングとアッシングとを交互に行う
ことにより、エッチングガスの分解によってエッチング
マスクの内側面に形成された反応生成物が除去される。
これにより、エッチングに供されるイオン軌道の直進性
が保たれ、基板とほぼ垂直な形状のコンタクトホールが
得られる。
【００１３】本発明に係る他の半導体装置の製造方法で
は、絶縁層のエッチングの進行と共に側壁にエッチング
ガスの分解による反応生成物が形成され、イオンの軌道
が曲げられるが、形成されたコンタクトホールの上部の
側壁は反応生成物により保護されてエッチングが進行せ
ず、一方、コンタクトホールの下部の内壁面には反応生
成物が形成されないのでエッチングが進行する。その結
果、コンタクトホールの上部の狭い部分がいわば絞りと
して作用してイオンの入射断面積を制限するため、イオ
ンの軌道が曲がってコンタクトホールの内側壁をエッチ
ングしたとしてもボウイング状に膨らむことはなく、基
板とほぼ垂直な形状のコンタクトホールが得られる。
は、絶縁層のエッチングの進行と共に側壁にエッチング
ガスの分解による反応生成物が形成され、イオンの軌道
が曲げられるが、形成されたコンタクトホールの上部の
側壁は反応生成物により保護されてエッチングが進行せ
ず、一方、コンタクトホールの下部の内壁面には反応生
成物が形成されないのでエッチングが進行する。その結
果、コンタクトホールの上部の狭い部分がいわば絞りと
して作用してイオンの入射断面積を制限するため、イオ
ンの軌道が曲がってコンタクトホールの内側壁をエッチ
ングしたとしてもボウイング状に膨らむことはなく、基
板とほぼ垂直な形状のコンタクトホールが得られる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１５】［第１の実施の形態]図１〜図４は、本発
明の第１の実施の形態に係る半導体装置の製造方法を工
程順に表すものである。
明の第１の実施の形態に係る半導体装置の製造方法を工
程順に表すものである。
【００１６】本方法に係る工程のちうち、多結晶シリコ
ンマスクの形成までの工程は従来の多結晶シリコンマス
クの形成工程と実質的に同じである。すなわち、まず、
図１（ａ）に示したように、シリコン基板１１上にＣＶ
Ｄ法により例えば１μｍ程度の膜厚のＮＳＧ膜１２を形
成し、さらにその上に例えば３００ｎｍ程度の膜厚の多
結晶シリコン膜１３を形成する。続いて、リソグラフィ
技術を用いて多結晶シリコン膜１３の上部にコンタクト
パターンを有する膜厚０．３μｍ程度のフォトレジスト
膜１４を形成する。次に、異方性エッチング法を用い
て、フォトレジスト膜１４をエッチングマスクとして多
結晶シリコン膜１３をエッチングすることで、図１
（ｂ）に示したように、多結晶シリコン膜１３に開口１
３ａを形成する。その後、フォトレジスト膜１４を除去
する。ここで、ＮＳＧ膜１２は本発明における絶縁層に
対応する。
ンマスクの形成までの工程は従来の多結晶シリコンマス
クの形成工程と実質的に同じである。すなわち、まず、
図１（ａ）に示したように、シリコン基板１１上にＣＶ
Ｄ法により例えば１μｍ程度の膜厚のＮＳＧ膜１２を形
成し、さらにその上に例えば３００ｎｍ程度の膜厚の多
結晶シリコン膜１３を形成する。続いて、リソグラフィ
技術を用いて多結晶シリコン膜１３の上部にコンタクト
パターンを有する膜厚０．３μｍ程度のフォトレジスト
膜１４を形成する。次に、異方性エッチング法を用い
て、フォトレジスト膜１４をエッチングマスクとして多
結晶シリコン膜１３をエッチングすることで、図１
（ｂ）に示したように、多結晶シリコン膜１３に開口１
３ａを形成する。その後、フォトレジスト膜１４を除去
する。ここで、ＮＳＧ膜１２は本発明における絶縁層に
対応する。
【００１７】次に、図２（ａ）に示したように、ＣＶＤ
法により例えば１４０ｎｍ程度の膜厚の多結晶シリコン
膜１５を形成する。次に、図２（ｂ）に示したように、
異方性エッチング法を用いて多結晶シリコン膜１５をエ
ッチングし、多結晶シリコン膜１３の開口１３ａの内側
壁に側壁層１５ａを形成する。これにより、多結晶シリ
コンマスク１６が完成する。この多結晶シリコンマスク
１６は本発明におけるエッチングマスク層に対応する。
法により例えば１４０ｎｍ程度の膜厚の多結晶シリコン
膜１５を形成する。次に、図２（ｂ）に示したように、
異方性エッチング法を用いて多結晶シリコン膜１５をエ
ッチングし、多結晶シリコン膜１３の開口１３ａの内側
壁に側壁層１５ａを形成する。これにより、多結晶シリ
コンマスク１６が完成する。この多結晶シリコンマスク
１６は本発明におけるエッチングマスク層に対応する。
【００１８】次に、図３および図４を参照して、上記の
ようにして形成した多結晶シリコンマスク１６をエッチ
ングマスクとしてＮＳＧ膜１２を選択的にエッチング
し、シリコン基板１１の図示しない被コンタクト領域に
達するコンタクトホールを形成する工程について説明す
る。この場合のエッチングには、例えばマグネトロンエ
ッチャーによる高密度プラズマプロセスを用い、エッチ
ングガスとしては例えば八フッ化四炭素（Ｃ4 Ｆ8 ）／
一酸化炭素（ＣＯ）／アルゴン（Ａｒ）／酸素（Ｏ2 ）
をそれぞれ１４／１５０／２００／５ｓｃｃｍの割合で
使用する。また、チャンバ内圧力は５．３Ｐａ、高周波
（ＲＦ）バイアスは１６００Ｗ、時間は１分間とする。
ようにして形成した多結晶シリコンマスク１６をエッチ
ングマスクとしてＮＳＧ膜１２を選択的にエッチング
し、シリコン基板１１の図示しない被コンタクト領域に
達するコンタクトホールを形成する工程について説明す
る。この場合のエッチングには、例えばマグネトロンエ
ッチャーによる高密度プラズマプロセスを用い、エッチ
ングガスとしては例えば八フッ化四炭素（Ｃ4 Ｆ8 ）／
一酸化炭素（ＣＯ）／アルゴン（Ａｒ）／酸素（Ｏ2 ）
をそれぞれ１４／１５０／２００／５ｓｃｃｍの割合で
使用する。また、チャンバ内圧力は５．３Ｐａ、高周波
（ＲＦ）バイアスは１６００Ｗ、時間は１分間とする。
【００１９】図３（ａ）に示したように、エッチング開
始直後はフッ素プラズマイオン１７が多結晶シリコンマ
スク１６に従ってＮＳＧ膜１２内へ垂直に入射するた
め、コンタクトホール１８はシリコン基板１１に対して
垂直な形状となる。その後、図３（ｂ）に示したよう
に、エッチングの進行と共に側壁層１５ａにエッチング
ガスの分解による反応生成物１９が形成され、これが負
に帯電するため、イオンの軌道が曲げられるようにな
る。
始直後はフッ素プラズマイオン１７が多結晶シリコンマ
スク１６に従ってＮＳＧ膜１２内へ垂直に入射するた
め、コンタクトホール１８はシリコン基板１１に対して
垂直な形状となる。その後、図３（ｂ）に示したよう
に、エッチングの進行と共に側壁層１５ａにエッチング
ガスの分解による反応生成物１９が形成され、これが負
に帯電するため、イオンの軌道が曲げられるようにな
る。
【００２０】この段階でエッチングを中止し、今度は、
図４（ａ）に示したように、酸素（Ｏ2 ）ガスによるア
ッシング(ashing ；灰化処理）を行う。この場合のアッ
シングには、例えばマグネトロンエッチャーによる高密
度プラズマプロセスを用い、アッシングガスとしては例
えば酸素（Ｏ2 ）／アルゴン（Ａｒ）をそれぞれ１０／
１００ｓｃｃｍの割合で使用する。また、チャンバ内圧
力は５．３Ｐａ、ＲＦバイアスは６００Ｗ、時間は１０
秒間とする。この酸素プラズマイオン１７ａによるアッ
シングにより、図４（ａ）に示したように、側壁層１５
ａに形成された反応生成物１９が除去されるのでイオン
軌道の直進性は改善される。その後、再び上述の条件に
よりフッ素プラズマイオンによるエッチングを行い、図
４（ｂ）に示したように側壁層１５ａに反応生成物１９
が堆積すると上述の条件により酸素プラズマイオンによ
るアッシングを行う。そして、エッチングとアッシング
とを交互に繰り返して行うことにより、コンタクトホー
ル１８を開口する。
図４（ａ）に示したように、酸素（Ｏ2 ）ガスによるア
ッシング(ashing ；灰化処理）を行う。この場合のアッ
シングには、例えばマグネトロンエッチャーによる高密
度プラズマプロセスを用い、アッシングガスとしては例
えば酸素（Ｏ2 ）／アルゴン（Ａｒ）をそれぞれ１０／
１００ｓｃｃｍの割合で使用する。また、チャンバ内圧
力は５．３Ｐａ、ＲＦバイアスは６００Ｗ、時間は１０
秒間とする。この酸素プラズマイオン１７ａによるアッ
シングにより、図４（ａ）に示したように、側壁層１５
ａに形成された反応生成物１９が除去されるのでイオン
軌道の直進性は改善される。その後、再び上述の条件に
よりフッ素プラズマイオンによるエッチングを行い、図
４（ｂ）に示したように側壁層１５ａに反応生成物１９
が堆積すると上述の条件により酸素プラズマイオンによ
るアッシングを行う。そして、エッチングとアッシング
とを交互に繰り返して行うことにより、コンタクトホー
ル１８を開口する。
【００２１】このように、本実施の形態による半導体装
置の製造方法によれば、多結晶シリコンマスク１６をエ
ッチングマスクとしてＮＳＧ膜１２をエッチングする際
に、側壁層１５ａに反応生成物１９が形成された段階で
フッ素プラズマイオンによるエッチングから酸素プラズ
マイオンによるアッシングに切り替えて反応生成物１９
を除去して、再度エッチングを行うというエッチングと
アッシングの交互の繰り返しによりコンタクトホール１
８を開口するようにしたので、側壁層１５ａへのエッチ
ングガスの分解による反応生成物１９の堆積を防止する
ことができる。このため、反応生成物１９が電子により
負に帯電して入射イオンの軌道が曲げられ、コンタクト
ホール１８の側壁が削られるという現象が生じないの
で、コンタクトホール１８の形状がボウイング状になる
のを回避できる。したがって、その後のコンタクトの埋
め込み時において空隙が形成されることがなく、コンタ
クトの信頼性と歩留りとを向上することができる。
置の製造方法によれば、多結晶シリコンマスク１６をエ
ッチングマスクとしてＮＳＧ膜１２をエッチングする際
に、側壁層１５ａに反応生成物１９が形成された段階で
フッ素プラズマイオンによるエッチングから酸素プラズ
マイオンによるアッシングに切り替えて反応生成物１９
を除去して、再度エッチングを行うというエッチングと
アッシングの交互の繰り返しによりコンタクトホール１
８を開口するようにしたので、側壁層１５ａへのエッチ
ングガスの分解による反応生成物１９の堆積を防止する
ことができる。このため、反応生成物１９が電子により
負に帯電して入射イオンの軌道が曲げられ、コンタクト
ホール１８の側壁が削られるという現象が生じないの
で、コンタクトホール１８の形状がボウイング状になる
のを回避できる。したがって、その後のコンタクトの埋
め込み時において空隙が形成されることがなく、コンタ
クトの信頼性と歩留りとを向上することができる。
【００２２】［第２の実施の形態］図５〜図８は本発明
の第２の実施の形態に係る半導体装置の製造方法を工程
順に表すものである。本実施の形態では、上記の第１の
条件におけるＮＳＧ膜１２の代わりに二酸化シリコン膜
２１を用いると共に、第１の実施の形態における多結晶
シリコンマスク１６を形成した後、この多結晶シリコン
マスク１６上に酸化膜を形成する構成としたものであ
る。なお、図１〜図４と同一構成部分については同一符
号を付する。
の第２の実施の形態に係る半導体装置の製造方法を工程
順に表すものである。本実施の形態では、上記の第１の
条件におけるＮＳＧ膜１２の代わりに二酸化シリコン膜
２１を用いると共に、第１の実施の形態における多結晶
シリコンマスク１６を形成した後、この多結晶シリコン
マスク１６上に酸化膜を形成する構成としたものであ
る。なお、図１〜図４と同一構成部分については同一符
号を付する。
【００２３】まず、図５（ａ）に示したように、シリコ
ン基板１１上の全面に例えば１２００ｎｍ程度の膜厚の
二酸化シリコン膜２１を形成する。続いて、ＣＶＤ法に
より、二酸化シリコン膜２１上に例えば３００ｎｍ程度
の膜厚の多結晶シリコン膜１３を形成する。その後、リ
ソグラフィ技術を用いて多結晶シリコン膜１３の上部に
コンタクトパターンを有する膜厚０．３μｍ程度のフォ
トレジスト膜１４を形成する。次に、このフォトレジス
ト膜１４をエッチングマスクとして、多結晶シリコン膜
１３を、例えばＥＣＲ（electron cycrotron resonanc
e，電子サイクロトロン共鳴）エッチャーを用いてエッ
チングし、多結晶シリコン膜１３に開口１３ａを形成す
る。その後、アッシングによりフォトレジスト膜１４を
除去したのち、図５（ｂ）に示したように、ＣＶＤ法に
より、多結晶シリコン膜１３上、および開口１３ａの二
酸化シリコン膜２１上に例えば１４０ｎｍの膜厚の多結
晶シリコン膜１５を形成する。次に、図６（ａ）に示し
たように、マグネトロンエッチャーを用いた異方性エッ
チングにより、多結晶シリコン膜１５全面をエッチバッ
クすると共に、多結晶シリコン膜１３の開口１３ａの内
側壁部分にのみ多結晶シリコン膜を残し、側壁層１５ａ
を形成する。これで、多結晶シリコン１３および側壁１
５ａからなる多結晶シリコンマスク１６の形成が完了す
る。ここで、二酸化シリコン膜２１は本発明における絶
縁層に対応し、多結晶シリコン膜１３は本発明における
第１のマスク層に対応し、多結晶シリコン膜１５は本発
明における第２のマスク層に対応し、側壁層１５ａは本
発明における側壁に対応する。
ン基板１１上の全面に例えば１２００ｎｍ程度の膜厚の
二酸化シリコン膜２１を形成する。続いて、ＣＶＤ法に
より、二酸化シリコン膜２１上に例えば３００ｎｍ程度
の膜厚の多結晶シリコン膜１３を形成する。その後、リ
ソグラフィ技術を用いて多結晶シリコン膜１３の上部に
コンタクトパターンを有する膜厚０．３μｍ程度のフォ
トレジスト膜１４を形成する。次に、このフォトレジス
ト膜１４をエッチングマスクとして、多結晶シリコン膜
１３を、例えばＥＣＲ（electron cycrotron resonanc
e，電子サイクロトロン共鳴）エッチャーを用いてエッ
チングし、多結晶シリコン膜１３に開口１３ａを形成す
る。その後、アッシングによりフォトレジスト膜１４を
除去したのち、図５（ｂ）に示したように、ＣＶＤ法に
より、多結晶シリコン膜１３上、および開口１３ａの二
酸化シリコン膜２１上に例えば１４０ｎｍの膜厚の多結
晶シリコン膜１５を形成する。次に、図６（ａ）に示し
たように、マグネトロンエッチャーを用いた異方性エッ
チングにより、多結晶シリコン膜１５全面をエッチバッ
クすると共に、多結晶シリコン膜１３の開口１３ａの内
側壁部分にのみ多結晶シリコン膜を残し、側壁層１５ａ
を形成する。これで、多結晶シリコン１３および側壁１
５ａからなる多結晶シリコンマスク１６の形成が完了す
る。ここで、二酸化シリコン膜２１は本発明における絶
縁層に対応し、多結晶シリコン膜１３は本発明における
第１のマスク層に対応し、多結晶シリコン膜１５は本発
明における第２のマスク層に対応し、側壁層１５ａは本
発明における側壁に対応する。
【００２４】続いて、図６（ｂ）に示したように、例え
ば８００〜８５０°Ｃ程度の温度下での熱酸化により、
多結晶シリコンマスク１６の表面に例えば１０〜２０ｎ
ｍ程度の膜厚の二酸化シリコン膜２２を形成する。この
二酸化シリコン膜２２は、本発明における薄膜に対応す
る。
ば８００〜８５０°Ｃ程度の温度下での熱酸化により、
多結晶シリコンマスク１６の表面に例えば１０〜２０ｎ
ｍ程度の膜厚の二酸化シリコン膜２２を形成する。この
二酸化シリコン膜２２は、本発明における薄膜に対応す
る。
【００２５】次に、図７および図８を参照して、多結晶
シリコンマスク１６をエッチングマスクとして二酸化シ
リコン膜２１を選択的にエッチングし、シリコン基板１
１の図示しない被コンタクト領域に達するコンタクトホ
ールを開口する工程について説明する。この場合のエッ
チングの条件は第１の実施の形態と同様とする。この場
合、図７（ａ）に示したように、エッチング開始直後は
多結晶シリコンマスク１６に従ってフッ素プラズマイオ
ンが二酸化シリコン膜２１内へ垂直に入射するため、コ
ンタクトホール１８はシリコン基板１１に対して垂直な
形状となる。また、このとき同時に二酸化シリコン膜２
２も削られていく。その後、図７（ｂ）に示したよう
に、エッチングの進行とともに側壁層１５ａにエッチン
グガスの分解による反応生成物１９が形成され、イオン
の軌道が曲げられる。更に時間が経過すると、図８
（ａ）に示したように、コンタクトホール１８の上部の
側壁は反応生成物１９により保護されてエッチングが進
行しないが、コンタクトホール１８の下部の内壁面には
反応生成物１９が形成されないのでエッチングが進行す
る。その結果、コンタクトホール１８の上部の狭い部分
がいわば絞りとして作用してイオンの入射断面積を制限
するため、イオンの軌道が曲がってコンタクトホール１
８の内側壁をエッチングしたとしても従来のようにボウ
イング状に膨らむことはなく、図８（ｂ）に示したよう
に、ほぼ垂直形状のコンタクトホール１８が得られるこ
ととなる。
シリコンマスク１６をエッチングマスクとして二酸化シ
リコン膜２１を選択的にエッチングし、シリコン基板１
１の図示しない被コンタクト領域に達するコンタクトホ
ールを開口する工程について説明する。この場合のエッ
チングの条件は第１の実施の形態と同様とする。この場
合、図７（ａ）に示したように、エッチング開始直後は
多結晶シリコンマスク１６に従ってフッ素プラズマイオ
ンが二酸化シリコン膜２１内へ垂直に入射するため、コ
ンタクトホール１８はシリコン基板１１に対して垂直な
形状となる。また、このとき同時に二酸化シリコン膜２
２も削られていく。その後、図７（ｂ）に示したよう
に、エッチングの進行とともに側壁層１５ａにエッチン
グガスの分解による反応生成物１９が形成され、イオン
の軌道が曲げられる。更に時間が経過すると、図８
（ａ）に示したように、コンタクトホール１８の上部の
側壁は反応生成物１９により保護されてエッチングが進
行しないが、コンタクトホール１８の下部の内壁面には
反応生成物１９が形成されないのでエッチングが進行す
る。その結果、コンタクトホール１８の上部の狭い部分
がいわば絞りとして作用してイオンの入射断面積を制限
するため、イオンの軌道が曲がってコンタクトホール１
８の内側壁をエッチングしたとしても従来のようにボウ
イング状に膨らむことはなく、図８（ｂ）に示したよう
に、ほぼ垂直形状のコンタクトホール１８が得られるこ
ととなる。
【００２６】このように本実施の形態による半導体装置
の製造方法によれば、多結晶シリコンマスク１６の上に
二酸化シリコン膜２２を形成して、これらをエッチング
マスクとして二酸化シリコン膜２１をエッチングするよ
うにしたので、コンタクトホールがボウイング形状を呈
するのを防止してシリコン基板１１に対してほぼ垂直な
内壁面を持つコンタクトホール１８を得ることができ
る。したがって、コンタクトホール１８内を導電材料で
完全に埋め込むことができるようになり、従来のような
微小空隙は発生しない。このため、導電膜のエッチバッ
クをする際、シリコン基板１１まで削られてコンタクト
ホール特性が劣化することを防止することができる。
の製造方法によれば、多結晶シリコンマスク１６の上に
二酸化シリコン膜２２を形成して、これらをエッチング
マスクとして二酸化シリコン膜２１をエッチングするよ
うにしたので、コンタクトホールがボウイング形状を呈
するのを防止してシリコン基板１１に対してほぼ垂直な
内壁面を持つコンタクトホール１８を得ることができ
る。したがって、コンタクトホール１８内を導電材料で
完全に埋め込むことができるようになり、従来のような
微小空隙は発生しない。このため、導電膜のエッチバッ
クをする際、シリコン基板１１まで削られてコンタクト
ホール特性が劣化することを防止することができる。
【００２７】以上、いくつかの実施の形態を挙げて本発
明を説明したが、本発明はこれらの実施の形態に限定さ
れるものではなく、その均等の範囲で種々変形可能であ
る。例えば、上記実施の形態では、コンタクトホール１
８のエッチングマスクとして多結晶シリコン膜１３，１
５ａを用いたが、本発明はこれに限定されるものではな
く、エッチングされる絶縁膜であるＮＳＧ膜１２や二酸
化シリコン膜２１に対してエッチング選択比が高く（エ
ッチング速度が遅く）かつ酸素プラズマ耐性の強い物質
からなる薄膜であれば、他の膜種を用いることもでき
る。例えば、窒化チタン（ＴｉＮ）等の金属薄膜や、窒
化シリコン（ＳｉＮ）膜等を使用可能である。
明を説明したが、本発明はこれらの実施の形態に限定さ
れるものではなく、その均等の範囲で種々変形可能であ
る。例えば、上記実施の形態では、コンタクトホール１
８のエッチングマスクとして多結晶シリコン膜１３，１
５ａを用いたが、本発明はこれに限定されるものではな
く、エッチングされる絶縁膜であるＮＳＧ膜１２や二酸
化シリコン膜２１に対してエッチング選択比が高く（エ
ッチング速度が遅く）かつ酸素プラズマ耐性の強い物質
からなる薄膜であれば、他の膜種を用いることもでき
る。例えば、窒化チタン（ＴｉＮ）等の金属薄膜や、窒
化シリコン（ＳｉＮ）膜等を使用可能である。
【００２８】
【発明の効果】以上説明したように、請求項１ないし請
求項４のいずれか１に記載の半導体装置の製造方法によ
れば、コンタクトホールを開口する際にエッチングとア
ッシングとを交互に行うことにより、エッチング時にエ
ッチングマスクの内側面に形成される反応生成物を除去
しながらエッチングを行うようにしたので、イオン軌道
の直進性が保たれ、コンタクトホールがボウイング状に
形成されるのを防止することができる。これにより、コ
ンタクトホール内に導電層を埋め込む際、微小空隙等が
残存することを防止できるので、コンタクトの特性、信
頼性および歩留りを向上させることができるという効果
を奏する。
求項４のいずれか１に記載の半導体装置の製造方法によ
れば、コンタクトホールを開口する際にエッチングとア
ッシングとを交互に行うことにより、エッチング時にエ
ッチングマスクの内側面に形成される反応生成物を除去
しながらエッチングを行うようにしたので、イオン軌道
の直進性が保たれ、コンタクトホールがボウイング状に
形成されるのを防止することができる。これにより、コ
ンタクトホール内に導電層を埋め込む際、微小空隙等が
残存することを防止できるので、コンタクトの特性、信
頼性および歩留りを向上させることができるという効果
を奏する。
【００２９】また、請求項５または請求項６記載の半導
体装置の製造方法によれば、第１および第２のマスク層
からなるエッチングマスク上に、絶縁層とほぼ等しいエ
ッチング選択比を有する薄膜を形成した上で絶縁層のエ
ッチングを行うようにしたので、反応生成物により保護
されてエッチングが進行しないコンタクトホール上部部
分がいわば絞りとして作用してイオンの入射断面積を制
限するようになり、イオンの軌道が曲がってコンタクト
ホールの内側壁をエッチングしたとしてもボウイング状
に膨らむことはなく、基板とほぼ垂直な形状のコンタク
トホールが得られる。 このため、上記の場合と同様
に、コンタクトホール内に導電層を埋め込む際の微小空
隙の発生を防止でき、コンタクトの特性、信頼性および
歩留りを一層高めることができるという効果を奏する。
体装置の製造方法によれば、第１および第２のマスク層
からなるエッチングマスク上に、絶縁層とほぼ等しいエ
ッチング選択比を有する薄膜を形成した上で絶縁層のエ
ッチングを行うようにしたので、反応生成物により保護
されてエッチングが進行しないコンタクトホール上部部
分がいわば絞りとして作用してイオンの入射断面積を制
限するようになり、イオンの軌道が曲がってコンタクト
ホールの内側壁をエッチングしたとしてもボウイング状
に膨らむことはなく、基板とほぼ垂直な形状のコンタク
トホールが得られる。 このため、上記の場合と同様
に、コンタクトホール内に導電層を埋め込む際の微小空
隙の発生を防止でき、コンタクトの特性、信頼性および
歩留りを一層高めることができるという効果を奏する。
【図１】本発明の第１の実施の形態に係る半導体装置の
製造方法の一部工程を表す半導体装置の要部断面図であ
る。
製造方法の一部工程を表す半導体装置の要部断面図であ
る。
【図２】図１に続く工程を表す断面図である。
【図３】図２に続く工程を表す断面図である。
【図４】図３に続く工程を表す断面図である。
【図５】本発明の第２の実施の形態に係る半導体装置の
製造方法の一部工程を表す半導体装置の要部断面図であ
る。
製造方法の一部工程を表す半導体装置の要部断面図であ
る。
【図６】図５に続く工程を表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】図７に続く工程を表す断面図である。
【図９】従来の半導体装置の製造方法の要部工程を表す
半導体装置の要部断面図である。
半導体装置の要部断面図である。
【図１０】図９に続く工程を表す断面図である。
【図１１】従来のコンタクトホールのエッチング時にお
ける変化の様子を表す断面図である。
ける変化の様子を表す断面図である。
【図１２】図１１に続く状態を表す断面図である。
【図１３】従来のコンタクトホールの導電膜による埋め
込み工程を表す断面図である。
込み工程を表す断面図である。
【図１４】図１３に続く工程を表す断面図である。
１１…シリコン基板、１２…ＮＳＧ膜、１３，１５…多
結晶シリコン膜、１４…フォトレジスト膜、１５ａ…側
壁層、１６…多結晶シリコンマスク、１７…フッ素プラ
ズマイオン、１７ａ…酸素プラズマイオン、１８…コン
タクトホール、１９…反応生成物、２１，２２…二酸化
シリコン膜
結晶シリコン膜、１４…フォトレジスト膜、１５ａ…側
壁層、１６…多結晶シリコンマスク、１７…フッ素プラ
ズマイオン、１７ａ…酸素プラズマイオン、１８…コン
タクトホール、１９…反応生成物、２１，２２…二酸化
シリコン膜
Claims (6)
- 【請求項１】 被コンタクト領域を覆うように形成され
た絶縁層に、前記被コンタクト領域に達するコンタクト
ホールを形成する工程を含む半導体装置の製造方法であ
って、 前記絶縁層上にエッチングマスク層を形成したのち、 前記エッチングマスク層を用いて前記絶縁層を選択的に
エッチングするエッチング工程と、前記エッチング工程
で生じた反応生成物を除去するアッシング工程とを交互
に行うことで前記コンタクトホールを形成することを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記エッチング工程はフッ素プラズマを
主成分とする雰囲気下で行われ、前記アッシング工程は
酸素プラズマを主成分とする雰囲気下で行われることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記エッチングマスク層は、前記絶縁膜
に対してエッチング選択比が高くかつ酸素プラズマ耐性
の強い物質からなる薄膜であることを特徴とする請求項
２記載の半導体装置の製造方法。 - 【請求項４】 前記エッチングマスク層は、多結晶シリ
コン膜、金属薄膜または窒化シリコン膜であることを特
徴とする請求項３記載の半導体装置の製造方法。 - 【請求項５】 被コンタクト領域を覆うように形成され
た絶縁層に、この被コンタクト領域に達するコンタクト
ホールを形成する工程を含む半導体装置の製造方法であ
って、 前記絶縁層の上に第１のマスク層を形成する工程と、 前記第１のマスク層に開口を形成する工程と、 前記開口の内面をも覆うようにして前記第１のマスク層
上に第２のマスク層を形成する工程と、 前記第２のマスク層を異方性エッチングによりエッチン
グして、前記開口の内側面に、第２のマスク層からなる
側壁を形成する工程と、 前記側壁の形成された開口の内面をも覆うようにして、
前記絶縁層とほぼ等しいエッチング選択比を有する薄膜
を形成する工程と、 前記第２のマスク層からなる側壁および前記第１のマス
ク層をマスクとして前記絶縁層をエッチングし、前記被
コンタクト領域に達するコンタクトホールを形成する工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項６】 前記第１および第２のマスク層は多結晶
シリコンからなり、前記薄膜は、熱酸化処理により形成
されるシリコン酸化膜であることを特徴とする請求項５
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6640397A JPH10261713A (ja) | 1997-03-19 | 1997-03-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6640397A JPH10261713A (ja) | 1997-03-19 | 1997-03-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261713A true JPH10261713A (ja) | 1998-09-29 |
Family
ID=13314816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6640397A Pending JPH10261713A (ja) | 1997-03-19 | 1997-03-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10261713A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214512A (ja) * | 1998-01-20 | 1999-08-06 | Sony Corp | 半導体装置の製造方法 |
| JP2000340655A (ja) * | 1999-03-25 | 2000-12-08 | Infineon Technol North America Corp | 半導体構造体および半導体製造方法 |
| EP1235263A2 (en) * | 2001-02-22 | 2002-08-28 | Texas Instruments Incorporated | Gas switching during an etch process to modulate the characteristics of the etch |
| KR100382548B1 (ko) * | 2000-12-19 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| WO2003067293A1 (fr) * | 2002-02-06 | 2003-08-14 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication de guide d'onde optique |
| JP2005536051A (ja) * | 2002-08-14 | 2005-11-24 | ペルキンエルメル オプトエレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング | 基板表面から材料を選択的に除去する方法とウエハー用のマスキング材料およびマスキング材料を伴うウエハー |
| US7834407B2 (en) | 2005-05-20 | 2010-11-16 | Renesas Electronics Corporation | Semiconductor device |
| JP2012204367A (ja) * | 2011-03-23 | 2012-10-22 | Tokyo Electron Ltd | 基板処理方法及び記憶媒体 |
| WO2015194380A1 (ja) * | 2014-06-16 | 2015-12-23 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
| JP2019009189A (ja) * | 2017-06-21 | 2019-01-17 | 東京エレクトロン株式会社 | エッチング方法 |
-
1997
- 1997-03-19 JP JP6640397A patent/JPH10261713A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214512A (ja) * | 1998-01-20 | 1999-08-06 | Sony Corp | 半導体装置の製造方法 |
| JP2000340655A (ja) * | 1999-03-25 | 2000-12-08 | Infineon Technol North America Corp | 半導体構造体および半導体製造方法 |
| KR100382548B1 (ko) * | 2000-12-19 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| EP1235263A2 (en) * | 2001-02-22 | 2002-08-28 | Texas Instruments Incorporated | Gas switching during an etch process to modulate the characteristics of the etch |
| EP1235263A3 (en) * | 2001-02-22 | 2004-05-19 | Texas Instruments Incorporated | Gas switching during an etch process to modulate the characteristics of the etch |
| WO2003067293A1 (fr) * | 2002-02-06 | 2003-08-14 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication de guide d'onde optique |
| US7095934B2 (en) | 2002-02-06 | 2006-08-22 | Matsushita Electric Industrial Co., Ltd. | Optical waveguide manufacturing method |
| JP2005536051A (ja) * | 2002-08-14 | 2005-11-24 | ペルキンエルメル オプトエレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング | 基板表面から材料を選択的に除去する方法とウエハー用のマスキング材料およびマスキング材料を伴うウエハー |
| US8652343B2 (en) | 2002-08-14 | 2014-02-18 | Excelitas Technologies Singapore Pte. Ltd. | Method for selectively removing material from the surface of a substrate, masking material for a wafer, and wafer with masking material |
| US8604563B2 (en) | 2005-05-20 | 2013-12-10 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US9478530B2 (en) | 2005-05-20 | 2016-10-25 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US8592920B2 (en) | 2005-05-20 | 2013-11-26 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US8232610B2 (en) | 2005-05-20 | 2012-07-31 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US7834407B2 (en) | 2005-05-20 | 2010-11-16 | Renesas Electronics Corporation | Semiconductor device |
| US9013006B2 (en) | 2005-05-20 | 2015-04-21 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US11107912B2 (en) | 2005-05-20 | 2021-08-31 | Renesas Electronics Corporation | Trench gate semiconductor device with dummy gate electrode and manufacturing method of the same |
| US10211332B2 (en) | 2005-05-20 | 2019-02-19 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US9245973B2 (en) | 2005-05-20 | 2016-01-26 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| US9837528B2 (en) | 2005-05-20 | 2017-12-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| JP2012204367A (ja) * | 2011-03-23 | 2012-10-22 | Tokyo Electron Ltd | 基板処理方法及び記憶媒体 |
| US9165784B2 (en) | 2011-03-23 | 2015-10-20 | Tokyo Electron Limited | Substrate processing method and storage medium |
| JP2016021546A (ja) * | 2014-06-16 | 2016-02-04 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
| WO2015194380A1 (ja) * | 2014-06-16 | 2015-12-23 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
| US10460950B2 (en) | 2014-06-16 | 2019-10-29 | Tokyo Electron Limited | Substrate processing system and substrate processing method |
| JP2019009189A (ja) * | 2017-06-21 | 2019-01-17 | 東京エレクトロン株式会社 | エッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372655B2 (en) | Two etchant etch method | |
| JPH07211718A (ja) | 半導体装置の配線形成方法 | |
| JPH11214369A (ja) | 半導体装置の白金膜蝕刻方法 | |
| JPH10261713A (ja) | 半導体装置の製造方法 | |
| US5685950A (en) | Dry etching method | |
| US6458284B1 (en) | Method of etching and etch mask | |
| KR100838502B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| US5968278A (en) | High aspect ratio contact | |
| US6995093B2 (en) | Polysilicon etching method | |
| US7067429B2 (en) | Processing method of forming MRAM circuitry | |
| US7339253B2 (en) | Retrograde trench isolation structures | |
| JPH10268347A (ja) | Ｔｆｔ基板およびその製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JPH10144633A (ja) | 半導体装置の製造方法 | |
| US6335275B1 (en) | Method for forming contact holes and semiconductor device fabricated using the same | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| US7105455B2 (en) | Method for fabricating nonvolatile memory device | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| JP2002134470A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JPH10163216A (ja) | 半導体装置の製造方法 | |
| JP2000133711A (ja) | 半導体装置およびその製造方法 |