JPH10268347A - Tft基板およびその製造方法 - Google Patents

Tft基板およびその製造方法

Info

Publication number
JPH10268347A
JPH10268347A JP7248997A JP7248997A JPH10268347A JP H10268347 A JPH10268347 A JP H10268347A JP 7248997 A JP7248997 A JP 7248997A JP 7248997 A JP7248997 A JP 7248997A JP H10268347 A JPH10268347 A JP H10268347A
Authority
JP
Japan
Prior art keywords
gas pressure
etching
gate
tft substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7248997A
Other languages
English (en)
Other versions
JP3324730B2 (ja
Inventor
Motohiro Toyoda
基博 豊田
Kenji Mameta
憲治 豆田
Yasunobu Tagusa
康伸 田草
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7248997A priority Critical patent/JP3324730B2/ja
Publication of JPH10268347A publication Critical patent/JPH10268347A/ja
Application granted granted Critical
Publication of JP3324730B2 publication Critical patent/JP3324730B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 ゲート配線の上に陽極酸化工程を経ずにゲー
ト絶縁膜を形成する。 【解決手段】 金属膜2aのドライエッチングによりな
だらかなテーパを有するゲート配線2を形成し、その上
にCVD法等によりゲート絶縁膜5を形成する。ゲート
配線2のテーパがなだらかなので、ゲート絶縁膜5のカ
バレージ状態が良くなり、後工程における段切れ不良の
発生も少なく、絶縁性も良好となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置等の
表示装置に用いられるTFT基板およびその製造方法に
関する。
【0002】
【従来の技術】従来、液晶表示装置等の表示装置に用い
られるTFT(薄膜トランジスタ)基板においては、そ
のゲート絶縁膜の構造が2層のものが広く用いられてい
る。以下に、従来のTFT基板のゲート配線およびその
上のゲート絶縁膜の形成工程について、図6を用いて説
明する。
【0003】まず、図6(a)に示すように、基板11
上にスパッタリング法等によりTa等からなる金属膜1
2aを成膜する。
【0004】次に、図6(b)に示すように、金属膜1
2aの上にスピンコート法等によりレジスト膜13aを
塗布する。
【0005】続いて、図6(c)に示すように、レジス
ト膜13aをフォトリソグラフィ法によりパターニング
してレジスト膜13を得る。このとき、現像後の熱処理
温度を高めに設定することにより、レジスト膜13にテ
ーパを持たせることができる。
【0006】その後、図6(d)に示すように、金属膜
12aを薬液処理またはドライエッチングすることによ
りゲート配線12を形成し、図6(e)に示すように、
薬液処理によってレジスト膜13を除去する。
【0007】次に、図6(f)に示すように、ゲート配
線12を陽極酸化することにより、その表面にTa25
等からなる陽極酸化膜14を成長させる。
【0008】その後、図6(g)に示すように、ゲート
配線12およびその表面に成長した陽極酸化膜15を覆
うように、CVD法(化学気相成長法)等によりSiN
xなどからなるゲート絶縁膜15を成膜する。
【0009】この従来のTFT基板におけるゲート絶縁
膜は、ゲート配線の表面を陽極酸化してなる陽極酸化膜
とCVD法等で形成したSiNx等からなるゲート絶縁
膜との2層構造であった。
【0010】
【発明が解決しようとする課題】ところで、上述のよう
にゲート絶縁膜を2層構造とするのは、以下の理由によ
る。即ち、金属膜を薬液処理またはドライエッチングし
てゲート配線を形成する際に、ケミカルな等方性成分が
存在するのでテーパ制御が非常に困難であり、たとえ順
テーパを形成できたとしてもなだらかではなく、図6
(e)に示したようにゲート配線の側壁に切り立った部
分Aができてしまうため、カバレージ性が悪くなって後
工程で形成する上層の微細配線であるソース配線の段切
れや、絶縁膜の欠落によるソース配線とゲート配線との
間等での電気的なリーク不良が発生するからである。こ
れを防ぐため、従来では、陽極酸化膜14を形成するこ
とによりその角部に丸みを持たせた上でゲート絶縁膜1
5を成膜するという、2層構造のゲート絶縁膜を設けて
いる。その他にも、2層構造にすることによって、耐圧
や信頼性を向上できること、可動イオン密度が小さい半
導体との界面準位密度が小さいこと、半導体に対する電
界効果が大きいこと等が確保され、さらにはこのような
理由により特性の良好なTFTが得られること等の為、
主にこのような構造が用いられている。
【0011】しかしながら、陽極酸化膜を成長させた上
にさらにCVD法等によりゲート絶縁膜を形成した2層
構造のゲート絶縁膜では、製造工程が増加してしまうと
いう問題があった。また、図6(f)に示したように、
陽極酸化後にゲート配線12の厚みt3は陽極酸化前の
厚みt1より薄くなるが陽極酸化された部分の厚みは約
2倍に膨れるため、その上表面の基板に対する段差t2
が陽極酸化前のゲート配線12の厚みt1より著しく大
きくなる。このため、図6(g)に示したように、その
上に窒化絶縁膜等からなる厚みt5のゲート絶縁膜15
を積層すると、ゲート絶縁膜15には上記段差t2に相
当する著しく大きな表面の段差d1が形成されることに
なる。よって、結果として2層構造を採用しない場合と
同じように、その上にさらに導電膜や絶縁膜を形成する
と、段切れ等の発生により歩留り良く積層するのが困難
になるという問題があった。よって、段差を小さくする
ため、ゲート配線厚も制限され、抵抗増加となる。ま
た、残留応力等の要因で生じる上述の段切れを防止する
ため、導電膜や絶縁膜の厚みも制限され、抵抗やTFT
特性等の電気特性に限界があった。さらには、段差が大
きいと、その近傍で液晶の配向制御が乱れ易くなり、そ
の分大きく遮光部を設ける必要があり、液晶表示装置の
明るさが犠牲になることがある。
【0012】本発明はこのような従来技術の課題を解決
すべくなされたものであり、ゲート配線の側壁に切り立
った部分がなく、しかもゲート絶縁膜の表面の段差を小
さくしてカバレージ性を向上させることができるTFT
基板およびその製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明のTFT基板は、
基板上に設けられた複数のゲート配線を覆ってゲート絶
縁膜が設けられたTFT基板であって、該ゲート配線が
その側壁をなだらかな10゜以上30゜以下のテーパと
して形成され、該ゲート配線を覆って、陽極酸化工程を
行わずに形成されたゲート絶縁膜が設けられており、そ
のことにより上記目的が達成される。
【0014】本発明のTFT基板の製造方法は、基板上
に設けられた複数のゲート配線の側壁がなだらかな10
゜以上30゜以下のテーパを有するTFT基板を製造す
る方法であって、該ゲート配線を形成する際に、該基板
上に形成した金属膜を200mTorr以下の低ガス圧
雰囲気下でドライエッチングする工程を含み、そのこと
により上記目的が達成される。
【0015】前記ドライエッチングを前記低ガス圧雰囲
気のまま最終まで行って前記ゲート配線を形成してもよ
い。
【0016】前記低ガス圧雰囲気下でのドライエッチン
グの前に、200mTorrを超える高ガス圧雰囲気下
でドライエッチングを行う工程を含んでいてもよい。
【0017】前記高ガス圧雰囲気下でのドライエッチン
グを、隣合うゲート配線間の金属膜がちょうど前記基板
表面までエッチング除去されるエッチングジャストの直
前まで行って、隣合うゲート配線間に被エッチング部分
が残る状態となし、その後で前記低ガス圧雰囲気下での
ドライエッチングを行って残った被エッチング部分を除
去してもよい。
【0018】前記低ガス圧雰囲気下でのドライエッチン
グと高ガス圧雰囲気下でのドライエッチングとを、同一
エッチング処理室内で行ってもよい。
【0019】前記低ガス圧雰囲気下でのドライエッチン
グが、最終にオーバーエッチングを行う工程を含んでい
てもよい。
【0020】以下、本発明の作用について説明する。
【0021】本発明のTFT基板にあっては、ゲート配
線の側壁が10゜以上30゜以下のなだらかなテーパを
有する。よって、陽極酸化工程を行わなくてもカバレー
ジ性が良好なゲート絶縁膜が得られ、製造工程の簡略化
を図ることができる。陽極酸化膜分の段差を排除し、ゲ
ート配線の側壁のテーパが30゜以下であれば、ゲート
配線膜自身の厚みあるいはその上層に絶縁膜や導電膜等
を厚膜に歩留り良く積層することが可能であり、最上層
の平坦性も配向制御も良好となり、遮光域が減り明るさ
も向上する。また、テーパが30゜以下であれば、大型
化された基板を用いても、ゲート配線の線巾の基板面内
バラツキを抑えて安定生産することが可能である。ゲー
ト配線の側壁のテーパが10゜以上であれば、生産性の
低下が少なく、また、ゲート配線の配線抵抗の低下やバ
ラツキも少なくなる。ゲート配線の側壁を10゜以上3
0゜以下のなだらかなテーパ形状にする技術は、たとえ
ば02ガス分圧比により容易に制御可能である。
【0022】ゲート配線を形成する際に、例えばRIE
(リアクティブイオンエッチング)方式により200m
Torr以下の低ガス圧雰囲気下で金属膜をドライエッ
チングすれば、エッチングに寄与するイオンの平均自由
工程が長くなり、ケミカルな等方性エッチング成分より
も異方性エッチング成分の方が強くなる。このとき、エ
ッチング前の金属膜の上に、レジスト膜をパターニング
して高温で熱処理を行うことにより角を丸くしたレジス
ト膜を形成しておくと、そのレジスト膜のテーパをその
まま反映させたゲート配線のエッチング除去が可能とな
る。また、低ガス圧雰囲気下でオーバーエッチングを行
っても、ゲート配線の側壁上部において急激に横方向に
侵食される量が少ないので、切り立った部分の無いなだ
らかなテーパが得られる。
【0023】このドライエッチングは、低ガス圧雰囲気
のまま最終まで行うことができる。しかし、エッチング
レートの基板面内分布に大きなバラツキが生じることが
ある。バラツキを抑制するには、低ガス圧雰囲気下のド
ライエッチングの前に、エッチングレートの基板面内分
布を優先した200mTorrを超える高ガス圧雰囲気
下でエッチングを行った後で低ガス圧雰囲気下のドライ
エッチングを行うのが好ましい。このようにすれば、高
ガス圧雰囲気下でのドライエッチングによる良好な基板
面内分布を反映させて、ゲート配線の仕上がり幅寸法の
バラツキを少なくすることが可能である。
【0024】このとき、高ガス圧雰囲気下でのドライエ
ッチングをエッチングジャストの直前まで行い、その後
に低ガス圧雰囲気下でのドライエッチングに切り替える
のが好ましい。上記エッチングジャストは、隣合うゲー
ト配線間の金属膜がちょうど基板表面までエッチング除
去される時点のことを言う。このようにすると、テーパ
部の侵食が最も進行しやすい状態のときに、等方性エッ
チング成分よりも異方性エッチング成分の方が強い低ガ
ス圧雰囲気下でのエッチングが行われることになるの
で、効率的である。また、この低ガス圧雰囲気下でオー
バーエッチングを行っても、ゲート配線の側壁部におい
て横方向に侵食される量が少ないので、なだらかなテー
パが得られる。
【0025】上記低ガス圧雰囲気下でのドライエッチン
グと高ガス圧雰囲気下でのドライエッチングとを、同一
エッチング処理室内で行えば、さらに製造工程の簡略化
を図ることが可能である。
【0026】
【発明の実施の形態】以下に、本発明の実施形態につい
て、図面を参照しながら説明する。
【0027】(実施形態1)図1は本実施形態1のTF
T基板の製造方法を示す断面図である。
【0028】まず、図1(a)に示すように、基板1上
にスパッタリング法等によりAlやTa系の単層あるい
は多層配線のうち、たとえばTaN/Ta/TaN(各
膜厚は50nm/340nm/70nm)の厚い低抵抗
多層からなる金属膜2aを成膜する。本来、多層膜の場
合、各層でエッチング時の挙動が変わる為、なだらかな
テーパ制御が困難であるが、以下の条件により、ほぼ直
線のなだらかなテーパ形状が得られた。このときの金属
膜2aの厚みt4は後述するゲート配線2の厚みとなる
が、最も厚膜化した場合、従来のTFT基板における陽
極酸化後の陽極酸化膜14と、ゲート配線12との総和
の厚みt2とほぼ同程度とすれば、低抵抗化を図ること
ができる。
【0029】次に、図1(b)に示すように、金属膜2
aの上にスピンコート法等によりレジスト膜3aを塗布
し、図1(c)に示すように、レジスト膜3aをフォト
リソグラフィ法によりパターニングしてレジスト膜3を
得る。このとき、現像後の熱処理温度を150℃〜17
0℃と高めに設定することにより、レジスト膜3にテー
パを持たせることができる。本実施形態では、塗布装置
(大日本スクリーン社製SK−700G)を用いてTF
R−790(東京応化工業社製)を塗布して温度110
℃でプリベークし、露光時間1650msecで露光し
て60sec現像し、160℃の温度でポストベークす
ることにより膜厚2.0μmのレジスト膜3を得た。
【0030】その後、図1(d)に示すように、金属膜
2aをエッチングジャストの手前までアンダードライエ
ッチングして金属膜2bとする。この1段階目のエッチ
ングは、RIE装置等のプラズマエッチング装置によ
り、所望のテーパ角度θが得られると共にエッチングレ
ートの基板面内分布のバラツキを小さくできるような条
件で行い、エッチングジャストの手前まで、即ち、隣接
するゲート配線同士の間にまだ金属膜2bが残っている
状態で放電をストップさせる。本実施形態においては、
ドライエッチング装置としてMEA−600R(東京エ
レクトロン社製)を用い、ガス圧力:420mTor
r、CF4ガス流量:880sccm、O2ガス流量:2
20sccm、RFパワー:2000W、電極GaP:
150mm、電極温度:70℃、放電時間:150se
cのエッチング条件で1段階目のエッチングを行った。
本条件では、Taの方がTaNと同等か0〜2割、例え
ば1割程度エッチングレートが遅い程度である。
【0031】次に、図1(e)に示すように、隣接する
ゲート配線同士の間にわずかに残った金属膜を除去する
ようにドライエッチングを行ってゲート配線2を形成す
る。この2段階目のエッチングは、ゲート配線2のテー
パをなだらかな30゜以下にするために、RIE装置等
のプラズマエッチング装置を用いて200mTorr以
下の低ガス圧雰囲気下で行う。このとき、EPD(エン
ドポイントディテクター)を用いてエッチングジャスト
を検出し、さらに数%のオーバーエッチングを行った後
で放電をストップさせれば、ゲート配線同士の間に残っ
た膜を完全に除去することができる。また、このように
オーバーエッチングを行っても、ゲート配線2の側壁上
部が急激に横方向に侵食される量が少ないので、なだら
かなテーパ形状を有するゲート配線2が得られる。さら
に、ゲート配線2の仕上がり幅寸法は、1段階目の良好
な基板面内分布を反映して、基板面内分布にバラツキの
無いものとなる。本実施形態においては、ドライエッチ
ング装置としてMEA−600R3(東京エレクトロン
社製)を用い、ガス圧力:150mTorr、CF4
ス流量:380sccm、O2ガス流量:120scc
m、RFパワー:2400W、電極GaP:150m
m、電極温度:70℃、放電時間をEPDジャスト+3
secの条件で2段階目のエッチングを行った。このよ
うにして得られたゲート配線2は、テーパ側壁の基板に
対する角度θが中央部で基板エッジより小さく12゜〜
18゜であり、厚みt4が460nmであった。線幅の
バラツキを小さくできれば、この程度の角度バラツキは
全く問題にならない。また、最終テーパ角は、特に、第
2ステップ時のO2ガス分圧比によって容易に制御でき
る。但し、O2ガス分圧が16%未満24%以上では線
幅バラツキが大きくなる。
【0032】また、ゲート配線2の幅は、550mm×
650mmの基板の耳を10mm〜20mm程度除いた
基板端のTFT基板でMinの11.1μmであり、基
板中央のTFT基板でMaxの11.5μmであった。
このように550mm×650mm程度またはそれ以上
の大型基板でもゲート配線2の線幅の基板面内バラツキ
を1μm以下に抑えられるので、安定生産が可能であ
る。ただし、この値は抜き取ったサンプルにより若干バ
ラツキがあり、実際の製造においては現像薬液の寿命等
により経時的にもう少しバラツキが増すこともあると考
えられるが、初期バラツキが上記のように1μm以下で
あれば、量産等のバラツキ限界±1〜3μmに容易に制
御することができ、現像薬液等の寿命も長く、安定生産
が可能である。
【0033】続いて、図1(f)に示すように、薬液処
理によってレジスト膜3を除去する。
【0034】その後、図1(g)に示すように、ゲート
配線2を覆うように、CVD法等によりSiNxなどか
らなるゲート絶縁膜5を、例えば450nm成膜する。
【0035】このようにして得られるゲート絶縁膜5
は、側壁の角度θが30゜以下のなだらかな、すなわ
ち、側壁上部の急激な侵食部のないテーパを有するゲー
ト配線2上に設けられているので、厚く、かつ、歩留ま
り良く成膜することができ、例えば単層の窒化膜の場合
には厚みt6を400nm以上と、図6に示した従来の
TFT基板におけるゲート絶縁膜15の厚みt5に比べ
て厚くしても残留応力等で生じる欠け等少なく、液晶表
示装置の良好な高歩留り条件を得られた。また、ゲート
配線2の上に陽極酸化膜を設けていないので、図6に示
した従来のTFT基板における段差d1に比べて、その
表面の段差d2を小さくすることができ、ゲート絶縁膜
5のカバレージ性を良好にすることができた。また、そ
の後の工程で導電膜や絶縁膜を形成し、フッ酸等の薬液
処理工程を行っても、ゲート絶縁膜5の段差部分で切れ
等の不良が発生せず、ゲート絶縁膜5の絶縁性に対する
耐圧評価結果についても、従来の陽極酸化膜を設けた2
層構造のゲート絶縁膜と比較して、全く同等で劣らない
という結果が得られている。従って、従来のTFT基板
の製造方法のように陽極酸化成長によりゲート配線2の
テーパの角ばった部分を緩和する必要が無く、ゲート配
線2のパターニング後にその直上にCVD法等により単
層のゲート絶縁膜5を形成すればよいので、製造工程を
簡略化することができる。また、1段階目のドライエッ
チング工程と2段階目のドライエッチング工程とを同一
処理室内で連続して行うことにより、さらに製造工程を
簡略化することができる。また、従来に比べて配向不良
部を隠す遮光部材の線幅を2μm以上小さくすることが
できた。
【0036】本実施形態において、1段階目のドライエ
ッチングをガス圧力420mTorrで行っている理由
は以下の通りである。本発明者がTaN層のみについて
エッチングレートとガス圧との関係を調べたところ、図
2に示すような結果が得られた。この図において、各記
号▲、□、◆、△、▽、■、◇、▼は基板の耳から15
mm〜25mm入った線上のEdge(エッジ)1〜4
および6〜9の点を示し、記号○は基板のCenter
(中央)の点を示す。また、グラフ内の数字は基板面内
分布のバラツキ(%)を示す。このときのエッチング条
件は、ガス圧力を変化させ、ガス総流量:900scc
m、O2ガス分圧:20%、RFパワー:2000W、
電極GaP:150mm、電極温度:80℃として行っ
た。この図によれば、ガス圧420mTorrでTaN
のエッチングレートの基板面内分布のバラツキが最小で
あったので、1段階目のドライエッチングを420mT
orrで行った。
【0037】但し、高ガス圧雰囲気、例えばガス圧力4
20mTorrで1段階目のドライエッチングを行う場
合、図3(a)、(b)に示すように、160secの
時間までのエッチングでは隣接するゲート配線間に金属
膜が残った状態でなだらかなテーパが得られるが、それ
以降、急激にテーパの横方向に対する侵食が始まり、図
3(c)、(d)に示すように、EPD検出ポイントで
ある200secでは切り立った部分ができてしまう。
なお、図3(a)、(c)は基板エッジのTFT基板の
場合を示し、図3(b)、(d)は基板中央のTFT基
板の場合を示す。このため、上述したように、EDP等
により検出されるエッチングジャストの手前まで高ガス
圧雰囲気下でアンダーエッチングし、その後で横方向に
対する侵食が少ない低ガス圧雰囲気下でドライエッチン
グするのが好ましい。なお、図3(a)〜(d)のエッ
チング条件は、ガス圧力:420mTorr、ガス総流
量:1100sccm、O2ガス分圧:20%、RFパ
ワー:2000W、電極GaP:150mm、電極温
度:70℃として、厚み460nmのTaN/Ta/T
aNに対してエッチングを行った。Taのエッチングデ
ータは、除いているが、TaNに比べてエッチングレー
トが0〜2割遅い程度であることが別の実験で判ってい
る。
【0038】なお、上記実施形態において、高ガス圧雰
囲気下のエッチングと低ガス圧雰囲気下のエッチングと
の2段階のエッチングを行った理由は以下の通りであ
る。図2には示していないが、200mTorr以下で
は200mTorrを超える場合に比べてエッチングレ
ートが遅くなり、エッチングレートの基板面内分布のバ
ラツキもやや大きくなる。このため、エッチングレート
が速く、基板面内分布のバラツキも小さい高ガス圧雰囲
気下で1段階目のエッチングを行うことにより、より短
いエッチング時間でゲート配線の線幅の基板面内バラツ
キを小さくした上で、ゲート配線の横方向への侵食が小
さい低ガス圧雰囲気下で2段階目のエッチングを行うこ
とにより、ゲート配線をなだらかなテーパ形状にしてい
るのである。
【0039】図4(a)は、レジストについてのエッチ
ングレートとガス圧との関係を示し、図4(b)はTa
N/レジストの選択比とガス圧との関係を示す。これら
の図において、各記号▲、□、◆、△、▽、■、◇、▼
は図2と同様に基板の耳から15mm〜25mm入った
線上のEdge(エッジ)1〜4および6〜9の点を示
し、記号○は基板のCenter(中央)の点を示す。
また、グラフ内の数字は基板面内分布のバラツキ(%)
を示す。このときのエッチング条件は、図2と同様にガ
ス圧力を変化させ、ガス総流量:900sccm、O2
ガス分圧:20%、RFパワー:2000W、電極Ga
P:150mm、電極温度:80℃として行った。この
図4(a)、(b)によれば、400mTorr近傍と
200mTorr以下の領域で面内バラツキが局部的に
小さくなる領域があり、かつ、350mTorr以下で
レジストのエッチングレートがTaNより僅かに速くな
ることが判る。従って、テーパ角は小さくなる。
【0040】(実施形態2)本実施形態2では、200
mTorr以下の低ガス圧雰囲気の条件のまま1段階の
エッチングによりゲート配線を形成した。
【0041】この低ガス圧エッチングを行った場合に
は、ゲート配線の側壁に切り立った部分のない状態にで
きるものの、作用の箇所で述べたように、場合によって
はゲート配線の仕上がり幅寸法にバラツキが生じること
がある。
【0042】図5(a)〜(d)は、20mTorrで
ガス圧を切り替えずにドライエッチングを行った場合で
あり、図5(a)、(c)は基板エッジ部分のTFT基
板を示し、(b)、(d)は基板センター部分のTFT
基板を示す。また、図5(a)、(b)は斜めから、図
5(c)、(d)は断面垂直方向からの形状観察を行っ
た場合のSEM断面観察結果を示す図である。
【0043】図5より理解されるように、基板エッジ部
分および基板センター部分で共になだらかなテーパを有
するゲート配線が得られ、ゲート配線の仕上がり幅寸法
もMax−Min=約0.5μmと基板面内でバラツキ
が少ない良好なものにすることができた。なお、このと
きのエッチング条件は、レジスト膜厚:2.0μm、ポ
ストベーク:160℃でレジスト膜を形成し、ガス総流
量:100sccm、O2ガス分圧:20%、RFパワ
ー:2500W、電極GaP:150mm、電極温度:
70℃、放電時間を680secとして、厚み460n
mのTaN/Ta/TaNに対してエッチングを行っ
た。
【0044】上述した説明において、ガス圧を20mT
orrでエッチングしているが、ゲート配線の仕上がり
幅寸法にバラツキが少ないようにするには、100mT
orr〜200mTorrのガス圧でドライエッチング
を行えばよい。
【0045】なお、上記実施形態1および2において、
エッチング条件の02ガス分圧比を変化させることによ
り、最終的に得られるゲート配線2のテーパ角度は自由
に変化させることができる。例えば、テーパ角を10゜
〜30゜にするためのO2ガス分圧比は18%以上22
%以下であり、好ましくは20%程度である。特に、3
00mTorr以下のガス圧では、図4や他の実験から
判るように、ガス圧によりテーパ角度が変わりにくいた
め、O2ガス分圧比によりゲート配線のテーパ角度を変
化させ易い。
【0046】ゲート配線2のテーパを30゜以下の角度
にすれば、その上層に絶縁膜や導電膜等を厚膜に歩留り
良く積層することができ、最上層の平坦性も向上する。
また、大型基板に対してもゲート配線の線巾の基板面内
におけるバラツキを抑えることができ、安定して生産す
ることができる。また、ゲート配線2のテーパを10゜
以上の角度にすれば、生産性の低下が少なく、配線抵抗
の低下やバラツキも少なくすることができる。
【0047】また、RIE装置を用いてドライエッチン
グを行う場合には、RFパワー2000Wで線幅の面内
バラツキが少なくなり、エッチング時間を短縮するには
それ以上にするのが好ましい。但し、2500Wより大
にすると、急激に電極の消耗が激しくなって量産性が悪
くなる。
【0048】また、上記実施形態ではTaN/Ta/T
aNからなるゲート配線を形成したが、ゲート配線の材
料は適宜選択して用いることができ、例えばTaの単層
やTa合金等の単層、またはそれらの積層型からなるゲ
ート配線、AlやAl合金等からなるゲート配線、また
はTa−Al等の複合材料からなるゲート配線を備えた
TFT基板にも本発明は適用可能である。特に、TaN
/Ta/TaNの積層型をゲート配線に使用する場合に
は、低抵抗化できる利点がある。
【0049】
【発明の効果】以上に詳述したように、本発明によれ
ば、なだらかな10゜以上30゜以下のなだらかなテー
パを有するゲート配線が得られるので、従来のようにテ
ーパ形状の角ばった部分を緩和するための陽極酸化膜を
必要とせず、その上にCVD法等により単層のゲート絶
縁膜を形成しても上層のソース配線の段切れやソース配
線とゲート配線との間の絶縁不良等の問題が生じない。
製造工程の簡略化を図ることができるので、スループッ
トを向上させてTFT基板の低廉化を図ることができ
る。
【図面の簡単な説明】
【図1】本発明に係るTFT基板の製造方法を示す断面
図である。
【図2】TaNのエッチングレートとガス圧との関係を
示すグラフである。
【図3】高ガス圧雰囲気下でのドライエッチング工程後
のゲート配線を示す断面図である。
【図4】レジストのエッチングレートとガス圧との関係
を示すグラフおよびTaN/レジストの選択比とガス圧
との関係を示すグラフである。
【図5】低ガス圧雰囲気下でのドライエッチング後のゲ
ート配線の状態を示す断面図である。
【図6】従来のTFT基板の製造方法を示す断面図であ
る。
【符号の説明】 1 基板 2 ゲート配線 3 レジスト膜 5 ゲート絶縁膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板上に設けられた複数のゲート配線を
    覆ってゲート絶縁膜が設けられたTFT基板であって、 該ゲート配線がその側壁をなだらかな10゜以上30゜
    以下のテーパとして形成され、該ゲート配線を覆って、
    陽極酸化工程を行わずに形成されたゲート絶縁膜が設け
    られているTFT基板。
  2. 【請求項2】 基板上に設けられた複数のゲート配線の
    側壁がなだらかな10゜以上30゜以下のテーパを有す
    るTFT基板を製造する方法であって、 該ゲート配線を形成する際に、該基板上に形成した金属
    膜を200mTorr以下の低ガス圧雰囲気下でドライ
    エッチングする工程を含むTFT基板の製造方法。
  3. 【請求項3】 前記ドライエッチングを前記低ガス圧雰
    囲気のまま最終まで行って前記ゲート配線を形成する請
    求項2に記載のTFT基板の製造方法。
  4. 【請求項4】 前記低ガス圧雰囲気下でのドライエッチ
    ングの前に、200mTorrを超える高ガス圧雰囲気
    下でドライエッチングを行う工程を含む請求項2に記載
    のTFT基板の製造方法。
  5. 【請求項5】 前記高ガス圧雰囲気下でのドライエッチ
    ングを、隣合うゲート配線間の金属膜がちょうど前記基
    板表面までエッチング除去されるエッチングジャストの
    直前まで行って、隣合うゲート配線間に被エッチング部
    分が残る状態となし、その後で前記低ガス圧雰囲気下で
    のドライエッチングを行って残った被エッチング部分を
    除去する請求項4に記載のTFT基板の製造方法。
  6. 【請求項6】 前記低ガス圧雰囲気下でのドライエッチ
    ングと高ガス圧雰囲気下でのドライエッチングとを、同
    一エッチング処理室内で行う請求項4または5に記載の
    TFT基板の製造方法。
  7. 【請求項7】 前記低ガス圧雰囲気下でのドライエッチ
    ングが、最終にオーバーエッチングを行う工程を含む請
    求項2乃至6のいずれか一つに記載のTFT基板の製造
    方法。
JP7248997A 1997-03-25 1997-03-25 Tft基板およびその製造方法 Expired - Fee Related JP3324730B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7248997A JP3324730B2 (ja) 1997-03-25 1997-03-25 Tft基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7248997A JP3324730B2 (ja) 1997-03-25 1997-03-25 Tft基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10268347A true JPH10268347A (ja) 1998-10-09
JP3324730B2 JP3324730B2 (ja) 2002-09-17

Family

ID=13490797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7248997A Expired - Fee Related JP3324730B2 (ja) 1997-03-25 1997-03-25 Tft基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3324730B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6461968B1 (en) 1998-08-05 2002-10-08 Sharp Kabushiki Kaisha Method for fabricating a semiconductor device
WO2003029889A1 (fr) * 2001-09-28 2003-04-10 Koninklijke Philips Electronics N.V. Procede de formation d'une electrode de reflexion et d'un afficheur a cristaux liquides
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6808963B2 (en) * 1997-03-14 2004-10-26 Fujitsu Limited Process for fabricating a thin-film device having inclined sides
JP2007027773A (ja) * 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010113360A (ja) * 2009-11-27 2010-05-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置
JP2016148872A (ja) * 1999-08-31 2016-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法及び電子機器
CN112635553A (zh) * 2020-12-25 2021-04-09 广东省科学院半导体研究所 薄膜晶体管的制作方法和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006803B2 (en) * 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808963B2 (en) * 1997-03-14 2004-10-26 Fujitsu Limited Process for fabricating a thin-film device having inclined sides
US6461968B1 (en) 1998-08-05 2002-10-08 Sharp Kabushiki Kaisha Method for fabricating a semiconductor device
US8003989B2 (en) 1999-08-12 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device having a terminal portion
US9640630B2 (en) 1999-08-12 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US9041875B2 (en) 1999-08-12 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2016148872A (ja) * 1999-08-31 2016-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法及び電子機器
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US7154120B2 (en) 2000-04-19 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabrication method thereof
EP1469340A4 (en) * 2001-09-28 2005-06-08 Koninkl Philips Electronics Nv REFLECTION ELECTRODE FORMATION METHOD AND LIQUID CRYSTAL DISPLAY
EP1469340A1 (en) * 2001-09-28 2004-10-20 Koninklijke Philips Electronics N.V. Reflecting electrode forming method and liquid crystal display
JP2003114443A (ja) * 2001-09-28 2003-04-18 Koninkl Philips Electronics Nv 反射電極形成方法及び液晶表示装置
WO2003029889A1 (fr) * 2001-09-28 2003-04-10 Koninklijke Philips Electronics N.V. Procede de formation d'une electrode de reflexion et d'un afficheur a cristaux liquides
JP2007027773A (ja) * 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010113360A (ja) * 2009-11-27 2010-05-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置
CN112635553A (zh) * 2020-12-25 2021-04-09 广东省科学院半导体研究所 薄膜晶体管的制作方法和显示装置

Also Published As

Publication number Publication date
JP3324730B2 (ja) 2002-09-17

Similar Documents

Publication Publication Date Title
JP4417439B2 (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
JPH0251232A (ja) 半導体装置の製造方法
JP3324730B2 (ja) Tft基板およびその製造方法
US6458648B1 (en) Method for in-situ removal of side walls in MOM capacitor formation
US6458284B1 (en) Method of etching and etch mask
JP3433632B2 (ja) 薄膜トランジスタの製造方法
JP2000307001A (ja) 半導体装置の製造方法
US6461968B1 (en) Method for fabricating a semiconductor device
JP2004023104A (ja) Mimキャパシタ及びその製造方法
JPH10261713A (ja) 半導体装置の製造方法
KR100495807B1 (ko) 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법
JP2000114244A (ja) 半導体装置の製造方法及び半導体装置
JP2002208633A (ja) 半導体装置およびその製造方法
JP2001319970A (ja) 半導体装置の製造方法
JP2002026020A (ja) 半導体装置の製造方法
JP3291387B2 (ja) 半導体装置の製造方法
JPH04317357A (ja) 半導体装置の製造方法
US6979638B2 (en) Conducting wire and contact opening forming method for reducing photoresist thickness and via resistance
JP2000114261A (ja) 半導体装置とその製造方法
US20070155180A1 (en) Thin film etching method
JPS63111644A (ja) 半導体装置の製造方法
JP2000114419A (ja) 半導体装置と半導体装置の製造方法
JPH11204498A (ja) 半導体装置の製造方法
JPH05251381A (ja) 半導体装置の製造方法
JP2000187235A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070705

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130705

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees