JP2003059911A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003059911A
JP2003059911A JP2001249880A JP2001249880A JP2003059911A JP 2003059911 A JP2003059911 A JP 2003059911A JP 2001249880 A JP2001249880 A JP 2001249880A JP 2001249880 A JP2001249880 A JP 2001249880A JP 2003059911 A JP2003059911 A JP 2003059911A
Authority
JP
Japan
Prior art keywords
ashing
gas
fluorine
chamber
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001249880A
Other languages
English (en)
Other versions
JP3921364B2 (ja
Inventor
Kenji Kanegae
健司 鐘ヶ江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001249880A priority Critical patent/JP3921364B2/ja
Priority to US10/128,314 priority patent/US6831018B2/en
Publication of JP2003059911A publication Critical patent/JP2003059911A/ja
Application granted granted Critical
Publication of JP3921364B2 publication Critical patent/JP3921364B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】絶縁膜に対して炭素及びフッ素を含むエッチン
グガスを用いるプラズマエッチングを行なったときにレ
ジストパターンの上に堆積されるポリマー膜をアッシン
グにより除去し、その後、絶縁膜をウェット洗浄した際
に該絶縁膜に表面荒れが発生しないようにする。 【解決手段】 絶縁膜201に対してレジストパターン
202をマスクにして、フルオロカーボンガスよりなる
エッチングガスを用いてプラズマエッチングを行なう。
次に、レジストパターン202の上に堆積されたポリマ
ー膜206に対して、チャンバー圧力及びプラズマ生成
電力を相対的に低く設定した条件で、酸素ガス又は酸素
を主成分とするガスを用いて第1段階のアッシングを行
なう。次に、絶縁膜201の上に存在している残留ポリ
マーに対して、チャンバー圧力及びプラズマ生成電力を
相対的に高く設定した条件で、酸素ガス又は酸素を主成
分とするガスを用いて第2段階のアッシングを行なう。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、絶縁膜に対して炭素及びフッ素を含
むエッチングガスを用いるプラズマエッチングを行なっ
た後、プラズマエッチングにより堆積されたポリマー膜
を酸素ガス又は酸素を主成分とするガスを用いてアッシ
ングを行なう工程を備えている半導体製造装置の製造方
法に関する。
【0002】
【従来の技術】近年、半導体集積回路装置の微細化が進
むにつれて、より小さい径を持つコンタクトホールが必
要になっているが、これに対してコンタクトの深さはそ
れほど変化していないため、アスペクト比(コンタクト
ホールの深さ/コンタクトホールの径)の高いコンタク
トホールを形成する技術が必要となっている。
【0003】また、ホールパターンの形成に用いられる
レジスト膜も薄膜化されているため、(コンタクトホー
ルの深さ)/(レジスト膜のエッチング量)の値を如何
に大きくするか、つまり、(コンタクトホールが形成さ
れる絶縁膜のエッチングレート)/(レジスト膜のエッ
チングレート)=対レジスト選択比の値を如何に大きく
するかが重要となる。
【0004】例えば、対レジスト選択比が十分に大きく
なければ、コンタクトホールが形成されるまでにレジス
ト膜の大部分がエッチングされてしまうので、コンタク
トホールの形状を良好に保つことができない。つまり、
コンタクトホールの上部がラッパ状に開いてしまった
り、又はレジスト膜が消滅して隣り合うコンタクトホー
ル同士が接続されてしまったりする。
【0005】対レジスト選択比を十分に確保し、コンタ
クトホールの形状を良好に保つための1つの方法として
は、エッチングガスとしてC/F比の高いPFC(パー
フルオロカーボン)ガス、例えば、C26ガス(C/F
比=2/6)、C48ガス(C/F比=4/8)又はC
58ガス(C/F比=5/8)などを用いたり、又はカ
ーボンリッチなエッチング条件を採用したりして、レジ
スト膜の表面に強固な堆積膜を形成し、これにより、高
い対レジスト選択比を得ることが考えられる。
【0006】しかしながら、近年では、対レジスト選択
比がより高い酸化膜エッチングプロセスを使用している
ため、従来のアッシング方法では、電力を高くしてもレ
ジスト膜表面のポリマーに対して十分なエッチングレー
トを得ることができないと言う問題がある。
【0007】また、エッチングレートを確保するため
に、酸素ガスにフッ素ガスを添加してアッシングを行な
うと、ウェーハ表面荒れ又は下地基板の削れなどの問題
が発生する。
【0008】以下、従来のコンタクトホールの形成方法
について、図5(a)〜(c)及び図6(a)〜(c)
を参照しながら説明する。
【0009】まず、図5(a)に示すように、シリコン
窒化膜などよりなるエッチングストッパー膜、ポリシリ
コン若しくはタングステンなどよりなるプラグ、又は下
層配線などから構成される下地層10の上に形成された
シリコン酸化膜11の上に、コンタクトホール形成用開
口部を有するレジストパターン12を形成する。
【0010】次に、図5(b)に示すように、エッチン
グ用チャンバー(図示は省略している)内に、フルオロ
カーボンガスを主成分とするエッチングガス13を導入
して、シリコン酸化膜11に対してレジストパターン1
2をマスクにエッチングを行なうことにより、シリコン
酸化膜11にコンタクトホール14を形成する。このよ
うにすると、SiF4、CO2 又はH2Oなどの反応生成
ガス15が生成されて気化する。この際、レジストパタ
ーン12の表面、コンタクトホール14の底面及び壁面
並びにエッチング用チャンバーの壁面には、エッチング
ガス13のプラズマから供給される炭素又はフッ素を主
成分とし(Cxyznよりなる強固なポリマー膜16
が堆積する。
【0011】次に、図5(c)に示すように、アッシン
グ用チャンバー(図示は省略している)内に、フルオロ
カーボンガスが添加された酸素ガスよりなるアッシング
ガス17を導入して、ポリマー膜16をアッシングす
る。このようにすると、プラズマ生成用電力により活性
化した酸素がポリマー膜16の1つの主成分である炭素
と結合して二酸化炭素になると共にフッ素も気化し、こ
れらが反応生成ガス18として除去される。
【0012】この際、図6(a)に示すように、シリコ
ン酸化膜11の表面に残留ポリマー19が形成される。
そして、プラズマ生成電力により、高いエネルギーを持
つ活性化酸素が大量に生成されると共に、生成された高
いエネルギーを持つ活性化酸素がシリコン酸化膜11の
表面に飛来するため、残留ポリマー19内のフッ素が濃
縮されながら、飛来してくる活性化酸素によりシリコン
酸化膜11の表面部に押し込まれるので、シリコン酸化
膜11の表面部に第1のフッ素注入層21が形成され
る。また、反応生成ガス18に含まれており気化状態の
フッ素は、プラズマ生成電力により活性化されて再びシ
リコン酸化膜11の表面に飛来した後、シリコン酸化膜
11の表面部に注入されるので、シリコン酸化膜11の
表面部には第2のフッ素注入層22が形成される。
【0013】また、この際、レジストパターン12の表
面に付着しているポリマー膜16又はチャンバーの壁面
に付着しているポリマー膜に含まれるフッ素、及びアッ
シングガスに添加されているフルオロカーボンに含まれ
るフッ素がコンタクトホール14の底部にも入射するの
で、下地層10におけるコンタクトホール14に露出し
ている部分がエッチングされてリセス部23が形成され
る。
【0014】次に、図6(b)に示すように、洗浄液2
4によりシリコン酸化膜11の表面及びコンタクトホー
ル14の底部をウェット洗浄して、残留ポリマー19を
除去する。
【0015】
【発明が解決しようとする課題】ところが、ウェット洗
浄工程では、シリコン酸化膜11の表面及びコンタクト
ホール14の底面に存在する残留ポリマー19は完全に
除去されるが、シリコン酸化膜11の表面における第1
のフッ素注入層21及び第2のフッ素注入層22が形成
されている領域と形成されていない領域との間ではウェ
ット洗浄工程におけるエッチングレートに差があるの
で、図6(c)に示すように、シリコン酸化膜11の表
面に凹凸が形成されて、表面荒れ部25が発生してしま
う。
【0016】また、シリコン酸化膜11の表面及びコン
タクトホール14の底部に存在する残留ポリマー19を
アッシングにより除去する際に、アッシングレートを確
保したり又は残留ポリマー19を確実に除去したりする
べく、高いプラズマ生成用電力を印加してアッシングを
行なうと、残留ポリマー19に含まれるフッ素又はチャ
ンバー側壁に堆積しているポリマーに含まれているフッ
素がシリコン酸化膜11の表面に打ち込まれるので、ウ
ェット洗浄工程において発生する表面荒れ部25が一層
大きくなる。
【0017】また、前述のように、アッシング工程にお
いて、多量のフッ素がコンタクトホール14の底部に入
射して、下地層10におけるコンタクトホール14に露
出している部分にリセス部23(図6(a)を参照)が
形成されると、下地層10が不純物拡散層である場合に
はコンタクト抵抗が上昇するという問題が発生し、また
下地層10がエッチングストッパー膜である場合には該
エッチングストッパー膜の下に形成されている金属配線
が露出し、該金属配線が酸素プラズマにより酸化したり
吸湿したりしてデバイス特性が劣化するという問題が発
生する。
【0018】また、アッシング工程において、シリコン
酸化膜11の表面に堆積しているポリマー膜16(図5
(c)を参照)に含まれるフッ素、及びアッシングガス
に含まれるフルオロカーボンガスから発生するフッ素
が、プラズマにより活性化されてアッシングチャンバー
のパーツにダメージを与えるので、該パーツの寿命が短
くなるという問題がある。
【0019】また、アッシング工程でシリコン酸化膜1
1の表面に打ち込まれたフッ素が洗浄工程で完全に除去
されずに残ってしまう場合がある。この場合、コンタク
トホール14が形成されているシリコン酸化膜11の上
に化学増幅型レジスト材料よりなるレジスト膜を形成
し、該レジスト膜に対してパターン露光を行なうと、第
1及び第2のフッ素注入層21、22に含まれるフッ素
がレジスト膜の露光部に発生する酸を失活させてしまっ
て、良好な形状を有するレジストパターンが形成されな
いという問題もある。
【0020】前記に鑑み、本発明は、絶縁膜に対して炭
素及びフッ素を含むエッチングガスを用いるプラズマエ
ッチングを行なったときにレジストパターンの上に堆積
されるポリマー膜をアッシングにより除去し、その後、
絶縁膜をウェット洗浄した際に該絶縁膜に表面荒れが発
生しないようにすることを目的とする。
【0021】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置の製造方法は、半導体基板
の上に堆積された絶縁膜の上にレジストパターンを形成
した後、絶縁膜に対して、レジストパターンをマスクに
すると共に炭素及びフッ素を含むエッチングガスを用い
てプラズマエッチングを行なう工程と、プラズマエッチ
ング工程においてレジストパターンの上に堆積されたポ
リマー膜に対して、チャンバー圧力及びプラズマ生成電
力を相対的に低く設定した条件で、酸素ガス又は酸素を
主成分とするガスを用いて第1段階のアッシングを行な
う工程と、第1段階のアッシングが終了したときに絶縁
膜の上に存在している残留ポリマーに対して、チャンバ
ー圧力及びプラズマ生成電力を相対的に高く設定した条
件で、酸素ガス又は酸素を主成分とするガスを用いて第
2段階のアッシングを行なう工程とを備えている。
【0022】本発明に係る半導体装置の製造方法による
と、ポリマー膜に対して、チャンバー圧力及びプラズマ
生成電力を相対的に低く設定した条件で第1段階のアッ
シングを行なうため、該第1段階のアッシング工程にお
いて発生する反応生成ガスに含まれるフッ素は活性化さ
れ難いと共に、活性化した酸素のエネルギーは低い。こ
のため、ポリマー膜中のフッ素が活性化された酸素によ
り絶縁膜の表面部に押し込まれたり又は反応性ガス中の
フッ素が絶縁膜の表面部に注入されたりし難くなるの
で、後に行なわれるウェットエッチング工程において、
絶縁膜に表面荒れが発生する事態を防止できる。
【0023】また、絶縁膜の上に存在している残留ポリ
マーに対して、チャンバー圧力及びプラズマ生成電力を
相対的に高く設定した条件で第2段階のアッシングを行
なうため、高いエネルギーを持つ活性化した酸素が多量
に生成されるので、残留ポリマーは効率良く除去され
る。
【0024】第2段階のアッシング工程において、高い
エネルギーを持つ活性化した酸素が多量に生成されて
も、残留ポリマーに含まれているフッ素の量は少ないの
で、フッ素が絶縁膜の表面部に押し込まれる事態は抑制
される。
【0025】本発明に係る半導体装置の製造方法は、第
2段階のアッシング工程よりも後に、チャンバー圧力を
相対的に低く設定する一方、プラズマ生成電力を相対的
に高く設定すると共に、基板バイアス電力を印加する条
件で、酸素ガス又は酸素を主成分とするガスを用いて第
3段階のアッシングを行なう工程をさらに備えているこ
とが好ましい。
【0026】このようにすると、高いエネルギーを持つ
活性化した酸素は、広範囲に分布すると共に基板バイア
ス電力により凹部例えばコンタクトホールの底部に向か
って引き込まれるので、凹部のアスペクト比が高くて
も、凹部の底部に残存しているポリマーは除去される。
【0027】本発明に係る半導体装置の製造方法におい
て、第3段階のアッシング工程は、チャンバー圧力が
2.67〜6.67Paで、プラズマ生成電力が100
0〜3000Wで、基板バイアス電力は50〜300W
の条件で行なわれることが好ましい。
【0028】このようにすると、凹部のアスペクト比が
高くても、凹部の底部に残存しているポリマーは確実に
除去される。
【0029】本発明に係る半導体装置の製造方法におい
て、第1段階のアッシング工程は、チャンバー圧力が
2.67〜6.67Paで、プラズマ生成電力が500
〜1000Wの条件で行なわれることが好ましい。
【0030】このようにすると、第1段階のアッシング
工程において発生する反応生成ガスに含まれるフッ素は
確実に活性化され難くなると共に、活性化した酸素のエ
ネルギーは確実に低くなるので、フッ素に起因する表面
荒れを確実に防止することができる。
【0031】本発明に係る半導体装置の製造方法におい
て、第2段階のアッシング工程は、チャンバー圧力が1
3.3〜66.7Paで、プラズマ生成電力が1000
〜3000Wの条件で行なわれることが好ましい。
【0032】このようにすると、高いエネルギーを持つ
活性化した酸素を多量に生成できるので、残留ポリマー
をより一層効率良く除去することができる。
【0033】本発明に係る半導体装置の製造方法におい
て、プラズマエッチング工程、第1段階のアッシング工
程及び第2段階のアッシング工程は、同一のチャンバー
内において行なわれる場合に特に効果的である。
【0034】従来では、プラズマエッチング工程とアッ
シング工程とを同一のチャンバーで行なうと、プラズマ
エッチング工程においてチャンバーの壁面に堆積された
ポリマー膜に含まれるフッ素がアッシング工程において
活性化されて種々の悪影響がもたらされるが、本発明に
よると、チャンバーの壁面に堆積されたポリマー膜に含
まれるフッ素が活性化し難いので、悪影響を防止するこ
とができる。
【0035】
【発明の実施の形態】以下、本発明の一実施形態に係る
半導体装置の製造方法について説明するが、その前提と
して、一実施形態に係る半導体装置の製造方法に用いら
れるプラズマ処理装置について図1を参照しながら説明
する。
【0036】図1はプラズマ処理装置の断面構造を示し
ており、チャンバー101の下部には試料台となる下部
電極102が配置され、該下部電極102は半導体基板
103を静電吸着により保持する。チャンバー101の
上部には下部電極102と対向するように上部電極10
4が配置されており、エッチングガスは上部電極104
に形成されたガス導入孔105からチャンバー101内
に導入される。また、チャンバー101内のガスはチャ
ンバー101の下側に設けられた真空ポンプ106によ
り外部に排出される。
【0037】チャンバー101の上には絶縁体107を
介してプラズマ誘導コイル108が配置されており、該
プラズマ誘導コイル108の一端は第1の整合器109
を介して第1の高周波電源110に接続されていると共
に他端は接地されている。また、下部電極102は第2
の整合器111を介して第2の高周波電源112に接続
されている。
【0038】第1の高周波電源110からプラズマ誘導
コイル108に第1の高周波電力を印加すると、チャン
バー101に高周波誘導磁場が発生し、これによって、
チャンバー101内に導入されるエッチングガスはプラ
ズマ化される。また、第2の高周波電源112から下部
電極102に第2の高周波電力を印加すると、チャンバ
ー101内に発生したプラズマは下部電極102ひいて
は半導体基板103に向かって照射される。
【0039】以下、本発明の一実施形態に係る半導体装
置の製造方法について、図2(a)〜(c)及び図3
(a)〜(c)を参照しながら説明する。
【0040】まず、図2(a)に示すように、シリコン
窒化膜などよりなるエッチングストッパー膜、ポリシリ
コン若しくはタングステンなどよりなるプラグ、又は下
層配線などから構成される下地層200の上にシリコン
酸化膜よりなる絶縁膜201を堆積した後、該絶縁膜2
01の上に、コンタクトホール形成用開口部を有するレ
ジストパターン202を形成する。
【0041】次に、図1に示すプラズマ処理装置のチャ
ンバー101内に、図2(b)に示すように、フルオロ
カーボンガスを主成分とするエッチングガス203を導
入して、絶縁膜201に対してレジストパターン202
をマスクにしてプラズマエッチングを行なうことによ
り、絶縁膜201にコンタクトホール204を形成す
る。このようにすると、SiF4、CO2 又はH2Oなど
の反応生成ガス205が生成されて気化する。この際、
レジストパターン202の表面、コンタクトホール20
4の底面及び壁面並びにチャンバー101の壁面には、
エッチングガス203よりなるプラズマから供給され、
(Cxyznよりなる強固なポリマー膜206が堆積
する。
【0042】次に、チャンバー101内に、図2(c)
に示すように、フルオロカーボンガスが添加された酸素
ガスよりなるアッシングガス207を導入して、ポリマ
ー膜206に対してアッシングを行なう。プラズマ生成
用電力により活性化した酸素がポリマー膜206の1つ
の主成分である炭素と結合して二酸化炭素になると共に
フッ素も気化し、これらが反応生成ガス208として除
去される。
【0043】本実施形態におけるアッシング工程は、異
なる条件で3段階に分けて行なわれることが特徴であ
る。
【0044】<第1段階のアッシング工程>第1段階の
アッシング工程においては、プラズマ生成用電力を低く
設定すると共にチャンバー内の圧力を低く設定する。具
体的には、圧力が6.67Pa以下、例えば4.0Pa
に設定されたチャンバー101内に、酸素ガスを主成分
とするアッシングガスを750ml/min(標準状
態)の流量で導入すると共に、プラズマ生成用電力源で
ある第1の高周波電源110に500W〜1000Wの
電力を印加する。この場合、基板バイアス電力源である
第2の高周波電力源112には電力を印加しない。
【0045】このような条件で第1段階のアッシングを
行なうと、ポリマー膜206及びレジストパターン20
2が除去されると共に、チャンバー101の壁面に付着
しているポリマーも除去される。尚、レジストパターン
202の上にはポリマー膜206が堆積されているが、
アッシングガスはポリマー膜206に形成された開口部
を通ってレジストパターン202の表面に到達するの
で、レジストパターン202もアッシングされる。
【0046】ここで、ポリマー膜206及びレジストパ
ターン202がアッシングにより除去される際の化学反
応について説明する。 (1) ポリマー膜206がアッシングにより除去される反
応: Cxy+O2→CO2↑+F↑+CF4↑+反応生成物 尚、反応生成物は、炭化物又は過剰フッ素などよりな
り、ポリマー膜206又はレジストパターン202の表
面に堆積される。 (2) レジストパターン202がアッシングにより除去さ
れる反応: Cxyz+O2→CO2↑+H20↑
【0047】第1段階のアッシング工程においては、第
1の高周波電源110に500W〜1000Wの低い電
力が印加されるため、反応生成ガス208に含まれるフ
ッ素は活性化され難いと共に、アッシングガス207に
含まれる活性化した酸素のエネルギーは弱い。また、チ
ャンバー101の圧力が6.67Pa以下に低く設定さ
れているため、アッシングガス207に含まれる活性化
した酸素の平均自由工程が長くなって、活性化した酸素
はチャンバー101に広範囲に分布する。
【0048】このように、反応生成ガス208に含まれ
るフッ素は、活性化され難いため、ポリマー膜206の
表面及び絶縁膜201の表面に飛来し難い。また、ポリ
マー膜206はその表面部から徐々にゆっくりと除去さ
れるため、ポリマー膜206内のフッ素の濃縮が起こり
難くなり、フッ素は絶縁膜201の表面部に注入され難
くなる。従って、絶縁膜201の表面部には、図6
(a)に示す第1のフッ素注入層21及び第2のフッ素
注入層22は形成されない。
【0049】また、アッシングガス207に含まれる活
性化した酸素のエネルギーは低いが、活性化した酸素は
チャンバー101に広範囲に分布しているため、コンタ
クトホール204の底部に到達する活性化した酸素の量
が増加するので、コンタクトホール204の底部に堆積
されているポリマー膜206は確実に除去される。
【0050】また、反応生成ガス208に含まれるフッ
素は、活性化され難いため、コンタクトホール204の
底部に到達し難いので、コンタクトホール204の底部
には、図6(a)に示すリセス部23は形成されない。
【0051】また、ポリマー膜206に含まれるフッ素
が少ないため、ポリマー膜206から発生する活性化し
たフッ素が低減すると共に、反応生成ガス208に含ま
れるフッ素が活性化され難いので、チャンバー101の
パーツがダメージを受け難くなる。
【0052】ところで、一般的に、ポリマー膜206の
アッシングレートはレジストパターン202のアッシン
グレートよりも小さい。このため、第1段階のアッシン
グにおいては、レジストパターン202はポリマー膜2
06よりも先に除去される。従って、第1段階のアッシ
ング工程を行なう時間は、ポリマー膜206の厚さに基
づいて決定されることが好ましい。もっとも、ポリマー
膜206の下にレジストパターン202ができるだけ長
時間存在していると、第1段階のアッシング工程が終了
したときに、絶縁膜201の表面に残存する残留ポリマ
ーが低減するので好ましい。
【0053】尚、ここでは、反応生成ガス208に含ま
れるフッ素の振る舞いについて説明したが、本実施形態
のように、エッチング工程とアッシング工程とが同一の
チャンバー101で行なわれる場合には、エッチング工
程においてチャンバー101の壁面に付着しているポリ
マー膜に含まれるフッ素は、反応生成ガス208に含ま
れるフッ素と同様の振る舞いをする。すなわち、チャン
バー101の壁面のポリマー膜は徐々にアッシングされ
るため、ポリマー膜に含まれるフッ素は多量に気化され
難く且つ活性化され難いので、フッ素は絶縁膜201の
表面部に注入され難いと共にコンタクトホール204の
底部に到達し難い。このため、図6(a)に示す、第1
のフッ素注入層21、第2のフッ素注入層22及びリセ
ス部23は形成されない。
【0054】<第2段階のアッシング工程>大部分のポ
リマー膜206が除去され、図3(a)に示すように、
絶縁膜201の上に僅かな残留ポリマー219が残存す
る状態になると、第1段階のアッシング工程を終了し
て、第2段階のアッシング工程を行なう。
【0055】第2段階のアッシング工程においては、プ
ラズマ生成用電力を高く設定すると共にチャンバー内の
圧力を高く設定する。具体的には、圧力が例えば40P
aに設定されたチャンバー101内に、酸素ガスを主成
分とするアッシングガスを1500ml/min(標準
状態)の流量で導入すると共に、プラズマ生成電力源で
ある第1の高周波電源110に2000Wの電力を印加
する。この場合、基板バイアス電力源である第2の高周
波電力源112には電力を印加しない。
【0056】第2段階のアッシングにおいては、第1の
高周波電源110に2000Wの高い電力が印加される
と共に、チャンバー101の圧力が40Paと高く設定
されているため、チャンバー101内に高いエネルギー
を持つ活性化した酸素が多量に生成されるので、ポリマ
ー膜206及びレジストパターン202は効率良く除去
される。
【0057】ところで、第2段階のアッシング工程にお
いては、絶縁膜201の上に僅かな残留ポリマー219
が残存するだけであるため、残留ポリマー219から放
出されるフッ素の量は少ない。
【0058】このため、第2段階のアッシング工程にお
いて、高いエネルギーを持つ活性酸素が多量に生成され
ても、残留ポリマー219中のフッ素が絶縁膜201の
表面部に押し込まれる事態が抑制されるので、図6
(a)に示す第1のフッ素注入層21は形成されない。
【0059】また、残留ポリマー219が少ないため、
チャンバー101内に発生する活性化したフッ素が少な
く、チャンバー101のパーツは殆どダメージを受けな
い。
【0060】尚、エッチング工程とアッシング工程とが
同一のチャンバー101で行なわれ、エッチング工程に
おいてチャンバー101の壁面にポリマー膜が堆積して
いる場合には、第1段階のアッシングにより、チャンバ
ー101の壁面のポリマー膜が減少しているので、第2
段階のアッシング工程が、高いプラズマ生成用電力及び
高いチャンバー圧力で行なわれても、チャンバー101
の壁面のポリマー膜から発生するフッ素により、図6
(a)に示す第1のフッ素注入層21が形成されたりチ
ャンバー101のパーツがダメージを受けたりする事態
を回避できる。
【0061】<第3段階のアッシング工程>図3(b)
に示すように、残留ポリマー219が除去された状態に
なると、第2段階のアッシング工程を終了して、第3段
階のアッシング工程を行なう。
【0062】第3段階のアッシング工程においては、プ
ラズマ生成用電力を高く設定し且つチャンバー内の圧力
を低く設定すると共に、第2の高周波電力源112から
試料台102に基板バイアス電力を印加する。具体的に
は、圧力が6.67Pa以下、例えば4.0Paに設定
されたチャンバー101内に、酸素ガスを主成分とする
アッシングガスを750ml/min(標準状態)の流
量で導入し、プラズマ生成用電力源である第1の高周波
電源110に2000Wの電力を印加し、基板バイアス
電力源である第2の高周波電源112に200Wの電力
を印加する。
【0063】第3段階のアッシング工程においては、第
1の高周波電源110に高い電力が印加されると共に、
チャンバー101内の圧力が低いため、高いエネルギー
を持つ活性化した酸素がチャンバー101に広範囲に分
布する。また、基板バイアス電力が印加されるため、活
性化した酸素がコンタクトホール204の底部に向かっ
て引き込まれるので、コンタクトホール204のアスペ
クト比が高くても、コンタクトホール204の底部に残
存しているポリマーは確実に除去される。
【0064】ところで、第3段階のアッシング工程にお
いては、絶縁膜201の上の残留ポリマー219が消滅
しているため、チャンバー101の内部にはフッ素が殆
ど存在しないので、基板バイアス電力を印加しても、コ
ンタクトホール204の底部がエッチングされることは
ない。
【0065】第3段階のアッシング工程が終了すると、
洗浄液によりシリコン酸化膜11の表面及びコンタクト
ホール14の底部をウェット洗浄してポリマーの残渣を
除去すると、図3(c)に示すように、表面部にフッ素
注入層が形成されていない良好な絶縁膜201が得られ
ると共に、底部にリセス部が形成されていない良好なコ
ンタクトホール204が得られる。
【0066】尚、本実施形態においては、第3段階のア
ッシングを行なったが、コンタクトホール204のアス
ペクト比が余り高くない場合、又は下地層200がエッ
チングストッパー膜であってコンタクト抵抗が問題にな
らない場合には、第3段階のアッシングは省略してもよ
い。
【0067】ところで、本実施形態のように、エッチン
グ工程とアッシング工程とを同じチャンバー101で行
なう場合には、レジストパターン202の上に堆積され
ているポリマー膜206を除去するアッシング工程にお
いて、エッチング工程でチャンバー101の壁面に堆積
されているポリマーを除去できるため、チャンバー10
1の壁面から落下してくるポリマーに起因して発生する
パーティクルを低減すできるので、MTBF(Mean Tim
e Between Falure)を長くすることができる。
【0068】図4は、従来のアッシング方法(第1段階
のアッシングを第2段階のアッシングと同条件で行なう
場合)及び本実施形態のアッシング方法(第1段階のア
ッシングを第2段階のアッシングと異なる条件で行なう
場合)における規格化されたフッ素の発光強度(発光波
長は440nmである)の時間経過を表わす特性図であ
る。尚、フッ素の発光強度は、プラズマ発光分光器を用
いて測定した。
【0069】図4から分かるように、本実施形態のアッ
シング方法によると、従来のアッシング方法に比べて、
第1段階のアッシング工程の初期段階において発生する
フッ素の量を5分の1程度に低減できるため、アッシン
グ工程の全期間において発生するフッ素の量を3分の1
程度に低減することができる。これは、シリコン酸化膜
202の上に堆積されているポリマー膜206及びチャ
ンバー101の壁面に堆積されているポリマーから発生
し、プラズマ生成用電力により活性化されるフッ素の量
が大きく低減できるためである。
【0070】尚、本実施形態は、誘導結合型のプラズマ
処理装置を用いたが、これに代えて、ヘリコン波プラズ
マエッチング装置、電子サイクロトロン共鳴プラズマエ
ッチング装置、二周波型容量結合プラズマエッチング装
置、表面波プラズマエッチング装置又は一周波型容量結
合プラズマエッチング装置を用いてもよい。
【0071】
【発明の効果】本発明に係る半導体装置の製造方法によ
ると、第1段階のアッシング工程においては、ポリマー
膜中のフッ素が活性化された酸素により絶縁膜の表面部
に押し込まれたり又は反応性ガス中のフッ素が絶縁膜の
表面部に注入されたりし難くなるので、後に行なわれる
ウェットエッチング工程において、絶縁膜に表面荒れが
発生する事態を防止できると共に、第2段階のアッシン
グ工程においては、高いエネルギーを持つ活性化した酸
素により、残留ポリマーは効率良く除去される。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体装置の製造方
法に用いるエッチングチャンバーの断面図である。
【図2】(a)〜(c)は本発明の一実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図3】(a)〜(c)は本発明の一実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図4】本発明の一実施形態に係る半導体装置の製造方
法のアッシング工程において、フッ素の発光強度の時間
経過を示す特性図である。
【図5】(a)〜(c)は従来の半導体装置の製造方法
の各工程を示す断面図である。
【図6】(a)〜(c)は従来の半導体装置の製造方法
の各工程を示す断面図である。
【符号の説明】
101 チャンバー 102 下部電極 103 半導体基板 104 上部電極 105 ガス導入孔 106 真空ポンプ 107 絶縁体 108 プラズマ誘導コイル 109 第1の整合器 110 第1の高周波電源 111 第2の整合器 112 第2の高周波電源 200 下地層 201 絶縁膜 202 レジストパターン 203 エッチングガス 204 コンタクトホール 205 反応生成ガス 206 ポリマー膜 207 アッシングガス 208 反応生成ガス
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H025 AB16 DA40 FA03 FA14 FA41 FA47 2H096 AA25 CA05 HA23 HA24 JA04 LA07 LA08 5F004 AA14 AA16 BA20 BD01 CA02 CA03 CA06 DA00 DA02 DB03 DB26 DB27 EA28 EB01 EB03 5F046 MA12

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の上に堆積された絶縁膜の上
    にレジストパターンを形成した後、前記絶縁膜に対し
    て、前記レジストパターンをマスクにすると共に炭素及
    びフッ素を含むエッチングガスを用いてプラズマエッチ
    ングを行なう工程と、 前記プラズマエッチング工程において前記レジストパタ
    ーンの上に堆積されたポリマー膜に対して、チャンバー
    圧力及びプラズマ生成電力を相対的に低く設定した条件
    で、酸素ガス又は酸素を主成分とするガスを用いて第1
    段階のアッシングを行なう工程と、 前記第1段階のアッシングが終了したときに前記絶縁膜
    の上に存在している残留ポリマーに対して、チャンバー
    圧力及びプラズマ生成電力を相対的に高く設定した条件
    で、酸素ガス又は酸素を主成分とするガスを用いて第2
    段階のアッシングを行なう工程とを備えていることを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第2段階のアッシング工程よりも後
    に、チャンバー圧力を相対的に低く設定する一方、プラ
    ズマ生成電力を相対的に高く設定すると共に、基板バイ
    アス電力を印加する条件で、酸素ガス又は酸素を主成分
    とするガスを用いて第3段階のアッシングを行なう工程
    をさらに備えていることを特徴とする請求項1に記載の
    半導体装置の製造方法。
  3. 【請求項3】 前記第3段階のアッシング工程は、前記
    チャンバー圧力が2.67〜6.67Paで、前記プラ
    ズマ生成電力が1000〜3000Wで、前記基板バイ
    アス電力は50〜300Wの条件で行なわれることを特
    徴とする請求項2に記載の半導体装置の製造方法。
  4. 【請求項4】 前記第1段階のアッシング工程は、前記
    チャンバー圧力が2.67〜6.67Paで、前記プラ
    ズマ生成電力が500〜1000Wの条件で行なわれる
    ことを特徴とする請求項1に記載の半導体装置の製造方
    法。
  5. 【請求項5】 前記第2段階のアッシング工程は、前記
    チャンバー圧力が13.3〜66.7Paで、前記プラ
    ズマ生成電力が1000〜3000Wの条件で行なわれ
    ることを特徴とする請求項1に記載の半導体装置の製造
    方法。
  6. 【請求項6】 前記プラズマエッチング工程、前記第1
    段階のアッシング工程及び前記第2段階のアッシング工
    程は、同一のチャンバー内において行なわれることを特
    徴とする請求項1に記載の半導体装置の製造方法。
JP2001249880A 2001-08-21 2001-08-21 半導体装置の製造方法 Expired - Lifetime JP3921364B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001249880A JP3921364B2 (ja) 2001-08-21 2001-08-21 半導体装置の製造方法
US10/128,314 US6831018B2 (en) 2001-08-21 2002-04-24 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001249880A JP3921364B2 (ja) 2001-08-21 2001-08-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003059911A true JP2003059911A (ja) 2003-02-28
JP3921364B2 JP3921364B2 (ja) 2007-05-30

Family

ID=19078806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001249880A Expired - Lifetime JP3921364B2 (ja) 2001-08-21 2001-08-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3921364B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008527691A (ja) * 2004-12-30 2008-07-24 東京エレクトロン株式会社 フォトレジスト及びエッチング残余物の低圧除去
JP2010263244A (ja) * 2010-08-11 2010-11-18 Tokyo Electron Ltd プラズマ処理方法
JP2011066441A (ja) * 2002-04-16 2011-03-31 Tokyo Electron Ltd フォトレジストおよびエッチング残渣の除去方法
US7964511B2 (en) 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
JP4825911B2 (ja) * 2006-03-24 2011-11-30 アプライド マテリアルズ インコーポレイテッド 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
KR20180138528A (ko) * 2017-06-21 2018-12-31 도쿄엘렉트론가부시키가이샤 에칭 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066441A (ja) * 2002-04-16 2011-03-31 Tokyo Electron Ltd フォトレジストおよびエッチング残渣の除去方法
JP2008527691A (ja) * 2004-12-30 2008-07-24 東京エレクトロン株式会社 フォトレジスト及びエッチング残余物の低圧除去
KR101226297B1 (ko) * 2004-12-30 2013-01-24 도쿄엘렉트론가부시키가이샤 포토레지스트 및 에칭 찌꺼기를 저압 제거하는 애싱 방법
US7964511B2 (en) 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
US8404596B2 (en) 2005-09-09 2013-03-26 Tokyo Electron Limited Plasma ashing method
JP4825911B2 (ja) * 2006-03-24 2011-11-30 アプライド マテリアルズ インコーポレイテッド 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8173543B2 (en) 2006-07-27 2012-05-08 Sanyo Semiconductor Co., Ltd. Method of forming hole in semiconductor device using mask
JP2010263244A (ja) * 2010-08-11 2010-11-18 Tokyo Electron Ltd プラズマ処理方法
KR20180138528A (ko) * 2017-06-21 2018-12-31 도쿄엘렉트론가부시키가이샤 에칭 방법
KR102557053B1 (ko) 2017-06-21 2023-07-18 도쿄엘렉트론가부시키가이샤 에칭 방법

Also Published As

Publication number Publication date
JP3921364B2 (ja) 2007-05-30

Similar Documents

Publication Publication Date Title
US6062237A (en) Polymer removal from top surfaces and sidewalls of a semiconductor wafer
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
KR101226297B1 (ko) 포토레지스트 및 에칭 찌꺼기를 저압 제거하는 애싱 방법
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
US6831018B2 (en) Method for fabricating semiconductor device
US8809199B2 (en) Method of etching features in silicon nitride films
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
KR100440806B1 (ko) 반도체장치의제조방법및드라이에칭장치의반응실환경제어방법
US20080182422A1 (en) Methods of etching photoresist on substrates
KR101052707B1 (ko) 기판으로부터 포토레지스트를 제거하는 방법
US7842619B2 (en) Plasma processing method
US8642482B2 (en) Plasma etching method, control program and computer storage medium
JP3921364B2 (ja) 半導体装置の製造方法
JP3477462B2 (ja) 半導体装置の製造方法
KR20010004746A (ko) 반도체 소자의 비아홀 형성 방법
JP5052313B2 (ja) 半導体装置の製造方法
JP2003273086A (ja) ドライエッチング方法および半導体製造装置
JP2004063921A (ja) 半導体装置の製造方法
JPH1187309A (ja) プラズマエッチング処理方法
JPH1140543A (ja) プラズマドライエッチング方法及び装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040602

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040614

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

R150 Certificate of patent or registration of utility model

Ref document number: 3921364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

EXPY Cancellation because of completion of term
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350