JP2003273086A - ドライエッチング方法および半導体製造装置 - Google Patents

ドライエッチング方法および半導体製造装置

Info

Publication number
JP2003273086A
JP2003273086A JP2002075762A JP2002075762A JP2003273086A JP 2003273086 A JP2003273086 A JP 2003273086A JP 2002075762 A JP2002075762 A JP 2002075762A JP 2002075762 A JP2002075762 A JP 2002075762A JP 2003273086 A JP2003273086 A JP 2003273086A
Authority
JP
Japan
Prior art keywords
gas
etching
carbon
dry etching
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002075762A
Other languages
English (en)
Inventor
Seiji Matsumoto
省二 松元
Shiyunsuke Hisakure
俊介 久呉
Masanori Sakamoto
正紀 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002075762A priority Critical patent/JP2003273086A/ja
Publication of JP2003273086A publication Critical patent/JP2003273086A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 高アスペクト比のホール形成において、エッ
チング後に炭素含有生成物が残存しない、かつ、エッチ
ング形状が悪化しないドライエッチング方法および半導
体製造装置を提供する。 【解決手段】 半導体基板上に形成した酸化膜で構成さ
れる被加工領域の上に形成されたレジストマスクを用
い、反応室内にエッチングガスを導入しプラズマ化する
ことにより、前記被加工領域を選択的にエッチングする
際に、前記被加工領域をフルオロカーボン系ガスを主エ
ッチングガスとして用いエッチングし、その後に反応室
内部材および半導体基板上に堆積した炭素含有生成物を
酸素ガスを主エッチングガスとして用い除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プラズマを用いた
ドライエッチング方法に係り、特に高アスペクト比のホ
ールを形成するためのドライエッチング方法の改良に関
するものである。
【0002】
【従来の技術】現在の半導体デバイスの製造において、
反応室内にプラズマを生成させて、ドライエッチングを
行うプラズマ加工は、高集積化された半導体デバイス内
の要素を加工するために欠かせない技術である。例え
ば、層間絶縁膜に、配線とトランジスタのソース・ドレ
イン領域などの活性領域とを接続するためのコンタクト
ホールや、配線間を接続するためのバイヤホールを形成
する際には、図7に示す状態で加工を行う。同図におい
て、4はシリコン基板、2はシリコン基板4上に形成さ
れた層間絶縁膜である酸化膜、1は酸化膜2上に形成さ
れたレジストマスク、5は酸化膜2の一部を選択的にド
ライエッチングして形成されるコンタクトホールをそれ
ぞれ示す。エッチングを行う際には、反応室内にプラズ
マを生成して、プラズマイオンの衝突によって下方への
エッチングを進行させる一方、コンタクトホール5の側
壁にはエッチング反応等によって生じたデポ物を堆積さ
せることにより側方へのエッチングの進行を阻止するよ
うにしている。すなわち、このような異方性エッチング
によって、微細な径を有しながら層間絶縁膜を貫通する
コンタクトホールやバイヤホールを形成することができ
る。
【0003】ところで、半導体デバイスサイズの縮小に
ともない、配線幅やコンタクトの径はますます小さくな
っている。しかるに、コンタクトホールやバイヤホール
の形成工程を例にとれば、ホール径は小さくなっている
にもかかわらず、層間絶縁膜の厚さはほとんど薄くなっ
ていない。したがって、ホール径に対する層間絶縁膜の
厚さの比(アスペクト比)は、ますます大きくなってき
ている。また、レジストマスクもホール径の縮小にとも
ない、レジスト膜厚が薄膜化されてきている。
【0004】このような技術トレンドの中、高アスペク
ト比のホールを形成するためには、被加工領域とレジス
トマスク領域を明確に区別するための対レジスト選択比
の向上と、半導体基板上の活性領域をエッチングしない
ための対シリコン基板との選択比の向上が要求されてい
る。この要求を満足するため、層間絶縁膜である酸化膜
のエッチングガスとしては炭素に対するフッ素の比が低
いC48、C58、C 46等のフルオロカーボンガスが
用いられている。
【0005】以下図面を参照しながら、上記したドライ
エッチング方法の一例について説明する。
【0006】図8は従来のフルオロカーボンガスを用い
たコンタクトホール形成のドライエッチング方法を示す
ものである。図8において、1はレジストマスク、2は
酸化膜、3はコバルトサリサイド、4はシリコン基板、
5はコンタクトホール、6は炭素含有生成物である。
【0007】まず、膜構成である図8(a)について説
明する。シリコン基板4上にコバルトサリサイド3を5
0nm形成し、層間絶縁膜である酸化膜2を1500n
m成長し、マスク材料であるレジスト1を700nm塗
布、パターン形成することで、被エッチング領域を区別
する。今回は、ドライエッチング装置としては、プラズ
マ生成制御用ソースRF電力と、入射イオンエネルギー
制御用バイアスRF電力が独立に制御可能な誘導結合型
プラズマ装置を使用した。
【0008】最初に第1の工程で酸化膜2をエッチング
する。このときのエッチング条件は、ソースRF電力2
200W、バイアスRF電力2200W、C48流量2
1sccm、CH22流量8sccm、CO流量70s
ccm、Ar流量30sccm、ガス圧力5mTor
r、エッチング時間150秒である。ここで、エッチン
グ時間150秒は、計算上のジャストエッチング時間1
00秒とエッチレート、酸化膜厚等のばらつきを考慮し
たオーバーエッチング50秒の合計値である。
【0009】図8(b)に第1の工程、エッチング時間
100秒進行後の図を示す。酸化膜2がエッチングさ
れ、コバルトサリサイド3上でエッチングが停止してい
ることがわかる。
【0010】図8(c)に第1の工程、エッチング時間
150秒終了後の図を示す。コバルトサリサイド3上、
レジストマスク1上に、炭素含有生成物6が堆積してい
ることがわかる。炭素含有生成物6は炭素、フッ素、シ
リコンを主とした堆積物である。この炭素含有生成物が
酸素原子を含む酸化膜2以外の酸素を含まないコンタク
トホール5底部のコバルトサリサイド3上、レジストマ
スク1上に堆積することで、高選択性が達成可能とな
る。また、この図では示さなかったが、炭素含有生成物
6は反応室内部材にも大量に堆積する。次に第2の工程
で炭素含有生成物6を除去する。このときのエッチング
条件は、ソースRF電力2200W、バイアスRF電力
200W、酸素流量750sccm、ガス圧力30mT
orr、エッチング時間60秒である。
【0011】図8(d)に第2の工程終了後の図を示
す。第2の工程で炭素含有生成物6の除去を行う。酸素
プラズマを用いるため、炭素含有生成物6とレジストマ
スク1の除去も行う。コンタクトホール5は形成されて
いるが、酸化膜2上、コバルトサリサイド3上に微小に
炭素含有生成物6が残存する。この図では示さなかった
が、反応室内部材に堆積した炭素含有生成物6も完全に
除去することはできない。
【0012】
【発明が解決しようとする課題】従来のドライエッチン
グ方法で形成された、酸化膜上に残存する炭素含有生成
物はシリコンを含んでいるため、後工程で一般的に用い
られている酸素プラズマアッシング、硫過水(硫酸と過
酸化水素水の混合液)洗浄では完全に除去することはで
きない。その結果、後工程の膜はがれ、最終的にコンタ
クト抵抗不良、半導体デバイスの歩留まり低下等の異常
を招くことになる。
【0013】対策として、炭素含有生成物を除去するた
め、上記第2の工程のエッチング時間を長くする、ある
いは、バイアスRF電力を大きくすることが考えられる
が、図8(d)に示すように、酸素プラズマのスパッタ
リング力の増大につながり、コンタクトホールトップの
広がり等の形状悪化につながる。その結果、配線間ショ
ート等による歩留まり低下を引きおこす。
【0014】また、レジストマスク上、反応室内部材等
に残存した炭素含有生成物の堆積量は制御が非常に難し
い。その結果、ウエハ連続処理時におけるエッチング特
性の連続再現性のばらつき、設備パーティクルの増大等
の問題点を有していた。
【0015】本発明は上記問題点に鑑み、第2の工程に
おいてフッ素濃度の調整、添加ガスを用いることで、前
記問題点を確実に解消しうるドライエッチング方法およ
び半導体製造装置を提供することを目的とする。
【0016】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、請求項1、2、3に記載されている第
1のドライエッチング方法に関する手段と、請求項4、
5、6に記載されている第2のドライエッチング方法に
関する手段と、請求項7、8、9に記載されている第3
のドライエッチング方法に関する手段とを講じている。
【0017】本発明の第1のドライエッチング方法は、
請求項1に記載されているように、半導体基板上に形成
した酸化膜で構成される被加工領域の上に形成されたレ
ジストマスクを用い、反応室内にエッチングガスを導入
しプラズマ化することにより、前記被加工領域を選択的
にエッチングするドライエッチング方法において、前記
被加工領域をフルオロカーボン系ガスを主エッチングガ
スとして用いエッチングする第1の工程と、前記第1の
工程終了後に反応室内部材および半導体基板上に堆積し
た炭素含有生成物を酸素ガスを主エッチングガスとして
用い除去する第2の工程からなり、炭素含有生成物を安
定的に除去できるようにプラズマ中のフッ素濃度を調整
する方法であり、前記第2の工程の主エッチングガスと
して酸素に、微小のフッ素を含有するフルオロカーボン
をエッチングガスとして添加することで、前記炭素含有
生成物を安定的に除去することである。
【0018】この方法により、以下の作用が得られる。
炭素含有生成物の主成分は炭素、フッ素、シリコンであ
る。前記第2の工程の主エッチングガスが酸素のみであ
る場合、シリコンの除去が困難となってくる。そこで、
前記第2の工程に微小のフッ素を含有するフルオロカー
ボンガスを添加することで、シリコンの除去が容易とな
り、炭素含有生成物が安定的に除去可能となる。
【0019】本発明の第2のドライエッチング方法は、
請求項5に記載されているように、下部電極上に設置さ
れる半導体基板の周辺に、あらかじめフッ素を含有した
部材を設け、部材自体からプラズマ中にフッ素を生成さ
せることで、前記炭素含有生成物を安定的に除去するこ
とである。
【0020】この方法により、以下の作用が得られる。
前記第2の工程において、酸素ガスのみを用いた場合で
も、プラズマ中に部材自体からフッ素が解離してきて、
シリコンの除去が容易となり、炭素含有生成物が安定的
に除去可能となる。
【0021】本発明の第3のドライエッチング方法は、
請求項7に記載されているように、第2の工程中で酸素
プラズマによる被加工領域の加工制御の悪化防止のた
め、添加ガスを加えること、添加ガスは酸素と比較し、
原子量の軽い、つまり、スパッタリングレートの遅いヘ
リウムあるいは窒素であり、酸素流量と添加ガスの流量
の合計が300sccm以上に設定することである。
【0022】この方法により、以下の作用が得られる。
第2の工程で酸素プラズマを用いた場合、図8(d)に
示すようなコンタクトホールトップがスパッタリングさ
れることにより拡大し形状が悪化する。添加ガスとして
酸素と比較し原子量の軽いヘリウムを用いることで、形
状悪化を防止することができる。
【0023】請求項10に記載されているように、第1
の工程でエッチングガスとして用いるフルオロカーボン
はC26、C38、C48、C58、C46の少なくと
もいずれか1つを含ませることができる。
【0024】
【発明の実施の形態】まず、本発明のドライエッチング
方法の意義を説明するため、本発明をなすまでに行った
実験データについて、図面を参照しながら説明する。
【0025】(第1の実施形態)以下本発明の一実施の
形態のドライエッチング方法について、図面を参照しな
がら説明する。
【0026】図1は本発明の第1の実施の形態における
フルオロカーボンガスを用いたコンタクトホール形成の
ドライエッチング方法を示すものである。
【0027】図1において、1はレジストマスク、2は
酸化膜、3はコバルトサリサイド、4はシリコン基板、
5はコンタクトホール、6は炭素含有生成物である。
【0028】まず、膜構成である図1(a)について説
明する。シリコン基板4上にコバルトサリサイド3を5
0nm形成し、層間絶縁膜である酸化膜2を1500n
m成長し、マスク材料であるレジスト1を700nm塗
布、パターン形成することで、被加工領域を区別する。
【0029】今回は、ドライエッチング装置としては、
プラズマ生成制御用ソースRF電力と、入射イオンエネ
ルギー制御用バイアスRF電力が独立に制御可能な誘導
結合型プラズマ装置を使用した。最初に第1の工程で酸
化膜2をエッチングする。このときのエッチング条件
は、ソースRF電力2200W、バイアスRF電力22
00W、C48流量21sccm、CH22流量8sc
cm、CO流量70sccm、Ar流量30sccm、
ガス圧力5mTorr、エッチング時間150秒であ
る。ここで、エッチング時間150秒は、計算上のジャ
ストエッチング時間100秒と、エッチレート、酸化膜
厚等のばらつきを考慮したオーバーエッチング50秒の
合計値である。
【0030】図1(b)に第1の工程、エッチング時間
100秒進行後の図を示す。酸化膜2がエッチングさ
れ、コバルトサリサイド3上でエッチングが停止してい
ることがわかる。
【0031】図1(c)に第1の工程、エッチング時間
150秒終了後の図を示す。コバルトサリサイド3上、
レジストマスク1上に、炭素含有生成物6が堆積してい
ることがわかる。炭素含有生成物6は炭素、フッ素、シ
リコンを主とした堆積物である。この炭素含有生成物が
酸素原子を含む酸化膜2以外(C+O→COx)の、酸
素を含まないコンタクトホール5底部のコバルトサリサ
イド3上、レジストマスク1上に堆積することで、高選
択性が達成可能となる。次に第2の工程で炭素含有生成
物を除去する。
【0032】従来の技術で示した図8(d)では、酸素
プラズマのみを用いるため、酸化膜2上、コバルトサリ
サイド3上に微小に炭素含有生成物6が残存している。
【0033】炭素含有生成物が残存する反応メカニズム
について説明する。図2は第2の工程処理中におけるプ
ラズマ中の発光強度比を示すものである。同図におい
て、横軸は第2の工程のエッチング時間、縦軸は発光強
度比を示す。第2の工程ではエッチングガスとして酸素
のみ用いていないが、約30秒までC2(520nm)
と、F(684nm)の発光が観察され、約30秒から
60秒まではC2とFは観察されていない。この現象
は、第1の工程終了後に反応室内部材および半導体基板
上に堆積した大量の炭素含有生成物が、第2の工程の酸
素と反応し、化学反応が進行したものである。炭素含有
生成物(C、F、Si)と酸素の反応でC2、F、CO
x、CFx、SiFx等の形で反応、揮発性ガスとして
排気される。ここで、炭素含有物のC、Fは第2の工程
の酸素でのみ化学反応が進行するため、残存することは
ないが、Siは酸素との反応性はないため残存する。つ
まり、Siは炭素含有生成物中のFとの反応に依存した
ものであり、FがSiより先に排気されてしまうと確実
に残存する。炭素含有生成物、なかでもSiの除去性
は、炭素含有生成物中のFに依存しており、Fが消滅し
た時点で除去不可能となる。
【0034】以上、炭素含有生成物の堆積量は制御不可
能であるため、第2の工程での炭素含有物の除去も結果
的に不安定なものとなる。
【0035】図1(d)に本実施の形態における第2の
工程終了後の図を示す。このときのエッチング条件は、
ソースRF電力2200W、バイアスRF電力200
W、酸素流量750sccm、CF4流量10scc
m、ガス圧力30mTorr、エッチング時間60秒で
ある。
【0036】従来例に対して、図1(d)では第2の工
程で酸素に、エッチングガスとしてCF4を添加してい
るため、Fの供給が安定的になり、Siの除去が容易
(Si+F→SiFx)となることで、炭素含有生成物
が完全に除去可能となる。但し、CF4の流量を大きく
すると、酸化膜2自体もエッチングする可能性があるの
で、酸化膜2をエッチングせずに、コンタクトホール5
の形状を悪化させることのない、酸素流量に対する5%
以下の添加流量にすることが好ましい。
【0037】図3はCF4を添加したときの第2の工程
処理中におけるプラズマ中の発光強度比を示すものであ
る。F(684nm)の発光が約30秒以降も観察され
ており、安定してフッ素が微小に供給されていることが
わかる。
【0038】以上のように、前記第2の工程の主エッチ
ングガスとして酸素に、微小のフッ素を含有するフルオ
ロカーボンをエッチングガスとして添加することで、炭
素含有生成物を安定的に除去することができる。
【0039】(第2の実施形態)以下、本発明の第2の
実施の形態について図面を参照しながら説明する。
【0040】図4は第2の工程処理中における反応室内
概略図を示す図である。図4において、7は下部電極、
8は半導体基板、9は電極周辺リング、10はプラズマ
生成用コイル、11はソースRF電源、12はバイアス
RF電源、13はガス噴出し板、6は炭素含有生成物で
ある。第1の工程後に反応室内部材、半導体基板8上に
炭素含有生成物6が大量に堆積していることがわかる。
また、炭素含有生成物(C、F、Si)と酸素の反応で
2、F、COx、CFx、SiFx等の形で反応、揮
発性ガスとして排気されていることもわかる。
【0041】図5は本発明の第2の実施の形態における
下部電極上に設置される半導体基板の周辺に、あらかじ
めフッ素を含有した部材を設けたときの反応室概略図を
示すものである。図5において、7は下部電極、8は半
導体基板、9は電極周辺リング、10はプラズマ生成用
コイル、11はソースRF電源、12はバイアスRF電
源、13はガス噴出し板である。ここで、電極周辺リン
グ9の材料としてはテフロンを用いた(テフロンはデュ
ポン社の登録商標)。図5に示すようにテフロンを電極
周辺部材に用いることで、第2の工程処理中のプラズマ
中において、テフロン自体からフッ素が供給される。こ
のことにより、第1の実施の形態で示したことと同等の
結果を確認できた。
【0042】以上のように、下部電極上に設置される半
導体基板の周辺に、あらかじめフッ素を含有した部材を
設け、部材自体からプラズマ中にフッ素を生成させるこ
とで、炭素含有生成物を安定的に除去することができ
る。
【0043】なお、第2の実施の形態において、電極周
辺リングの材料はテフロンとしたが、事前にフッ素がド
ープされたシリコン、SiCとしてもよい。
【0044】(第3の実施形態)以下、本発明の第3の
実施の形態について図面を参照しながら説明する。
【0045】図6は本発明の第3の実施の形態における
第2の工程処理後のエッチング形状の改善を示すもので
ある。
【0046】図6において、図6(a)は第2の工程後
の従来例を、図6(b)は第2の工程後の第3の実施の
形態を示すものである。図6において、2は酸化膜、3
はコバルトサリサイド、4はシリコン基板、5はコンタ
クトホールである。このときのエッチング条件を示す。
第1の工程のエッチング条件は、図6(a)、図6
(b)共通で、ソースRF電力2200W、バイアスR
F電力2200W、C48流量21sccm、CH22
流量8sccm、CO流量70sccm、Ar流量30
sccm、ガス圧力5mTorr、エッチング時間15
0秒である。第2の工程のエッチング条件は、図6
(a)において、ソースRF電力2200W、バイアス
RF電力200W、酸素流量750sccm、ガス圧力
30mTorr、エッチング時間100秒であり、図6
(b)において、ソースRF電力2200W、バイアス
RF電力200W、酸素流量750sccm、ヘリウム
30sccm、ガス圧力30mTorr、エッチング時
間100秒である。
【0047】図6(a)に示す従来例では、コンタクト
ホールのトップ径が広がっている。これは、第1の工程
で堆積した炭素含有生成物を除去するため、第2の工程
で、酸素プラズマによる過剰な時間、バイアスRF電力
でエッチングを実施したため、コンタクトホールのトッ
プが酸素プラズマでスパッタリングされ、形状が悪化し
たものである。図6(b)では、コンタクトホールのト
ップ径は広がっておらず良好な形状である。エッチング
ガスとして、酸素と比較し原子量の軽いヘリウムを添加
しているため、コンタクトホールトップがスパッタリン
グされないためである。
【0048】以上のように、第1の工程終了後に反応室
内部材および半導体基板上に堆積した炭素含有生成物を
酸素ガスを主エッチングガスとして用い除去する第2の
工程からなり、第2の工程中で酸素プラズマによる被加
工領域の加工制御の悪化防止のため、添加ガスを用いる
ことが有効であることがわかる。
【0049】なお、第3の実施の形態において、添加ガ
スはヘリウムとしたが、酸素より原子量の軽い窒素とし
てもよい。
【0050】
【発明の効果】請求項1から3によれば、半導体基板上
に形成した酸化膜で構成される被加工領域の上に形成さ
れたレジストマスクを用い、反応室内にエッチングガス
を導入しプラズマ化することにより、前記被加工領域を
選択的にエッチングするドライエッチング方法におい
て、前記被加工領域をフルオロカーボン系ガスを主エッ
チングガスとして用いエッチングする第1の工程と、前
記第1の工程終了後に反応室内部材および半導体基板上
に堆積した炭素含有生成物を酸素ガスを主エッチングガ
スとして用い除去する第2の工程からなり、プラズマ中
のフッ素濃度を調整することで炭素含有生成物を安定的
に除去することができる。
【0051】請求項4から6によれば、前記第1の工程
後に堆積した炭素含有生成物は、下部電極上に設置され
る半導体基板の周辺に、あらかじめフッ素を含有した部
材を設け、部材自体からプラズマ中にフッ素を生成させ
る半導体製造装置を用いることで、炭素含有生成物を安
定的に除去することができる。
【0052】請求項7から9によれば、添加ガスとし
て、主エッチングガスである酸素と比較し、原子量の軽
い、つまり、スパッタリングレートの遅いヘリウムある
いは窒素を用いることで、第2の工程中で酸素プラズマ
による被加工領域の加工制御の悪化を防止することがで
きる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるフルオロカ
ーボンガスを用いたコンタクトホール形成のドライエッ
チング方法を示す図
【図2】第1の実施の形態における第2の工程処理中に
おけるプラズマ中の発光強度比を示す図
【図3】第1の実施の形態における新たにCF4を添加
したときの第2の工程処理中におけるプラズマ中の発光
強度比を示す図
【図4】本発明の第2の実施の形態における第2の工程
処理中における反応室内概略図
【図5】第2の実施の形態における下部電極上に設置さ
れる半導体基板の周辺に、あらかじめフッ素を含有した
部材を設けたときの反応室概略図を示す図
【図6】本発明の第3の実施の形態における第2の工程
処理後のエッチング形状の改善を示す図
【図7】従来の技術で示したコンタクトホール形成後を
示す図
【図8】従来の技術で示したフルオロカーボンガスを用
いたコンタクトホール形成のドライエッチング方法を示
す図
【符号の説明】
1 レジストマスク 2 酸化膜 3 コバルトサリサイド 4 シリコン基板 5 コンタクトホール 6 炭素含有生成物 7 下部電極 8 半導体基板 9 電極周辺リング 10 プラズマ生成用コイル 11 ソースRF電源 12 バイアスRF電源 13 ガス噴出し板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 正紀 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F004 AA12 AA13 BA20 BB18 BB23 BD03 CA01 CA02 CA03 CA06 CB02 DA01 DA26 DB01 DB03 EA23 EB01

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成した酸化膜で構成さ
    れる被加工領域の上に形成されたレジストマスクを用
    い、反応室内にエッチングガスを導入しプラズマ化する
    ことにより、前記被加工領域を選択的にエッチングする
    ドライエッチング方法において、前記被加工領域をフル
    オロカーボン系ガスを主エッチングガスとして用いエッ
    チングする第1の工程と、前記第1の工程終了後に反応
    室内部材および前記半導体基板上に堆積した炭素含有生
    成物を酸素ガスを主エッチングガスとして用い除去する
    第2の工程とからなり、前記炭素含有生成物を安定的に
    除去できるようにプラズマ中のフッ素濃度を調整するこ
    とを特徴とするドライエッチング方法。
  2. 【請求項2】 請求項1記載のドライエッチング方法に
    おいて、第2の工程の主エッチングガスとして酸素を用
    いる場合、微小にフッ素を含有するフルオロカーボンを
    エッチングガスとして添加することで、炭素含有生成物
    を除去することを特徴とするドライエッチング方法。
  3. 【請求項3】 請求項2記載のドライエッチング方法に
    おいて、酸素に占めるフルオロカーボンのガス流量比は
    5%以下であることを特徴とするドライエッチング方
    法。
  4. 【請求項4】 半導体基板上に形成した酸化膜で構成さ
    れる被加工領域の上に形成されたレジストマスクを用
    い、反応室内にエッチングガスを導入しプラズマ化する
    ことにより、前記被加工領域を選択的にエッチングする
    ドライエッチング方法において、前記被加工領域をフル
    オロカーボン系ガスを主エッチングガスとして用いエッ
    チングする第1の工程と、前記第1の工程終了後に反応
    室内部材および前記半導体基板上に堆積した炭素含有生
    成物を酸素ガスを主エッチングガスとして用い除去する
    第2の工程とからなり、前記炭素含有生成物を安定的に
    除去できるようにプラズマ中のフッ素濃度を調整するこ
    とを特徴とする半導体製造装置。
  5. 【請求項5】 請求項4記載の半導体製造装置におい
    て、下部電極上に設置される半導体基板の周辺に、あら
    かじめフッ素を含有した部材を設け、部材自体からプラ
    ズマ中にフッ素を生成させることで、炭素含有生成物を
    除去することを特徴とする半導体製造装置。
  6. 【請求項6】 請求項5記載のドライエッチング方法に
    おいて、フッ素を含有した部材の主材質が、テフロン
    (登録商標)、シリコン、SiCであることを特徴とす
    る半導体製造装置。
  7. 【請求項7】 半導体基板上に形成した酸化膜で構成さ
    れる被加工領域の上に形成されたレジストマスクを用
    い、反応室内にエッチングガスを導入しプラズマ化する
    ことにより、前記被加工領域を選択的にエッチングする
    ドライエッチング方法において、前記被加工領域をフル
    オロカーボン系ガスを主エッチングガスとして用いエッ
    チングする第1の工程と、前記第1の工程終了後に反応
    室内部材および前記半導体基板上に堆積した炭素含有生
    成物を酸素ガスを主エッチングガスとして用い除去する
    第2の工程とからなり、前記第2の工程中で酸素プラズ
    マによる前記被加工領域の加工制御の悪化防止のため、
    添加ガスを用いることを特徴とするドライエッチング方
    法。
  8. 【請求項8】 請求項7記載のドライエッチング方法に
    おいて、添加ガスは酸素と比較し、原子量の軽い、つま
    り、スパッタリングレートの遅いヘリウムあるいは窒素
    であることを特徴とするドライエッチング方法。
  9. 【請求項9】 請求項8記載のドライエッチング方法に
    おいて、酸素流量と添加ガスの流量の合計が300sc
    cm以上であることを特徴とするドライエッチング方
    法。
  10. 【請求項10】 請求項1から9記載のドライエッチン
    グ方法において、第1の工程で用いるフルオロカーボン
    はC26、C38、C48、C58、C46、の少なく
    ともいずれか1つを含むことを特徴とするドライエッチ
    ング方法。
JP2002075762A 2002-03-19 2002-03-19 ドライエッチング方法および半導体製造装置 Pending JP2003273086A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002075762A JP2003273086A (ja) 2002-03-19 2002-03-19 ドライエッチング方法および半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002075762A JP2003273086A (ja) 2002-03-19 2002-03-19 ドライエッチング方法および半導体製造装置

Publications (1)

Publication Number Publication Date
JP2003273086A true JP2003273086A (ja) 2003-09-26

Family

ID=29204753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002075762A Pending JP2003273086A (ja) 2002-03-19 2002-03-19 ドライエッチング方法および半導体製造装置

Country Status (1)

Country Link
JP (1) JP2003273086A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165164A (ja) * 2004-12-06 2006-06-22 Matsushita Electric Ind Co Ltd ドライエッチング方法及びドライエッチング装置
CN100355015C (zh) * 2003-11-14 2007-12-12 茂德科技股份有限公司 反应室处理的方法
JP2009527899A (ja) * 2006-02-21 2009-07-30 マイクロン テクノロジー, インク. 高アスペクト比コンタクト

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112733A (ja) * 1987-10-27 1989-05-01 Fujitsu Ltd レジストのアッシング方法
JPH11195644A (ja) * 1997-07-22 1999-07-21 Matsushita Electron Corp 半導体装置の製造装置及びその製造方法
JP2000100749A (ja) * 1998-09-25 2000-04-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112733A (ja) * 1987-10-27 1989-05-01 Fujitsu Ltd レジストのアッシング方法
JPH11195644A (ja) * 1997-07-22 1999-07-21 Matsushita Electron Corp 半導体装置の製造装置及びその製造方法
JP2000100749A (ja) * 1998-09-25 2000-04-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100355015C (zh) * 2003-11-14 2007-12-12 茂德科技股份有限公司 反应室处理的方法
JP2006165164A (ja) * 2004-12-06 2006-06-22 Matsushita Electric Ind Co Ltd ドライエッチング方法及びドライエッチング装置
JP4629421B2 (ja) * 2004-12-06 2011-02-09 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置
JP2009527899A (ja) * 2006-02-21 2009-07-30 マイクロン テクノロジー, インク. 高アスペクト比コンタクト
US8093725B2 (en) 2006-02-21 2012-01-10 Micron Technology, Inc. High aspect ratio contacts

Similar Documents

Publication Publication Date Title
KR101226411B1 (ko) 초저실리콘 손실 고농도 주입 박리
US8641862B2 (en) High dose implantation strip (HDIS) in H2 base chemistry
US7432209B2 (en) Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material
US11107693B2 (en) Method for high aspect ratio photoresist removal in pure reducing plasma
US20080182422A1 (en) Methods of etching photoresist on substrates
TWI423323B (zh) 光阻剝離室及蝕刻基材上光阻之方法
US20060201911A1 (en) Methods of etching photoresist on substrates
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
TW201322332A (zh) 透過介穩氫終止之矽的選擇性蝕刻
TWI692809B (zh) 蝕刻方法
JP2014090192A (ja) 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
JP5586077B2 (ja) 水素ベースの化学反応による高用量注入後の剥離(hdis)
US6955177B1 (en) Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss
JP2003273086A (ja) ドライエッチング方法および半導体製造装置
JPH0594974A (ja) ドライエツチング方法
JP2003059911A (ja) 半導体装置の製造方法
JP3380947B2 (ja) 低誘電率酸化シリコン系絶縁膜のプラズマエッチング方法
JPH1050660A (ja) シリコン窒化膜のエッチング方法
JP2004179486A (ja) 半導体装置の製造方法
JP2001110786A (ja) ビアエッチングによるレジデューの除去方法
JP2004349554A (ja) 半導体ウェハのアッシング装置及びアッシング方法
JPH07201817A (ja) 有機材料膜の剥離方法
KR20030050593A (ko) 반도체장치의 콘택홀 세정 방법
JPH05267247A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050221

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424