JP4629421B2 - ドライエッチング方法及びドライエッチング装置 - Google Patents

ドライエッチング方法及びドライエッチング装置 Download PDF

Info

Publication number
JP4629421B2
JP4629421B2 JP2004352614A JP2004352614A JP4629421B2 JP 4629421 B2 JP4629421 B2 JP 4629421B2 JP 2004352614 A JP2004352614 A JP 2004352614A JP 2004352614 A JP2004352614 A JP 2004352614A JP 4629421 B2 JP4629421 B2 JP 4629421B2
Authority
JP
Japan
Prior art keywords
etching
layer
etched
gas
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004352614A
Other languages
English (en)
Other versions
JP2006165164A (ja
JP2006165164A5 (ja
Inventor
充弘 奥根
宏之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004352614A priority Critical patent/JP4629421B2/ja
Priority to TW094142763A priority patent/TW200629403A/zh
Priority to US11/792,238 priority patent/US20080093338A1/en
Priority to KR1020077012669A priority patent/KR20070085776A/ko
Priority to PCT/JP2005/022351 priority patent/WO2006062085A1/ja
Publication of JP2006165164A publication Critical patent/JP2006165164A/ja
Publication of JP2006165164A5 publication Critical patent/JP2006165164A5/ja
Application granted granted Critical
Publication of JP4629421B2 publication Critical patent/JP4629421B2/ja
Priority to US13/336,446 priority patent/US20120094500A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、ドライエッチング方法及びドライエッチング装置に関する。
エッチングストップ層上にシリコン系材料からなる被エッチング層が形成された処理対象物に、溝(トレンチ)やビアホール等のホールを形成するドライエッチングでは、被エッチング層とエッチングストップ層の界面付近で溝やホールの側壁がエッチングされる現象(ノッチ)が生じる場合がある。特許文献1には、このノッチの発生原理が記載されている。
図6A及び図6Bを参照して、SOI(Silicon on Insulator)構造の基板をSF6/O2(六フッ化硫黄/酸素)系のエッチングガスを使用してドライエッチングする場合のノッチの発生原理を概説する。SiO2(酸化シリコン)からなるエッチングストップ層1上にシリコン系材料(例えばSi)からなる被エッチング層2が形成されている。また、被エッチング層2上にはレジストマスク3が形成されている。
図6Aに示すように、プラズマで発生したF成分、Fラジカル、及びO成分が被エッチング層2のレジストマスク3から露呈している部分に入射する。エッチング種であるFラジカルと正イオン(SイオンやOイオン等)により、被エッチング層2がエッチングされる。この際、Fラジカルと被エッチング層2がSi原子と反応して揮発性反応生成物であるSiF4(四フッ化シリコン)やSiF6(六フッ化シリコン)が生成され、被エッチング層2から離脱する。また、O成分が被エッチング層2を構成するシリコン系材料のSi原子と反応してSiO2(酸化シリコン)が生成され、このSiO2が溝やホールの側壁に付着して側壁保護層4となる。この側壁保護層4によりFラジカルや正イオンによる溝やホールの側壁の浸食が防止される。
しかし、溝やホールが被エッチング層2を貫通してエッチングストップ層1が露出すると、被エッチング層2からのSi原子の供給が停止するのでSiO2が生成されなくなる。その結果、被エッチング層2とエッチングストップ層1の界面付近では、溝やホールの側壁に側壁保護層4が形成されずシリコン系材料が露出したままとなる。一方、エッチングストップ層1の露出した部分は入射する正イオンによって正極性に帯電し、それに続いて入射する正イオンは軌道が曲げられて溝やホールの側壁に向かう。側壁保護層4が形成されていないため、軌道が曲げられた正イオンにより溝やホールの側壁が浸食され、図6Bに示すようにノッチ5となる。このノッチ5は、溝やホールの加工精度を低下させる。
特開平9−82682号公報
本発明は、エッチングストップ層上にシリコン系材料からなる被エッチング層が形成された処理対象物のドライエッチングにおいて、ノッチを抑制することを課題とする。
第1の発明は、エッチングストップ層上にシリコン系材料からなる被エッチング層が形成され、かつこの被エッチング層の表面にマスクが形成された処理対象物を、れぞれの高周波電源に接続された真空容器内の上側電極と下側電極のうち下側電極上に配置し、前記真空容器内に、プラズマ発生時に前記被エッチング層のエッチング種を生じる第1のガス成分と、前記被エッチング層を構成するシリコン系材料のSi原子と反応して付着性の生成物を生成する第2のガス成分とを含む第1のエッチングガスを導入し、前記上側及び下側電極にそれぞれの前記高周波電源から高周波電力を供給して前記真空容器内にプラズマを発生させ、前記第のガス成分と前記シリコン系材料のSi原子の反応による前記生成物で第1の側壁保護層を形成しつつ、前記被エッチング層の表面の前記マスクから露呈する部分を前記第1のガス成分により生じる前記エッチング種によりエッチングし、前記被エッチング層のエッチング深さが被エッチング層の厚さの50%以上に達した後であって前記エッチング深さが前記被エッチング層の前記エッチングストップ層との界面に達する前に前記第1のエッチングガスによるエッチングを停止した後、前記第1のガス成分と、CHF3、C5F8、又はC4F6である第3のガス成分とを含む第2のエッチングガスを導入し、前記上側及び下側電極にそれぞれの前記高周波電源から高周波電力を供給して前記真空容器内にプラズマを発生させ、前記第のガス成分による生成物で第2の側壁保護層を形成しつつ、前記被エッチング層の表面の前記マスクから露呈する部分を前記エッチング深さが前記被エッチング層の前記エッチングストップ層との界面に達するまで前記第1のガス成分により生じる前記エッチング種によりエッチングする、ドライエッチング方法を提供する。
シリコン系材料は、Si(単結晶シリコン)、poly-Si(ポリシリコン)、a-Si(アモルファスシリコン)、WSi(タングステンシリサイド)、MoSi(モリブデンシリサイド)、及びTiSi(チタンシリサイド)等を含むが、SiO2(酸化シリコン)は含まない。
前記第1のガス成分は、プラズマ発生時にシリコン系材料のエッチング種を生じるものであればよい。第1のガス成分としては、例えばSF6(六フッ化硫黄)がある。また、第1のガス成分は、CF4(テトラフルオロメタン)、C3F6(ヘキサフルオロプロピレン)、又はNF3(三フッ化窒素)等であってもよい。
被エッチング層とエッチングストップ層の組合せとしては、前者がSiで後者がSiO2であるSOI構造がある。その他のエッチングストップ層としては、例えばSiON(窒酸化シリコン)、SiN(窒化シリコン)がある。
第1のエッチングガスによるエッチング中は、第1のエッチングガスに含まれる第1のガス成分のエッチング種により被エッチング層がエッチングされる。また、第1のエッチングガスによるエッチング中は、第1のエッチングガスに含まれる第2のガス成分が被エッチング層のSi原子と反応して付着性の生成物が生成され、この反応生成物はエッチングされた溝やホールの側壁に付着して側壁保護層となる。次に、エッチングガスを第1のエッチングガスから第2のエッチングガスに切り換えると、第2のエッチングガスに含まれる第1のガス成分のエッチング種により被エッチング層がエッチングされる。また、第2のエッチングガスに含まれているフルオロカーボン系ガスである第3のガス成分によりポリマが生成され、このポリマが側壁保護層を形成する。従って、溝やホールの表面側の側壁には第2のガス成分とSi原子の反応生成物からなる側壁保護層が形成され、溝やホールのエッチングストップ層側の側壁には、ポリマからなる側壁保護層を形成される。第3のガス成分によるポリマの生成は、被エッチング層を構成するシリコン系材料のSi原子との反応の有無に関係なく生じるので、被エッチング層とエッチングストップ層との界面にポリマからなる側壁保護層が形成される。従って、シリコン系材料からなる被エッチング層が貫通した後も、被エッチング層とエッチングストップ層の界面付近でのノッチを抑制することができる。
第2の発明は、上側電極及び下側電極がその内部に配設され、エッチングストップ層上にシリコン系材料からなる被エッチング層が形成され、かつこの被エッチング層の表面にマスクが形成された処理対象物が前記下側電極上に配置される真空容器と、前記被エッチング層のエッチング種を生じる第1のガス成分と、前記被エッチング層を構成するシリコン系材料のSi原子と反応して付着性の生成物を生成する第2のガス成分とを含む第1のエッチングガスを前記真空容器内に供給可能な第1のエッチングガス供給源と、前記第1のガス成分と、CHF3、C5F8、又はC4F6である第3のガス成分とを含む第2のエッチングガスを前記真空容器内に供給可能な第2のエッチングガス供給源と、前記真空容器内にプラズマを発生させるために前記上側及び下側電極に高周波電力を供給するそれぞれの高周波電源と、前記第1のエッチングガス供給源が前記第1のエッチングガスを前記真空容器内に供給し、かつ前記上側及び下側電極にそれぞれの前記高周波電源から高周波電力を供給して前記真空容器内にプラズマを発生させる状態を前記被エッチング層のエッチング深さが被エッチング層の厚さの50%以上に達した後であって前記エッチング深さが前記被エッチング層の前記エッチングストップ層との界面に達する前までの第1の時間は継続した後、前記第2のエッチングガス供給源が前記第2のエッチングガスを前記真空容器内に供給し、かつ前記上側及び下側電極にそれぞれの前記高周波電源から高周波電力を供給して前記真空容器内にプラズマを発生させる状態を前記被エッチング層の前記被エッチング深さが前記被エッチング層の前記エッチングストップ層との界面に達するまでの第2の時間は継続するように、前記第1及び第2のエッチングガス供給源並びに前記高周波発生源を制御する制御装置とを備えるドライエッチング装置を提供する。
前記処理対象物を保持するガイド部材をさらに備え、このガイド部材がフッ素樹脂製であることが好ましい。
プラズマで発生するFラジカルはガイドリングで消費されることなく、効率的に処理対象物へ入射する。その結果、エッチングレートの時間変動を抑制し、かつ高いエッチングレートが得られる。
本発明によれば、エッチングガスに含まれるフルオロカーボン系ガスによりポリマが生成され、このポリマはエッチングされた溝やホールの側壁に付着して側壁保護層を形成する。このポリマの生成は被エッチング層を構成するシリコン系材料のSi原子との反応に関係なく生じるので、エッチング層とエッチングストップ層の界面付近にもポリマからなる側壁保護層が形成される。従って、被エッチング層を貫通した後も、被エッチング層とエッチングストップ層の界面付近でのノッチを抑制することができる。
参考例
図1は、本発明の参考例に係るドライエッチング方法に使用する装置の一例を示す。
このドライエッチング装置11は、その内部に基板(被処理物)12が配置されるチャンバ(真空容器)13を備える。チャンバ13内の上部には高周波電源14Aに電気的に接続された上部電極15が配設されている。一方、チャンバ13内の下部には、高周波電源14Bに電気的に接続された下部電極16が配設されている。この下部電極16上に基板12が配置されている。
図3Aを併せて参照すると、基板12は、SiO2(酸化シリコン)からなるエッチングストップ層21を備え、このエッチングストップ層21上にシリコン系材料の一例であるSiからなる被エッチング層22が形成されている。また、被エッチング層22上には所望のパターンでレジストマスク23が形成されている。
図2に示すように、基板12は位置決め用のガイドリング17により保持されて下部電極16上に配置されている。ガイドリング17はフッ素樹脂ないしはテフロンであるPTF(Polytetrafluoroethylene;ポリテトラフルオロエチレン)、FEP(Fluorinated Ethylene Propylene;フルオリネイティッド・エチレン・プロピレン)、ETFE(Ethylene Tetrafluoroethylene;エチレン・テトラフルオロエチレン)等からなる。
チャンバ13のガス導入口13aには、エッチングガス供給源18が接続されている。本参考例では、エッチングガス供給源18から供給されるエッチングガスは、SF/C4F8ガス(六フッ化硫黄/オクタフルオロシクロブタン)である。後に詳述するように、エッチングガスに含まれるSF6は、プラズマ発生時に被エッチング層22のエッチング種を生じる。また、プラズマ発生時には、フルオロカーボン系ガスであるC4F8により、エッチングされた溝やホールの側壁に保護層が形成される。
チャンバ13の排気口13bには、真空排気装置19が接続されている。
制御装置20は、第1及び第2の高周波電源14A,14B、エッチングガス供給源18、並びに真空排気装置19を制御してドライエッチングを実行する。
次に、本参考例のドライエッチング方法を説明する。
まず、基板12をガイドリング17で保持し、チャンバ13内の下部電極16上に配置する。次に、エッチングガス供給源18から所定流量でエッチングガスであるSF6/C4F8ガスを供給しつつ、真空排気装置19により所定流量での排気を行い、チャンバ13内を所定圧力に維持する。
また、上部電極15及び下部電極16に対し、第1及び第2の高周波電源14A,14Bから高周波電力を供給する。その結果、図1に概略的に示すようにプラズマPが発生する。プラズマP中ではエッチングガスに含まれるSF6からF成分、Fラジカルが生じると共に、C4F8からフルオロカーボン成分(CFX)が生じる。また、正イオン(Sイオン、Oイオン、フッ化炭素系のイオン、フッ化硫黄系のイオン等)が発生する。
図3Aに示すように、F成分、Fラジカル、正イオン、及びフルオロカーボン成分は、被エッチング層22のレジストマスク23から露呈している部分に入射し、エッチング種であるFラジカルと正イオンにより、被エッチング層22がエッチングされる。この際、Fラジカルと被エッチング層22のSi原子の反応により揮発性反応生成物でありSiF4(四フッ化硫黄)が生成され、被エッチング層22から離脱する。また、CF成分によりフルオロカーボンポリマ((CF)が生成され、このフルオロカーボンポリマがエッチングされた溝やホールの側壁に付着して側壁保護層24を形成する。
フルオロカーボンポリマの生成には、被エッチング層22のSi原子との反応の有無に関係なく生じるので、溝やホールが被エッチング層22を貫通してエッチングストップ層21が露出しても、溝やホールの側壁には側壁保護層24が形成され続ける。従って、図3Bに示すように、エッチングされた溝やホールの側壁には、被エッチング層22の表面からエッチングストップ層21の界面に到るまで側壁保護層24が形成される。この側壁保護層24の存在により、被エッチング層22を貫通した後もエッチングストップ層21との界面付近の側壁は正イオンやFラジカルによる浸食から保護され、ノッチが抑制される。
仮にガイドリング17がSiO2製であるとすると、プラズマPで発生するFラジカルの一部がガイドリング17に含まれるSiとの反応に消費され、それに対応して基板12へのFラジカルの入射効率が低下するので、エッチングレートの時間変動や低下が生じる。しかし、前述のように本参考例のガイドリング17はシリコン系材料ではなくフッ素樹脂からなるので、プラズマPで発生するFラジカルはガイドリング17で消費されることなく、効率的に基板12へ入射する。その結果、エッチングレートの時間変動を抑制し、かつ高いエッチングレートが得られる。
(実施形態)
図4は、本発明の実施形態に係るドライエッチング方法に使用する装置の一例を示す。なお、基板12は参考例と同様に、SiO2からなるエッチングストップ層21、エッチングストップ層21上に形成されたSiからなる被エッチング層22、及び被エッチング層22上には所望のパターンで形成されたレジストマスク23を備える。
このドライエッチング装置11は、2つのエッチングガス供給源、すなわち第1のエッチングガス供給源18Aと第2のエッチングガス供給源18Bを備える点で、参考例のものと相違する。
第1のエッチングガス供給源18Aは、エッチングガスとしてSF6/O2(六フッ化硫黄/酸素)ガスをチャンバ13内に供給する。後に詳述ように、第1のエッチングガス供給源18Aからのエッチングガスに含まれるSF6は、プラズマ発生時にSiからなる被エッチング層22のエッチング種を生じる。また、このエッチングガスに含まれるO成分が被エッチング層22のSi原子と反応してSiO2が生成される。
一方、第2のエッチングガス供給源18Bは、参考例のエッチングガス供給源18と同様に、エッチングガスとしてSF6/C4F8ガスをチャンバ13内に供給する。プラズマ発生時には、主として第2のエッチングガス供給源18Bからのエッチングガスに含まれるSF6によりエッチング種が生じ、C4F8によりフルオロカーボンポリマが生成される。
次に、本実施形態のドライエッチング方法を説明する。
基板12をガイドリング17で下部電極16上に保持した後、第1のエッチングガス供給源18Aから所定流量でエッチングガスであるSF6/O2を供給しつつ、真空排気装置19により所定流量での排気を行い、チャンバ13内を所定圧力に維持する。
また、上部電極15及び下部電極16に対し、第1及び第2の高周波電源14A,14Bから高周波電力を供給してプラズマPを発生させる。プラズマP中ではエッチングガスに含まれるSF6からF成分、Fラジカル、正イオン(Sイオン、フッ化硫黄系のイオン等)が生じる。図5Aに示すように、F成分、Fラジカル、正イオン、及びO成分が被エッチング層22のレジストマスク23から露呈している部分に入射し、Fラジカルと正イオンによって被エッチング層22がエッチングされ、それによって生成された揮発性のSiF4やSiF6は被エッチング層22から離脱する。O成分が被エッチング層22を構成するシリコン系材料のSi原子と反応し、SiO2(酸化シリコン)が生成され、このSiO2が溝やホールの側壁に付着して側壁保護層24Aとなる。
SF6/O2ガスによるエッチングを所定時間継続した後、エッチングガス供給源18AからのSF6/O2ガスの供給を停止すると共に、第2のエッチングガス供給源18BからのSF6/C4F8ガスの供給を開始し、SF6/C4F8ガスによるエッチングを行う。この際、高周波電源14A,14Bから上部及び下部電極15,16への電力供給をいったん停止してもよい。エッチングガスの切り換えの時期は、エッチング最終段階、すなわちエッチングストップ層21との界面付近の被エッチング層22のエッチングをSF6/O2ガスではなくSF6/C4F8ガスにより行うように設定する。例えば、溝やホールのエッチング深さが、被エッチング層22の厚さの50%以上に達した後であって、このエッチング深さが被エッチング層22とエッチングストップ層21との界面に達する前に、エッチングに使用するガスをSF6/O2ガスからSF6/C4F8ガスに切り換えればよい。
SF6/C4F8ガスによるエッチング中は、SF6からF成分、Fラジカル、正イオン(Sイオン、フッ化炭素系のイオン、フッ化硫黄系のイオン等)が生じると共に、CF8からCFX成分が生じる。図5Bに示すように、F成分、Fラジカル、正イオン、及びCFX成分は、被エッチング層22のレジストマスク23から露呈している部分に入射し、エッチング種であるFラジカルと正イオンによって被エッチング層22がエッチングされ、揮発性反応生成物でありSiF4が被エッチング層22から離脱する。また、CF成分によりフルオロカーボンポリマが生成され、このフルオロカーボンポリマがエッチングされた溝やホールの側壁に付着して側壁保護層24Bを形成する。前述のように、フルオロカーボンポリマの生成は、被エッチング層22のSi原子との反応の有無に関係なく生じるので、被エッチング層22を貫通してエッチングストップ層21が露出しても、溝やホールの側壁には側壁保護層24Bが形成され続ける。従って、図5Bに示すように側壁保護層24Bはエッチングストップ層21の界面まで達する。この側壁保護層24Bの存在により、被エッチング層22を貫通した後もエッチングストップ層21との界面付近の側壁は正イオンやFラジカルによる浸食から保護され、ノッチが抑制される。図5Bに示すように、溝やホールの表面側の側壁にはSiO2からなる側壁保護層24Aが形成され、溝やホールのエッチングストップ層21側の側壁には、フルオロカーボンポリマからなる側壁保護層24Bを形成される。
SF6/O2ガスを使用時のエッチングレートは、SF6/C4F8ガス使用時のエッチングレートよりも速い。従って、エッチングの最終段階のみSF6/C4F8ガスを使用することで、エッチング開始から終了までの時間を短縮することができる。
本発明は前記実施形態に限定されず、種々の変形が可能である。例えば、被エッチング層を構成するシリコン系材料は、poly-Si(ポリシリコン)、a-Si(アモルファスシリコン)、WSi(タングステンシリサイド)、MoSi(モリブデンシリサイド)、及びTiSi(チタンシリサイド)等であってもよい。
また、エッチングガスは、フルオロカーボン系ガスとして、CHF3(トリフルオロメタン)、C5F8(ペルフルオロシクロペンテン)、又はC4F6(ヘキサフルオロシクロブタン)を含んでいてもよい。
さらに、エッチングガスに含まれるシリコン系材料のエッチング種を生じるガス成分は、CF4(テトラフルオロメタン)、C3F6(ヘキサフルオロプロピレン)、又はNF3(三フッ化窒素)等であってもよい。
さらにまた、本発明の方法に使用するドライエッチング装置は実施形態のものに限定されない。
本発明の参考例に係るドライエッチング方法に使用する装置の概略図。 ドライエッチング装置の部分拡大図。 参考例のドライエッチング方法におけるエッチング深さがエッチングストップ層に達する前の基板の状態を示す模式図。 参考例のドライエッチング方法におけるエッチング深さがエッチングストップ層に達した時の基板の状態を示す模式図。 本発明の実施形態に係るドライエッチング方法に使用する装置の概略図。 施形態のドライエッチング方法におけるSF6/O2ガスでのエッチング時の基板の状態を示す模式図。 施形態のドライエッチング方法におけるSF6/C4F8ガスでのエッチング時の基板の状態を示す模式図。 従来のドライエッチング方法におけるエッチング深さがエッチングストップ層に達する前の基板の状態を示す模式図。 従来のドライエッチング方法におけるエッチング深さがエッチングストップ層に達した時の基板の状態を示す模式図。
11 ドライエッチング装置
12 基板
13 チャンバ
13a ガス導入口
13b 排気口
14A,14B 高周波電源
15 上部電極
16 下部電極
17 ガイドリング
18,18A,18B エッチングガス供給源
19 真空排気装置
20 制御装置
21 エッチングストップ層
22 被エッチング層
23 レジストマスク
24,24A,24B 側壁保護層
P プラズマ

Claims (5)

  1. エッチングストップ層上にシリコン系材料からなる被エッチング層が形成され、かつこの被エッチング層の表面にマスクが形成された処理対象物を、れぞれの高周波電源に接続された真空容器内の上側電極と下側電極のうち下側電極上に配置し、
    前記真空容器内に、プラズマ発生時に前記被エッチング層のエッチング種を生じる第1のガス成分と、前記被エッチング層を構成するシリコン系材料のSi原子と反応して付着性の生成物を生成する第2のガス成分とを含む第1のエッチングガスを導入し、
    前記上側及び下側電極にそれぞれの前記高周波電源から高周波電力を供給して前記真空容器内にプラズマを発生させ、前記第のガス成分と前記シリコン系材料のSi原子の反応による前記生成物で第1の側壁保護層を形成しつつ、前記被エッチング層の表面の前記マスクから露呈する部分を前記第1のガス成分により生じる前記エッチング種によりエッチングし、
    前記被エッチング層のエッチング深さが被エッチング層の厚さの50%以上に達した後であって前記エッチング深さが前記被エッチング層の前記エッチングストップ層との界面に達する前に前記第1のエッチングガスによるエッチングを停止した後、前記第1のガス成分と、CHF3、C5F8、又はC4F6である第3のガス成分とを含む第2のエッチングガスを導入し、
    前記上側及び下側電極にそれぞれの前記高周波電源から高周波電力を供給して前記真空容器内にプラズマを発生させ、前記第のガス成分による生成物で第2の側壁保護層を形成しつつ、前記被エッチング層の表面の前記マスクから露呈する部分を前記エッチング深さが前記被エッチング層の前記エッチングストップ層との界面に達するまで前記第1のガス成分により生じる前記エッチング種によりエッチングする、ドライエッチング方法。
  2. 前記第1のガス成分はSF6である、請求項1に記載のドライエッチング方法。
  3. 前記第1のガス成分は、CF4、C3F6、又はNF3である、請求項1に記載のドライエッチング方法。
  4. 前記被エッチング層はSiであり、前記エッチングストップ層はSiO2である、請求項1から請求項3のいずれか1項に記載のドライエッチング方法。
  5. 上側電極及び下側電極がその内部に配設され、エッチングストップ層上にシリコン系材料からなる被エッチング層が形成され、かつこの被エッチング層の表面にマスクが形成された処理対象物が前記下側電極上に配置される真空容器と、
    前記被エッチング層のエッチング種を生じる第1のガス成分と、前記被エッチング層を構成するシリコン系材料のSi原子と反応して付着性の生成物を生成する第2のガス成分とを含む第1のエッチングガスを前記真空容器内に供給可能な第1のエッチングガス供給源と、
    前記第1のガス成分と、CHF3、C5F8、又はC4F6である第3のガス成分とを含む第2のエッチングガスを前記真空容器内に供給可能な第2のエッチングガス供給源と、
    前記真空容器内にプラズマを発生させるために前記上側及び下側電極に高周波電力を供給するそれぞれの高周波電源と、
    前記第1のエッチングガス供給源が前記第1のエッチングガスを前記真空容器内に供給し、かつ前記上側及び下側電極にそれぞれの前記高周波電源から高周波電力を供給して前記真空容器内にプラズマを発生させる状態を前記被エッチング層のエッチング深さが被エッチング層の厚さの50%以上に達した後であって前記エッチング深さが前記被エッチング層の前記エッチングストップ層との界面に達する前までの第1の時間は継続した後、前記第2のエッチングガス供給源が前記第2のエッチングガスを前記真空容器内に供給し、かつ前記上側及び下側電極にそれぞれの前記高周波電源から高周波電力を供給して前記真空容器内にプラズマを発生させる状態を前記被エッチング層の前記被エッチング深さが前記被エッチング層の前記エッチングストップ層との界面に達するまでの第2の時間は継続するように、前記第1及び第2のエッチングガス供給源並びに前記高周波発生源を制御する制御装置と
    を備えるドライエッチング装置。
JP2004352614A 2004-12-06 2004-12-06 ドライエッチング方法及びドライエッチング装置 Expired - Fee Related JP4629421B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004352614A JP4629421B2 (ja) 2004-12-06 2004-12-06 ドライエッチング方法及びドライエッチング装置
TW094142763A TW200629403A (en) 2004-12-06 2005-12-05 Dry etching method and apparatus
KR1020077012669A KR20070085776A (ko) 2004-12-06 2005-12-06 건식 에칭 방법 및 건식 에칭 장치
PCT/JP2005/022351 WO2006062085A1 (ja) 2004-12-06 2005-12-06 ドライエッチング方法及びドライエッチング装置
US11/792,238 US20080093338A1 (en) 2004-12-06 2005-12-06 Dry Etching Method And Dry Etching Apparatus
US13/336,446 US20120094500A1 (en) 2004-12-06 2011-12-23 Dry etching method and dry etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004352614A JP4629421B2 (ja) 2004-12-06 2004-12-06 ドライエッチング方法及びドライエッチング装置

Publications (3)

Publication Number Publication Date
JP2006165164A JP2006165164A (ja) 2006-06-22
JP2006165164A5 JP2006165164A5 (ja) 2010-01-14
JP4629421B2 true JP4629421B2 (ja) 2011-02-09

Family

ID=36577912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004352614A Expired - Fee Related JP4629421B2 (ja) 2004-12-06 2004-12-06 ドライエッチング方法及びドライエッチング装置

Country Status (5)

Country Link
US (2) US20080093338A1 (ja)
JP (1) JP4629421B2 (ja)
KR (1) KR20070085776A (ja)
TW (1) TW200629403A (ja)
WO (1) WO2006062085A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080060017A (ko) * 2006-12-26 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP5154260B2 (ja) * 2008-02-26 2013-02-27 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置
TWI495009B (zh) * 2010-02-12 2015-08-01 Advanced Micro Fab Equip Inc A Plasma Etching Method with Silicon Insulating Layer
KR20120031811A (ko) 2010-09-27 2012-04-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9318341B2 (en) 2010-12-20 2016-04-19 Applied Materials, Inc. Methods for etching a substrate
JP5943369B2 (ja) * 2011-02-09 2016-07-05 国立研究開発法人産業技術総合研究所 熱伝導積層膜部材及びその製造方法、これを用いた放熱部品及び放熱デバイス
US8691698B2 (en) * 2012-02-08 2014-04-08 Lam Research Corporation Controlled gas mixing for smooth sidewall rapid alternating etch process
US8951915B2 (en) 2012-09-11 2015-02-10 Infineon Technologies Ag Methods for manufacturing a chip arrangement, methods for manufacturing a chip package, a chip package and chip arrangements
KR102153246B1 (ko) 2012-10-30 2020-09-07 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 규소-함유 필름의 에칭을 위한 방법 및 에칭 가스
JP2015032597A (ja) * 2013-07-31 2015-02-16 日本ゼオン株式会社 プラズマエッチング方法
CN103820863A (zh) * 2014-02-25 2014-05-28 四川飞阳科技有限公司 石英衬底上多晶硅的刻蚀方法以及平面光波导的制作方法
KR102333443B1 (ko) 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자의 제조 방법
CN105752928B (zh) * 2014-12-16 2018-04-13 中芯国际集成电路制造(上海)有限公司 Mems器件的制作方法及mems器件
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP6524419B2 (ja) * 2016-02-04 2019-06-05 パナソニックIpマネジメント株式会社 素子チップの製造方法
TW202425121A (zh) * 2022-08-25 2024-06-16 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176182A (ja) * 2000-12-06 2002-06-21 Denso Corp 容量式力学量センサの製造方法
JP2003037100A (ja) * 2001-07-24 2003-02-07 Hitachi Ltd プラズマエッチング方法
JP2003273086A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd ドライエッチング方法および半導体製造装置
JP2004296474A (ja) * 2003-03-25 2004-10-21 Sumitomo Precision Prod Co Ltd シリコン基板のエッチング方法及びエッチング装置
JP2005268765A (ja) * 2004-02-17 2005-09-29 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647512A (en) * 1986-03-20 1987-03-03 The Perkin-Elmer Corporation Diamond-like carbon films and process for production thereof
KR100276093B1 (ko) * 1992-10-19 2000-12-15 히가시 데쓰로 플라스마 에칭방법
JP2666768B2 (ja) * 1995-04-27 1997-10-22 日本電気株式会社 ドライエッチング方法及び装置
US6071822A (en) * 1998-06-08 2000-06-06 Plasma-Therm, Inc. Etching process for producing substantially undercut free silicon on insulator structures
US6390019B1 (en) * 1998-06-11 2002-05-21 Applied Materials, Inc. Chamber having improved process monitoring window
JP2001057359A (ja) * 1999-08-17 2001-02-27 Tokyo Electron Ltd プラズマ処理装置
US6391788B1 (en) * 2000-02-25 2002-05-21 Applied Materials, Inc. Two etchant etch method
JP3920015B2 (ja) * 2000-09-14 2007-05-30 東京エレクトロン株式会社 Si基板の加工方法
US20030003748A1 (en) * 2001-05-24 2003-01-02 Anisul Khan Method of eliminating notching when anisotropically etching small linewidth openings in silicon on insulator
EP1282159B1 (en) * 2001-07-23 2004-09-29 Infineon Technologies AG Method of forming an isolation layer and method of manufacturing a trench capacitor
JP3971603B2 (ja) * 2001-12-04 2007-09-05 キヤノンアネルバ株式会社 絶縁膜エッチング装置及び絶縁膜エッチング方法
US20030228768A1 (en) * 2002-06-05 2003-12-11 Applied Materials, Inc. Dielectric etching with reduced striation
US6897154B2 (en) * 2002-06-14 2005-05-24 Applied Materials Inc Selective etching of low-k dielectrics
US6939811B2 (en) * 2002-09-25 2005-09-06 Lam Research Corporation Apparatus and method for controlling etch depth
US20040077178A1 (en) * 2002-10-17 2004-04-22 Applied Materials, Inc. Method for laterally etching a semiconductor structure
US6905616B2 (en) * 2003-03-05 2005-06-14 Applied Materials, Inc. Method of releasing devices from a substrate
JP3972846B2 (ja) * 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
TWI249767B (en) * 2004-02-17 2006-02-21 Sanyo Electric Co Method for making a semiconductor device
US7232762B2 (en) * 2004-06-16 2007-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an improved low power SRAM contact

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176182A (ja) * 2000-12-06 2002-06-21 Denso Corp 容量式力学量センサの製造方法
JP2003037100A (ja) * 2001-07-24 2003-02-07 Hitachi Ltd プラズマエッチング方法
JP2003273086A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd ドライエッチング方法および半導体製造装置
JP2004296474A (ja) * 2003-03-25 2004-10-21 Sumitomo Precision Prod Co Ltd シリコン基板のエッチング方法及びエッチング装置
JP2005268765A (ja) * 2004-02-17 2005-09-29 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2006062085A1 (ja) 2006-06-15
TW200629403A (en) 2006-08-16
JP2006165164A (ja) 2006-06-22
KR20070085776A (ko) 2007-08-27
US20080093338A1 (en) 2008-04-24
US20120094500A1 (en) 2012-04-19

Similar Documents

Publication Publication Date Title
WO2006062085A1 (ja) ドライエッチング方法及びドライエッチング装置
TWI478234B (zh) 氮化矽膜之蝕刻方法
TWI458008B (zh) 用於蝕刻半導體結構之具有脈衝樣品偏壓的脈衝電漿系統
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
TWI518771B (zh) Etching method
TWI490943B (zh) 乾式蝕刻方法
JP6550278B2 (ja) エッチング方法
JP6606464B2 (ja) エッチング方法
TW201820388A (zh) 用於半導體處理之矽基沉積
TW201826382A (zh) 具有降低的深寬比依存性之選擇性蝕刻方法
JPH10172959A (ja) ポリサイド膜のドライエッチング方法
US9966312B2 (en) Method for etching a silicon-containing substrate
JP5154260B2 (ja) ドライエッチング方法及びドライエッチング装置
JP2007036018A (ja) 半導体装置の製造方法
JP2005123550A (ja) 異方性エッチング方法
JP2010098101A (ja) 半導体装置の製造方法
JP2009147000A (ja) 半導体装置の製造方法
WO2016177251A1 (zh) 一种干刻蚀方法
JP2007141918A (ja) ドライエッチング方法
US6828237B1 (en) Sidewall polymer deposition method for forming a patterned microelectronic layer
CN105810579B (zh) 蚀刻方法
KR100602334B1 (ko) 플라즈마 세정 방법
JP2005166838A (ja) プラズマエッチング方法
JP2006261216A (ja) 半導体装置の形成方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100219

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20091202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4629421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees