KR20080060017A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20080060017A KR20080060017A KR1020060134073A KR20060134073A KR20080060017A KR 20080060017 A KR20080060017 A KR 20080060017A KR 1020060134073 A KR1020060134073 A KR 1020060134073A KR 20060134073 A KR20060134073 A KR 20060134073A KR 20080060017 A KR20080060017 A KR 20080060017A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- layer
- storage electrode
- forming
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 63
- 238000003860 storage Methods 0.000 claims abstract description 61
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229920000642 polymer Polymers 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000011066 ex-situ storage Methods 0.000 claims 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 238000011065 in-situ storage Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 6
- 229920006254 polymer film Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 저장전극 영역을 형성하기 위한 식각 공정시 보잉(bowing) 현상을 방지하기 위해, 반도체 기판 상부에 저장전극 콘택플러그를 포함하는 층간절연막을 형성하는 단계와, 층간절연막 상부에 식각정지막, 희생 절연막 및 하드마스크막을 형성하는 단계와, 하드마스크막 및 소정 깊이의 희생 절연막을 식각하되, 폴리머막이 하드마스크막 및 희생절연막 측벽에 형성되도록 1차 저장전극 영역을 형성하는 단계와, 희생 산화막의 나머지 부분 및 식각정지막을 식각하여 2차 저장전극 영역을 형성하는 단계를 포함하여, 저장전극 영역 상측에 폴리머(Polymer)막을 형성함으로써 저장전극 영역 형성을 위한 식각 공정시 보잉(bowing) 현상을 방지하여 수직한 프로파일(profile)을 얻을 수 있는 기술이다.
저장전극, 보잉(bowing), 폴리머막
Description
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 반도체 기판 12 : 제 2 층간절연막
14 : 저장전극 콘택플러그 16 : 식각정지막
18 : 희생 산화막 20 : 제 1 하드마스크막
22 : 제 2 하드마스크막 24 : 제 2 감광막 패턴
26 : 1차 저장전극 영역 28 : 폴리머막
30 : 2차 저장전극 영역
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 캐패시터 형성방법에 관한 기술이다.
최근 반도체 메모리 소자로서 고용량을 갖는 디램(DRAM)소자가 이용되고 있 다.
디램소자는 전하의 형태로 정보 데이타를 저장하는 메모리 셀 영역과 데이터의 입출력을 위한 주변회로 영역으로 구성되며, 기본적으로 하나의 트랜지스터와, 하나의 캐패시터를 구비한다.
그런데, 메모리 소자가 고집적화되어 디자인 룰이 작아짐에 따라 캐패시터의 정전 용량을 확보하는데 어려움이 있다.
이에 대한 방안으로 캐패시터 하부 전극을 실린더(Cylinder) 구조, 콘케이브(Concave) 구조 등의 3차원 구조로 형성하고 있다.
실린더 구조는 산화막에 저장전극 영역을 형성하고, 저장전극 영역 내측에 티타늄 질화(TiN)막을 증착하여 하부전극을 형성한 후, 산화막을 제거하기 위한 풀 딥-아웃(full dip-out) 공정을 실시하고, 유전체막 및 상부전극을 형성하는 형태이다.
그런데, 메모리 소자의 집적도가 점점 더 증가되어 실린더 구조의 캐패시터도 제조되는 전극의 형태가 그 폭은 점점 더 좁아지고, 높이는 점점 더 높아지고 있는 실정이다.
이 경우, 저장전극 영역을 형성하기 위한 식각공정시 측면 식각(lateral etch)이 많이 되어 저장전극 영역의 중간 부분이 상부의 폭보다 넓어지는 보잉(bowing) 현상이 필연적으로 발생하게 된다.
이러한 보잉(bowing) 현상으로 인해 이웃한 저장전극 간의 거리인 최소 바 선폭(Minimum Bar Critical Dimension)이 작아져 브릿지(Bridge)를 유발시킨다.
이를 해결하기 위해, 종래에는 최소 바 선폭을 증가시키는 방법을 사용하였다. 그러나, 이 방법은 저장전극 영역을 형성하기 위한 식각 공정시 마진 부족으로 낫 오픈(not open)되는 현상이 발생하는 문제점이 있었다.
그래서, 저장전극 영역을 형성하기 위한 식각 공정시 식각특성을 강화시키는 방법을 사용하였으나, 이는 보잉(bowing) 현상을 유발하여 최소 바 선폭이 감소되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 저장전극 영역을 형성하기 위한 식각 공정시 보잉(bowing) 현상을 방지할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은,
반도체 기판 상부에 저장전극 콘택플러그를 포함하는 층간절연막을 형성하는 단계와,
상기 층간절연막 상부에 식각정지막, 희생 절연막 및 하드마스크막을 형성하는 단계와,
상기 하드마스크막 및 소정 깊이의 상기 희생 절연막을 식각하되, 폴리머막이 상기 하드마스크막 및 상기 희생절연막 측벽에 형성되도록 1차 저장전극 영역을 형성하는 단계와,
상기 희생 산화막의 나머지 부분 및 상기 식각정지막을 식각하여 2차 저장전 극 영역을 형성하는 단계
를 포함하는 것을 특징으로 한다.
그리고, 본 발명에 따른 반도체 소자의 제조방법에 있어서,
상기 희생 절연막은 10000Å~30000Å의 두께로 형성하는 것과,
상기 하드마스크막은 제 1 및 제 2 하드마스크막의 적층구조인 것과,
상기 제 1 하드마스크막은 비정질 탄소(armophous-Carbon)층으로 형성하고, 상기 제 2 하드마스크막은 질화막으로 형성하는 것과,
상기 1차 저장전극 영역을 형성하는 단계는
상기 하드마스크막 상부에 감광막을 형성하는 단계와,
상기 저장전극 마스크로 감광막 패턴을 형성하는 단계와,
상기 감광막 패턴을 마스크로 상기 제 2 하드마스크막, 상기 제 1 하드마스크막을 식각하여 상기 희생 절연막을 노출시키는 단계와,
상기 감광막 패턴 및 상기 제 2 하드마스크막을 제거하는 단계
를 포함하는 것과,
상기 1차 저장전극 영역을 형성하는 단계에서의 식각공정은 10~100mT의 압력 하에서 메인 식각가스(Main etch gas)로 불소, 아르곤, 산소 및 이들을 조합한 가스 중 선택된 하나를 사용하고, 보조 가스(Assistant gas)로 수소(H₂), 아르곤(Ar), CxFy, CxHyFz 및 이들의 조합 중 선택된 하나를 첨가하여 수행하는 것과,(여기서, x, y, z는 정수)
상기 보조 가스의 유량은 10~100sccm의 범위인 것과,
상기 1차 저장전극 영역을 형성하는 단계에서 상기 희생절연막의 식각타겟은 500Å~5000Å인 것과,
상기 2차 저장전극 영역을 형성하는 단계에서의 식각공정은 인시튜(Insitu) 식각방법과 엑스시튜(Exsitu) 식각방법 중 선택된 방법으로 수행하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체 기판(10)에 활성영역(미도시)을 정의하는 소자분리막(미도시)을 형성한다.
그 다음, 상기 반도체 기판(10) 상부에 게이트(미도시)를 형성한다.
그 다음, 비트라인 콘택 및 저장전극 콘택 예정영역에 접속되는 랜딩 플러그(미도시)를 형성한다.
그 다음, 전체 표면 상부에 제 1 층간절연막(미도시)을 형성한다.
그 다음, 비트라인 콘택마스크(미도시)를 이용한 사진 식각공정으로 상기 제 1 층간절연막을 식각하여 비트라인 콘택홀(미도시)을 형성한다.
그 다음, 상기 비트라인 콘택홀에 도전막을 매립하여 비트라인 콘택(미도시)을 형성한다.
그 다음, 상기 비트라인 콘택 상부에 비트라인(미도시)을 형성하고, 상기 비 트라인을 덮는 제 2 층간절연막(12)을 형성한다.
그 다음, 상기 제 2 층간절연막(12) 상부에 제 1 감광막(미도시)을 형성한다.
그 다음, 저장전극 콘택 마스크(미도시)로 상기 제 1 감광막을 노광 및 현상하여 제 1 감광막 패턴(미도시)을 형성한다.
그 다음, 상기 제 1 감광막 패턴을 마스크로 상기 제 2 층간절연막(12)을 식각하여 저장전극 콘택홀(미도시)을 형성한다.
그 다음, 상기 제 1 감광막 패턴을 제거한다.
그 다음, 상기 저장전극 콘택홀에 도전막을 매립하여 저장전극 콘택플러그(14)를 형성한다.
그 다음, 상기 저장전극 콘택플러그(14)를 포함한 상기 제 2 층간절연막(12) 상부에 식각정지막(16)을 형성한다.
이때, 상기 식각정지막(16)은 질화막으로 형성하는 것이 바람직하다.
그 다음, 상기 식각정지막(16) 상부에 희생 절연막(18), 제 1 하드마스크막(20) 및 제 2 하드마스크막(22)을 순차적으로 형성한다.
여기서, 상기 희생 절연막(18)은 10000Å~30000Å의 두께로 형성하는 것이 바람직하다.
그리고, 상기 제 1 하드마스크막(20)은 비정질 탄소(armophous-Carbon)층으로 형성하고, 상기 제 2 하드마스크막(22)은 질화막으로 형성하는 것이 바람직하다.
그 다음, 상기 제 2 하드마스크막(22) 상부에 제 2 감광막(미도시)을 형성한다.
그 다음, 저장전극 마스크(미도시)로 상기 제 2 감광막을 식각하여 제 2 감광막 패턴(24)을 형성한다.
도 1b를 참조하면, 상기 제 2 감광막 패턴(24)을 마스크로 상기 제 2 하드마스크막(22) 및 상기 제 1 하드마스크막(20)을 식각하여 상기 희생 절연막(18)을 노출시킨다.
도 1c를 참조하면, 상기 제 2 감광막 패턴(24)을 제거한다.
이때, 상기 제 2 감광막 패턴(24) 제거시 상기 제 2 하드마스크막(22)도 제거되는 것이 바람직하다.
그 다음, 상기 제 1 하드마스크막(20)을 마스크로 상기 희생 절연막(18)을 소정 깊이 식각하여 1차 저장전극 영역(26)을 형성한다.
이때, 상기 1차 저장전극 영역(26)을 형성하기 위한 식각공정은 후속 2차 저장전극 영역(30)을 형성하기 위한 식각공정시 상기 1차 저장전극 영역(26)의 내측벽을 보호하기 위한 폴리머(Polymer)가 형성되는 조건으로 수행되는 것이 바람직하다.
이를 위해, 상기 식각공정은 10~100mT의 압력 하에서 메인 식각가스(Main etch gas)로 불소, 아르곤, 산소 및 이들을 조합한 가스 중 선택된 하나를 사용하고, 보조 가스(Assistant gas)로 수소(H₂), 아르곤(Ar), CxFy, CxHyFz 및 이들의 조합 중 선택된 하나를 첨가하여 수행하는 것이 바람직하다. (여기서, x, y, z는 정수)
이에 따라, 상기 제 1 하드마스크막(20) 및 상기 희생 절연막(18) 측벽에 폴리머막(28)이 형성된다.
여기서, 상기 보조가스의 유량은 10~100sccm의 범위로 하고, 상기 희생 산화막(18)의 식각타겟은 500Å~5000Å인 것이 바람직하다.
도 1d를 참조하면, 상기 제 1 하드마스크막(20)을 마스크로 상기 희생 절연막(18), 상기 식각정지막(16)을 식각하여 2차 저장전극 영역(30)을 형성한다.
이때, 상기 2차 저장전극 영역(30)을 형성하기 위한 식각공정은 인시튜(Insitu) 식각방법과 엑스시튜(Exsitu) 식각방법 중 선택된 방법으로 수행하는 것이 바람직하다.
이후, 도면에는 도시되지 않았으나, 상기 제 1 하드마스크층(20) 및 상기 폴리머막(28)을 제거하여 상기 1차 저장전극 영역(26)과 상기 2차 저장전극 영역(30)으로 이루어진 저장전극 영역을 형성한다.
그 다음, 상기 저장전극 영역의 측벽에 저장전극을 형성하고, 저장전극 상에 유전체막과 상부전극을 형성하여 캐패시터를 완성한다.
따라서, 본 발명에 따른 반도체 소자의 제조방법은, 저장전극 영역 형성시 보잉(bowing)이 주로 유발되는 저장전극 영역 상측에 보호막인 폴리머막을 형성함으로써 측면 식각(lateral etch)을 방지한다.
이로 인해, 보잉(bowing) 없이 저장전극 영역을 형성할 수 있어 수직한 프로파일(profile)을 얻을 수 있다. 그리고, 이웃한 저장전극 간의 거리인 최소 바 선 폭(Minimum Bar Critical Dimension)을 확보하여 브릿지(Bridge)를 방지할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 저장전극 영역 상측에 폴리머(Polymer)막을 형성함으로써 저장전극 영역 형성을 위한 식각 공정시 보잉(bowing) 현상을 방지하여 수직한 프로파일(profile)을 얻을 수 있는 효과를 제공한다.
그리고, 본 발명은 이웃한 저장전극 간의 거리인 최소 바 선폭(Minimum Bar Critical Dimension)을 확보하여 브릿지(Bridge)를 방지할 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (9)
- 반도체 기판 상부에 저장전극 콘택플러그를 포함하는 층간절연막을 형성하는 단계;상기 층간절연막 상부에 식각정지막, 희생 절연막 및 하드마스크막을 형성하는 단계;상기 하드마스크막 및 소정 깊이의 상기 희생 절연막을 식각하되, 폴리머막이 상기 하드마스크막 및 상기 희생 절연막 측벽에 형성되도록 1차 저장전극 영역을 형성하는 단계; 및상기 희생 절연막의 나머지 부분 및 상기 식각정지막을 식각하여 2차 저장전극 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 희생 절연막은 10000Å~30000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 하드마스크막은 제 1 및 제 2 하드마스크막의 적층구조인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 3 항에 있어서, 상기 제 1 하드마스크막은 비정질 탄소(armophous- Carbon)층으로 형성하고, 상기 제 2 하드마스크막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 3 항에 있어서, 상기 1차 저장전극 영역을 형성하는 단계는상기 하드마스크막 상부에 감광막을 형성하는 단계;상기 저장전극 마스크로 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 마스크로 상기 제 2 하드마스크막, 상기 제 1 하드마스크막을 식각하여 상기 희생 절연막을 노출시키는 단계; 및상기 감광막 패턴 및 상기 제 2 하드마스크막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 1차 저장전극 영역을 형성하는 단계에서의 식각공정은 10~100mT의 압력 하에서 메인 식각가스(Main etch gas)로 불소, 아르곤, 산소 및 이들을 조합한 가스 중 선택된 하나를 사용하고, 보조 가스(Assistant gas)로 수소(H₂), 아르곤(Ar), CxFy, CxHyFz 및 이들의 조합 중 선택된 하나를 첨가하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법. (여기서, x, y, z는 정수)
- 제 6 항에 있어서, 상기 보조 가스의 유량은 10~100sccm의 범위인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 1차 저장전극 영역을 형성하는 단계에서 상기 희생절연막의 식각타겟은 500Å~5000Å인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 2차 저장전극 영역을 형성하는 단계에서의 식각공정은 인시튜(Insitu) 식각방법과 엑스시튜(Exsitu) 식각방법 중 선택된 방법으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134073A KR20080060017A (ko) | 2006-12-26 | 2006-12-26 | 반도체 소자의 제조방법 |
| US11/771,573 US7585780B2 (en) | 2006-12-26 | 2007-06-29 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134073A KR20080060017A (ko) | 2006-12-26 | 2006-12-26 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080060017A true KR20080060017A (ko) | 2008-07-01 |
Family
ID=39543454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060134073A KR20080060017A (ko) | 2006-12-26 | 2006-12-26 | 반도체 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7585780B2 (ko) |
| KR (1) | KR20080060017A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7857982B2 (en) * | 2005-07-19 | 2010-12-28 | Micron Technology, Inc. | Methods of etching features into substrates |
| EP3065474B1 (en) * | 2005-09-21 | 2018-03-07 | LG Electronics Inc. | Method and apparatus for controlling transmission power of forward link carriers in multi-carrier wireless system |
| KR101164974B1 (ko) * | 2010-12-15 | 2012-07-12 | 에스케이하이닉스 주식회사 | 매립게이트를 구비한 반도체 장치 제조방법 |
| CN113097056A (zh) * | 2019-12-23 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980005527A (ko) | 1996-06-27 | 1998-03-30 | 김주용 | 반도체 소자의 콘택홀 형성방법 |
| US6358849B1 (en) * | 1997-12-23 | 2002-03-19 | Texas Instruments Incorporated | Integrated circuit interconnect and method |
| US6576547B2 (en) * | 1998-03-05 | 2003-06-10 | Micron Technology, Inc. | Residue-free contact openings and methods for fabricating same |
| US6554004B1 (en) * | 2000-11-07 | 2003-04-29 | Motorola, Inc. | Method for removing etch residue resulting from a process for forming a via |
| US6649531B2 (en) * | 2001-11-26 | 2003-11-18 | International Business Machines Corporation | Process for forming a damascene structure |
| JP4034115B2 (ja) * | 2002-05-14 | 2008-01-16 | 富士通株式会社 | 半導体装置の製造方法 |
| US20040097077A1 (en) * | 2002-11-15 | 2004-05-20 | Applied Materials, Inc. | Method and apparatus for etching a deep trench |
| US7176122B2 (en) * | 2003-03-04 | 2007-02-13 | Intel Corporation | Dielectric with sidewall passivating layer |
| US7052972B2 (en) * | 2003-12-19 | 2006-05-30 | Micron Technology, Inc. | Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus |
| US7265056B2 (en) * | 2004-01-09 | 2007-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming novel BARC open for precision critical dimension control |
| CN100517596C (zh) * | 2004-06-29 | 2009-07-22 | 优利讯美国有限公司 | 减少时分复用蚀刻工艺中蚀刻纵横比相关度的方法和装置 |
| US20070193602A1 (en) * | 2004-07-12 | 2007-08-23 | Savas Stephen E | Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing |
| US7067435B2 (en) * | 2004-09-29 | 2006-06-27 | Texas Instruments Incorporated | Method for etch-stop layer etching during damascene dielectric etching with low polymerization |
| JP4629421B2 (ja) * | 2004-12-06 | 2011-02-09 | パナソニック株式会社 | ドライエッチング方法及びドライエッチング装置 |
| US20070191243A1 (en) * | 2006-02-13 | 2007-08-16 | General Chemical Performance Products, Llc | Removal of silica based etch residue using aqueous chemistry |
| US20070202700A1 (en) * | 2006-02-27 | 2007-08-30 | Applied Materials, Inc. | Etch methods to form anisotropic features for high aspect ratio applications |
| US7368394B2 (en) * | 2006-02-27 | 2008-05-06 | Applied Materials, Inc. | Etch methods to form anisotropic features for high aspect ratio applications |
| US7510965B2 (en) * | 2006-11-30 | 2009-03-31 | United Microelectronics Corp. | Method for fabricating a dual damascene structure |
| KR100785036B1 (ko) * | 2006-12-12 | 2007-12-11 | 삼성전자주식회사 | 전기장 쉴드를 구비한 전기장 센서의 제조방법 |
-
2006
- 2006-12-26 KR KR1020060134073A patent/KR20080060017A/ko not_active Application Discontinuation
-
2007
- 2007-06-29 US US11/771,573 patent/US7585780B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7585780B2 (en) | 2009-09-08 |
| US20080153247A1 (en) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100876758B1 (ko) | 반도체 소자의 제조방법 | |
| JP2011249583A (ja) | 半導体装置及びその製造方法 | |
| JP2006157002A (ja) | キャパシタの製造方法及び半導体装置の製造方法 | |
| KR20110086357A (ko) | 반도체 소자 및 그 제조방법 | |
| KR100744672B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20080060017A (ko) | 반도체 소자의 제조방법 | |
| CN114823540A (zh) | 半导体结构的制作方法及半导体结构 | |
| US8105913B2 (en) | Method of fabricating a capacitor of a semiconductor device | |
| KR20110080783A (ko) | 반도체 소자의 제조방법 | |
| KR20090070691A (ko) | 반도체 소자의 형성 방법 | |
| KR100861367B1 (ko) | 반도체 메모리소자의 캐패시터 형성방법 | |
| KR100721548B1 (ko) | 반도체 소자의 캐패시터 스토리지 노드 형성방법 | |
| KR100876768B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100716651B1 (ko) | 반도체 소자 제조 방법 | |
| KR100913016B1 (ko) | 반도체 소자의 캐패시터 및 이의 형성 방법 | |
| JP4392977B2 (ja) | 半導体装置の製造方法 | |
| KR100929293B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR101046758B1 (ko) | 반도체 소자 제조 방법 | |
| KR100250741B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080084428A (ko) | 반도체 소자의 제조 방법 | |
| KR20080088921A (ko) | 커패시터 제조 방법 | |
| KR19980026142A (ko) | 커패시터의 제조방법 | |
| KR20070002839A (ko) | 반도체소자의 제조 방법 | |
| KR20040060317A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20080061880A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |