CN103820863A - 石英衬底上多晶硅的刻蚀方法以及平面光波导的制作方法 - Google Patents

Abstract

本发明公开了一种石英衬底上多晶硅的刻蚀方法以及平面光波导的制作方法，所述刻蚀方法包括：在多晶硅层表面形成光刻胶掩膜层；采用C₄F₈以及SF₆对多晶硅层进行干法刻蚀，形成设定深度和高度的沟槽；其中，所述C₄F₈的流量是SF₆的流量1.5-2.5倍，所述SF₆的流量为40sccm-50sccm。采用所述刻蚀方法可以防止由于钝化膜过薄导致侧面过刻蚀以及防止由于钝化膜过厚导致侧面刻蚀不足，保证了刻蚀沟槽侧表面具有较好的垂直性和光滑性。

Description

石英衬底上多晶硅的刻蚀方法以及平面光波导的制作方法

技术领域

本发明涉及半导体器件制作工艺技术领域，更具体地说，涉及一种石英衬底上多晶硅的刻蚀方法以及平面光波导的制作方法。

背景技术

在制作平面光波导时，需要在石英衬底上的二氧化硅层表面形成设定深度和宽度比的沟槽，以形成光通路。制作平面光波导（如光分路器）时，需要在二氧化硅层表面形成多晶硅层，然后对多晶硅层进行刻蚀形成设定尺寸的沟槽，再以刻蚀后的多晶硅层为掩膜层对二氧化硅进行刻蚀形成设定尺寸的沟槽。

现有对多晶硅的刻蚀方法均是基于硅基底的设计，在制作平面光波导时，如果直接采用，将会导致多晶硅表面沟槽侧壁的垂直性以及光滑性较差。

发明内容

为解决上述技术问题，本发明提供一种平面光波导的制作方法，保证了刻蚀沟槽侧面的垂直性以及光滑性。

为实现上述目的，本发明提供如下技术方案：

一种石英衬底上多晶硅的刻蚀方法，该刻蚀方法包括：

在多晶硅层表面形成光刻胶掩膜层；

采用C₄F₈以及SF₆对多晶硅层进行干法刻蚀，形成设定深度和高度的沟槽；

其中，所述C₄F₈的流量是SF₆的流量1.5-2.5倍，所述SF₆的流量为40 sccm-50sccm。

优选的，在上述刻蚀方法中，所述沟槽的深度为1.0μm -1.5μm，宽度为1μm-2μm。

优选的，在上述刻蚀方法中，所述C₄F₈的流量为95 sccm，所述SF₆的流量为45sccm。

优选的，在上述刻蚀方法中，采用电感耦合等离子刻蚀机对所述多晶硅层进行刻蚀；

其中，所述电感耦合等离子刻蚀机的离子化功率为750W-850W，压强为10mT-20mT，电极功率为15W-30W，电极温度为15℃-30℃，刻蚀时间为5min-7min。

优选的，在上述刻蚀方法中，所述光刻胶的厚度为7000

-8000

优选的，在上述刻蚀方法中，对所述多晶硅的刻蚀速率为2400/min，所述沟槽的侧壁的垂直角度大于88°。

本发明还提供了一种平面光波导的制作方法，该制作方法包括：

在石英衬底上形成二氧化硅层；

在所述二氧化硅层表面形成多晶硅层；

采用上述任一种实施方式所述刻蚀方法对所述多晶硅层进行刻蚀；

以刻蚀后的多晶硅层为掩膜层对所述二氧化硅层进行刻蚀，在所述二氧化硅层表面形成设定深度和高度的沟槽。

优选的，在上述制作方法中，所述二氧化硅层表面的沟槽的深度大于7μm，宽度小于2μm。

优选的，在上述制作方法中，对所述二氧化硅层进行刻蚀时，所述二氧化硅的刻蚀速率是多晶硅层刻蚀速率的20倍。

优选的，在上述制作方法中，所述二氧化硅层的刻蚀速率5500

/min。

从上述技术方案可以看出，本发明所提供的刻蚀方法采用设定流量的C₄F₈以及SF₆对多晶硅层进行干法刻蚀。C₄F₈在等离子态下分解成离子态的CF₂基以及F基，CF₂基能够与多晶硅表面反应，形成（CF₂）_n高分子钝化膜，在刻蚀过程中，该钝化膜会阻挡等离子气体的物理撞击刻蚀以及F基气体的化学腐蚀刻蚀。其中，物理撞击刻蚀可以改变对纵向深度，化学腐蚀刻蚀既可改变纵向深度，又可改变横向宽度。如果侧面钝化膜的厚度过厚或是过薄，均会导致刻蚀沟槽侧面的垂直性及光滑性较差。当设定C₄F₈的流量是SF₆的流量1.5-2.5倍，且SF₆的流量为40 sccm -50sccm时，刻蚀沟槽侧面的垂直性及光滑性较好。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种石英衬底上多晶硅刻蚀方法的流程示意图；

图2-图7为本发明实施例提供的一种平面光波导的制作方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

由于石英衬底与硅衬底导热性能不同，而温度是影响刻蚀效果的一个重要因素，如果采用硅衬底表面多晶硅的刻蚀方法对石英衬底上的多多晶硅进行刻蚀将会导致多晶硅刻蚀沟槽的侧面垂直性及光滑性较差，一般的，采用硅衬底的多晶硅刻蚀方法对石英衬底的多晶硅进行刻蚀，刻蚀沟槽侧面的垂直较差，垂直角度小于85°，垂直性较差；且表面粗糙，光滑性较差。

为解决上述问题，本申请实施例提供了一种刻蚀方法，用于石英衬底上多晶硅的刻蚀，参考图1，该方法包括：

步骤S11：在多晶硅层表面形成光刻胶掩膜层。

该工艺可采用传统的光刻工艺，通过涂胶、曝光、显影工艺在多晶硅层表形成设定图案结构的光刻胶掩膜层。

步骤S12：采用C₄F₈以及SF₆对多晶硅层进行干法刻蚀，形成设定深度和高度的沟槽。

其中，所述C₄F₈的流量是SF₆的流量1.5-2.5倍，所述SF₆的流量为40 sccm-50sccm。

可采用电感耦合等离子刻蚀机对所述多晶硅层进行刻蚀；

其中，所述电感耦合等离子刻蚀机的离子化功率为750W-850W，压强为10mT-20mT，电极功率为15W-30W，电极温度为15℃-30℃，刻蚀时间为5min-7min。

采用上述参数进行多晶硅的刻蚀，可使得刻蚀沟槽的深度为1.0μm -1.5μm，宽度为1μm-2μm，使得刻蚀沟槽的侧面的垂直性以及光滑性较好。采用所述刻蚀方法光刻胶的厚度可以设置为7000

-8000

下面结合具体的生产数据对本申请技术方案进行描述：

表1

采用表1中数据对石英衬底上的多晶硅进行刻蚀，光刻胶的厚度可以设置为7500

厚度较薄，降低了光刻胶的使用；刻蚀速度可以达到2400min，刻蚀速率快；所述沟槽的侧壁的垂直角度大于88°，沟槽的垂直性好；刻蚀沟槽的深度可以达到1.2μm，最小线宽可以为1μm，可得到较小线宽以及较大深度的沟槽；沟槽的侧面光滑性好。

本实施例所述刻蚀方法采用设定流量的C₄F₈以及SF₆对多晶硅层进行干法刻蚀。C₄F₈在等离子态下分解成离子态的CF₂基以及F基，CF₂基能够与多晶硅表面反应，形成（CF₂）_n高分子钝化膜，在刻蚀过程中，该钝化膜会阻挡等离子气体的物理撞击刻蚀以及F基气体的化学腐蚀刻蚀。

其中，物理撞击刻蚀可以改变对纵向深度，化学腐蚀刻蚀既可改变纵向深度，又可改变横向宽度。如果侧面钝化膜的厚度过厚或是过薄，均会导致刻蚀沟槽侧面的垂直性及光滑性较差。

采用本实施所述刻蚀方法，纵向上是物理撞击刻蚀与化学腐蚀刻蚀的共同作用，横向上是化学腐蚀的作用。通过设置C₄F₈与SF₆的流量在恰当的范围，使得（CF₂）_n高分子钝化膜对沟槽侧面进行适当保护，可以防止由于钝化膜过薄导致侧面过刻蚀以及防止由于钝化膜过厚导致侧面刻蚀不足，保证了刻蚀沟槽侧表面具有较好的垂直性和光滑性。

发明人发现，当设定C₄F₈的流量是SF₆的流量1.5-2.5倍，且SF₆的流量为40sccm -50sccm时，刻蚀沟槽侧面的垂直性及光滑性较好。沟槽侧面的垂直角度可以88°以上，沟槽的形貌较好，光滑性好。

基于上述刻蚀方法，本申请另一实施例提供了一种平面光波导的制作方法，包括：

步骤S21：在石英衬底上形成二氧化硅层。

参考图2，可通过沉积工艺在石英衬底1上形成设定厚度的二氧化硅层2。

步骤S22：在所述二氧化硅层表面形成多晶硅层。

参考图3，可以通过沉积工艺在所述二氧化硅层2表面形成设定厚度的多晶硅层3。

步骤S23：采用上述实施例所述刻蚀方法对所述多晶硅层进行刻蚀。

参考图4，通过上述实施例所述的刻蚀方法，可在所述多晶硅层3的表面形成设定深度和宽度的沟槽。由上述实施例可知，所述沟槽形貌较好，侧面具有较好的垂直性以及光滑性。

步骤S24：以刻蚀后的多晶硅层为掩膜层对所述二氧化硅层进行刻蚀，在所述二氧化硅层表面形成设定深度和高度的沟槽。

如图5所示，由于采用上述实施例刻蚀方法对多晶硅层3进行刻蚀，形成的槽形貌较好，故采用所述刻蚀方法刻蚀后的多晶硅层为掩膜层对所述二氧化硅层2进行刻蚀，能够在所述二氧化硅层表面精确的形成设定深度和宽度的沟槽，以形成较好的光通路。

采用C₄F₈、He以及H₂对二氧化硅进行刻蚀，刻蚀参数如下表2所示：

表2

采用表2中数据进行刻蚀，二氧化硅的刻蚀速度刻蚀速率是多晶硅刻蚀速率的20倍，在该刻蚀速度比例下，可以保证在多二氧化硅层进行刻蚀时，避免作为掩膜层的多晶硅层被过刻蚀同时，同时保证采用较薄的多晶硅层为掩膜即可在二氧化硅表面形成设定宽度和厚度的沟槽。采用上述参数进行二氧化硅的刻蚀，可使得所述二氧化硅的刻蚀速率5500

/min。

在步骤S24后，需要去除多晶硅层3，如图6所示。然后，如图7所示，在刻蚀后的二氧化硅层2表面沉积包层4，即完成了整个平面光波导的制作。

通过本实施例所述制作方法，能够使得二氧化硅表面的刻蚀沟槽的大于7μm，宽度小于2μm，深度与宽度比可超过6:1，形成良好的光通路结构。

且由于多晶硅层表面沟槽侧面具有较好的垂直性以及光滑性，所以，以所述多晶硅层为掩膜层刻蚀的二氧化硅层表面的沟槽的垂直性以及光滑性较好，光通路的损耗小。测试数据表明，采用本实施例所述平面光波导的1×8平面光波导芯片，插入损耗不大于9.8db，偏振相关损耗不大于0.15db，完全符合平面光波导的低损耗要求。

需要说明的是，本申请实施例中各数值范围均包括端点值。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种石英衬底上多晶硅的刻蚀方法，其特征在于，包括：

在多晶硅层表面形成光刻胶掩膜层；

采用C₄F₈以及SF₆对多晶硅层进行干法刻蚀，形成设定深度和高度的沟槽；

其中，所述C₄F₈的流量是SF₆的流量1.5-2.5倍，所述SF₆的流量为40sccm-50sccm。

2.根据权利要求1所述的刻蚀方法，其特征在于，所述沟槽的深度为1.0μm-1.5μm，宽度为1μm-2μm。

3.根据权利要求1所述的刻蚀方法，其特征在于，所述C₄F₈的流量为95sccm，所述SF₆的流量为45sccm。

4.根据权利要求1所述的刻蚀方法，其特征在于，采用电感耦合等离子刻蚀机对所述多晶硅层进行刻蚀；

其中，所述电感耦合等离子刻蚀机的离子化功率为750W-850W，压强为10mT-20mT，电极功率为15W-30W，电极温度为15℃-30℃，刻蚀时间为5min-7min。

5.根据权利要求1所述的刻蚀方法，其特征在于，所述光刻胶的厚度为7000 _-8000

6.根据权利要求1-5任一项所述的刻蚀方法，其特征在于，对所述多晶硅的刻蚀速率为2400

/min，所述沟槽的侧壁的垂直角度大于88°。

7.一种平面光波导的制作方法，其特征在于，包括：

在石英衬底上形成二氧化硅层；

在所述二氧化硅层表面形成多晶硅层；

采用如权利要求1-6所述刻蚀方法对所述多晶硅层进行刻蚀；

以刻蚀后的多晶硅层为掩膜层对所述二氧化硅层进行刻蚀，在所述二氧化硅层表面形成设定深度和高度的沟槽。

8.根据权利要求7所述的制作方法，其特征在于，所述二氧化硅层表面的沟槽的深度大于7μm，宽度小于2μm。

9.根据权利要求7所述的制作方法，其特征在于，对所述二氧化硅层进行刻蚀时，所述二氧化硅层的刻蚀速率是多晶硅层刻蚀速率的20倍。

10.根据权利要求9所述的制作方法，其特征在于，所述二氧化硅层的刻蚀速率5500

/min。

Images