CN105752928B - Mems器件的制作方法及mems器件 - Google Patents

Mems器件的制作方法及mems器件 Download PDF

Info

Publication number
CN105752928B
CN105752928B CN201410785492.XA CN201410785492A CN105752928B CN 105752928 B CN105752928 B CN 105752928B CN 201410785492 A CN201410785492 A CN 201410785492A CN 105752928 B CN105752928 B CN 105752928B
Authority
CN
China
Prior art keywords
layer
groove
germanium layer
germanium
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410785492.XA
Other languages
English (en)
Other versions
CN105752928A (zh
Inventor
阮炯明
张冬平
万宇
郑超
莫福成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410785492.XA priority Critical patent/CN105752928B/zh
Publication of CN105752928A publication Critical patent/CN105752928A/zh
Application granted granted Critical
Publication of CN105752928B publication Critical patent/CN105752928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Micromachines (AREA)

Abstract

本申请公开了一种MEMS器件的制作方法及MEMS器件。该制作方法包括以下步骤：形成基体结构，基体结构包括第一锗层，位于第一锗层上的锗化硅层，贯穿锗化硅层的沟槽，以及位于沟槽的侧壁和锗化硅层的上表面上的第二锗层；形成覆盖沟槽中的第一锗层的保护膜层；刻蚀去除位于沟槽的侧壁上的第二锗层；去除保护膜层。该制作方法先形成覆盖沟槽中的第一锗层的保护膜层后，再刻蚀去除位于沟槽的侧壁上的第二锗层，而该保护膜层能够避免第一锗层被刻蚀去除，从而解决了由于第一锗层被刻蚀而产生切口的问题。

Description

MEMS器件的制作方法及MEMS器件
技术领域
本申请涉及半导体集成电路的技术领域，具体而言，涉及一种MEMS器件的制作方法及MEMS器件。
背景技术
MEMS是采用半导体制造技术在芯片上集成微电路和微机械形成的，其具有尺寸小、功耗低、耐用性好以及性能稳定等优点，使其在传感器等领域得到广泛应用。
参见图1到图3，现有MEMS器件的制作方法通常包括以下步骤：首先，形成包括阻挡层10′，位于阻挡层10′上的第一锗层20′，位于第一锗层20′上的锗化硅层30′，贯穿锗化硅层30′的沟槽，以及位于沟槽的侧壁和锗化硅层30′的上表面上的第二锗层40′的基体结构，其中沟槽具有相对设置的第一侧壁和第二侧壁，其结构如图1所示；然后，在位于沟槽的第二侧壁以及锗化硅层30′的上表面的第二锗层40′上形成光刻胶层50′，进而形成如图2所示的基体结构；最后，刻蚀去除位于第一侧壁上的第二锗层40′。上述制作方法中，还可以在锗化硅层30′的上表面的第二锗层40′上形成光刻胶层50′，然后刻蚀去除位于第一侧壁和第二侧壁上的第二锗层40′。
在刻蚀去除上述第二锗层40′的过程中，位于沟槽底部的部分第一锗层20′也会被刻蚀去除，从而在第一锗层20′中产生切口，进而降低第一锗层20′和锗化硅层30′之间的粘结性，并进一步影响所形成MEMS器件的性能。为了解决上述问题，本领域的技术人员尝试降低刻蚀的时间，然而这将导致第二锗层40′不能完全除去，进而影响MEMS器件的性能。
发明内容
本申请旨在提供一种MEMS器件的制作方法及MEMS器件，以解决在MEMS器件的制作过程中第一锗层产生切口的问题。
为了实现上述目的，本申请提供了一种MEMS器件的制作方法，该制作方法包括以下步骤：形成基体结构，基体结构包括第一锗层，位于第一锗层上的锗化硅层，贯穿锗化硅层的沟槽，以及位于沟槽的侧壁和锗化硅层的上表面上的第二锗层；形成覆盖沟槽中的第一锗层的保护膜层；刻蚀去除位于沟槽的侧壁上的第二锗层；去除保护膜层。
进一步地，沟槽的底壁低于第一锗层的上表面；在形成保护膜层的步骤中，形成上表面高于第一锗层的上表面的保护膜层。
进一步地，形成保护膜层的步骤包括：在沟槽中以及第二锗层上形成保护预备膜层；在保护预备膜层上形成具有开口的第一光刻胶层；沿第一光刻胶层中的开口刻蚀保护预备膜层，并将位于沟槽中的保护预备膜层作为保护膜层。
进一步地，刻蚀保护预备膜层的工艺为各向异性刻蚀工艺。
进一步地，在形成保护膜层之后，去除剩余的保护预备膜层和第一光刻胶层。
进一步地，保护预备膜层为抗反射涂层。
进一步地，沟槽具有相对设置的第一侧壁和第二侧壁；在刻蚀去除第二锗层的步骤中，去除位于第一侧壁上的第二锗层。
进一步地，刻蚀去除第二锗层的步骤包括：在位于沟槽的第二侧壁以及锗化硅层的上表面的第二锗层上形成第二光刻胶层；刻蚀去除位于第一侧壁上的第二锗层；去除第二光刻胶层。
进一步地，刻蚀去除第二锗层的工艺为各向同性刻蚀工艺。
进一步地，在形成基体结构的步骤中，还包括形成阻挡层，并在阻挡层上形成第一锗层。
同时，本申请还提供了一种MEMS器件，该MEMS器件由本申请提供的MEMS器件的制作方法制作而成。
应用本申请的技术方案，本申请先形成覆盖沟槽中的第一锗层的保护膜层后，再刻蚀去除位于沟槽的侧壁上的第二锗层，而该保护膜层能够避免第一锗层被刻蚀去除，从而解决了由于第一锗层被刻蚀而产生切口的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有MEMS器件的制作方法中，形成包括阻挡层、位于阻挡层上的第一锗层、位于第一锗层上的锗化硅层、贯穿锗化硅层的沟槽以及位于沟槽的侧壁和锗化硅层的上表面上的第二锗层的基体结构的剖面结构示意图；
图2示出了在位于图1所示的沟槽的第二侧壁以及锗化硅层的上表面的第二锗层上形成光刻胶层后的基体的剖面结构示意图；
图3示出了刻蚀去除位于图2所示的第一侧壁上的第二锗层后的基体的剖面结构示意图；
图4示出了本申请实施方式所提供的MEMS器件的制作方法的流程示意图；
图5示出了在本申请实施方式所提供的MEMS器件的制作方法中，形成包括第一锗层、位于第一锗层上的锗化硅层、贯穿锗化硅层的沟槽以及位于沟槽的侧壁和锗化硅层的上表面上的第二锗层的基体结构的剖面结构示意图；
图6示出了在图5所示的沟槽中以及第二锗层上形成保护预备膜层，并在保护预备膜层上形成具有开口的第一光刻胶层后的基体的剖面结构示意图；
图7示出了沿图6所示的第一光刻胶层中的开口刻蚀保护预备膜层，并将位于沟槽中的保护预备膜层作为保护膜层后的基体的剖面结构示意图；
图8示出了去除图7中的保护预备膜层和第一光刻胶层后的基体的剖面结构示意图；
图9示出了在位于图8所示的沟槽的第二侧壁以及锗化硅层的上表面的第二锗层上形成第二光刻胶层后的基体的剖面结构示意图；
图10示出了刻蚀去除位于图9所示的第一侧壁上的第二锗层，并去除第二光刻胶层后的基体的剖面结构示意图；以及
图11示出了去除图10所示的保护膜层后的基体的剖面结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位，并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的，在现有MEMS器件的制作方法中，在刻蚀去除上述第二锗层的过程中位于沟槽底部的部分第一锗层也会被刻蚀去除，从而在第一锗层中产生切口。本申请的发明人针对上述问题进行研究，从而提出了一种MEMS器件的制作方法。如图4所示，该制作方法包括以下步骤：形成基体结构，基体结构包括第一锗层，位于第一锗层上的锗化硅层，贯穿锗化硅层的沟槽，以及位于沟槽的侧壁和锗化硅层的上表面上的第二锗层；形成覆盖沟槽中的第一锗层的保护膜层；刻蚀去除位于沟槽的侧壁上的第二锗层；去除保护膜层。
上述制作方法先形成覆盖沟槽中的第一锗层的保护膜层后，再刻蚀去除位于沟槽的侧壁上的第二锗层，而该保护膜层能够避免第一锗层被刻蚀去除，从而解决了由于第一锗层被刻蚀而产生切口的问题。
下面将更详细地描述根据本申请提供的MEMS器件的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
图5至图11示出了本申请提供的MEMS器件的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图5至图11，进一步说明本申请所提供的MEMS器件的制作方法。
首先，形成包括第一锗层20，位于第一锗层20上的锗化硅层30，贯穿锗化硅层30的沟槽，以及位于沟槽的侧壁和锗化硅层30的上表面上的第二锗层40的基体结构，其中沟槽具有相对设置的第一侧壁和第二侧壁，其结构如图5所示。其中，沟槽具有相对设置的第一侧壁和第二侧壁。优选地，沟槽的底壁低于第一锗层20的上表面。沟槽的高度和宽度可以根据实际工艺需求进行设定，例如沟槽的高度可以为2～3微米，沟槽的宽度可以为3～5微米。另外，该基体结构还可以包括阻挡层10，且第一锗层20位于阻挡层10上。阻挡层10的材料可以为SiO2等。
完成形成包括第一锗层20，位于第一锗层20上的锗化硅层30，贯穿锗化硅层30的沟槽，以及位于沟槽的侧壁和锗化硅层30的上表面上的第二锗层40的基体结构的步骤之后，形成覆盖沟槽中的第一锗层20的保护膜层50。在一种优选的实施方式中，形成保护膜层50的步骤包括：在沟槽中以及第二锗层40上形成保护预备膜层50′，并在保护预备膜层50′上形成具有开口的第一光刻胶层60，进而形成如图6所示的基体结构；沿第一光刻胶层60中的开口刻蚀保护预备膜层50′，并将位于沟槽中的保护预备膜层50′作为保护膜层50，进而形成如图7所示的基体结构；去除剩余的保护预备膜层50′和第一光刻胶层60，进而形成如图8所示的基体结构。
上述保护预备膜层50′可以为抗反射涂层或介质材料层等，形成保护预备膜层50′的工艺可以为化学气相沉积等。刻蚀保护预备膜层50′的工艺为各向异性刻蚀工艺，例如湿法刻蚀工艺等。当保护预备膜层50′为抗反射涂层时，湿法刻蚀的刻蚀液可以为氢氧化钠或氢氧化钾等，刻蚀的具体工艺参数可以参照现有技术。
形成上述具有开口的第一光刻胶层60的步骤可以为：首先，在保护预备膜层50′上形成一层光刻胶；然后，光刻该光刻胶，以形成第一光刻胶层60，并在第一光刻胶层60中形成开口。其中，开口对应设置于沟槽的上方，且开口的宽度和沟槽的宽度相同。
刻蚀上述保护预备膜层50′后，优选地，形成上表面高于第一锗层20的上表面的保护膜层50。在形成保护膜层50之后，去除剩余的保护预备膜层50′和第一光刻胶层60，以获得如图8所示的基体结构。去除保护预备膜层50′和第一光刻胶层60的工艺可以为湿法刻蚀等，其具体工艺可以参照现有技术，在此不再赘述。
完成形成覆盖沟槽中的第一锗层20的保护膜层50的步骤之后，刻蚀去除位于沟槽的侧壁上的第二锗层40。在一种优选的实施方式中，刻蚀去除第二锗层40的步骤包括：在位于沟槽的第二侧壁以及锗化硅层30的上表面的第二锗层40上形成第二光刻胶层70，进而形成如图9所示的基体结构；刻蚀去除位于第一侧壁上的第二锗层40，进而形成如图10所示的基体结构。
形成上述第二光刻胶层70的步骤可以为：首先，形成覆盖沟槽及锗化硅层30的上表面的第二锗层40上的一层光刻胶；然后光刻该光刻胶，以形成第一光刻胶层60以形成位于沟槽的第二侧壁以及锗化硅层30的上表面的第二锗层40上的第二光刻胶层70。
在刻蚀去除上述第二锗层40的步骤中，刻蚀去除上述第二锗层40的工艺为各向同性刻蚀工艺，例如干法刻蚀等。采用干法刻蚀工艺刻蚀第二锗层40时，刻蚀工艺参数可以根据实际工艺需求进行设定。例如，刻蚀工艺参数可以为：刻蚀气体为CF4和CHF3，溅射功率为400～1000瓦，刻蚀温度为25～60℃，刻蚀时间为30～360秒。该步骤中可以去除位于沟槽的任一侧壁或任意两侧壁或全部侧壁上第二锗层40。作为示例，以下描述及附图中仅去除位于第一侧壁上的第二锗层40。
完成刻蚀去除位于沟槽的侧壁上的第二锗层40的步骤之后，去除保护膜层50，进而形成如图11所示的基体结构。去除保护膜层50的工艺可以为湿法刻蚀等，湿法刻蚀所采用的刻蚀液与保护膜层50的材料有关。当保护膜层50的材料为抗反射涂层时，湿法刻蚀所采用的刻蚀液可以为氢氧化钾或氢氧化钠等。湿法刻蚀的具体工艺参数可以参照现有技术，在此不再赘述。
同时，本申请还提供了一种MEMS器件。如图11所示，该MEMS器件由本申请提供的MEMS器件的制作方法制作而成。该MEMS器件中的第一锗层20没有产生切口，进而提高了MEMS器件的性能。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：本申请先形成覆盖沟槽中的第一锗层的保护膜层后，再刻蚀去除位于沟槽的侧壁上的第二锗层，而该保护膜层能够避免第一锗层被刻蚀去除，从而解决了由于第一锗层被刻蚀而产生切口的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种MEMS器件的制作方法，其特征在于，所述制作方法包括以下步骤：
形成基体结构，所述基体结构包括第一锗层，位于所述第一锗层上的锗化硅层，贯穿所述锗化硅层的沟槽，以及位于所述沟槽的侧壁和所述锗化硅层的上表面上的第二锗层；
形成覆盖所述沟槽中的所述第一锗层的保护膜层；
刻蚀去除位于所述沟槽的侧壁上的第二锗层；
去除所述保护膜层。
2.根据权利要求1所述的制作方法，其特征在于，所述沟槽的底壁低于所述第一锗层的上表面；在形成所述保护膜层的步骤中，形成上表面高于所述第一锗层的上表面的所述保护膜层。
3.根据权利要求1或2所述的制作方法，其特征在于，形成所述保护膜层的步骤包括：
在所述沟槽中以及所述第二锗层上形成保护预备膜层；
在所述保护预备膜层上形成具有开口的第一光刻胶层；
沿所述第一光刻胶层中的开口刻蚀所述保护预备膜层，并将位于所述沟槽中的保护预备膜层作为所述保护膜层。
4.根据权利要求3所述的制作方法，其特征在于，刻蚀所述保护预备膜层的工艺为各向异性刻蚀工艺。
5.根据权利要求3所述的制作方法，其特征在于，在形成所述保护膜层之后，去除剩余的所述保护预备膜层和所述第一光刻胶层。
6.根据权利要求3所述的制作方法，其特征在于，所述保护预备膜层为抗反射涂层。
7.根据权利要求1所述的制作方法，其特征在于，所述沟槽具有相对设置的第一侧壁和第二侧壁；在刻蚀去除所述第二锗层的步骤中，去除位于所述第一侧壁上的所述第二锗层。
8.根据权利要求7所述的制作方法，其特征在于，刻蚀去除所述第二锗层的步骤包括：
在位于所述沟槽的第二侧壁以及所述锗化硅层的上表面的所述第二锗层上形成第二光刻胶层；
刻蚀去除位于所述第一侧壁上的所述第二锗层；
去除所述第二光刻胶层。
9.根据权利要求8所述的制作方法，其特征在于，刻蚀去除所述第二锗层的工艺为各向同性刻蚀工艺。
10.根据权利要求1所述的制作方法，其特征在于，在形成所述基体结构的步骤中，还包括形成阻挡层，并在所述阻挡层上形成所述第一锗层。
11.一种MEMS器件，其特征在于，所述MEMS器件由权利要求1至10中任一项所述的制作方法制作而成。
CN201410785492.XA 2014-12-16 2014-12-16 Mems器件的制作方法及mems器件 Active CN105752928B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410785492.XA CN105752928B (zh) 2014-12-16 2014-12-16 Mems器件的制作方法及mems器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410785492.XA CN105752928B (zh) 2014-12-16 2014-12-16 Mems器件的制作方法及mems器件

Publications (2)

Publication Number Publication Date
CN105752928A CN105752928A (zh) 2016-07-13
CN105752928B true CN105752928B (zh) 2018-04-13

Family

ID=56339569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410785492.XA Active CN105752928B (zh) 2014-12-16 2014-12-16 Mems器件的制作方法及mems器件

Country Status (1)

Country Link
CN (1) CN105752928B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165435A (zh) * 2013-03-14 2013-06-19 上海华力微电子有限公司 一种硅刻蚀工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289936A (ja) * 1987-05-22 1988-11-28 Nippon Telegr & Teleph Corp <Ntt> 溝パタン形成法
JP4629421B2 (ja) * 2004-12-06 2011-02-09 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置
US8824837B2 (en) * 2010-08-26 2014-09-02 The Board Of Trustees Of The Leland Stanford Junior University Integration of optoelectronics with waveguides using interposer layer
US9368579B2 (en) * 2012-02-07 2016-06-14 The Board Of Trustees Of The Leland Stanford Junior University Selective area growth of germanium and silicon-germanium in silicon waveguides for on-chip optical interconnect applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165435A (zh) * 2013-03-14 2013-06-19 上海华力微电子有限公司 一种硅刻蚀工艺

Also Published As

Publication number Publication date
CN105752928A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
US9463975B2 (en) MEMS capacitive pressure sensors
US9212053B2 (en) Process for producing a metal device housed in a closed housing within an integrated circuit, and corresponding integrated circuit
CN107304038B (zh) 一种mems器件及其制备方法、电子装置
TWI512817B (zh) 半導體裝置及微機電系統裝置的形成方法
CN104649214B (zh) Mems器件的接触插塞及其形成方法
CN105752928B (zh) Mems器件的制作方法及mems器件
Xie et al. A dicing-free SOI process for MEMS devices based on the lag effect
US9343242B2 (en) Method of making contact posts for a microelectromechanical device
CN108341395A (zh) 一种mems器件的制作方法
US11011601B2 (en) Narrow gap device with parallel releasing structure
JP2015118078A (ja) 半導体基板上に傘型吸収体を備えるサーモパイル・ピクセルの製造のためのｃｍｏｓ集積方法
US20170362081A1 (en) Mems structure and method of fabricating the same
CN106185788B (zh) 一种mems器件及其制备方法、电子装置
CN105329845B (zh) 悬臂梁的制作方法、悬臂梁及mems器件
CN106477514B (zh) Mems器件及其形成方法
CN105097526B (zh) FinFET器件的制作方法
JP2008100347A5 (zh)
CN106504984B (zh) 半导体器件的制备方法
US20130056858A1 (en) Integrated circuit and method for fabricating the same
CN105261585B (zh) 芯片的制作方法、芯片及mems器件
CN105355586B (zh) 隔离结构的制作方法及半导体器件
CN106800270A (zh) 极板结构、采用该极板结构的静电驱动结构及其制作方法
CN115215285B (zh) 基于氮化硅阳极键合的(111)硅转移工艺
CN106904565B (zh) 一种mems器件及其制备方法、电子装置
CN107619019A (zh) 一种mems器件及其制造方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant