CN105097526B - FinFET器件的制作方法 - Google Patents
FinFET器件的制作方法 Download PDFInfo
- Publication number
- CN105097526B CN105097526B CN201410184974.XA CN201410184974A CN105097526B CN 105097526 B CN105097526 B CN 105097526B CN 201410184974 A CN201410184974 A CN 201410184974A CN 105097526 B CN105097526 B CN 105097526B
- Authority
- CN
- China
- Prior art keywords
- fin
- pseudo
- layer
- hard mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种FinFET器件的制作方法,包括以下步骤:提供衬底(10);在衬底(10)上形成伪鳍(21);在伪鳍(21)的侧面上形成间隔层(41),伪鳍(21)的材质为金属化合物。本发明的技术方案有效地提高了FinFET器件的性能。
Description
技术领域
本发明涉及半导体集成电路制作技术领域,具体而言,涉及一种FinFET器件的制作方法。
背景技术
现有的互补金属氧化物半导体(CMOS)晶体管是二维的,随着沟道尺寸的不断缩小,与短沟道效应有关的问题越来越难以克服。因此,芯片制造商正在开发具有更高功效的三维立体式的晶体管,例如鳍式场效应晶体管(FinFET),其可以更好地适应器件尺寸按比例缩小的要求。
现有的形成FinFET器件的制造方法通常包括以下工艺步骤:鳍(Fin)的形成→阱区注入→伪栅的形成→侧壁的形成→扩展区注入→SiGe和SiC的选择性外延→金属栅极的形成→接触孔的形成以及相应的后端工序。
在上述工艺步骤中,鳍(Fin)的形成方法包括以下步骤:首先,在衬底10′上形成伪鳍层20′,在伪鳍层20′上形成光刻胶30′,进而形成如图1所示的基体结构;然后,通过刻蚀工艺刻蚀光刻胶30′及伪鳍层20′得到伪鳍21′,进而形成如图2所示的基体结构;再然后,经过沉积工艺在伪鳍20′的表面上形成预备层,预备层包括间隔层41′和顶壁层42′,进而形成如图3所示的基体结构;再然后,通过刻蚀工艺刻蚀去除顶壁层42′得到间隔层41′,进而形成如图4所示的基体结构;接下来,去除伪鳍21′形成间隔硬掩膜层,进而形成如图5所示的基体结构;最后,通过刻蚀形成鳍。
在上述制作过程中,由于考虑到方便去除,伪鳍层20′的材质一般为无定形碳(APF)。但是,无定型碳的缺点在于:通过刻蚀工艺刻伪鳍层20′得到伪鳍21′的过程中,伪鳍21′的顶部损失严重,使得伪鳍21′的顶面与侧面之间变得不再是直角过渡,形成如图2所示的结构,在图2中,在剖面图中,伪鳍21′的左右两个顶角处出现弧形结构。由于间隔层41′是经过沉积工艺在伪鳍20′的侧面上形成的,因此伪鳍21′的轮廓会影响到间隔层41′的轮廓,使得间隔层41′的内表面不够竖直。间隔层41′的内表面形成向内突出的尖角,如图4所示的结构。鳍是在间隔层41′形成的间隔硬掩膜层上形成的,进而间隔层41′的轮廓会影响到鳍的结构,最终影响形成的FinFET器件的性能。
发明内容
本发明旨在提供一种FinFET器件的制作方法,以提高FinFET器件的性能。
为了实现上述目的,根据本发明的一个方面,提供了一种FinFET器件的制作方法,包括以下步骤:提供衬底;在衬底上形成伪鳍;在伪鳍的侧面上形成间隔层,伪鳍的材质为金属化合物。
进一步地,金属化合物为金属氮化物、金属氧化物或者金属氮氧化物。
进一步地,金属化合物中的金属元素为钛、锆或者铪。
进一步地,金属化合物为氮化钛。
进一步地,在衬底上形成伪鳍的步骤中,进一步包括以下步骤:在衬底上形成伪鳍层,伪鳍层的材质为氮化钛;在伪鳍层上形成光刻胶;刻蚀光刻胶和相邻光刻胶之间的伪鳍层得到伪鳍。
进一步地,在伪鳍层上形成光刻胶的步骤中,进一步包括以下步骤:在伪鳍层上形成抗反射涂层;在抗反射涂层上形成光刻胶。
进一步地,在伪鳍的侧面上形成间隔层的步骤中,进一步包括以下步骤:在伪鳍的表面上形成预备层,预备层包括间隔层和顶壁层;刻蚀顶壁层得到间隔层。
进一步地,在衬底上形成伪鳍的步骤中,进一步包括以下步骤:在衬底上形成硬掩层,在硬掩层上形成伪鳍。
进一步地,硬掩层包括叠置的第一硬掩层和第二硬掩层,第一硬掩层位于衬底和第二硬掩层之间。
进一步地,第一硬掩层的材质为SiN,第二硬掩层的材质为SiO2。
进一步地,在衬底上形成硬掩层的步骤中,进一步包括以下步骤:在衬底上形成粘附层;在粘附层上形成硬掩层。
进一步地,在伪鳍的侧面上形成间隔层的步骤之后,还包括以下步骤:去除伪鳍,形成间隔硬掩膜层;通过刻蚀形成鳍。
进一步地,通过湿法刻蚀工艺去除伪鳍。
应用本发明的技术方案,伪鳍的材质由金属化合物代替了现有技术中的无定型碳,金属化合物的比较致密,在刻蚀形成伪鳍的过程中,几乎不会产生损失,进而使伪鳍的顶面与侧面之间形成直角过渡,进而使得后续的间隔层的内表面呈竖直状,不会形成背景技术中提及的向内突出的尖角,这样使得最终得到的鳍质量较好,进而最终提高了FinFET器件的性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1示出了现有FinFET器件的制作方法中,在衬底上依次形成伪鳍层和光刻胶后基体的剖面结构示意图;
图2示出了去除在图1中的光刻胶和部分伪鳍层后形成的基体的剖面结构示意图;
图3示出了在图2中伪鳍的侧面上形成预备层后基体的剖面结构示意图;
图4示出了去除图3中预备层的顶壁层后形成的带有间隔层的基体的剖面结构示意图;
图5示出了去除图4中的伪鳍后基体的剖面结构示意图;
图6示出了本申请实施例所提供的FinFET器件的制作方法的流程示意图;
图7示出了本申请实施例所提供的FinFET器件的制作方法中,在衬底上依次形成伪鳍层和光刻胶后基体的剖面结构示意图;
图8示出了去除图7中的光刻胶和部分伪鳍层后形成的基体的剖面结构示意图;
图9示出了在图8中伪鳍的表面上形成预备层后基体的剖面结构示意图;
图10示出了去除图9中预备层的顶壁层形成的带有间隔层的基体的剖面结构示意图;以及
图11示出了去除图10中的伪鳍后形成的带有间隔硬掩膜层的基体的剖面结构示意图。
其中,上述附图包括以下附图标记:
10′、衬底;20′、伪鳍层;21′、伪鳍;30′、光刻胶;41′、间隔层;42′、顶壁层;、10、衬底;20、伪鳍层;21、伪鳍;30、光刻胶;41、间隔层;42、顶壁层;50、抗反射涂层;60、硬掩层;61、第一硬掩层;62、第二硬掩层;70、粘附层。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,鳍的制作过程中,通过刻蚀工艺刻蚀光刻胶及伪鳍层得到伪鳍的过程中,伪鳍的顶部角损失严重,从而会导致后续形成的鳍受到损坏,进而降低FinFET器件的性能。本申请的申请人针对上述问题进行研究,发现出现上述问题的原因是无定型碳的致密性不强,在形成伪鳍的过程中,会导致伪鳍的顶角损失严重。
针对上述问题,本申请的申请人提出了一种FinFET器件的制作方法。如图6所示,该制作方法包括以下步骤:提供衬底;在衬底上形成伪鳍;在伪鳍的侧面上形成间隔层,伪鳍的材质为金属化合物。在本申请的技术方案中,伪鳍的材质由金属化合物代替了现有技术中的无定型碳,金属化合物的致密性较好,在形成伪鳍的过程中,几乎不会产生损失,进而使伪鳍的顶面与侧面之间形成直角过渡,进而使得后续的间隔层的内表面呈竖直状,不会形成背景技术中提及的向内突出的尖角,这样使得最终得到的鳍质量较好,进而最终提高了FinFET器件的性能。
本领域技术人员知道,作为FinFET器件的鳍,将来是用来形成器件的通道和源漏极的,具有良好致密性并能实现上述功能的金属化合物均在本申请所要求保护的范围内。在上述制作方法中,金属化合物可以为金属氮化物、金属氧化物或者金属氮氧化物。在优选方式中,金属化合物为氮化钛、氮化锆、氮化铪、氧化钛、氧化锆、氧化铪、氮氧化钛、氮氧化钛锆或者氮氧化铪。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图7至图11示出了本申请提供的FinFET器件的制作方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图7至图11,进一步说明本申请所提供的FinFET器件的制作方法。
首先,提供衬底10,上述衬底10可以为单晶硅、绝缘体上硅(SOI)或锗硅(SiGe)等。作为示例,在本实施方式中,选用单晶硅作为衬底10的材料。完成提供衬底10的步骤之后,在衬底10上形成伪鳍层20,伪鳍层20的材质为氮化钛。上述步骤优选包括在衬底10和伪鳍层20之间形成硬掩层60,制作过程为:在衬底10上形成硬掩层60,在硬掩层60上形成伪鳍层20。优选地,硬掩层60包括叠置的第一硬掩层61和第二硬掩层62,第一硬掩层61位于衬底10和第二硬掩层62之间。第一硬掩层61的优选材质为SiN,第二硬掩层62的优选材质为SiO2。优选地,上述步骤还包括在衬底10和硬掩层60之间形成粘附层70,制作过程为:在衬底10上形成粘附层70,在粘附层70上形成硬掩层60。粘附层70可以提高衬底10和硬掩层60之间的结合强度。
在完成伪鳍层20的制作后,为了便于伪鳍的制作,在伪鳍层20上形成光刻胶30。上述步骤还包括在伪鳍层20和光刻胶30之间形成抗反射涂层50。制作过程为:先在伪鳍层20上形成抗反射涂层50,再在抗反射涂层50上形成光刻胶30。制作完光刻胶30后形成如图7所示的基体结构。
然后,通过刻蚀光刻胶30和部分伪鳍层20得到伪鳍21,进而形成如图8所示的基体结构。具体地,部分伪鳍层20是指相邻光刻胶30之间的部分。
再然后,在伪鳍21的表面上形成预备层,预备层包括间隔层41和顶壁层42,进而形成如图9所示的基体结构。上述预备层可以为本领域常见的介质材料,例如SiN或SiON等,形成上述预备层的工艺包括但不限于采用化学气相沉积等。
再然后,在伪鳍21的侧面上形成间隔层41,其通过刻蚀顶壁层42得到间隔层41,进而形成如图10所示的基体结构。
再然后,在伪鳍21的侧面上形成间隔层41的步骤之后,还包括以下步骤:去除伪鳍21,形成间隔硬掩膜层,进而形成如图11所示的基体结构。优选地,通过湿法刻蚀工艺去除伪鳍21。其中湿法刻蚀的刻蚀液可以为本领域中常见的刻蚀液,例如硫酸溶液。
最后,通过刻蚀形成鳍(未图示)。上述工艺为本领域现有技术,在此不再赘述。
从以上的描述中,可以看出,本发明上述的实施例实现了如下技术效果:
伪鳍的材质由金属化合物代替了现有技术中的无定型碳,金属化合物的致密性较好,在形成伪鳍的过程中,几乎不会产生损失,进而使伪鳍的顶面与侧面之间形成直角过渡,进而使得后续的间隔层的内表面呈竖直状,不会形成背景技术中提及的向内突出的尖角,这样使得最终得到的鳍质量较好,进而最终提高了FinFET器件的性能。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (11)
1.一种FinFET器件的制作方法,包括以下步骤:
提供衬底(10);
在所述衬底(10)上形成伪鳍(21);
在所述伪鳍(21)的侧面上形成间隔层(41),
其特征在于,
所述伪鳍(21)的材质为金属化合物,在所述伪鳍(21)的侧面上形成所述间隔层(41)的步骤中,进一步包括以下步骤:
在所述伪鳍(21)的表面上形成预备层,所述预备层包括所述间隔层(41)和顶壁层(42);
刻蚀所述顶壁层(42)得到所述间隔层(41);
在所述伪鳍(21)的侧面上形成所述间隔层(41)的步骤之后,还包括以下步骤:
去除所述伪鳍(21),形成间隔硬掩膜层;
通过刻蚀形成鳍。
2.根据权利要求1所述的制作方法,其特征在于,所述金属化合物为金属氮化物、金属氧化物或者金属氮氧化物。
3.根据权利要求2所述的制作方法,其特征在于,所述金属化合物中的金属元素为钛、锆或者铪。
4.根据权利要求3所述的制作方法,其特征在于,所述金属化合物为氮化钛。
5.根据权利要求1所述的制作方法,其特征在于,在所述衬底(10)上形成所述伪鳍(21)的步骤中,进一步包括以下步骤:
在所述衬底(10)上形成伪鳍层(20),所述伪鳍层(20)的材质为氮化钛;
在所述伪鳍层(20)上形成光刻胶(30);
刻蚀所述光刻胶(30)和相邻所述光刻胶(30)之间的所述伪鳍层(20)得到所述伪鳍(21)。
6.根据权利要求5所述的制作方法,其特征在于,在所述伪鳍层(20)上形成所述光刻胶(30)的步骤中,进一步包括以下步骤:
在所述伪鳍层(20)上形成抗反射涂层(50);
在所述抗反射涂层(50)上形成所述光刻胶(30)。
7.根据权利要求1所述的制作方法,其特征在于,在所述衬底(10)上形成伪鳍(21)的步骤中,进一步包括以下步骤:
在所述衬底(10)上形成硬掩层(60),在所述硬掩层(60)上形成所述伪鳍(21)。
8.根据权利要求7所述的制作方法,其特征在于,所述硬掩层(60)包括叠置的第一硬掩层(61)和第二硬掩层(62),所述第一硬掩层(61)位于所述衬底(10)和所述第二硬掩层(62)之间。
9.根据权利要求8所述的制作方法,其特征在于,所述第一硬掩层(61)的材质为SiN,所述第二硬掩层(62)的材质为SiO2。
10.根据权利要求7所述的制作方法,其特征在于,在所述衬底(10)上形成所述硬掩层(60)的步骤中,进一步包括以下步骤:
在所述衬底(10)上形成粘附层(70);
在所述粘附层(70)上形成所述硬掩层(60)。
11.根据权利要求1所述的制作方法,其特征在于,通过湿法刻蚀工艺去除所述伪鳍(21)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410184974.XA CN105097526B (zh) | 2014-05-04 | 2014-05-04 | FinFET器件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410184974.XA CN105097526B (zh) | 2014-05-04 | 2014-05-04 | FinFET器件的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097526A CN105097526A (zh) | 2015-11-25 |
CN105097526B true CN105097526B (zh) | 2018-10-23 |
Family
ID=54577681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410184974.XA Active CN105097526B (zh) | 2014-05-04 | 2014-05-04 | FinFET器件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097526B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103474397A (zh) * | 2012-06-06 | 2013-12-25 | 台湾积体电路制造股份有限公司 | 制造finfet器件的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7264743B2 (en) * | 2006-01-23 | 2007-09-04 | Lam Research Corporation | Fin structure formation |
JP5322668B2 (ja) * | 2009-01-21 | 2013-10-23 | 株式会社東芝 | 半導体装置の製造方法およびフォトマスク |
US8889564B2 (en) * | 2012-08-31 | 2014-11-18 | International Business Machines Corporation | Suspended nanowire structure |
-
2014
- 2014-05-04 CN CN201410184974.XA patent/CN105097526B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103474397A (zh) * | 2012-06-06 | 2013-12-25 | 台湾积体电路制造股份有限公司 | 制造finfet器件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097526A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101598669B1 (ko) | 핀 변형 모듈 | |
JP6419184B2 (ja) | 改善されたSiGeファセットによる改善されたシリサイド形成 | |
US8497198B2 (en) | Semiconductor process | |
US20140227848A1 (en) | Semiconductor device and method of fabricationg the same | |
JP6301882B2 (ja) | 半導体装置の製造方法と半導体装置 | |
CN102856276B (zh) | 半导体器件及其制造方法 | |
CN106935507A (zh) | 用于finfet的源极和漏极工艺 | |
US20160152467A1 (en) | Mems capping method | |
US9520469B1 (en) | Fabrication of fin structures having high germanium content | |
US10683204B2 (en) | Semiconductor arrangement and formation thereof | |
CN102969248B (zh) | 一种鳍型场效应晶体管的制作方法 | |
US9620589B2 (en) | Integrated circuits and methods of fabrication thereof | |
JP2013138201A (ja) | 置換ゲートプロセスに従って電界効果半導体デバイスを製造する方法 | |
CN105097526B (zh) | FinFET器件的制作方法 | |
US11011601B2 (en) | Narrow gap device with parallel releasing structure | |
CN103855021B (zh) | 一种FinFET器件的制造方法 | |
CN103177963B (zh) | 一种FinFET器件的制造方法 | |
EP3330800B1 (en) | A photomask manufacturing method | |
CN105576024B (zh) | 半导体结构及其形成方法 | |
US9013024B2 (en) | Semiconductor structure and process thereof | |
US9012274B2 (en) | Method of manufacturing a semiconductor fin using sacrificial layer | |
CN101800172A (zh) | 一种自对准多晶硅浮栅的制作方法 | |
CN105439081B (zh) | Mems器件的形成方法 | |
CN104733509B (zh) | 一种选择器及其制造方法 | |
CN108172513A (zh) | 使用具有由不含氧材料形成的顶板的室进行蚀刻 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |