CN102969248B - 一种鳍型场效应晶体管的制作方法 - Google Patents
一种鳍型场效应晶体管的制作方法 Download PDFInfo
- Publication number
- CN102969248B CN102969248B CN201110256123.8A CN201110256123A CN102969248B CN 102969248 B CN102969248 B CN 102969248B CN 201110256123 A CN201110256123 A CN 201110256123A CN 102969248 B CN102969248 B CN 102969248B
- Authority
- CN
- China
- Prior art keywords
- fin
- hard mask
- etching
- sacrifice layer
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种鳍型场效应晶体管的制作方法，用于使鳍片的上部边角圆滑化，从而提高半导体器件的性能。首先提供半导体基底，并通过硬掩膜形成鳍片。缩减该硬掩膜，并在所述半导体基底上形成牺牲层。首先实施第一刻蚀，去除一部分所述牺牲层；然后实施第二刻蚀，去除一部分所述牺牲层以及部分该鳍片的上部边角，使所述鳍片的边角圆滑化。最后去除该牺牲层和该硬掩膜。
Description
技术领域
本发明提供一种半导体器件的制造方法，特别是一种鳍型场效应晶体管的制作方法。
背景技术
鳍形场效应晶体管(FinFET)由绝缘体上硅(SOI)基底的非平面双栅极晶体管演变而来，FinFET的基本结构由源极/漏极区之间作为导电通道的硅薄片（鳍片），以及垂直并贯穿鳍片通道区域的双栅极组成。
在器件操作过程中，鳍片边角（特别是90度角）处的电场与器件平面区域内的电场不同，这导致了多栅极场效应晶体管(MuGFET)中的边角区域的阈值电压与多栅极场效应晶体管沿着侧壁的阈值电压不同，从而引起晶体管次临界(Subthreshold)特性的下降。因此，为了获得优良的器件性能，应该尽可能排除鳍片制作过程中形成的尖角。将硅薄片定义出来以后，通过刻蚀，氧化，和/或退火工艺，可以将硅薄片边角圆滑化。基于上述原理，现有技术提供了一种在鳍片中形成点缺陷的过度饱和，然后退火的方法制作鳍形器件，通过该方法可以达到提高半导体器件的性能，使鳍片的尖角变圆，并平滑表面的目的。
现有技术还提供了一种可同时具有部分空乏晶体管与完全空乏晶体管的芯片，其中包括多重闸极晶体管。该多重闸极晶体管包括一鳍形半导体层，该鳍形半导体层具有圆滑的上部边角(Rounded corner)。与尖角对比而言，圆滑化的边角避免了因为应力集中于角落所导致缺陷产生和蔓延的问题，可以使闸极电流稳定。缺陷可能是由于制程不良率或组件退化所产生的。
综上所述，在FinFET制作过程中形成圆滑化的边角，会使半导体器件性能提高，有助于制作高性能场效应晶体管器件。
发明内容
本发明提供一种半导体器件的制造方法，特别是一种鳍型场效应晶体管的制作方法，包括：
提供半导体基底；在所述半导体基底上形成硬掩膜；蚀刻形成鳍片；缩减所述硬掩膜；在所述半导体基底上形成牺牲层；实施第一刻蚀，去除一部分所述牺牲层；实施第二刻蚀，去除一部分所述牺牲层以及部分所述鳍片的上部边角，使所述鳍片的边角圆滑化；去除所述牺牲层和所述硬掩膜。
优选地，所述半导体基底为一SOI基底。
优选地，所述硬掩膜为SiN或SiN/SiO2。
优选地，所述鳍片材料包括Si、Ge、SiGe中的至少一种。
优选地，用湿法刻蚀工艺缩减所述硬掩膜。
优选地，用干法刻蚀工艺缩减所述硬掩膜。
优选地，其中所述牺牲层为SiN或SiON。
优选地，其中所述第一刻蚀基于CF4, CHF3, CH3F气体，SiN/Si的选择性为1~10之间。
优选地，其中所述第二刻蚀基于CF4, Ar, O2, SiN/Si的选择性为0.7~1.5之间。
优选地，在去除所述牺牲层和所述硬掩膜后还包括氧化和/或退火的步骤，进一步去除鳍片的上部边角，使所述鳍片的边角进一步圆滑化。
优选地，该退火步骤在H2或He中进行，退火温度为800~1200度。
根据本发明的方法，在FinFET制作过程中形成圆滑化的边角，会使半导体器件性能提高，有助于制作高性能场效应晶体管器件。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的一个实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1E是根据本发明一个实施例制作鳍型场效应晶体管的方法流程中各步骤的截面图；
图2是根据本发明一个实施例制作鳍型场效应晶体管的工艺流程图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出作为本发明的理想实施例（和中间结构）的示意图的横截面图来描述发明的实施例。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。并且，由于例如制造技术和/或容差，导致所示形状变化。因此，本发明的实施例不应当局限于在此所示的区的特定大小形状，而是包括由于例如制造导致的形状偏差。图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际大小和形状且并不意图限定本发明的范围。本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。应当说明的是，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当说明的是，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应当说明的是，术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
图1A-1E是根据本发明一个实施例制作鳍型场效应晶体管的方法流程中各步骤的截面图。
首先，请参照图1A，提供一半导体基底100。该半导体基底100为一平整半导体基底，或在半导体衬底上形成有若干半导体组件的半导体基底，为简化，此处仅绘出一平整半导体基底。可以用作半导体基底的半导体材料的例证性例子包括：Si、SiGe、SiC、SiGeC、绝缘体上硅(SOI)或绝缘体上SiGe(SGOI)，但不限于此。
接着，请参照图1A，采用光刻技术通过硬掩膜在半导体基底100上形成鳍片110。在本发明一实施例中，该鳍片材料包括Si、Ge、SiGe中的至少一种，但不限于此。在半导体工艺制程中，掩模层通常可以包括数种掩模材料的任何一种，包括但不限于：硬掩模材料和光刻胶掩模材料。高分子有机化合物或其它有机材料形成的光刻胶掩膜材料在氧、氟、氯等反应气体中很容易被腐蚀，在等离子刻蚀中会被迅速降解,因此采用硬掩膜代替有机材料作为掩膜材料。优选地，该硬掩膜材料为SiN或SiN/SiO2材料。在本发明一个实施例中，该硬掩膜材料包括SiO2层120和SiN层130。
接着，请参照图1B，缩减鳍片110上覆盖的所述硬掩膜，使鳍片110的一部分顶部边缘暴露出来。优选地，采用热磷酸湿法刻蚀SiN材料。如果该硬掩膜包括SiO2材料，优选地，采用含有氢氟酸的溶液刻蚀SiO2材料。
接下来如图1C所示，在一半导体基底100上形成一与鳍片110以及硬掩膜120和130层相邻的牺牲层140。在本发明一个实施例中，所述牺牲层为SiN或SiON材料。在牺牲层140的沉积过程中，所采用的薄膜沉积方法包括：原子层沉积法(ALD)、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)，但不限于此。
接下来如图1D所示，通过干法刻蚀去除部分该牺牲层140以露出所述鳍片的顶部边缘部分。在本发明一实施例中，该干法刻蚀基于CF4, CHF3, CH3F气体，SiN/Si的选择性为1~10之间。
接下来，通过干法刻蚀去除露出的鳍片110的上部边角，使硅鳍片的边角圆滑化，形成圆角。在本发明一实施例中，该步骤中的干法刻蚀为低选择性的非等向性刻蚀，该干法刻蚀基于CF4、Ar、O2气体，SiN/Si的选择范围为0.7~1.5。
接着，请参照图1E，用湿法刻蚀去除所述硬掩膜层和所述牺牲层140。优选地，采用热磷酸湿法刻蚀去除牺牲层140中的SiN材料。如果该硬掩膜包括SiO2材料，优选地，采用含有氢氟酸的溶液去除硬掩膜中的SiO2材料。
最后，执行氧化和/或退火步骤，进一步使硅鳍片110的上部边角圆滑化。该退火步骤在H2或He中进行，退火温度为800~1200度。
如图2所示，为根据本发明一个实施例制作鳍型场效应晶体管的工艺流程图。在步骤201中，首先提供一半导体基底。在步骤202中，在半导体基底上形成硬掩膜，并通过光刻技术形成鳍片。优选地，该硬掩膜材料为SiN或SiN/SiO2材料。在步骤203中，缩减所述硬掩膜，使鳍片的一部分顶部边缘暴露出来。在步骤204中，在半导体基底上形成一与鳍片以及硬掩膜相邻的牺牲层。在本发明一个实施例中，所述牺牲层为SiN或SiON材料。在步骤205中，实施第一刻蚀，去除一部分牺牲层使所述鳍片的部分顶部边缘暴露出来。在本发明一实施例中，该干法刻蚀基于CF4, CHF3, CH3F气体，SiN/Si的选择性为1~10之间。在步骤206中，实施第二刻蚀，去除一部分露出的鳍片的上部边角，使鳍片的边角圆滑化。在本发明一实施例中，该干法刻蚀基于CF4、Ar、O2气体，SiN/Si的选择范围为0.7~1.5。在步骤207中，去除牺牲层和残余的硬掩膜。在步骤208中，执行氧化和/或退火步骤形成边角圆滑化的鳍片。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种鳍型场效应晶体管的制作方法，包括：
提供半导体基底；
在所述半导体基底上形成硬掩膜；
蚀刻形成鳍片；
缩减所述硬掩膜；
在所述半导体基底上形成牺牲层；
实施第一刻蚀，去除一部分所述牺牲层，以露出所述鳍片的顶部边缘部分；
实施第二刻蚀，去除一部分所述牺牲层以及部分所述鳍片的上部边角，使所述鳍片的边角圆滑化,其中，所述第二刻蚀为低选择性的非等向性刻蚀；
去除所述牺牲层和所述硬掩膜。
2.根据权利要求1所述的方法，其中所述半导体基底为一SOI基底。
3.根据权利要求1所述的方法，其中所述硬掩膜为SiN或SiN/SiO2叠层。
4.根据权利要求1所述的方法，其中所述鳍片材料包括Si、Ge、SiGe中的至少一种。
5.根据权利要求1所述的方法，其特征在于，用湿法刻蚀工艺缩减所述硬掩膜。
6.根据权利要求1所述的方法，其特征在于，用干法刻蚀工艺缩减所述硬掩膜。
7.根据权利要求1所述的方法，其中所述牺牲层为SiN或SiON。
8.根据权利要求1所述的方法，其中所述第一刻蚀基于CF4,CHF3,CH3F气体，SiN/Si的选择性为1～10之间。
9.根据权利要求1所述的方法，其中所述第二刻蚀基于CF4,Ar,O2,SiN/Si的选择性为0.7～1.5之间。
10.根据权利要求1所述的方法，其特征在于，在去除所述牺牲层和所述硬掩膜后还包括氧化和/或退火的步骤，进一步去除鳍片的上部边角，使所述鳍片的边角进一步圆滑化。
11.根据权利要求1所述的方法，其特征在于，在去除所述牺牲层和所述硬掩膜之后，还包括执行氧化和/或退火的步骤，该退火步骤在H2或He中进行，退火温度为800～1200度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110256123.8A CN102969248B (zh) | 2011-09-01 | 2011-09-01 | 一种鳍型场效应晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110256123.8A CN102969248B (zh) | 2011-09-01 | 2011-09-01 | 一种鳍型场效应晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102969248A CN102969248A (zh) | 2013-03-13 |
| CN102969248B true CN102969248B (zh) | 2015-06-17 |
Family
ID=47799307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110256123.8A Active CN102969248B (zh) | 2011-09-01 | 2011-09-01 | 一种鳍型场效应晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102969248B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347415B (zh) * | 2013-08-05 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN104576392B (zh) * | 2013-10-18 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应管的制备方法 |
| CN104779284B (zh) * | 2014-01-09 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件及其制造方法 |
| CN105576023B (zh) * | 2014-10-13 | 2019-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN107293489A (zh) * | 2016-04-05 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 改善鳍式场效应管性能的方法 |
| CN106449761B (zh) * | 2016-11-30 | 2019-05-31 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1507057A (zh) * | 2002-12-06 | 2004-06-23 | ̨������·����ɷ�����˾ | 多重栅极结构及其制造方法 |
| CN1967874A (zh) * | 2005-11-15 | 2007-05-23 | 国际商业机器公司 | 场效应晶体管及其形成方法 |
-
2011
- 2011-09-01 CN CN201110256123.8A patent/CN102969248B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1507057A (zh) * | 2002-12-06 | 2004-06-23 | ̨������·����ɷ�����˾ | 多重栅极结构及其制造方法 |
| CN1967874A (zh) * | 2005-11-15 | 2007-05-23 | 国际商业机器公司 | 场效应晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102969248A (zh) | 2013-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9006786B2 (en) | Fin structure of semiconductor device | |
| US9153496B2 (en) | Methods of manufacturing integrated circuits having FinFET structures with epitaxially formed source/drain regions | |
| CN102969248B (zh) | 一种鳍型场效应晶体管的制作方法 | |
| TWI682467B (zh) | 鰭式場效電晶體的製作方法與半導體元件及其製作方法 | |
| US9142676B2 (en) | Semiconductor liner of semiconductor device | |
| US8865560B2 (en) | FinFET design with LDD extensions | |
| US8541286B2 (en) | Methods for fabricating integrated circuits | |
| US20140374838A1 (en) | FinFETs with Nitride Liners and Methods of Forming the Same | |
| US8674433B2 (en) | Semiconductor process | |
| TWI688044B (zh) | 半導體裝置、鰭式場效電晶體裝置及其製造方法 | |
| US8497198B2 (en) | Semiconductor process | |
| TWI685111B (zh) | 鰭式場效電晶體裝置及其製造方法 | |
| US9425278B2 (en) | Segregated FinFET structure and manufacturing method | |
| US10236383B2 (en) | Method for fabricating semiconductor device | |
| TWI637514B (zh) | 半導體結構及其製作方法 | |
| US8841197B1 (en) | Method for forming fin-shaped structures | |
| CN103515282A (zh) | 一种鳍式场效应晶体管及其形成方法 | |
| CN105355658A (zh) | 鳍状场效晶体管元件及其制造方法 | |
| US9520484B2 (en) | Method for forming semiconductor nanowire transistors | |
| US20180294345A1 (en) | Method of forming gate-all-around structures | |
| CN103165428B (zh) | 制作半导体器件的方法 | |
| CN105489494B (zh) | 半导体元件及其制作方法 | |
| US10411118B2 (en) | Semiconductor structures and fabrication methods thereof | |
| US20130292779A1 (en) | Semiconductor device and semiconductor device production process | |
| US9966468B2 (en) | Semiconductor device having reverse U-shaped epitaxial layer and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |