CN104347415B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN104347415B CN104347415B CN201310338254.XA CN201310338254A CN104347415B CN 104347415 B CN104347415 B CN 104347415B CN 201310338254 A CN201310338254 A CN 201310338254A CN 104347415 B CN104347415 B CN 104347415B
- Authority
- CN
- China
- Prior art keywords
- fin structure
- fin
- forming method
- mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 230000005669 field effect Effects 0.000 title claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 25
- 239000012212 insulator Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 17
- 238000001020 plasma etching Methods 0.000 claims description 12
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 25
- 238000010438 heat treatment Methods 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 113
- 239000007789 gas Substances 0.000 description 21
- 230000004888 barrier function Effects 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000002861 polymer material Substances 0.000 description 5
- 230000003667 anti-reflective effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000002194 amorphous carbon material Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管的形成方法，包括：提供绝缘体上半导体衬底，所述绝缘体上半导体衬底包括半导体层；对所述半导体层进行图形化处理，直至形成上表面齐平的鳍部结构；在所述鳍部结构上表面的中部形成掩膜层；以所述掩膜层为掩模，对所述鳍部结构进行第一次各向异性刻蚀，直至所述鳍部结构暴露在外的上表面被蚀刻为曲面；去除所述掩膜层。所述形成方法工艺简单，工艺成本低，并且所形成的鳍式场效应晶体管不存在自加热效应严重的问题。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体器件特征尺寸进入纳米量级，鳍式场效应晶体管（FinFET）被引入以优化器件的电学特性。
但是现有鳍式场效应晶体管具有比较严重的自加热效应。鳍式场效应晶体管自加热效应会使得晶体管开态电流降低，同时使泄漏电流增大，使晶体管开关比减小，引起晶体管、电路乃至系统性能的退化，导致严重的可靠性问题。
请参考图1，现有鳍式场效应晶体管包括位于绝缘体上硅（SOI，未示出）中的源极11、漏极12、鳍部结构13和横跨鳍部结构13的栅极14，在鳍部结构13和栅极14之间还具有栅介电层（未示出）。现有鳍式场效应晶体管的鳍部结构13上表面131为平面，侧面132也为平面。一方面，由于鳍部结构13的上表面131为平面，导致作为主要散热面的上表面面积较小，而且鳍部结构13的宽度W较大，不利于鳍部结构13的散热；另一方面，由于鳍部结构13的上表面131与侧面132都为平面导致鳍部结构13存在垂直拐角θ，而鳍部结构13存在垂直拐角θ会导致形成在鳍部结构13内部的沟道区区域（未示出）也存在垂直拐角（未示出），沟道区区域存在垂直拐角会导致沟道的寄生电阻较大，当电流通过沟道时，会产生较多热量，两个方面的原因都导致鳍式场效应晶体管自加热效应较为严重，进而导致鳍式场效应晶体管出现严重的可靠性问题。
为此，亟需一种鳍式场效应晶体管及其形成方法，以避免鳍式场效应晶体管自加热效应严重的问题，从而使鳍式场效应晶体管避免因自加热效应严重而出现的可靠性问题。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，以解决鳍式场效应晶体管自加热效应严重的问题，提高鳍式场效应晶体管的可靠性。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：
提供绝缘体上半导体衬底，所述绝缘体上半导体衬底包括半导体层；
对所述半导体层进行图形化处理，直至形成上表面齐平的鳍部结构；
在所述鳍部结构上表面的中部形成掩膜层；
以所述掩膜层为掩模，对所述鳍部结构进行第一次各向异性刻蚀，直至所述鳍部结构暴露在外的上表面被蚀刻为曲面；
去除所述掩膜层。
可选的，所述形成方法还包括：对所述鳍部结构的上表面进行第二次各向异性刻蚀，直至所述鳍部结构上部分被蚀刻为部分圆柱状。
可选的，所述第二次各向异性刻蚀采用的气体包括Ar、CHF3或CH2F2。
可选的，对所述半导体层进行图形化处理，直至形成上表面齐平的鳍部结构的步骤以及在所述鳍部结构的上表面的中部形成掩膜层的步骤包括：
在所述半导体层上形成掩膜结构，所述掩膜结构包括所述掩膜层和位于所述掩膜层侧面的侧墙；
以所述掩膜结构为掩模，刻蚀所述半导体层，直至形成上表面齐平的所述鳍部结构；
去除所述侧墙。
可选的，所述掩膜层的材料为无定形碳，所述侧墙的材料为聚合物。
可选的，所述第一次各向异性刻蚀在感应耦合等离子体刻蚀设备或者变压器耦合等离子体刻蚀设备中进行。
可选的，所述第一次各向异性刻蚀采用等离子体刻蚀工艺实现，所述等离子体刻蚀工艺采用含有卤族元素的气体，所述气体流量包括50sccm～100sccm，所述气体压强包括1mTorr～20mTorr。
可选的，所述掩膜层的宽度包括5nm～50nm，厚度包括5nm～200nm；所述侧墙的宽度包括2nm～20nm。
可选的，去除所述侧墙时，采用等离子体刻蚀工艺，所述等离子体刻蚀工艺采用的气体包括H2和N2。
可选的，对所述半导体层进行图形化处理，直至形成上表面齐平的鳍部结构的步骤包括：
在所述半导体层上形成遮掩层；
以所述遮掩层为掩模，刻蚀所述半导体层，直至形成上表面齐平的所述鳍部结构；
去除所述遮掩层。
可选的，所述形成方法还包括：
在去除所述掩膜层后，在所述鳍部结构两端形成源极和漏极，并形成栅极横跨所述鳍部结构的中部。
为解决上述问题，本发明还提供了一种鳍式场效应晶体管，包括：源极、漏极、栅极以及鳍部结构，其中，所述鳍部结构的至少部分上表面为曲面。
可选的，所述鳍部结构的上部分为部分圆柱状。
与现有技术相比，本发明的技术方案具有以下优点：
本发明所提供的鳍式场效应晶体管的形成方法通过先提供绝缘体上半导体衬底，所述绝缘体上半导体衬底包括半导体层；然后对所述半导体层进行图形化处理，直至形成上表面齐平的鳍部结构；再在所述鳍部结构上表面的中部形成掩膜层；之后以所述掩膜层为掩模，对所述鳍部结构进行第一次各向异性刻蚀，直至所述鳍部结构暴露在外的上表面被蚀刻为曲面。本发明所提供的鳍式场效应晶体管的形成方法利用掩膜层为掩模，对所述鳍部结构进行第一次各向异性刻蚀，一方面使得鳍部结构暴露在外的上表面被蚀刻为曲面，从而使鳍部结构的部分宽度减小，且上表面面积增大，从而有助于鳍部结构的散热；另一方面消除了鳍部结构上表面与侧面之间的直角拐角，因此也就消除了形成在鳍部结构内部的沟道区区域所存在的直角拐角，减弱了沟道区区域的寄生电阻，从而减少了沟道区区域通过电流时产生的热量；两个方面的效果结合起来，解决了鳍式场效应晶体管自加热效应严重的问题，从而提高了鳍式场效应晶体管的可靠性，并且所述形成方法工艺简单，工艺成本低。
进一步，所述鳍部结构暴露在外的上表面被蚀刻为曲面之后，对所述鳍部结构的上表面进行第二次各向异性刻蚀，直至所述鳍部结构的上部分被蚀刻为部分圆柱状，此时所述鳍部结构的上表面面积更大，所述鳍部结构的上部分宽度更小，进一步减小鳍式场效应晶体管自加热效应，进一步提高鳍式场效应晶体管的可靠性。
本发明所提供的鳍式场效应晶体管，包括位于绝缘体上半导体的源极、漏极、栅极以及鳍部，其中，所述鳍部的至少部分上表面为曲面。一方面由于鳍部结构的至少部分上表面为曲面，因此至少部分鳍部结构的宽度变小且上表面面积增大，而至少部分鳍部结构的宽度变小和上表面面积增大均有助于鳍部结构的散热；另一方面，由于至少部分上表面为曲面，消除了上表面与侧面之间的直角拐角，因此也就消除了沟道区区域的垂直拐角，从而减小了沟道区区域的寄生电阻，减少了沟道区区域因通过电流而产生的热量；两个方面的效果结合起来，解决了鳍式场效应晶体管自加热效应严重的问题，提高鳍式场效应晶体管的可靠性。
附图说明
图1为现有鳍式场效应晶体管示意图；
图2至图8为本发明鳍式场效应晶体管的形成方法实施例一示意图；
图9至图12为本发明鳍式场效应晶体管的形成方法实施例二示意图；
图13为本发明鳍式场效应晶体管实施例的结构示意图。
具体实施方式
正如背景技术所述，现有鳍式场效应晶体管由于鳍部结构的上表面为平面，并且上表面与侧面之间存在垂直拐角，一方面导致鳍式场效应晶体管的鳍部结构整体宽度大，散热难，另一方面导致形成在鳍部结构内部的沟道区区域寄生电阻大，从而导致电流通过沟道区区域时发热效应严重，两个方面的原因导致现有鳍式场效应晶体管自加热效应严重，从而使得鳍式场效应晶体管存在严重的可靠性问题。
为此，本发明提供一种鳍式场效应晶体管的形成方法，对在绝缘体上半导体的半导体层进行图案化处理以形成鳍部结构，然后在鳍部结构上表面的中部形成掩膜层，以所述掩膜层为掩模，对所述鳍部结构进行第一次各向异性刻蚀，由于所述掩膜层的遮挡，进行所述第一次各向异性刻蚀时，鳍部结构上表面被蚀刻的速率从中间向两边逐渐增大，因此所述鳍部结构暴露在外的上表面被蚀刻为曲面。由于鳍部结构部分上表面被蚀刻为曲面，因此部分鳍部结构的宽度减小且鳍部结构的上表面面积增大，有利于鳍式场效应晶体管的散热，并且由于鳍部结构部分上表面被蚀刻为曲面，消除了鳍部结构上表面与侧面之间的直角拐角，也就消除了沟道区区域存在的直角拐角，因此减小了沟道区区域的寄生电阻，进而减小了沟道区区域的电流发热效应，两个方面的效果相结合，解决了鳍式场效应晶体管自加热效应严重的问题，提高了鳍式场效应晶体管的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例一提供一种鳍式场效应晶体管的形成方法，请参考图2至图8。
请参考图2，提供绝缘体上半导体，所述绝缘体上半导体包括基底（未示出）、位于所述基底上的绝缘层201和位于绝缘层201上的半导体层202。
绝缘层201可以通过在基底上进行热氧化生长形成，也可以通过注氧隔离形成。半导体层202可以是硅层或锗层，并且可以掺杂有其它元素。本实施例半导体层202为硅层，半导体层202的厚度范围可以为1nm～100nm。
请参考图3，在半导体层202上形成掩膜结构，所述掩膜结构包括掩膜层203和位于掩膜层203侧面的侧墙204。
本实施例中，掩膜层203的材料可以为无定形碳。掩膜层203的形成过程可以为：通过物理气相沉积（Physical Vapor Deposition，PVD）法、化学气相沉积（Chemical VaporDeposition，CVD）法或者原子层沉积（Atomic Layer Deposition，ALD）法等沉积方法形成未图案化的无定形碳材料层（未示出），然后可通过光刻和刻蚀工艺对所述无定形碳材料层进行图案化，形成图案化的掩膜层203。掩膜层203的厚度范围可以为5nm～200nm，如果掩膜层203太薄，则不能起到作为掩模的作用；如果掩膜层203太厚，后续不易去除，并且增加工艺时间和工艺成本。由于掩膜层203由无定形碳制作，因而其具有易沉积、易刻蚀和易去除的优点，并且刻蚀之后得到的图案化的掩膜层203轮廓形貌好，图案化的掩膜层203侧面垂直度好。
侧墙204的材料可以为聚合物材料。侧墙204可利用侧墙形成工艺形成，具体的形成过程可以为：采用原子层沉积（ALD）法在掩膜层203侧面和上表面沉积形成聚合物材料层，所述原子层沉积法所采用的气体可以为CH4或CH3F；对所述聚合物材料层进行各向异性蚀刻，去除位于掩膜层203上表面的所述聚合物材料层，形成侧墙204。使用原子层沉积法可以较好地控制聚合物材料层的厚度（未示出），聚合物材料层的厚度范围可以控制在2nm～20nm。
需要说明的是，图3还显示出了掩膜层203的宽度W1和侧墙204的宽度W2（宽度W2可认为是所述聚合物材料层的厚度）。本实施例中，掩膜层203的宽度W1范围可以为5nm～50nm，而侧墙204的宽度W2范围可以为2nm～20nm。通过调整宽度W1和宽度W2的数值即可以调整后续所要得到的鳍部结构的宽度以及被暴露在外的鳍部结构上表面的宽度，可根据实际需要在上述范围内具体调整宽度W1和宽度W2的数值。
请参考图4，以掩膜层203和侧墙204组成的掩膜结构为掩模，刻蚀图3中的半导体层202，直至形成上表面齐平的鳍部结构205a。
本实施例采用各向异性刻蚀工艺蚀刻半导体层202，蚀刻过程中，在半导体层202中蚀刻形成一对凹槽206，该成对的凹槽206之间剩余的部分半导体层202即构成鳍部结构205a。
本实施例中，所述各向异性刻蚀工艺采用等离子蚀刻工艺实现。所述等离子蚀刻工艺采用含有卤族元素的气体进行，因为采用含有卤族元素的气体进行等离子蚀刻时，对半导体层202的蚀刻速率大，而对掩膜层203的影响小。具体的，本实施例以含有Cl2气体或者Br2气体的等离子蚀刻工艺对半导体层202进行蚀刻，从而形成鳍部结构205a。
请参考图5，去除图4中的侧墙204。
本实施例采用N2加H2的混合气体蚀刻侧墙204。在N2加H2的混合气体条件下，对图4所示的侧墙204进行等离子蚀刻时，侧墙204被蚀刻的速率与掩膜层203被蚀刻的速率在10:1以上，由于蚀刻速率差别较大，因此利用N2加H2的混合气体对侧墙204进行蚀刻既可以将侧墙204去除干净，又基本不会对掩膜层203造成影响。
请参考图6，以掩膜层203为掩模，对鳍部结构205a进行第一次各向异性刻蚀，直至鳍部结构205a暴露在外的上表面被蚀刻为曲面。
本实施例中，所述第一次各向异性刻蚀在感应耦合等离子体（ICP）刻蚀设备或者变压器耦合等离子体（TCP）刻蚀设备进行。感应耦合等离子体刻蚀设备和变压器耦合等离子体刻蚀设备能够控制离子的密度和能量达到最优化的组合，因此利用这两种刻蚀设备能够较好地对鳍部结构205a进行蚀刻。
本实施例中，所述第一次各向异性刻蚀采用等离子体蚀刻工艺实现，并且所述等离子体蚀刻工艺采用含有卤族元素的气体。本实施例具体采用的气体可以为CF4和SF6，也可以为Br2或者Cl2，气体流量范围可以为50sccm～100sccm，同时控制气体压强范围可以为1mTorr～20mTorr。由于等离子体刻蚀是各向异性蚀刻，因此暴露在外的鳍部结构205a上表面（即未被掩膜层203覆盖的鳍部结构205a上表面）会被蚀刻，由于掩膜层203位于鳍部结构205a上表面中部，在掩膜层203的遮挡下，鳍部结构205a上表面中沿远离掩膜层203的方向受到的蚀刻作用逐渐增强，即鳍部结构205a上表面沿远离掩膜层203的方向刻蚀速率逐渐变大，因此经过蚀刻之后，鳍部结构205a中暴露在外的上表面会被蚀刻为曲面，如图6所示。
需要说明的是，本实施例中，掩膜层203位于鳍部结构205a上表面中部是指掩膜层203位于鳍部结构205a上表面宽度所在平面的中部，如图5所示，而掩膜层203在鳍部结构205a上表面长度方向则与鳍部结构205a一同延伸，亦即掩膜层203的长度与鳍部结构205a的长度基本相等。
请参考图7，去除图6所示的掩膜层203。
本实施例采用灰化工艺去除掩膜层203，具体的，采用氧等离子体对掩膜层203进行灰化。氧等离子体对掩膜层203的灰化作用远高于对鳍部结构205b蚀刻作用，因此能彻底去除掩膜层203且不损坏鳍部结构205b。在本发明的其它实施例中，也可以采用CO和CO2，或者N2和H2的等离子体对掩膜层203进行灰化。
在去除掩膜层203之后，本实施例后续可以在鳍部结构205b两端形成源极和漏极，并形成横跨鳍部结构205b中部的栅极，最终形成鳍式场效应晶体管。
本实施例所提供的鳍式场效应晶体管的形成方法具有工艺简单和工艺成本低的优点，并且所形成的鳍式场效应晶体管的鳍部结构205b中，未被掩膜层203覆盖的上表面被蚀刻为曲面，一方面减小了部分鳍部结构205b的宽度，如图7所示，鳍部结构205b原有宽度为第一宽度W3，而仍为平面的鳍部结构205b上表面的宽度为第二宽度W4，本实施例中可以直观看出第二宽度W4小于第一宽度W3，也就是说，鳍部结构205b上部分的宽度逐渐从第一宽度W3减到第二宽度W4，因此鳍部结构205b的散热性能提高，同时由于鳍部结构205b上表面面积大于鳍部结构205a（可参考图5）上表面面积，因此鳍部结构205b的散热性能进一步提高；另一方面，相对于鳍部结构205a而言，鳍部结构205b中，上表面和侧面之间没有直角拐角，因此也就消除了形成在鳍部结构205b内部的沟道区区域（未示出）的直角拐角，因此沟道区区域的寄生电阻减小，沟道区区域的电流发热效应随之减小，从以上两方面的分析可知，本实施例所提供的形成方法形成的鳍式场效应晶体管可以解决鳍式场效应晶体管自加热效应严重的问题，提高鳍式场效应晶体管的可靠性。
本实施例为进一步解决鳍式场效应晶体管自加热效应严重的问题，可以在去除所述掩膜层203之后，在没有掩模的情况下，继续对鳍部结构205b进行第二次各向异性刻蚀。
本实施例所述第二次各向异性刻蚀可以采用等离子体蚀刻工艺，所述等离子体蚀刻工艺所使用的气体可以为Ar、CHF3或CH2F2等。由Ar、CHF3或CH2F2的等离子体刻蚀对鳍部结构205b的物理轰击作用比较弱，因此刻蚀速率比较慢，所述等离子体蚀刻工艺能够比较温和地对鳍部结构205b进行蚀刻，从而使得鳍部结构205b上表面变得更加圆曲和光滑，如图8所示，在经过蚀刻之后，使鳍部结构205b被蚀刻为上部分为部分圆柱状的鳍部结构205c，所述部分圆柱状指：圆柱体沿垂直其底面的平面切割后所得到的其中一部分，所述部分的体积小于或等于其总体积的一半，当所述部分的体积为总体积一半时，其形状为半圆柱状，本实施例可进一步将鳍部结构205b上部分蚀刻成半圆柱状。
由于鳍部结构205c的上部分呈部分圆柱状，一方面鳍部结构205c上部分的宽度进一步减小，因此更加有利于鳍部结构205c的散热；另一方面鳍部结构205c的上表面与鳍部结构205c的侧面不存在任何拐角，因此形成在鳍部结构205c内部的沟道区区域（未示出）也不存在任何拐角，进一步减小了沟道区区域的寄生电阻，也就进一步减小了沟道区区域的电流加热效应，因此，将鳍部结构205c的上表面蚀刻成部分圆柱状进一步解决鳍式场效应晶体管自加热效应严重的问题，并进一步提高鳍式场效应晶体管的可靠性。
本发明实施例二提供另一种鳍式场效应晶体管的形成方法，请参考图9至图12。
请参考图9，提供绝缘体上半导体，所述绝缘体上半导体包括基底（未示出）、位于所述基底上的绝缘层301和位于所述绝缘层上的半导体层302。绝缘层301和半导体层302的性质可以参考实施例一相关内容。
请继续参考图9，在半导体层302上形成鳍部掩膜层303。
本实施例中，鳍部掩膜层303的材料可以是无定形碳、光刻胶、底部抗反射材料或者含硅底部抗反射材料等。可通过沉积工艺形成和图案化工艺形成鳍部掩膜层303。
请参考图10，以鳍部掩膜层303为掩模，刻蚀图9中的半导体层302，直至形成上表面齐平的鳍部结构305a。
本实施例同样可以采用各向异性刻蚀工艺蚀刻半导体层302，如图10所示，在半导体层302中蚀刻形成一对凹槽304，该成对的凹槽304之间剩余的部分半导体层302即构成鳍部结构305a，所述各向异性刻蚀工艺采用等离子体刻蚀工艺实现，所述等离子体刻蚀工艺采用含卤族元素的气体。具体的，以含有Cl2气体或者Br2气体的等离子体蚀刻工艺对半导体层302进行蚀刻，从而形成鳍部结构305a。
请结合参考图10和图11，去除鳍部掩膜层303。
本实施例中可根据鳍部掩膜层303的具体材料选择相应的去除方法，例如当鳍部掩膜层303的材料为无定形碳或者光刻胶时，可采用灰化工艺去除鳍部掩膜层303，当鳍部掩膜层303的材料为底部抗反射材料或者含硅底部抗反射材料时，可采用湿法刻蚀或者干法刻蚀去除鳍部掩膜层303。
请参考图12，在鳍部结构305a上表面的中部形成掩膜层306。
本实施例中，掩膜层306的材料和形成工艺可以参考实施例一中的掩膜层203（可参考图5）。
本实施例后续工艺步骤与实施例一相关内容相同，可参考实施例一中图5至图8的相应内容，在此不再赘述。
本实施例所提供的形成方法所形成的鳍式场效应晶体管同样能够解决鳍式场效应晶体管自加热效应严重的问题，提高鳍式场效应晶体管的可靠性，并且本实施例所提供的形成方法不需要使用侧墙形成工艺，简化了工艺步骤，降低了工艺成本。
如图13所示，本发明实施例还提供了一种鳍式场效应晶体管。所述鳍式场效应晶体管设置在绝缘体上半导体上，所述绝缘体上半导体包括基底400和位于基底400上的绝缘层401，以及位于绝缘层401上的半导体层（未示出）。所述鳍式场效应晶体管包括源极402、漏极403和鳍部结构405，鳍部结构405连接源极402和漏极403。所述鳍式场效应晶体管还包括栅极404，栅极404横跨鳍部结构405中部的上表面和侧面。图9中虽未显示，但在栅极404与鳍部405之间还可以包括栅介电层。其中，鳍部结构405的至少部分上表面为曲面。
一方面，由于鳍部结构405的上表面为曲面，因此鳍部结构405的部分宽度减小且上表面面积增大，从而使得鳍部结构405的散热性能提高；另一方面，由于鳍部结构405的上表面为曲面，因此鳍部结构405的上表面和侧面之间不存在直角拐角，进而使得形成在鳍部结构405内部的沟道区区域（未示出）也不存在直角拐角，减小了沟道区区域的寄生电阻，在电流通过沟道区区域时，产生的热量减少。综合上述两个方面的分析可知，本实施例所提供的鳍式场效应晶体管可以解决鳍式场效应晶体管自加热效应严重的问题，提高鳍式场效应晶体管的可靠性。
需要说明的是，在本发明的其它实施例中，可以是整个鳍部结构的上表面为曲面，并且鳍部结构的上部分可以为部分圆柱状。这种部分圆柱状的上部分一方面使鳍部结构的宽度进一步减小，更加有利于鳍部结构的散热；另一方面使鳍部结构上表面与鳍部结构的侧面不存在任何拐角，因此沟道区区域也不存在任何拐角，进一步减小了沟道区区域的寄生电阻，也就进一步减小了沟道区区域的电流加热效应，因此，将鳍部结构的上表面蚀刻成部分圆柱状可以进一步减小鳍式场效应晶体管的自加热效应，提高鳍式场效应晶体管的可靠性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供绝缘体上半导体衬底，所述绝缘体上半导体衬底包括半导体层；
对所述半导体层进行图形化处理，直至形成上表面齐平的鳍部结构；
在所述鳍部结构上表面的中部形成掩膜层，所述鳍部结构两侧上表面为暴露在外的上表面；
以所述掩膜层为掩模，对所述鳍部结构进行第一次各向异性刻蚀，所述第一次各向异性刻蚀直接刻蚀暴露在外的所述鳍部结构两侧上表面，直至所述鳍部结构暴露在外的上表面被蚀刻为曲面；
去除所述掩膜层；
对所述半导体层进行图形化处理，直至形成上表面齐平的鳍部结构的步骤以及在所述鳍部结构的上表面的中部形成掩膜层的步骤包括：
在所述半导体层上形成掩膜结构，所述掩膜结构包括所述掩膜层和位于所述掩膜层侧面的侧墙；
以所述掩膜结构为掩模，刻蚀所述半导体层，直至形成上表面齐平的所述鳍部结构；
去除所述侧墙。
2.如权利要求1所述的形成方法，其特征在于，所述形成方法还包括：在去除所述掩膜层之后，对所述鳍部结构的上表面进行第二次各向异性刻蚀，
直至所述鳍部结构上部分被蚀刻为部分圆柱状。
3.如权利要求2所述的形成方法，其特征在于，所述第二次各向异性刻蚀采用的气体包括Ar、CHF3或CH2F2。
4.如权利要求1所述的形成方法，其特征在于，所述掩膜层的材料为无定形碳，所述侧墙的材料为聚合物。
5.如权利要求1或4所述的形成方法，其特征在于，所述第一次各向异性刻蚀在感应耦合等离子体刻蚀设备或者变压器耦合等离子体刻蚀设备中进行。
6.如权利要求5所述的形成方法，其特征在于，所述第一次各向异性刻蚀采用等离子体刻蚀工艺实现，所述等离子体刻蚀工艺采用含有卤族元素的气体，所述气体流量包括50sccm～100sccm，所述气体压强包括1mTorr～20mTorr。
7.如权利要求1所述的形成方法，其特征在于，所述掩膜层的宽度包括5nm～50nm，厚度包括5nm～200nm；所述侧墙的宽度包括2nm～20nm。
8.如权利要求4所述的形成方法，其特征在于，去除所述侧墙时，采用等离子体刻蚀工艺，所述等离子体刻蚀工艺采用的气体包括H2和N2。
9.如权利要求1所述的形成方法，其特征在于，对所述半导体层进行图形化处理，直至形成上表面齐平的鳍部结构的步骤包括：
在所述半导体层上形成遮掩层；
以所述遮掩层为掩模，刻蚀所述半导体层，直至形成上表面齐平的所述鳍部结构；
去除所述遮掩层。
10.如权利要求1所述的形成方法，其特征在于，所述形成方法还包括：
在去除所述掩膜层后，在所述鳍部结构两端形成源极和漏极，并形成横跨所述鳍部结构的中部的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310338254.XA CN104347415B (zh) | 2013-08-05 | 2013-08-05 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310338254.XA CN104347415B (zh) | 2013-08-05 | 2013-08-05 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347415A CN104347415A (zh) | 2015-02-11 |
| CN104347415B true CN104347415B (zh) | 2018-03-30 |
Family
ID=52502775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310338254.XA Active CN104347415B (zh) | 2013-08-05 | 2013-08-05 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347415B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785262B (zh) * | 2016-08-26 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN109671628A (zh) * | 2017-10-16 | 2019-04-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109917260B (zh) * | 2019-01-09 | 2021-06-29 | 北京顿思集成电路设计有限责任公司 | 一种评估射频功率ldmos器件散热特性的方法以及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1967874A (zh) * | 2005-11-15 | 2007-05-23 | 国际商业机器公司 | 场效应晶体管及其形成方法 |
| CN102969248A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍型场效应晶体管的制作方法 |
-
2013
- 2013-08-05 CN CN201310338254.XA patent/CN104347415B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1967874A (zh) * | 2005-11-15 | 2007-05-23 | 国际商业机器公司 | 场效应晶体管及其形成方法 |
| CN102969248A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍型场效应晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347415A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203967092U (zh) | finFET结构 | |
| TW202111809A (zh) | 半導體裝置的製造方法及電漿處理裝置 | |
| CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN103578930B (zh) | 多重图形化的掩膜层的形成方法、半导体结构 | |
| CN106920771A (zh) | 金属栅晶体管源漏区接触塞的制作方法 | |
| CN103794490B (zh) | 自对准双图形的形成方法 | |
| US20120292716A1 (en) | Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof | |
| CN104347415B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US7345338B1 (en) | Bulb-shaped recess gate of a semiconductor device and method for fabricating the same | |
| US6207544B1 (en) | Method of fabricating ultra thin nitride spacers and device incorporating same | |
| CN111354641B (zh) | 半导体器件及其形成方法 | |
| CN111900088A (zh) | 半导体器件及其形成方法 | |
| WO2014036855A1 (zh) | 锗、三五族半导体材料衬底上制备FinFET的方法 | |
| WO2013181905A1 (zh) | 晶体管、阵列基板及其制造方法、液晶面板和显示装置 | |
| KR100643570B1 (ko) | 반도체 소자 제조 방법 | |
| CN104078330B (zh) | 自对准三重图形的形成方法 | |
| CN108962817A (zh) | 半导体结构及其形成方法 | |
| CN102347349B (zh) | 半导体结构及其制作方法 | |
| CN109841507A (zh) | 半导体器件及其形成方法 | |
| CN108933174A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109659233A (zh) | 半导体器件及其形成方法 | |
| CN113745108A (zh) | 半导体结构及其形成方法 | |
| CN110556338B (zh) | 半导体器件及其形成方法 | |
| CN103928292B (zh) | 条形结构的形成方法 | |
| US9013024B2 (en) | Semiconductor structure and process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |