CN109659233A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN109659233A CN109659233A CN201710946527.7A CN201710946527A CN109659233A CN 109659233 A CN109659233 A CN 109659233A CN 201710946527 A CN201710946527 A CN 201710946527A CN 109659233 A CN109659233 A CN 109659233A
- Authority
- CN
- China
- Prior art keywords
- fin
- side wall
- layer
- gate structure
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000006073 displacement reaction Methods 0.000 claims abstract description 93
- 238000000926 separation method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000009413 insulation Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 273
- 239000000463 material Substances 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 48
- 239000011241 protective layer Substances 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 13
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 229910003697 SiBN Inorganic materials 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 239000003085 diluting agent Substances 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052986 germanium hydride Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，半导体衬底上具有若干鳍部和覆盖鳍部部分侧壁的隔离层；在半导体衬底和隔离层上形成栅极结构，栅极结构横跨鳍部、且覆盖鳍部的部分顶部表面和部分侧壁表面，所述栅极结构两侧的鳍部具有置换区；采用选择性外延生长工艺在鳍部置换区的侧壁形成位于隔离层表面的牺牲层；在牺牲层侧壁形成位于隔离层表面的鳍侧墙，在形成鳍侧墙的过程中，在栅极结构侧壁形成间隙侧墙；去除栅极结构和间隙侧墙两侧的置换区、以及牺牲层，在鳍部中形成凹槽，所述凹槽在鳍部宽度方向上的两侧侧壁分别暴露出鳍侧墙；在所述凹槽中形成源漏掺杂层。所述方法提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有若干鳍部和覆盖鳍部部分侧壁的隔离层；在半导体衬底和隔离层上形成栅极结构，栅极结构横跨鳍部、且覆盖鳍部的部分顶部表面和部分侧壁表面，所述栅极结构两侧的鳍部具有置换区；采用选择性外延生长工艺在鳍部置换区的侧壁形成位于隔离层表面的牺牲层；在牺牲层侧壁形成位于隔离层表面的鳍侧墙，在形成鳍侧墙的过程中，在栅极结构侧壁形成间隙侧墙；去除栅极结构和间隙侧墙两侧的置换区、以及牺牲层，在鳍部中形成凹槽，所述凹槽在鳍部宽度方向上的两侧侧壁分别暴露出鳍侧墙；在所述凹槽中形成源漏掺杂层。
可选的，所述鳍部的材料和所述牺牲层的材料不同；所述鳍部的材料为单晶锗硅或单晶硅；所述牺牲层的材料为单晶锗硅或单晶硅。
可选的，还包括：在形成所述牺牲层之前，形成栅保护层，所述栅保护层位于所述栅极结构的顶部表面和侧壁表面、且暴露出鳍部置换区侧壁表面和顶部表面；以所述栅保护层为掩膜进行所述选择性外延生长工艺。
可选的，所述栅保护层包括位于所述栅极结构顶部表面的顶保护层、以及位于栅极结构侧壁表面的偏移侧墙。
可选的，在形成所述鳍侧墙之前，所述牺牲层还位于鳍部置换区的顶部表面；所述半导体器件的形成方法还包括：在形成鳍侧墙的过程中去除鳍部置换区顶部表面的牺牲层，暴露出鳍部置换区侧壁牺牲层的顶部表面和鳍部置换区的顶部表面。
可选的，形成所述鳍侧墙和所述间隙侧墙的方法包括：在所述栅极结构的侧壁和顶部、牺牲层的表面、以及隔离层表面形成侧墙材料层；回刻蚀侧墙材料层和牺牲层直至暴露出隔离层表面和鳍部置换区的顶部表面，形成所述鳍侧墙和所述间隙侧墙。
可选的，所述鳍侧墙的材料为SiN、SiCN、SiBN或SiON；所述间隙侧墙的材料为SiN、SiCN、SiBN或SiON。
可选的，所述牺牲层的厚度和所述鳍侧墙的厚度之比值为0.5～1.2。
可选的，去除栅极结构和间隙侧墙两侧的置换区、以及牺牲层的步骤包括：刻蚀去除牺牲层；刻蚀去除牺牲层后，刻蚀去除栅极结构和间隙侧墙两侧的鳍部置换区，形成所述凹槽。
可选的，去除栅极结构和间隙侧墙两侧的置换区、以及牺牲层的步骤包括：刻蚀去除栅极结构和间隙侧墙两侧的鳍部置换区；刻蚀去除栅极结构和间隙侧墙两侧的鳍部置换区后，刻蚀去除牺牲层，形成所述凹槽。
可选的，去除所述牺牲层的工艺包括干法刻蚀工艺。
可选的，所述牺牲层的材料为锗化硅；所述干法刻蚀工艺的参数包括：采用的总气体包括刻蚀气体和稀释气体，刻蚀气体包括HCl，稀释气体包括N2，刻蚀气体占据总气体的摩尔百分比为20％～90％，25摄氏度～300摄氏度。
可选的，刻蚀去除所述牺牲层的工艺中，对牺牲层的刻蚀速率相对于对鳍侧墙的刻蚀速率的比值为50～350；刻蚀去除所述牺牲层的工艺中，对牺牲层的刻蚀速率相对于对隔离层的刻蚀速率的比值为50～350。
可选的，刻蚀去除栅极结构和间隙侧墙两侧的鳍部置换区的工艺包括干法刻蚀工艺。
可选的，所述牺牲层的厚度在鳍部置换区宽度的20％以上，且所述牺牲层的厚度在相邻鳍部之间距离的35％以下。
可选的，形成所述源漏掺杂层的工艺包括外延生长工艺。
可选的，当半导体器件的类型为P型时，所述源漏掺杂层的材料为掺杂导电离子的锗硅，所述导电离子的导电类型为P型；当半导体器件的类型为N型时，所述源漏掺杂层的材料为掺杂导电离子的硅或碳硅，所述导电离子的导电类型为N型。
可选的，在形成所述源漏掺杂层后，形成底层介质层，底层介质层位于半导体衬底、隔离层、鳍侧墙和源漏掺杂层上，所述底层介质层还覆盖间隙侧墙侧壁；在底层介质层中形成贯穿底层介质层的介质开口，所述介质开口暴露出所述源漏掺杂层的顶部表面、以及鳍侧墙的侧壁和顶部表面；形成所述介质开口后，去除所述鳍侧墙，暴露出源漏掺杂层的顶部表面和侧壁表面；去除所述鳍侧墙后，在源漏掺杂层的顶部表面和侧壁表面形成金属硅化物层；形成所述金属硅化物层后，在所述介质开口中形成插塞。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，所述凹槽由去除鳍侧墙覆盖的牺牲层和鳍部置换区而形成，源漏掺杂层形成在所述凹槽中。因此使得源漏掺杂层的表面面积较大，能够降低源漏掺杂层和后续插塞之间的接触电阻。由于鳍侧墙能够在源漏掺杂层形成的过程中限制源漏掺杂层的形成空间，因此避免源漏掺杂层沿鳍部宽度方向向外突出。由于采用选择性外延生长工艺在鳍部置换区的侧壁形成牺牲层，因此避免在形成牺牲层的过程中在栅极结构侧壁形成牺牲层材料。栅极结构侧壁间隙侧墙的厚度仅与鳍侧墙的厚度有关，而不受牺牲层厚度的影响，因此避免栅极结构侧壁间隙侧墙的厚度过大。而间隙侧墙用于定义栅极结构和源漏掺杂层之间的距离，因此避免栅极结构和源漏掺杂层之间的距离过大，避免栅极结构底部沟道区和源漏掺杂层之间鳍部的电阻过大，进而提高半导体器件的驱动电流。综上，提高了半导体器件的性能。
附图说明
图1至图3是一种半导体器件形成过程的结构示意图；
图4至图15是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
图1至图3是一种半导体器件形成过程的结构示意图。
结合参考图1和图2，图2为沿图1中切割线X-Y的剖面图，提供半导体衬底100，半导体衬底100上具有若干鳍部110和覆盖鳍部110部分侧壁的隔离层101，所述隔离层101暴露出的鳍部包括置换区；在半导体衬底100和隔离层101上形成横跨鳍部110的栅极结构120，鳍部置换区分别位于栅极结构120两侧；在形成第一鳍侧墙130b的过程中形成第一栅侧墙130a，第一鳍侧墙130b位于鳍部110置换区的侧壁且位于隔离层101表面，第一栅侧墙130a位于栅极结构120侧壁；形成第一鳍侧墙130b和第一栅侧墙130a后，形成位于第一鳍侧墙130b侧壁的第二鳍侧墙140b，在形成第二鳍侧墙140b的过程中形成位于第一栅侧墙130a侧壁的第二栅侧墙140a。
参考图3，图3为在图2基础上的示意图，去除鳍部110置换区，在鳍部110中形成初始槽，初始槽在鳍部110宽度方向上的两侧侧壁分别具有第一鳍侧墙130b；刻蚀初始槽内壁的第一鳍侧墙130b以增大初始槽在鳍部110宽度方向上的尺寸，形成凹槽150，刻蚀初始槽内壁的第一鳍侧墙130b的工艺对第二鳍侧墙140b的刻蚀速率小于对第一鳍侧墙130b的刻蚀速率。
后续，还包括：在所述凹槽中形成源漏掺杂层。
由于刻蚀初始槽内壁的第一鳍侧墙的工艺对第二鳍侧墙的刻蚀速率小于对第一鳍侧墙的刻蚀速率，因此刻蚀初始槽内壁第一鳍侧墙的工艺对第二鳍侧墙的损耗较少。当刻蚀初始槽内壁的第一鳍侧墙后，凹槽在鳍部宽度方向上的侧壁剩余材料的厚度一定的情况下，能够使凹槽在鳍部宽度方向的尺寸较大。源漏掺杂层形成在凹槽中，因此源漏掺杂层在鳍部宽度方向上的尺寸较大，这样使得源漏掺杂层的表面积较大。其次，在形成源漏掺杂层的过程中，第二鳍侧墙能够在形成源漏掺杂层的过程中限制源漏掺杂层的形成空间，避免源漏掺杂层沿鳍部宽度方向向外突出，进而避免在鳍部宽度方向上相邻源漏掺杂层的边缘之间的距离过小，后续插塞的材料容易填充在鳍部宽度方向上相邻源漏掺杂层之间。
在形成第一鳍侧墙的过程中形成第一栅侧墙，第一栅侧墙的厚度与第一鳍侧墙的厚度关联，在形成第二鳍侧墙的过程中形成第二栅侧墙，第二栅侧墙的厚度与第二鳍侧墙的厚度关联。栅极结构侧壁的总侧墙包括第一栅侧墙和第二栅侧墙，导致栅极结构侧壁的总侧墙的厚度过大。而栅极结构侧壁的总侧墙用于定义栅极结构和源漏掺杂层之间的距离，因此导致栅极结构和源漏掺杂层之间的距离过大，导致栅极结构底部沟道区和源漏掺杂层之间鳍部的电阻过大，进而降低了半导体器件的驱动电流。
在此基础上，本发明提供一种半导体器件的形成方法，采用选择性外延生长工艺在鳍部置换区的侧壁形成位于隔离层表面的牺牲层；在牺牲层侧壁形成位于隔离层表面的鳍侧墙，在形成鳍侧墙的过程中，在栅极结构侧壁形成间隙侧墙；去除栅极结构和间隙侧墙两侧的置换区、以及牺牲层，在鳍部中形成凹槽，所述凹槽在鳍部宽度方向上的两侧侧壁分别暴露出鳍侧墙；在凹槽中形成源漏掺杂层。所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图15是本发明一实施例中半导体器件形成过程的结构示意图。
结合参考图4和图5，图5为沿图4中切割线M-M1的剖面示意图，提供半导体衬底200，半导体衬底200上具有若干鳍部210和覆盖鳍部210部分侧壁的隔离层201。
所述半导体衬底200可以是单晶硅、多晶硅或非晶硅。半导体衬底200也可以是硅、锗、锗化硅等半导体材料。本实施例中，半导体衬底200的材料为单晶硅。
本实施例中，相邻的鳍式场效应晶体管对应为SRAM器件中相邻的上拉晶体管和下拉晶体管。在其它实施例中，不做此限定。
所述鳍部210的材料为单晶硅或单晶锗硅。
所述隔离层201的顶部表面低于鳍部210的顶部表面。所述隔离层201的材料包括氧化硅。
所述隔离层201暴露出的鳍部210包括置换区。所述隔离层201暴露出的鳍部210还包括非置换区，置换区与非置换区邻接且位于非置换区两侧，自置换区至非置换区的方向平行于鳍部210的延伸方向。
继续参考图4和图5，在半导体衬底200和隔离层201上形成栅极结构220，栅极结构220横跨鳍部210、且覆盖鳍部的部分顶部表面和部分侧壁表面，所述栅极结构220两侧的鳍部210具有置换区。
所述栅极结构220横跨鳍部210的非置换区、且覆盖鳍部210非置换区的部分顶部表面和部分侧壁表面。所述鳍部210置换区分别位于栅极结构220两侧。
所述栅极结构220包括横跨鳍部210的栅介质层和位于栅介质层上的栅电极层。所述栅介质层位于隔离层201部分表面、且覆盖鳍部210非置换区的部分顶部表面和部分侧壁表面。本实施例中，所述栅介质层的材料为氧化硅。在其它实施例中，栅介质层的材料为高K介质材料(K大于3.9)。所述栅电极层的材料为多晶硅。
本实施例中，还形成栅保护层，所述栅保护层位于所述栅极结构220的顶部表面和侧壁表面、且暴露出鳍部210置换区侧壁表面和顶部表面。
所述栅保护层包括位于所述栅极结构220顶部表面的顶保护层230、以及位于栅极结构220侧壁表面的偏移侧墙(offset space)。具体的，在形成栅极结构220的过程中，在栅极结构220顶部表面形成顶保护层230；在栅极结构220和顶保护层230的侧壁形成偏移侧墙。
所述偏移侧墙横跨鳍部210的非置换区、且覆盖鳍部210非置换区的部分顶部表面和部分侧壁表面。
所述偏移侧墙的厚度为2nm～4nm。
所述栅保护层的作用包括：后续外延牺牲层的过程中，保护栅极结构220表面，避免牺牲层的材料形成在栅极结构220表面。
所述顶保护层230的材料为SiN、SiCN、SiBN或SiON。所述偏移侧墙的材料为SiN、SiCN、SiBN或SiON。
本实施例中，在后续形成牺牲层之前，还包括：在栅极结构220和偏移侧墙两侧的鳍部210中进行轻掺杂注入，在栅极结构220和偏移侧墙两侧的鳍部210中形成轻掺杂区；之后对轻掺杂区进行退火处理。需要说明的是，鳍部210置换区位于栅极结构220和偏移侧墙两侧，轻掺杂区位于鳍部210置换区中。后续在去除栅极结构220和间隙侧墙两侧的鳍部置换区的过程中，去除了部分轻掺杂区，而间隙侧墙底部的轻掺杂区未被去除。
结合参考图6和图7，图6为在图4基础上的示意图，图7为在图5基础上的示意图，采用选择性外延生长工艺在鳍部210置换区的侧壁形成位于隔离层201表面的牺牲层240。
所述牺牲层240的材料和鳍部210的材料不同；所述鳍部210的材料为单晶锗硅或单晶硅；所述牺牲层240的材料为单晶锗硅或单晶硅。
所述牺牲层240的厚度在鳍部210置换区宽度的20％以上，且牺牲层240的厚度在相邻鳍部210之间距离的35％以下。所述牺牲层240的厚度选择此范围的意义在于：后续去除牺牲层和鳍部210置换区后，形成较大空间的凹槽，为后续源漏掺杂层提供较大的生长空间，同时，为后续底层介质层的填充提供较为充分的空间。
所述鳍部210置换区的宽度指的是：鳍部210置换区在平行于半导体衬底200表面且垂直于鳍部210延伸方向上的尺寸。
在一个实施例中，所述鳍部210置换区的宽度为5nm～12nm；相邻鳍部210之间的距离为35nmnm～45nm；鳍部210置换区侧壁的牺牲层240的厚度为7nm～10nm。
本实施例中，所述牺牲层240位于鳍部210置换区的侧壁表面和顶部表面。形成所述牺牲层240的工艺包括选择性外延生长工艺。
本实施例中，以所述栅保护层为掩膜进行所述选择性外延生长工艺。在形成牺牲层240的过程中，栅保护层保护栅极结构220，避免牺牲层240的材料生长在栅极结构220表面。
当所述牺牲层240的材料为单晶锗硅时，形成所述牺牲层240的选择性外延生长工艺的参数包括：采用的气体包括GeH4、H2、HCl、SiH2Cl2、GeH4的流量为10sccm～500sccm，H2的流量为10sccm～3000sccm，HCl的流量为10sccm～200sccm，SiH2Cl2的流量为20sccm～2000sccm，温度为600摄氏度～850摄氏度，腔室压强为8torr～300torr。
结合参考图8和图9，图8为在图6基础上的示意图，图9为在图7基础上的示意图，在牺牲层240侧壁形成位于隔离层201表面的鳍侧墙251，在形成鳍侧墙251的过程中，在栅极结构220侧壁形成间隙侧墙252。
所述间隙侧墙252横跨鳍部210的置换区、且覆盖鳍部210置换区的部分顶部表面和部分侧壁表面。
本实施例中，还包括：在形成鳍侧墙251的过程中去除鳍部210置换区顶部表面的牺牲层240，暴露出鳍部210置换区侧壁牺牲层240的顶部表面和鳍部210置换区的顶部表面。
形成所述鳍侧墙251和所述间隙侧墙252的方法包括：在所述栅极结构220的侧壁和顶部、牺牲层240的表面、以及隔离层201表面形成侧墙材料层(未图示)，具体的，在偏移侧墙的侧壁、顶保护层230的顶部表面和侧壁表面、牺牲层240表面、以及隔离层201表面形成侧墙材料层；回刻蚀侧墙材料层和牺牲层240直至暴露出隔离层201表面、鳍部210置换区的顶部表面、鳍部210置换区侧壁牺牲层240的顶部表面、顶保护层230的顶部表面，形成所述鳍侧墙251和所述间隙侧墙252。
具体的，间隙侧墙252位于偏置侧墙侧壁表面。
所述鳍侧墙251的材料为SiN、SiCN、SiBN或SiON。所述间隙侧墙252的材料为SiN、SiCN、SiBN或SiON。
在一个实施例中，所述牺牲层240的厚度和所述鳍侧墙251的厚度之比值为0.5～1.2。
在一个实施例中，所述鳍侧墙251的厚度为20埃～80A，如30埃或50埃。所述鳍侧墙251的厚度选择此范围的意义在于：若鳍侧墙251的厚度小于20埃，容易在后续工艺中倾倒；若鳍侧墙251的厚度大于80A，导致间隙侧墙252的厚度也随之较厚，栅极结构220侧壁的间隙侧墙252和偏移侧墙的总厚度较厚。
由于采用选择性外延生长工艺在鳍部210置换区的侧壁形成牺牲层240，因此避免在形成牺牲层240的过程中在栅极结构220侧壁形成牺牲层材料。栅极结构220侧壁间隙侧墙252的厚度仅与鳍侧墙251的厚度有关，而不受牺牲层240厚度的影响，因此避免栅极结构220侧壁间隙侧墙252的厚度过大。而间隙侧墙252用于定义栅极结构220和后续源漏掺杂层之间的距离，因此避免栅极结构220和后续源漏掺杂层之间的距离过大，避免栅极结构底部沟道区和源漏掺杂层之间鳍部的电阻过大，进而提高半导体器件的驱动电流。综上，提高了半导体器件的性能。
在一个实施例中，间隙侧墙252和偏移侧墙的总厚度为8nm～15nm。
接着，去除栅极结构220和间隙侧墙252两侧的置换区、以及牺牲层，在鳍部210中形成凹槽，所述凹槽在鳍部210宽度方向上的两侧侧壁分别暴露出鳍侧墙251。
本实施例中，去除栅极结构220和间隙侧墙252两侧的置换区、以及牺牲层240的步骤包括：刻蚀去除牺牲层240；刻蚀去除牺牲层240后，刻蚀去除栅极结构和间隙侧墙两侧的鳍部210置换区，形成凹槽。
在另一个实施例中，去除栅极结构和间隙侧墙两侧的置换区、以及牺牲层的步骤包括：刻蚀去除栅极结构和间隙侧墙两侧的鳍部置换区；刻蚀去除栅极结构和间隙侧墙两侧的鳍部置换区后，刻蚀去除牺牲层，形成所述凹槽。
下面以刻蚀去除牺牲层240后，刻蚀去除栅极结构220和间隙侧墙252两侧的鳍部210置换区为示例进行说明。
结合参考图10和图11，图10为在图8基础上的示意图，图11为在图9基础上的示意图，刻蚀去除牺牲层240(参考图8和图9)。
去除牺牲层240的工艺包括干法刻蚀工艺。
在一个实施例中，所述鳍部210的材料为单晶硅，所述牺牲层240的材料为锗化硅，去除牺牲层240采用的干法刻蚀工艺的参数包括：采用的总气体包括刻蚀气体和稀释气体，刻蚀气体包括HCl，稀释气体包括N2，刻蚀气体占据总气体的摩尔百分比为20％～90％，温度为25摄氏度～300摄氏度，如150摄氏。
在去除牺牲层240采用的干法刻蚀工艺中，刻蚀气体包括HCl，HCl气体的化学活性较好，且HCl气体和牺牲层240材料锗化硅的反应速率较快，使去除鳍侧墙251覆盖的牺牲层240的干法刻蚀工艺，对牺牲层240相对于对鳍部210置换区的刻蚀选择比较大，对牺牲层240相对于对鳍侧墙251的刻蚀选择比较大。
需要说明的是，假设牺牲层的材料为氮化硅或氧化硅，即使采用合适参数的刻蚀工艺去除牺牲层，去除牺牲层的工艺对牺牲层相对于隔离层的刻蚀选择比值也较小，去除牺牲层的工艺对牺牲层相对于鳍侧墙251刻蚀选择比值也较小。
本实施例中，去除牺牲层240采用的干法刻蚀工艺中，对牺牲层240相对于对鳍侧墙251的刻蚀选择比值为50～350，如100、200、300或350，去除牺牲层240的工艺中，对牺牲层240的刻蚀速率相对于对隔离层201的刻蚀速率的比值为50～350，如100、200、300或350。
本实施例中，在去除牺牲层240的过程中，栅极结构220和间隙侧墙252两侧的鳍部210置换区还未被去除，鳍部210置换区位于栅极结构220两侧隔离层201覆盖的鳍部210上，因此能够保护栅极结构220和间隙侧墙252两侧隔离层201覆盖的鳍部210，避免栅极结构220和间隙侧墙252两侧隔离层201覆盖的鳍部210的顶部表面在去除牺牲层240的刻蚀工艺中受到损伤。
结合参考图12和图13，图12为在图10基础上的示意图，图13为在图11基础上的示意图，刻蚀去除牺牲层240(参考图8和图9)后，刻蚀去除栅极结构220和间隙侧墙252两侧的鳍部210置换区，在鳍部210中形成凹槽260，所述凹槽260在鳍部210宽度方向上的两侧侧壁分别暴露出鳍侧墙251。
去除栅极结构220和间隙侧墙252两侧的鳍部210置换区的工艺包括干法刻蚀工艺，参数包括：采用的气体包括碳氟基气体。
本实施例中，去除栅极结构220和间隙侧墙252两侧的鳍部210置换区的干刻工艺为等离子体干刻工艺，在去除栅极结构220和间隙侧墙252两侧的鳍部210置换区后，还可以对栅极结构220和间隙侧墙252两侧隔离层201覆盖的鳍部210的顶部表面进行等离子体表面处理，以降低栅极结构220和间隙侧墙252两侧隔离层201覆盖的鳍部210的顶部表面的粗糙度，利于后续源漏掺杂层的外延生长。所述等离子体表面处理和等离子体干刻工艺采用同一工艺腔室，且采用的气体相同，在进行等离子体表面处理的过程中，仅需要基于所述等离子体干刻工艺的参数进行调整即可实现。
去除栅极结构220和间隙侧墙252两侧的鳍部210置换区的工艺中，对鳍部210置换区的刻蚀速率相对于对鳍侧墙251的刻蚀速率的比值为30～350。
结合参考图14和图15，图14为在图12基础上的示意图，图15为在图13基础上的示意图，在所述凹槽260(参考图12和图13)中形成源漏掺杂层270。
所述源漏掺杂层270分别位于栅极结构220和间隙侧墙252两侧的鳍部210中。形成所述源漏掺杂层270的工艺包括外延生长工艺。
以顶保护层230、间隙侧墙252和鳍侧墙251为掩膜在凹槽260中形成源漏掺杂层270。具体的，源漏掺杂层270分别位于栅极结构220、间隙侧墙252和偏移侧墙两侧的鳍部210中。
当半导体器件的类型为P型时，所述源漏掺杂层270的材料为掺杂导电离子的锗硅，所述导电离子的导电类型为P型；当半导体器件的类型为N型时，所述源漏掺杂层270的材料为掺杂导电离子的硅或碳硅，所述导电离子的导电类型为N型。
所述凹槽260由去除鳍侧墙251覆盖的牺牲层240和鳍部210置换区而形成，在凹槽260中形成源漏掺杂层270。因此源漏掺杂层270在鳍部210宽度方向上的尺寸大于鳍部210置换区的宽度，这样使得源漏掺杂层270的的表面面积较大，用于降低源漏掺杂层270和后续插塞之间的接触电阻。
本实施例中，由于在源漏掺杂层270形成的过程中，鳍侧墙251限制源漏掺杂层270的形成空间，因此避免源漏掺杂层270沿鳍部210宽度方向向外突出，进而避免在鳍部210宽度方向上相邻源漏掺杂层270边缘之间的距离过小而连接在一起，避免源漏掺杂层270上施加的电压发生桥接。另外，由于避免在鳍部210宽度方向上相邻源漏掺杂层270边缘之间的距离过小，因此后续金属硅化物层和插塞的材料容易填充在鳍部210宽度方向上相邻源漏掺杂层270之间的空间。
在形成所述源漏掺杂层270后，形成底层介质层，底层介质层位于半导体衬底200、隔离层201、鳍侧墙251和源漏掺杂层270上，所述底层介质层还覆盖间隙侧墙252侧壁；在底层介质层中形成贯穿底层介质层的介质开口，所述介质开口暴露出所述源漏掺杂层270的顶部表面、以及鳍侧墙251的侧壁和顶部表面；形成所述介质开口后，去除所述鳍侧墙251，暴露出源漏掺杂层270的顶部表面和侧壁表面；去除所述鳍侧墙251后，在源漏掺杂层270的顶部表面和侧壁表面形成金属硅化物层；形成所述金属硅化物层后，在所述介质开口中形成插塞。
具体的，在形成底层介质层的过程中去除顶保护层230，暴露出栅极结构220的顶部表面；形成底层介质层后，去除栅极结构220，在底层介质层中形成栅开口；在栅开口中形成金属栅极结构；在金属栅极结构、间隙侧墙252和底层介质层上形成顶层介质层，顶层介质层和底层介质层构成层间介质层；在金属栅极结构两侧的层间介质层中形成贯穿层间介质层的介质开口，所述介质开口暴露出所述源漏掺杂层270的顶部表面、以及鳍侧墙251的侧壁和顶部表面；去除所述鳍侧墙251，使介质开口暴露出源漏掺杂层270的顶部表面和侧壁表面、以及隔离层201表面。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，半导体衬底上具有若干鳍部和覆盖鳍部部分侧壁的隔离层；
在半导体衬底和隔离层上形成栅极结构，栅极结构横跨鳍部、且覆盖鳍部的部分顶部表面和部分侧壁表面，所述栅极结构两侧的鳍部具有置换区；
采用选择性外延生长工艺在鳍部置换区的侧壁形成位于隔离层表面的牺牲层；
在牺牲层侧壁形成位于隔离层表面的鳍侧墙，在形成鳍侧墙的过程中，在栅极结构侧壁形成间隙侧墙；
去除栅极结构和间隙侧墙两侧的置换区、以及牺牲层，在鳍部中形成凹槽，所述凹槽在鳍部宽度方向上的两侧侧壁分别暴露出鳍侧墙；
在所述凹槽中形成源漏掺杂层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述鳍部的材料和所述牺牲层的材料不同；所述鳍部的材料为单晶锗硅或单晶硅；所述牺牲层的材料为单晶锗硅或单晶硅。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述牺牲层之前，形成栅保护层，所述栅保护层位于所述栅极结构的顶部表面和侧壁表面、且暴露出鳍部置换区侧壁表面和顶部表面；以所述栅保护层为掩膜进行所述选择性外延生长工艺。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述栅保护层包括位于所述栅极结构顶部表面的顶保护层、以及位于栅极结构侧壁表面的偏移侧墙。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述鳍侧墙之前，所述牺牲层还位于鳍部置换区的顶部表面；所述半导体器件的形成方法还包括：在形成鳍侧墙的过程中去除鳍部置换区顶部表面的牺牲层，暴露出鳍部置换区侧壁牺牲层的顶部表面和鳍部置换区的顶部表面。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，形成所述鳍侧墙和所述间隙侧墙的方法包括：在所述栅极结构的侧壁和顶部、牺牲层的表面、以及隔离层表面形成侧墙材料层；回刻蚀侧墙材料层和牺牲层直至暴露出隔离层表面和鳍部置换区的顶部表面，形成所述鳍侧墙和所述间隙侧墙。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述鳍侧墙的材料为SiN、SiCN、SiBN或SiON；所述间隙侧墙的材料为SiN、SiCN、SiBN或SiON。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述牺牲层的厚度和所述鳍侧墙的厚度之比值为0.5～1.2。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除栅极结构和间隙侧墙两侧的置换区、以及牺牲层的步骤包括：刻蚀去除牺牲层；刻蚀去除牺牲层后，刻蚀去除栅极结构和间隙侧墙两侧的鳍部置换区，形成所述凹槽。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除栅极结构和间隙侧墙两侧的置换区、以及牺牲层的置换区的步骤包括：刻蚀去除栅极结构和间隙侧墙两侧的鳍部置换区；刻蚀去除栅极结构和间隙侧墙两侧的鳍部置换区后，刻蚀去除牺牲层，形成所述凹槽。
11.根据权利要求9或10所述的半导体器件的形成方法，其特征在于，去除所述牺牲层的工艺包括干法刻蚀工艺。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述牺牲层的材料为锗化硅；所述干法刻蚀工艺的参数包括：采用的总气体包括刻蚀气体和稀释气体，刻蚀气体包括HCl，稀释气体包括N2，刻蚀气体占据总气体的摩尔百分比为20％～90％，温度为25摄氏度～300摄氏度。
13.根据权利要求9或10所述的半导体器件的形成方法，其特征在于，刻蚀去除所述牺牲层的工艺中，对牺牲层的刻蚀速率相对于对鳍侧墙的刻蚀速率的比值为50～350；刻蚀去除所述牺牲层的工艺中，对牺牲层的刻蚀速率相对于对隔离层的刻蚀速率的比值为50～350。
14.根据权利要求9或10所述的半导体器件的形成方法，其特征在于，刻蚀去除栅极结构和间隙侧墙两侧的鳍部置换区的工艺包括干法刻蚀工艺。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述牺牲层的厚度在鳍部置换区宽度的20％以上，且所述牺牲层的厚度在相邻鳍部之间距离的35％以下。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述源漏掺杂层的工艺包括外延生长工艺。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，当半导体器件的类型为P型时，所述源漏掺杂层的材料为掺杂导电离子的锗硅，所述导电离子的导电类型为P型；当半导体器件的类型为N型时，所述源漏掺杂层的材料为掺杂导电离子的硅或碳硅，所述导电离子的导电类型为N型。
18.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述源漏掺杂层后，形成底层介质层，底层介质层位于半导体衬底、隔离层、鳍侧墙和源漏掺杂层上，所述底层介质层还覆盖间隙侧墙侧壁；在底层介质层中形成贯穿底层介质层的介质开口，所述介质开口暴露出所述源漏掺杂层的顶部表面、以及鳍侧墙的侧壁和顶部表面；形成所述介质开口后，去除所述鳍侧墙，暴露出源漏掺杂层的顶部表面和侧壁表面；去除所述鳍侧墙后，在源漏掺杂层的顶部表面和侧壁表面形成金属硅化物层；形成所述金属硅化物层后，在所述介质开口中形成插塞。
19.一种根据权利要求1至18任意一项方法形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710946527.7A CN109659233B (zh) | 2017-10-12 | 2017-10-12 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710946527.7A CN109659233B (zh) | 2017-10-12 | 2017-10-12 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109659233A true CN109659233A (zh) | 2019-04-19 |
| CN109659233B CN109659233B (zh) | 2022-04-15 |
Family
ID=66108504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710946527.7A Active CN109659233B (zh) | 2017-10-12 | 2017-10-12 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109659233B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112397389A (zh) * | 2019-08-15 | 2021-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113903811A (zh) * | 2020-07-06 | 2022-01-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7005700B2 (en) * | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
| US20080265321A1 (en) * | 2007-04-27 | 2008-10-30 | Chen-Hua Yu | Fin Field-Effect Transistors |
| WO2011087571A1 (en) * | 2009-12-23 | 2011-07-21 | Intel Corporation | Multi-gate semiconductor device with self-aligned epitaxial source and drain |
| US20110223735A1 (en) * | 2007-10-16 | 2011-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing Resistance in Source and Drain Regions of FinFETs |
| CN102315268A (zh) * | 2010-07-01 | 2012-01-11 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US20120032275A1 (en) * | 2010-08-03 | 2012-02-09 | International Business Machines Corporation | Metal semiconductor alloy structure for low contact resistance |
| CN102456559A (zh) * | 2010-10-26 | 2012-05-16 | 联华电子股份有限公司 | 形成用于接触插塞的金属硅化物的方法 |
| CN104051536A (zh) * | 2013-03-13 | 2014-09-17 | 国际商业机器公司 | 硅衬底上的iii-v鳍片fet |
| WO2015094244A1 (en) * | 2013-12-18 | 2015-06-25 | Intel Corporation | Techniques for improving gate control over transistor channel by increasing effective gate length |
| US20160204257A1 (en) * | 2014-03-27 | 2016-07-14 | International Business Machines Corporation | Self-aligned contact process enabled by low temperature |
| CN106158657A (zh) * | 2015-04-20 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
-
2017
- 2017-10-12 CN CN201710946527.7A patent/CN109659233B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7005700B2 (en) * | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
| US20080265321A1 (en) * | 2007-04-27 | 2008-10-30 | Chen-Hua Yu | Fin Field-Effect Transistors |
| US20110223735A1 (en) * | 2007-10-16 | 2011-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing Resistance in Source and Drain Regions of FinFETs |
| WO2011087571A1 (en) * | 2009-12-23 | 2011-07-21 | Intel Corporation | Multi-gate semiconductor device with self-aligned epitaxial source and drain |
| CN102315268A (zh) * | 2010-07-01 | 2012-01-11 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US20120032275A1 (en) * | 2010-08-03 | 2012-02-09 | International Business Machines Corporation | Metal semiconductor alloy structure for low contact resistance |
| CN102456559A (zh) * | 2010-10-26 | 2012-05-16 | 联华电子股份有限公司 | 形成用于接触插塞的金属硅化物的方法 |
| CN104051536A (zh) * | 2013-03-13 | 2014-09-17 | 国际商业机器公司 | 硅衬底上的iii-v鳍片fet |
| WO2015094244A1 (en) * | 2013-12-18 | 2015-06-25 | Intel Corporation | Techniques for improving gate control over transistor channel by increasing effective gate length |
| US20160204257A1 (en) * | 2014-03-27 | 2016-07-14 | International Business Machines Corporation | Self-aligned contact process enabled by low temperature |
| CN106158657A (zh) * | 2015-04-20 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112397389A (zh) * | 2019-08-15 | 2021-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN112397389B (zh) * | 2019-08-15 | 2023-08-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113903811A (zh) * | 2020-07-06 | 2022-01-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109659233B (zh) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11532735B2 (en) | Self-aligned epitaxy layer | |
| TWI736884B (zh) | 半導體裝置的形成方法 | |
| KR101374461B1 (ko) | 반도체 소자의 접촉 구조 | |
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| CN104821277B (zh) | 晶体管的形成方法 | |
| CN108231892B (zh) | 具有弧形底面的合并的外延部件的半导体器件及其制造方法 | |
| JP2004214627A (ja) | Ｍｏｓトランジスタ | |
| TWI801933B (zh) | 積體電路裝置及其製造方法 | |
| US20200006336A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11508621B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| TW201926687A (zh) | 半導體裝置及其製造方法 | |
| CN109659233A (zh) | 半导体器件及其形成方法 | |
| CN113192889A (zh) | 半导体器件及方法 | |
| CN109599366A (zh) | 半导体器件及其形成方法 | |
| US11901442B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| TWI815623B (zh) | 奈米結構場效電晶體裝置及其形成方法 | |
| US11948998B2 (en) | Isolation structures in multi-gate semiconductor devices and methods of fabricating the same | |
| US11677015B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| US20230378300A1 (en) | Methods of manufacturing semiconductor devices and semiconductor devices | |
| CN109599365A (zh) | 半导体器件及其形成方法 | |
| US20230317830A1 (en) | Methods of manufacturing a semiconductor device with local isolation and a semiconductor device with local isolation | |
| CN109962036B (zh) | 半导体结构及其形成方法 | |
| TW202401583A (zh) | 半導體裝置及其製造方法 | |
| TW202335062A (zh) | 金屬閘極鰭片電極結構及其形成方法 | |
| TW202416391A (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |