JP6419184B2 - 改善されたＳｉＧｅファセットによる改善されたシリサイド形成 - Google Patents

改善されたＳｉＧｅファセットによる改善されたシリサイド形成 Download PDF

Info

Publication number
JP6419184B2
JP6419184B2 JP2016536476A JP2016536476A JP6419184B2 JP 6419184 B2 JP6419184 B2 JP 6419184B2 JP 2016536476 A JP2016536476 A JP 2016536476A JP 2016536476 A JP2016536476 A JP 2016536476A JP 6419184 B2 JP6419184 B2 JP 6419184B2
Authority
JP
Japan
Prior art keywords
gate structure
semiconductor material
field oxide
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016536476A
Other languages
English (en)
Other versions
JP2016532296A5 (ja
JP2016532296A (ja
Inventor
エス エクボーテ シャシャンク
エス エクボーテ シャシャンク
リム クワンヨン
リム クワンヨン
エシュン エベニーザ
エシュン エベニーザ
チョイ ヨウンスン
チョイ ヨウンスン
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2016532296A publication Critical patent/JP2016532296A/ja
Publication of JP2016532296A5 publication Critical patent/JP2016532296A5/ja
Application granted granted Critical
Publication of JP6419184B2 publication Critical patent/JP6419184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本願は、概して集積回路に関し、特に、集積回路におけるＭＯＳトランジスタに関連する。
集積回路が、シリコンゲルマニウム（ＳｉＧｅ）エピタキシャルソース／ドレイン領域を備えたｐチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを含み得る。ＳｉＧｅソース／ドレイン領域のインスタンスが、シャロートレンチアイソレーション（ＳＴＩ）プロセスによって形成されたフィールド酸化物に隣接し得る。ＳｉＧｅソース／ドレイン領域は、シリコンゲルマニウムエピタキシャル材料とフィールド酸化物の誘電性材料との間に、高角度の表面ファセット（facet）とキャビティとを有し得る。
ゲート構造の横方向表面上の誘電性スペーサ材料がキャビティ内へ及びシリコンゲルマニウムエピタキシャル材料まで下方に延在し得るように、ゲート構造が、ＳｉＧｅソース／ドレイン領域の近隣のフィールド酸化物上に配置され得、ＳｉＧｅソース／ドレイン領域上の金属シリサイドのためのエリアが低減される。ＳｉＧｅソース／ドレイン領域上に配置されるコンタクトが、シリサイドエリアが低減されたため、及び場合によってはソース／ドレイン領域に対するコンタクトの整合許容差との組み合わせのため、ＰＭＯＳトランジスタに対する高抵抗接続を不利に提供し得る。
記載される例において、集積回路が半導体材料を含む。第１のゲート構造が、ゲート誘電体層及びゲートを含む。第２のゲート構造が、フィールド酸化物の側壁に重ならないゲートを含む。ＳｉＧｅソース／ドレイン領域が、頂部端が半導体材料の頂部表面からＳｉＧｅソース／ドレイン領域の深さの３分の１より多く延在しないように、第１及び第２のゲート構造間にある。誘電体スペーサが、ＳｉＧｅソース／ドレイン領域上まで延在して、ゲートの横方向表面の近隣にある。コンタクトが、コンタクトの底部の少なくとも半分がＳｉＧｅソース／ドレイン領域上の金属シリサイドに直接的に接するように、第１及び第２のゲート構造間にある。
フィールド酸化物の近隣にＰＭＯＳトランジスタを含む例示の集積回路の断面図である。
例示の製造シーケンスの継続的段階で示す、図１の集積回路の断面図である。 例示の製造シーケンスの継続的段階で示す、図１の集積回路の断面図である。 例示の製造シーケンスの継続的段階で示す、図１の集積回路の断面図である。 例示の製造シーケンスの継続的段階で示す、図１の集積回路の断面図である。 例示の製造シーケンスの継続的段階で示す、図１の集積回路の断面図である。 例示の製造シーケンスの継続的段階で示す、図１の集積回路の断面図である。 例示の製造シーケンスの継続的段階で示す、図１の集積回路の断面図である。
代替の例示の製造シーケンスの継続的段階で示す、図１の集積回路の代替のバージョンの断面図である。 代替の例示の製造シーケンスの継続的段階で示す、図１の集積回路の代替のバージョンの断面図である。 代替の例示の製造シーケンスの継続的段階で示す、図１の集積回路の代替のバージョンの断面図である。
フィールド酸化物に隣接するＰＭＯＳトランジスタを含む集積回路が、ＰＭＯＳトランジスタのためのゲート構造を形成すること、及びＰＭＯＳトランジスタのソース／ドレイン領域の近隣のフィールド酸化物上にゲート構造を同時に形成することによって形成される。エピタキシーハードマスク層が、ＰＭＯＳトランジスタ及びフィールド酸化物上のゲート構造の上に形成され、エピタキシーハードマスク層が、フィールド酸化物とソース／ドレイン領域における半導体材料との間の境界を覆い、半導体材料に重なるように、パターニングされる。エピタキシーキャビティエッチングが、ＰＭＯＳトランジスタのソース／ドレイン領域における集積回路の基板の半導体材料を取り除く。ＳｉＧｅ半導体材料とフィールド酸化物との間の境界の頂部端が、フィールド酸化物に隣接するソース／ドレイン領域におけるＳｉＧｅ半導体材料の深さの３分の１より多く延在しないように、ＳｉＧｅ半導体材料がソース／ドレイン領域にエピタキシャル形成される。フィールド酸化物に隣接するソース／ドレイン領域におけるＳｉＧｅの頂部表面の少なくとも３分の１が露出されるように、ＰＭＯＳゲート構造及びフィールド酸化物上のゲート構造の横方向表面上に誘電体スペーサが形成される。金属シリサイドが、フィールド酸化物に隣接するソース／ドレイン領域におけるＳｉＧｅの金属シリサイドがＳｉＧｅの頂部表面の少なくとも３分の１を覆うように、露出されたＳｉＧｅ上に形成される。コンタクトが、コンタクトの底部の少なくとも半分が、フィールド酸化物に隣接するソース／ドレイン領域におけるＳｉＧｅ上の金属シリサイドに直接的に接するように形成される。
図１は、フィールド酸化物の近隣にＰＭＯＳトランジスタを含む例示の集積回路の断面図である。集積回路１００は基板１０２内及び上に形成され、基板１０２は、その頂部表面において半導体材料１０４を含む。フィールド酸化物１０６が、フィールド酸化物１０６の頂部表面が実質的に、基板１０２の頂部表面１６８の、１５ナノメートル内の、共面（coplanar）であるように基板１０２に配置される。
ＰＭＯＳトランジスタ１１０のための第１のゲート構造１０８が、フィールド酸化物１０６に近接して基板１０２上に配置される。第１のゲート構造１０８は、基板１０２の頂部表面１６８において半導体材料１０４上に配置されるゲート誘電体層１１２を含む。ゲート誘電体層１１２は、例えば、二酸化シリコンの熱的に成長された層、或いはハフニウム酸化物又はジルコニウム酸化物などの誘電性材料の堆積された層とし得る。第１のゲート構造はまた、ゲート誘電体層１１２の上のゲート１１４を含む。ゲート１１４は、例えば、主として多結晶シリコンであり得る。第１のゲート構造はまた、ゲート１１４の横方向表面上に配置された第１の誘電体スペーサ１１６を含む。第１の誘電体スペーサ１１６は、例えば、二酸化シリコン及びシリコン窒化物の一つ又は複数の層を含み得る。
第２のゲート構造１１８が、半導体材料１０４に近隣してフィールド酸化物１０６上に配置される。第２のゲート構造１１８は、例えば、ゲート誘電体層１１２及び１２０が、半導体材料１０４及びフィールド酸化物１０６上に同時に堆積される堆積された誘電体層である場合など、ゲート誘電体層１２０を有し得る。第１のゲート構造１０８のゲート誘電体層１１２が、例えば、フィールド酸化物１０６上に形成しない熱的に成長された酸化物層である場合、第２のゲート構造１１８にゲート誘電体層がない可能性がある。第２のゲート構造１１８は、（ある場合）ゲート誘電体層１２０上の、又は第２のゲート構造１１８にゲート誘電体層がない場合はフィールド酸化物１０６上の、ゲート１２２を含む。ゲート１２２は、フィールド酸化物１０６の側壁１４２に重ならない。第２のゲート構造１１８は、ゲート１２２の横方向表面上に配置される第１の誘電体スペーサ１２４を含む。
第２のゲート構造１１８は、例えば、インバータ、NＡＮＤゲート、又はＮＯＲゲートなどの、ロジック構成要素のゲート間の接続であり得る。第２のゲート構造１１８は、代替として、電気的にイナクティブであり得、第１のゲート構造１０８のための均一なパターニングを提供するように形成され得る。第１のゲート構造１０８の中心から第２のゲート構造１１８の中心までの横方向距離１２６が、例えば、集積回路１００を製造するために用いられる設計ルールに従ったコンタクトされるゲート構造のための最小距離であり得る。この横方向距離１２６は、例えば、１５０ナノメートル未満とし得る。
任意選択の第３のゲート構造１２８が、第２のゲート構造１１８とは反対の第１のゲート構造１０８の近隣に配置され得る。第３のゲート構造１２８は、図１に示すような半導体材料１０４上に配置され得、又はフィールド酸化物上に配置され得る。第３のゲート構造１２８は、場合によっては第２のゲート構造１１８のゲート誘電体層１２０を参照して説明される例外はあるが、ゲート誘電体層１３０を含む。第３のゲート構造１２８は、（ある場合）ゲート誘電体層１３０上のゲート１３２、及びゲート１３２の横方向表面上に配置される第１の誘電体スペーサ１３４を含む。第３のゲート構造１２８は、ＰＭＯＳトランジスタ１１０の一部であり得、異なるＰＭＯＳトランジスタの一部であり得、又はイナクティブであり得、第１のゲート構造１０８のための均一なパターニングを提供するように形成され得る。
第１のゲート構造１０８の中心から第３のゲート構造１２８の中心までの横方向距離１３６を、例えば、第１のゲート構造１０８の中心から第２のゲート構造１１８の中心までの横方向距離１２６に実質的に等しくし得る。この横方向距離１３６も１５０ナノメートル未満とし得る。
第１のＳｉＧｅソース／ドレイン領域１３８が、第１のゲート構造１０８とフィールド酸化物１０６との間の半導体材料１０４上の基板１０２に配置される。フィールド酸化物１０６の側壁１４２における第１のＳｉＧｅソース／ドレイン領域１３８の頂部端１４０が、第１のゲート構造１０８の下の半導体材料１０４の頂部表面１６８の平面より下に配置され得る。フィールド酸化物１０６の側壁１４２における第１のＳｉＧｅソース／ドレイン領域１３８の頂部端１４０の垂直の距離１４４が、半導体材料１０４の頂部表面１６８より下の第１のＳｉＧｅソース／ドレイン領域１３８の深さ１４６の３分の１未満である。第１のＳｉＧｅソース／ドレイン領域１３８の深さ１４６は、５０ナノメートル〜８０ナノメートルとし得る。付加的なＳｉＧｅソース／ドレイン領域１４８が、第１のゲート構造１０８と第３のゲート構造１２８との間、及び場合によっては第１のゲート構造１０８とは反対の第３のゲート構造１２８の近隣で、半導体材料１０４上の基板１０２に配置される。
第２の誘電体スペーサ１５０が、第１のゲート構造１０８の近隣で第１のＳｉＧｅソース／ドレイン領域１３８及びＳｉＧｅソース／ドレイン領域１４８上まで延在して、第１のゲート構造１０８の第１の誘電体スペーサ１１６上に配置される。第２の誘電体スペーサ１５０は、シリコン窒化物及び／又は二酸化シリコンの一つ又は複数の層を含み得、例えば、第１のゲート構造１０８のゲート１１４の幅の３分の１から３分の２の最大横方向厚みを有し得る。ゲート１１４の幅は、ゲート１１４のゲート長と称されることもある。また、第２の誘電体スペーサ１５２が、第２のゲート構造１１８の第１の誘電体スペーサ１２４上に配置され、第１のＳｉＧｅソース／ドレイン領域１３８上まで延在する。また、第２の誘電体スペーサ１５４が、第３のゲート構造１２８の第１の誘電体スペーサ１３４上に配置され、第３のゲート構造１２８の近隣でＳｉＧｅソース／ドレイン領域１４８上まで延在する。
第２の誘電体スペーサ１５０、１５２、及び１５４によって露出されるエリアにおける、第１のＳｉＧｅソース／ドレイン領域１３８及び付加的なＳｉＧｅソース／ドレイン領域１４８上に、金属シリサイド１５６が配置される。金属シリサイド１５６は、第１のＳｉＧｅソース／ドレイン領域１３８の頂部表面の少なくとも３分の１を覆う。金属シリサイド１５６はまた、ゲート１１４、１２２、及び１３２の頂部に配置され得る。
プレメタル誘電体（ＰＭＤ）層１５８が、集積回路１００の既存の頂部表面の上に配置される。ＰＭＤ層１５８は、シリコン窒化物のライナー、ボロンリン珪酸ガラス（ＢＰＳＧ）のメイン層、及び場合によっては、シリコン窒化物、シリコンカーバイド、又はシリコンカーバイド窒化物のキャップ層など、誘電性材料の幾つかの層を含み得る。
コンタクト１６０がＰＭＤ層１５８に配置され、第１のＳｉＧｅソース／ドレイン領域１３８の頂部表面への電気的接続を成す。コンタクト１６０の底部の少なくとも半分が、第１のＳｉＧｅソース／ドレイン領域１３８に直接的に接する。コンタクト１６０の底部は、例えば、４０ナノメートル幅未満とし得る。付加的なコンタクト１６２がＰＭＤ層１５８に配置され得、付加的なＳｉＧｅソース／ドレイン領域１４８への電気的接続を成し得る。コンタクト１６０及び１６２は、チタン及びチタン窒化物のライナー１６４、及びタングステンの充填金属１６６を含み得る。
図２Ａ〜図２Ｇは、例示の製造シーケンスの継続的段階に示す、図１の集積回路の断面図である。図２Ａを参照すると、集積回路１００の形成が基板１０２で開始する。基板１０２は、例えば、単結晶シリコンウエハ、ＳＯＩ（シリコンオンインシュレータ）ウエハ、頂部表面における半導体の領域が異なる結晶配向を有する、ハイブリッド配向技術（ＨＯＴ）のウエハ、又は集積回路１００を形成するために適切なその他の基板とし得る。基板１０２は、基板１０２の頂部表面１６８まで延在する半導体材料１０４を含む。半導体材料１０４は、例えば、単結晶シリコンとし得る。
フィールド酸化物１０６が基板１０２に形成される。フィールド酸化物１０６は、シャロートレンチアイソレーション（ＳＴＩ）プロセスにより形成され得、このプロセスは、基板１０２においてトレンチをエッチングすること、トレンチを二酸化シリコンなどの誘電性材料で充填すること、及び化学機械研磨（ＣＭＰ）プロセスで基板１０２の頂部表面１６８の上から誘電性材料を取り除くことを含む。フィールド酸化物１０６の頂部表面は実質的に、基板１０２の頂部表面１６８の、１５ナノメートル内の、共面である。
第１のゲート構造１０８のゲート誘電体層１１２、及び第３のゲート構造１２８のゲート誘電体層１３０、及び場合によっては第２のゲート構造１１８のゲート誘電体層１２０が、半導体材料１０４の頂部表面１６８において形成される。この例の一つのバージョンにおいて、ゲート誘電体層１１２及び１３０が半導体材料１０４の熱酸化により形成され得、このバージョンにおいて、フィールド酸化物１０６上にゲート誘電体層は形成されず、そのため、第２のゲート構造にはゲート誘電体層がない。この実施例の別のバージョンにおいて、ゲート誘電体層１１２、１３０、及び１２０が、半導体材料１０４の頂部表面１６８及びフィールド酸化物１０６の頂部表面上の、誘電性材料の堆積により形成され得る。堆積されたゲート誘電体層１１２、１３０、及び１２０は、例えば、ハフニウム酸化物、ジルコニウム酸化物、及び／又はタンタル酸化物などの、高ｋ誘電性材料を含み得る。
続いて、第１のゲート構造１０８のゲート１１４、第２のゲート構造１１８のゲート１２２、及び第３のゲート構造１２８のゲート１３２が、それぞれ、ゲート誘電体層１１２、１２０（ある場合）、及び１３０上に形成される。ゲート１１４、１２２、及び１３２は、ゲート誘電体層１１２、１２０、及び１３０の上に、通常ポリシリコンと呼ばれる多結晶シリコンの層を形成すること、及び、このポリシリコンの層の上にハードマスク材料（非晶質炭素など）の層を形成することなどにより形成され得る。ゲート１１４、１２２、及び１３２のためのエリアを覆うように、ハードマスク材料の層の上にフォトレジストエッチングマスクが形成される。第１の反応性イオンエッチング（ＲＩＥ）プロセスが、ポリシリコン層の上にハードエッチングマスクを形成するように、露出されたハードマスク材料を取り除く。第２のＲＩＥプロセスが、ゲート１１４、１２２、及び１３２を形成するように、露出されたポリシリコンを取り除き、残ったフォトレジストを腐食させる（erode）。残ったハードマスク材料はその後、アッシングなどにより、取り除かれる。
第１のゲート構造１０８の第１の誘電体スペーサ１１６、第２のゲート構造１１８の第１の誘電体スペーサ１２４、及び第３のゲート構造１２８の第１の誘電体スペーサ１３４が、それぞれ、ゲート１１４、１２２、及び１３２の横方向表面上に形成される。第１の誘電体スペーサ１１６、１２４、及び１３４は、二酸化シリコンの層を形成するように、ゲート１１４、１２２、及び１３２の横方向表面を熱的に酸化させることにより形成され得る。続いて、二酸化シリコン及び／又はシリコン窒化物の一つ又は複数のコンフォーマル層が、プラズマエンハンスト化学気相成長（ＰＥＣＶＤ）及び／又は低圧力化学気相成長（ＬＰＣＶＤ）プロセスによりゲート１１４、１２２、及び１３２の上に形成され得る。第１の誘電体スペーサ１１６、１２４、及び１３４を形成するように、後続の異方性プラズマエッチングが、ゲート１１４、１２２、及び１３２の頂部から二酸化シリコン及びシリコン窒化物の層を取り除く。
エピタキシーハードマスク層１７０が、集積回路１００の既存の頂部表面の上に形成される。エピタキシーハードマスク層１７０は、例えば、ＬＰＣＶＤプロセスによって形成される２０ナノメートル〜５０ナノメートルのシリコン窒化物を含み得る。
エピタキシーマスク１７２が、半導体材料１０４及びフィールド酸化物１０６に接するエピタキシーハードマスク層１７０の部分を露出させて、第１のゲート構造１０８、第２のゲート構造１１８、及び第３のゲート構造１２８の上に形成される。エピタキシーマスク１７２は、フォトレジストを含み得、ゲート１１４、１２２、及び１３２のためのフォトレジストエッチングマスクを形成するために用いられるものと同様の照明源を用いるフォトリソグラフィプロセスにより形成され得る。エピタキシーマスク１７２は、第１のゲート構造１０８と第２のゲート構造１１８との間のフィールド酸化物１０６の近隣で半導体材料１０４の頂部表面１６８の一部に重なるように、及び第１のゲート構造１０８と第２のゲート構造１１８との間のエピタキシーハードマスク層１７０の一部を露出させるように、第２のゲート構造１１８の上に形成される。エピタキシーマスク１７２は、場合によっては、半導体材料１０４の頂部表面１６８の一部に重なるように、第１のゲート構造１０８の第１の誘電体スペーサ１１６を過ぎるよりも、第２のゲート構造１１８の第１の誘電体スペーサ１２４を過ぎて一層遠くまで延在し得る。この例の代替のバージョンにおいて、エピタキシーマスク１７２は、場合によっては第１のゲート構造１０８又は第３のゲート構造１２８の上に形成されない可能性もある。
図２Ｂを参照すると、第１のゲート構造１０８、第２のゲート構造１１８、及び第３のゲート構造１２８の上にエピタキシーハードマスク１７４を形成するように、エッチングプロセスが、エピタキシーマスク１７２によって露出された図２Ａのエピタキシーハードマスク層１７０を取り除く。第２のゲート構造１１８の上のエピタキシーハードマスク１７４は、第１のゲート構造１０８と第２のゲート構造１１８との間のフィールド酸化物１０６の近隣で半導体材料１０４の頂部表面１６８に重なる。図２Ａを参照して述べたように、この例の代替のバージョンにおいて、第１のゲート構造１０８及び第３のゲート構造１２８には、エピタキシーマスク１７２がない可能性があり、そのためエピタキシーハードマスク１７４がない可能性がある。エピタキシーマスク１７２は、エピタキシーハードマスク１７４を形成するためのエッチングプロセスが完了した後取り除かれる。
図２Ｃを参照すると、第１のゲート構造１０８と第２のゲート構造１１８との間の第１のソース／ドレインキャビティ１７６を形成するように、及び第１のゲート構造１０８及び第３のゲート構造１２８の近隣で付加的なソース／ドレインキャビティ１７８を形成するように、エッチングプロセスが、エピタキシーハードマスク１７４によって露出されたソース／ドレイン領域から半導体材料１０４を取り除く。第１のソース／ドレインキャビティ１７６及び付加的なソース／ドレインキャビティ１７８は、例えば、半導体材料１０４の頂部表面１６８より下に５０ナノメートル〜８０ナノメートルの深さとし得る。図２Ｂを参照して説明したように半導体材料１０４に重なるエピタキシーハードマスク１７４を形成することは、有利にも、第１のソース／ドレインキャビティ１７６の底部からフィールド酸化物１０６に沿って延在する半導体材料１０４となり、これは、図１に示す望ましいＳｉＧｅプロファイルを提供する。
図２Ｄを参照すると、それぞれ、第１のＳｉＧｅソース／ドレイン領域１３８及び付加的なＳｉＧｅソース／ドレイン領域１４８を形成するように、第１のソース／ドレインキャビティ１７６及び付加的なソース／ドレインキャビティ１７８にＳｉＧｅ半導体材料がエピタキシャル形成される。フィールド酸化物１０６の側壁１４２上のＳｉＧｅ半導体材料の制限された成長のため、第１のＳｉＧｅソース／ドレイン領域１３８の頂部表面ファセットが傾斜され得る。エピタキシーハードマスク１７４は、第１のソース／ドレインキャビティ１７６及び付加的なソース／ドレインキャビティ１７８を形成するためのエッチングプロセスが完了した後、リン酸を用いるプラズマエッチングプロセス又はウェットエッチングプロセスなどにより、取り除かれる。
図２Ｅを参照すると、誘電体スペーサ材料１８０のコンフォーマル層が、集積回路１００の既存の頂部表面の上に形成される。誘電体スペーサ材料１８０のコンフォーマル層は、シリコン窒化物及び／又は二酸化シリコンの一つ又は複数の層を含み得、ゲート１１４、１２２、及び１３２の幅の３分の１〜３分の２の総厚を有し得る。誘電体スペーサ材料１８０のコンフォーマル層は、フィールド酸化物１０６の側壁１４２における第１のＳｉＧｅソース／ドレイン領域１３８の頂部端１４０を超えて著しく厚くし得る。
図２Ｆを参照すると、第１のゲート構造１０８の第１の誘電体スペーサ１１６上の第２の誘電体スペーサ１５０、第２のゲート構造１１８の第１の誘電体スペーサ１２４上の第２の誘電体スペーサ１５２、及び第３のゲート構造１２８の第１の誘電体スペーサ１３４上の第２の誘電体スペーサ１５４を形成するように、異方性ＲＩＥプロセスが、ゲート１１４、１２２、及び１３２の上から図２Ｅの誘電体スペーサ材料１８０のコンフォーマル層を取り除く。フィールド酸化物１０６の側壁１４２における第１のＳｉＧｅソース／ドレイン領域１３８の頂部端１４０を超える一層厚い誘電体スペーサ材料１８０のコンフォーマル層のため、第２のゲート構造１１８上の第２の誘電体スペーサ１５２は、第１のＳｉＧｅソース／ドレイン領域１３８の角度付けられた表面ファセット上まで延在する。フィールド酸化物１０６の側壁１４２における第１のＳｉＧｅソース／ドレイン領域１３８の望ましいプロファイルは、図２Ｃを参照して説明したように半導体材料１０４に重なるエピタキシーハードマスク１７４を形成することに起因して、第１のＳｉＧｅソース／ドレイン領域１３８の角度付けられた表面ファセット上の第２の誘電体スペーサ１５２の横方向範囲を有利に制限して、第１のＳｉＧｅソース／ドレイン領域１３８の角度付けられた表面ファセットの少なくとも３分の１が露出されるようにする。
図２Ｇを参照すると、第２の誘電体スペーサ１５０、１５２、及び１５４によって露出されたエリアにおける第１のＳｉＧｅソース／ドレイン領域１３８及び付加的なＳｉＧｅソース／ドレイン領域１４８上に、及び場合によってはゲート１１４、１２２、及び１３２上に、金属シリサイド１５６が形成される。金属シリサイド１５６は、集積回路１００の既存の頂部表面上に金属（ニッケルなど）の層を堆積すること、その金属の一部を、露出されたＳｉＧｅ及びシリコンと反応させるように集積回路１００を加熱すること、及び、集積回路１００を硫酸及び過酸化水素の混合を含むウェットエッチャントに晒すことによって未反応の金属を選択的に取り除くこと、などにより形成され得る。続いて、図１のＰＭＤ層１５８及びコンタクト１６０及び１６２が形成される。
図３Ａ〜図３Ｃは、図１の集積回路の代替のバージョンの断面図であり、代替の例示の製造シーケンスの継続的段階で示す。図３Ａを参照すると、第１のソース／ドレインキャビティ１７６が形成された後に、半導体材料１０４がエピタキシーハードマスク１７４の直下のフィールド酸化物１０６の側壁１４２上に残るように、第２のゲート構造１１８の上のエピタキシーハードマスク１７４は、第１のゲート構造１０８と第２のゲート構造１１８との間の半導体材料１０４の頂部表面１６８に充分に重なる。
図３Ｂを参照すると、頂部表面ファセットが実質的に全て半導体材料１０４の頂部表面１６８より上にあるように、第１のＳｉＧｅソース／ドレイン領域１３８が形成される。第１のＳｉＧｅソース／ドレイン領域１３８のプロファイルは、付加的なＳｉＧｅソース／ドレイン領域１４８のプロファイルに実質的に類似し得、これは、図１に示す構成と比較して、第３のゲート構造１２８の下の半導体材料１０４における応力により一層ほぼ等しい、第１のゲート構造１０８の下の半導体材料１０４における応力を有利に提供し得る。
図３Ｃを参照すると、第１のＳｉＧｅソース／ドレイン領域１３８上の金属シリサイド１５６は実質的に平坦である。第１のＳｉＧｅソース／ドレイン領域１３８上の金属シリサイド１５６の幅は、付加的なＳｉＧｅソース／ドレイン領域１４８上の金属シリサイド１５６の幅より小さくし得る。
従って、例示の実施例において、集積回路が、ＰＭＯＳゲート構造、及び近隣のフィールド酸化物上のゲート構造を含む。エピタキシーハードマスクがＰＭＯＳソース／ドレイン領域における半導体材料に重なるように、エピタキシーハードマスクがフィールド酸化物上のゲート構造の上に形成される。フィールド酸化物におけるＳｉＧｅ半導体材料の頂部端が、フィールド酸化物に隣接するソース／ドレイン領域におけるＳｉＧｅの深さの３分の１より多く延在しないように、ＳｉＧｅ半導体材料が、ソース／ドレイン領域にエピタキシャル形成される。フィールド酸化物上のゲート構造の横方向表面上の誘電体スペーサが、ＳｉＧｅ上まで延在し、ＳｉＧｅの少なくとも３分の１が露出される。金属シリサイドがＳｉＧｅの頂部表面の少なくとも３分の１を覆う。コンタクトが、ＳｉＧｅ上の金属シリサイドに直接的に接するコンタクトの底部の少なくとも半分を有する。
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、多くの他の実施例が可能である。

Claims (20)

  1. 集積回路であって、
    基板であって、前記基板の頂部表面まで延在する半導体材料を含む、前記基板と、
    前記基板内に配置されるフィールド酸化物と、
    前記フィールド酸化物に近接する前記半導体材料の上の第１のゲート構造であって、前記半導体材料の上のゲート誘電体層と、前記第１のゲート構造の前記ゲート誘電体層上のゲートとを含む、前記第１のゲート構造と、
    前記フィールド酸化物の上の第２のゲート構造であって、前記第２のゲート構造のゲートが前記第１のゲート構造に面する前記フィールド酸化物の側壁に重ならないように、前記第２のゲート構造のゲート誘電体層上の前記ゲートを含む、前記第２のゲート構造と、
    前記第１のゲート構造と前記第２のゲート構造との間の前記基板におけるシリコンゲルマニウムソース／ドレイン領域であって、前記シリコンゲルマニウムソース／ドレイン領域が、前記半導体材料の頂部表面よりも下であって前記半導体材料の頂部表面から前記シリコンゲルマニウムソース／ドレイン領域の深さの３分の１よりも延在しない点で前記フィールド酸化物に接する頂部端を備えるファセットを有する、前記シリコンゲルマニウムソース／ドレイン領域と、
    前記シリコンゲルマニウムソース／ドレイン領域上まで延在する、前記第２のゲート構造の前記ゲートの横方向表面の近隣の誘電体スペーサと、
    前記シリコンゲルマニウムソース／ドレイン領域のファセット上の金属シリサイドと、
    前記第１のゲート構造と前記第２のゲート構造との間のコンタクトであって、前記コンタクトの底部の少なくとも半分が、前記シリコンゲルマニウムソース／ドレイン領域のファセット上の前記金属シリサイドに直接的に接するようになっている、前記コンタクトと、
    を含む、集積回路。
  2. 請求項１に記載の集積回路であって、
    前記第１のゲート構造の中心から前記第２のゲート構造の中心までの横方向距離が、前記集積回路を製造するために用いられる設計ルールに従ったコンタクトされるゲート構造のための最小距離である、集積回路。
  3. 請求項１に記載の集積回路であって、
    前記第１のゲート構造の中心から前記第２のゲート構造の中心までの横方向距離が１５０ナノメートル未満である、集積回路。
  4. 請求項１に記載の集積回路であって、
    前記コンタクトの前記底部が幅４０ナノメートル未満である、集積回路。
  5. 請求項１に記載の集積回路であって、
    前記金属シリサイドがニッケルシリサイドを含む、集積回路。
  6. 請求項１に記載の集積回路であって、
    前記シリコンゲルマニウムソース／ドレイン領域の深さが、５０ナノメートル〜８０ナノメートルである、集積回路。
  7. 請求項１に記載の集積回路であって、
    前記金属シリサイドが実質的に平坦である、集積回路。
  8. 請求項１に記載の集積回路であって、
    前記フィールド酸化物の頂部表面が、前記第１のゲート構造の下の前記半導体材料の頂部表面の１５ナノメートル内の共面である、集積回路。
  9. 集積回路を形成する方法であって、
    基板を提供することであって、前記基板が、前記基板の頂部表面まで延在する半導体材料を含む、前記提供することと、
    前記基板にフィールド酸化物を形成することと、
    前記フィールド酸化物に近接して前記半導体材料の上に第１のゲート構造のゲートを形成することと、
    前記フィールド酸化物の近隣の前記半導体材料に重ならないように前記フィールド酸化物の上に第２のゲート構造のゲートを形成することと、
    前記第１のゲート構造と前記第２のゲート構造との間の前記半導体材料の一部を露出させるように前記第２のゲート構造の上にエピタキシーハードマスクを形成することであって、前記エピタキシーハードマスクが前記第１のゲート構造と前記第２のゲート構造との間の前記フィールド酸化物の近隣の前記半導体材料の頂部表面に重なる、前記エピタキシーハードマスクを形成することと、
    ソース／ドレインキャビティを形成するように前記エピタキシーハードマスクによって露出された前記第１のゲート構造と前記第２のゲート構造との間のソース／ドレイン領域における前記半導体材料を取り除くことと、
    前記ソース／ドレインキャビティにおいてシリコンゲルマニウムソース／ドレイン領域を形成することであって、前記シリコンゲルマニウムソース／ドレイン領域が、前記半導体材料の頂部表面よりも下であって前記半導体材料の頂部表面から前記シリコンゲルマニウムソース／ドレイン領域の深さの３分の１よりも延在しない点で前記フィールド酸化物の側壁に接する頂部端を備えるファセットを有するように、前記シリコンゲルマニウムソース／ドレイン領域を形成することと、
    誘電体スペーサが前記シリコンゲルマニウムソース／ドレイン領域上まで延在するように、前記第２のゲート構造の前記ゲートの横方向表面の近隣に前記誘電体スペーサを形成することと、
    前記シリコンゲルマニウムソース／ドレイン領域のファセット上に金属シリサイドを形成することと、
    前記第１のゲート構造と前記第２のゲート構造との間にコンタクトを形成することであって、前記コンタクトの底部の少なくとも半分が前記シリコンゲルマニウムソース／ドレイン領域のファセット上の前記金属シリサイドに直接的に接する、前記コンタクトを形成することと、
    を含む、方法。
  10. 集積回路を形成する方法であって、
    基板を提供することであって、前記基板が、前記基板の頂部表面まで延在する半導体材料を含む、前記提供することと、
    前記基板にフィールド酸化物を形成することと、
    前記フィールド酸化物に近接して前記半導体材料の上に第１のゲート構造のゲートを形成することと、
    前記フィールド酸化物の近隣の前記半導体材料に重ならないように前記フィールド酸化物の上に第２のゲート構造のゲートを形成することと、
    前記第１のゲート構造と前記第２のゲート構造との間の前記半導体材料の一部を露出させるように前記第２のゲート構造の上にエピタキシーハードマスクを形成することであって、前記エピタキシーハードマスクが前記第１のゲート構造と前記第２のゲート構造との間の前記フィールド酸化物の近隣の前記半導体材料の頂部表面に重なる、前記エピタキシーハードマスクを形成することと、
    ソース／ドレインキャビティを形成するように前記エピタキシーハードマスクによって露出された前記第１のゲート構造と前記第２のゲート構造との間のソース／ドレイン領域における前記半導体材料を取り除くことと、
    前記ソース／ドレインキャビティにおいてシリコンゲルマニウムソース／ドレイン領域を形成することであって、前記フィールド酸化物の側壁における前記シリコンゲルマニウムソース／ドレイン領域の頂部端が前記半導体材料の頂部表面から前記シリコンゲルマニウムソース／ドレイン領域の深さの３分の１より多く延在しない、前記シリコンゲルマニウムソース／ドレイン領域を形成することと、
    誘電体スペーサが前記シリコンゲルマニウムソース／ドレイン領域上まで延在するように、前記第２のゲート構造の前記ゲートの横方向表面の近隣に前記誘電体スペーサを形成することと、
    前記シリコンゲルマニウムソース／ドレイン領域上に金属シリサイドを形成することと、
    前記第１のゲート構造と前記第２のゲート構造との間にコンタクトを形成することであって、前記コンタクトの底部の少なくとも半分が前記シリコンゲルマニウムソース／ドレイン領域上の前記金属シリサイドに直接的に接する、前記コンタクトを形成することと、
    を含み、
    前記エピタキシーハードマスクを形成することが、
    前記第１のゲート構造と前記第２のゲート構造と前記半導体材料と前記フィールド酸化物との上にエピタキシーハードマスク層を形成することと、
    前記第２のゲート構造を覆い、前記第１のゲート構造と前記第２のゲート構造との間の前記エピタキシーハードマスク層の一部を露出させるように、前記エピタキシーハードマスク層の上にエピタキシーマスクを形成することであって、前記エピタキシーマスクが前記第１のゲート構造と前記第２のゲート構造との間の前記フィールド酸化物の近隣の前記半導体材料の頂部表面に重なる、前記エピタキシーマスクを形成することと、
    前記エピタキシーハードマスクを形成するように前記エピタキシーマスクによって露出された前記エピタキシーハードマスク層を取り除くことと、
    を含む、方法。
  11. 請求項９又は１０に記載の方法であって、
    前記ソース／ドレイン領域における前記半導体材料を取り除くことが、前記ソース／ドレインキャビティにおける前記フィールド酸化物の前記側壁の一部が露出されるように実施される、方法。
  12. 請求項９又は１０に記載の方法であって、
    前記ソース／ドレイン領域における前記半導体材料を取り除くことが、前記半導体材料が前記エピタキシーハードマスクの直下の前記フィールド酸化物の前記側壁上に残るように実施される、方法。
  13. 請求項９又は１０に記載の方法であって、
    前記シリコンゲルマニウムソース／ドレイン領域を形成することが、エピタキシャルプロセスによって実施される、方法。
  14. 請求項９又は１０に記載の方法であって、
    前記第１のゲート構造の中心から前記第２のゲート構造の中心までの横方向距離が、前記集積回路を製造するために用いられる設計ルールに従ったコンタクトされるゲート構造のための最小距離である、方法。
  15. 請求項９又は１０に記載の方法であって、
    前記第１のゲート構造の中心から前記第２のゲート構造の中心までの横方向距離が１５０ナノメートル未満である、方法。
  16. 請求項９又は１０に記載の方法であって、
    前記コンタクトの前記底部が幅４０ナノメートル未満である、方法。
  17. 請求項９又は１０に記載の方法であって、
    前記金属シリサイドがニッケルシリサイドを含む、方法。
  18. 請求項９又は１０に記載の方法であって、
    前記シリコンゲルマニウムソース／ドレイン領域の深さが５０ナノメートル〜８０ナノメートルである、方法。
  19. 請求項９又は１０に記載の方法であって、
    前記金属シリサイドが実質的に平坦である、方法。
  20. 請求項９又は１０に記載の方法であって、
    前記フィールド酸化物の頂部表面が、前記第１のゲート構造の下の前記半導体材料の前記頂部表面の１５ナノメートル内の共面である、方法。
JP2016536476A 2013-08-22 2014-08-22 改善されたＳｉＧｅファセットによる改善されたシリサイド形成 Active JP6419184B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/972,973 US9093298B2 (en) 2013-08-22 2013-08-22 Silicide formation due to improved SiGe faceting
US13/972,973 2013-08-22
PCT/US2014/052253 WO2015027141A1 (en) 2013-08-22 2014-08-22 Improved silicide formation by improved sige faceting

Publications (3)

Publication Number Publication Date
JP2016532296A JP2016532296A (ja) 2016-10-13
JP2016532296A5 JP2016532296A5 (ja) 2017-09-21
JP6419184B2 true JP6419184B2 (ja) 2018-11-07

Family

ID=52479609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016536476A Active JP6419184B2 (ja) 2013-08-22 2014-08-22 改善されたＳｉＧｅファセットによる改善されたシリサイド形成

Country Status (5)

Country Link
US (3) US9093298B2 (ja)
EP (1) EP3036769B1 (ja)
JP (1) JP6419184B2 (ja)
CN (1) CN105453264B (ja)
WO (1) WO2015027141A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847225B2 (en) * 2011-11-15 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
US9093298B2 (en) * 2013-08-22 2015-07-28 Texas Instruments Incorporated Silicide formation due to improved SiGe faceting
US9721947B2 (en) * 2014-02-12 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
KR102200922B1 (ko) * 2014-07-17 2021-01-11 삼성전자주식회사 절연 패턴을 갖는 반도체 소자 및 그 형성 방법
US9385197B2 (en) 2014-08-29 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with contact over source/drain structure and method for forming the same
US9324820B1 (en) * 2014-10-28 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor structure with metallic layer over source/drain structure
US10026837B2 (en) * 2015-09-03 2018-07-17 Texas Instruments Incorporated Embedded SiGe process for multi-threshold PMOS transistors
US20170141228A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor and manufacturing method thereof
US10141443B2 (en) * 2016-03-24 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices FinFET devices with optimized strained-sourece-drain recess profiles and methods of forming the same
US10177241B2 (en) 2016-10-28 2019-01-08 Globalfoundries Inc. Methods of forming a gate contact for a transistor above the active region and an air gap adjacent the gate of the transistor
US9899321B1 (en) * 2016-12-09 2018-02-20 Globalfoundries Inc. Methods of forming a gate contact for a semiconductor device above the active region
US10297675B1 (en) * 2017-10-27 2019-05-21 Globalfoundries Inc. Dual-curvature cavity for epitaxial semiconductor growth
US10714334B2 (en) 2017-11-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US10796968B2 (en) * 2017-11-30 2020-10-06 Intel Corporation Dual metal silicide structures for advanced integrated circuit structure fabrication
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
US10580875B2 (en) * 2018-01-17 2020-03-03 Globalfoundries Inc. Middle of line structures
US10121517B1 (en) 2018-03-16 2018-11-06 Videolicious, Inc. Systems and methods for generating audio or video presentation heat maps
US10388770B1 (en) 2018-03-19 2019-08-20 Globalfoundries Inc. Gate and source/drain contact structures positioned above an active region of a transistor device
CN110634743B (zh) * 2018-06-25 2023-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571733A (en) * 1995-05-12 1996-11-05 Micron Technology, Inc. Method of forming CMOS integrated circuitry
US6107157A (en) * 1998-02-27 2000-08-22 Micron Technology, Inc. Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination
US6448129B1 (en) * 2000-01-24 2002-09-10 Micron Technology, Inc. Applying epitaxial silicon in disposable spacer flow
CN100499045C (zh) * 2005-09-15 2009-06-10 中芯国际集成电路制造(上海)有限公司 形成硅锗源漏结构的集成工艺方法
JP5380827B2 (ja) * 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
CN101330006A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 栅极结构及其制造方法
KR101409374B1 (ko) * 2008-04-10 2014-06-19 삼성전자 주식회사 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치
US7838366B2 (en) * 2008-04-11 2010-11-23 United Microelectronics Corp. Method for fabricating a metal gate structure
KR101050405B1 (ko) * 2009-07-03 2011-07-19 주식회사 하이닉스반도체 스트레인드채널을 갖는 반도체장치 제조 방법
DE102009039522B4 (de) * 2009-08-31 2015-08-13 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements mit vergrabener Ätzstoppschicht in Grabenisolationsstrukturen für eine bessere Oberflächenebenheit in dicht gepackten Halbleiterbauelementen
US8455859B2 (en) * 2009-10-01 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device
US8377784B2 (en) * 2010-04-22 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a semiconductor device
US9064688B2 (en) * 2010-05-20 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Performing enhanced cleaning in the formation of MOS devices
US8236659B2 (en) * 2010-06-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain feature profile for improving device performance and method of manufacturing same
US8680625B2 (en) * 2010-10-15 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Facet-free semiconductor device
CN102456739A (zh) * 2010-10-28 2012-05-16 中国科学院微电子研究所 半导体结构及其形成方法
US8435848B2 (en) * 2010-10-28 2013-05-07 Texas Instruments Incorporated PMOS SiGe-last integration process
US8455930B2 (en) * 2011-01-05 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Strained semiconductor device with facets
US8643069B2 (en) * 2011-07-12 2014-02-04 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8835267B2 (en) * 2011-09-29 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
US8927374B2 (en) * 2011-10-04 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
KR20130045716A (ko) * 2011-10-26 2013-05-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8735255B2 (en) * 2012-05-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device
US9219129B2 (en) * 2012-05-10 2015-12-22 International Business Machines Corporation Inverted thin channel mosfet with self-aligned expanded source/drain
US9006071B2 (en) * 2013-03-27 2015-04-14 International Business Machines Corporation Thin channel MOSFET with silicide local interconnect
US9093298B2 (en) * 2013-08-22 2015-07-28 Texas Instruments Incorporated Silicide formation due to improved SiGe faceting

Also Published As

Publication number Publication date
EP3036769B1 (en) 2021-06-30
EP3036769A1 (en) 2016-06-29
US9202883B2 (en) 2015-12-01
US9093298B2 (en) 2015-07-28
EP3036769A4 (en) 2017-04-12
WO2015027141A1 (en) 2015-02-26
CN105453264B (zh) 2019-05-03
US20150287801A1 (en) 2015-10-08
US20150054084A1 (en) 2015-02-26
US9406769B2 (en) 2016-08-02
CN105453264A (zh) 2016-03-30
US20160027888A1 (en) 2016-01-28
JP2016532296A (ja) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6419184B2 (ja) 改善されたＳｉＧｅファセットによる改善されたシリサイド形成
TWI701830B (zh) 半導體裝置及其形成方法
KR101802715B1 (ko) 반도체 디바이스의 제조 방법
JP4718908B2 (ja) 半導体装置および半導体装置の製造方法
TWI509736B (zh) 半導體結構及其形成方法
KR100498476B1 (ko) 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
KR100642754B1 (ko) 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법
US20130020640A1 (en) Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same
US20080283960A1 (en) Production of a Carrier Wafer Contact in Trench Insulated Integrated Soi Circuits Having High-Voltage Components
US8962430B2 (en) Method for the formation of a protective dual liner for a shallow trench isolation structure
CN106683999A (zh) 形成金属栅极以缓解天线缺陷的方法
WO2014063381A1 (zh) Mosfet的制造方法
US9337259B2 (en) Structure and method to improve ETSOI MOSFETS with back gate
US9099570B2 (en) Method for the formation of dielectric isolated fin structures for use, for example, in FinFET devices
CN112951765B (zh) 半导体结构及其形成方法
JP2004039985A (ja) 半導体装置及びその製造方法
TWI852377B (zh) 積體晶片及其形成方法
US20120126337A1 (en) Source/drain-to-source/drain recessed strap and methods of manufacture of same
CN114121663B (zh) 半导体器件的形成方法
TWI713973B (zh) 記憶體結構
JP2011014750A (ja) 半導体装置及びその製造方法
JP2007324430A (ja) 半導体装置の製造方法
TW202416538A (zh) 積體晶片及其形成方法
TW202405948A (zh) 半導體裝置結構及其形成方法
JP2005019432A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181009

R150 Certificate of patent or registration of utility model

Ref document number: 6419184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250